KR100305023B1 - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR100305023B1
KR100305023B1 KR1019980044249A KR19980044249A KR100305023B1 KR 100305023 B1 KR100305023 B1 KR 100305023B1 KR 1019980044249 A KR1019980044249 A KR 1019980044249A KR 19980044249 A KR19980044249 A KR 19980044249A KR 100305023 B1 KR100305023 B1 KR 100305023B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
insulating film
forming
silicon
device isolation
Prior art date
Application number
KR1019980044249A
Other languages
English (en)
Other versions
KR20000026635A (ko
Inventor
피승호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980044249A priority Critical patent/KR100305023B1/ko
Publication of KR20000026635A publication Critical patent/KR20000026635A/ko
Application granted granted Critical
Publication of KR100305023B1 publication Critical patent/KR100305023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 실리콘기판 상부의 비활성영역에 소자분리용 절연막을 형성하고 엔웰 마스크와 피웰 마스크를 이용하여 피웰과 엔웰 상부에 각각 불순물이 주입된 제1비정질실리콘과 제2비정질실리콘을 일정두께 형성한 다음, 이를 이방성식각하여 소자분리용 절연막의 식각면 측벽에 스페이서를 형성하고 선택적인 에피택셜 성장 ( selective epitaxial growth, 이하에서 SEG 라 함 ) 공정을 이용하여 활성영역에 실리콘 단결정층을 형성함으로써 안정된 특성을 갖는 소자분리절연막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 선택적인 에피택셜 성장 ( selective epitaxial growth, 이하에서 SEG 라 함 ) 공정과 어닐링공정을 이용하여 안정된 특성을 갖는 소자분리절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 실리콘기판상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. ( Poly - Buffed LOCOS, 이하에서 PBL 이라 함 ) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치 ( trench ) 방법 등이 있다.
그러나, 상기 LOCOS 방법으로 소자분리산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그중의 하나는, 소자분리절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.
한편, 상기 PBL 을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘층으로 인하여 필드산화시 기판내부로 형성되는 소자분리절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.
그리고, 소자분리영역의 폭이 좁아질수록 실리콘 밑으로 들어간 산화막의 깊이가 얕아지게 되고 이경우 충분한 소자분리 특성을 확보하기 힘들기 때문에 소자분리영역을 미리 건식식각한 상태에서 CVD 산화막을 이용하여 트렌치를 매립하는 기술로 소자분리절연막을 형성하였다.
도시되지않았으나 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시하면 다음과 같다.
먼저, 실리콘기판 상부에 패드산화막과 패드질화막의 적층구조로 패드절연막을 형성하고, 소자분리마스크를 이용한 식각공정으로 패드절연마과 일정두께의 실리콘기판을 식각하여 트렌치를 형성한 다음, 상기 트렌치 표면을 산화시켜 트렌치 표면의 격자구조를 보상하고 상기 트렌치를 매립하는 CVD 산화막을 형성한 다음, 이를 치밀화시키고 평탄화공정과 패드질화막 제거공정을 실시한 다음, 세정공정을 실시하여 트렌치형 소자분리산화막을 형성하였다.
그러나, 상기 세정공정시 상기 트렌치와 실리콘기판 표면의 경계부에 형성된 소자분리산화막의 식각되어 턱짐현상이 유발된다.
그리고, 현재의 CVD 장비로는 0.13 ㎛ 이하의 디자인 룰을 갖는 반도체소자의 제조공정에서는 산화막을 이용하여 트렌치를 매립하기 힘들다.
상기와 같은 문제점을 해결하기 위하여, 최근에는 기판 표면에 산화막을 형성하고 활성영역을 노출시킨 다음, 활성영역을 실리콘으로 매립하되, 선택적인 에피택셜 성장 ( selective epitaxial growth, 이하에서 SEG 라 함 ) 방법으로 단결정층을 성장시켜 매립함으로써 소자분리영역을 산화막으로 형성하는 방법을 사용하였다.
그러나, 상기 SEG 공정은 소자분리절연막 형성공정시 한번도 측벽이 노출되지않아 측벽에 불순물을 도핑할 수 없다. 그리고, 활성영역의 기울기가 다른 구조의 소자분리막 형성기술에 비하여 심하기 때문에 전계의 집중현상이 더욱 커질 수 있으며, 그로인한 소자의 특성이 열화되는 단점이 있다.
참고로, 일반적인 소자분리절연막 형성공정은 활성영역과 비활성영역의 경계부에 불순물을 도핑하여 활성영역과의 경계부에서 반전이 일어나는 현상을 방지할 수 있다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 소자분리절연막 형성방법은, 고집적화된 반도체소자의 고집적화에 충분한 소자분리절연막을 형성하기 어려워 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명의 상기한 종래기술의 문제점을 해결하기위하여, SEG 공정과 어닐링공정을 이용하여 안정된 특성을 갖는 소자분리절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h 는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 산화막 13 : 제1비정질실리콘
15 : CVD 산화막 17 : 제1감광막패턴
19 : 제2비정질실리콘 21 : 제2감광막패턴
23 : 단결정층 25 : 소자분리절연막
100 : 실리콘기판
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은,
실리콘기판 상부의 소자분리영역에 제1절연막패턴을 형성하는 공정과,
전체표면상부에 피형 불순물이 도핑된 제1비정질실리콘을 일정두께 형성하는 공정과,
상기 제1비정질실리콘 상부에 제2절연막을 형성하는 공정과,
상기 제2절연막과 제1비정질실리콘을 엔웰마스크를 이용하여 식각하는 공정과,
전체표면상부에 엔형 불순물이 도핑된 제2비정질실리콘을 일정두께 형성하는 공정과,
상기 제2비정질실리콘과 제2절연막을 피웰 마스크를 이용하여 식각하는 공정과,
상기 제1비정질실리콘과 제2비정질실리콘을 이방성식각하여 상기 제1절연막패턴의 측벽에 스페이서를 형성하는 공정과,
상기 실리콘기판을 선택적인 에피택셜방법으로 성장시키고 열처리하여 상기 실리콘기판의 활성영역에 상기 제1절연막패턴 높이의 실리콘 단결정층을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1f 는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도로서, 일측인 좌측의 엔웰 지역과 타측인 피웰 지역을 도시한다.
먼저, 실리콘기판(100) 상부에 산화막(11)을 1000 ∼ 5000 Å 정도의 두께로 형성하고, 이를 소자분리마스크(도시안됨)를 이용한 식각공정으로 식각하여 상기 실리콘기판(100)의 비활성영역인 소자분리영역을 노출시킨다. (도 1a, 도 1b)
그 다음, 전체표면상부에 제1비정질실리콘층(13)을 100 ∼ 500 Å 정도의 두께로 형성한다.
그리고, 상기 실리콘기판(100)을 일정각도 기울인 상태로 보론 이온을 상기 제1비정질실리콘층(13)에 이온주입함으로써 보론 이온이 각을 가지고 주입되도록 하여 상기 제1비정질실리콘층(13)의 측벽에 불순물이 주입될 수 있도록 한다. (도 1c)
그 다음에, 상기 제1비정질실리콘(13) 상부에 CVD 산화막(15)을 100 ∼ 200 Å 정도의 두께로 형성한다. 이때, 상기 CVD 산화막(15)은 중온 또는 고온에서 화학기상증착 ( CVD ) 방법으로 형성한다. (도 1d)
그리고, 엔웰을 형성할 수 있는 노광마스크(도시안됨)를 이용한 노광 및 현상방법으로 상기 CVD 산화막(15) 상부에 제1 감광막패턴(17)을 형성한다.
그리고, 상기 제1감광막패턴(17)을 마스크로하여 엔웰 지역의 상기 CVD 산화막(15)을 습식식각한다.
그 다음에, 상기 제1감광막패턴(17)을 마스크로하여 상기 제1비정질실리콘층(13)을 습식방법으로 식각한다. 이때, 상기 습식방법은, 불산(HF) : 질산(HNO3) : 초산(CH3COOH) 의 비가 40 : 1 : 59 인 혼합용액을 이용하여 단결정인 실리콘기판과 제1비정질실리콘층(13)의 식각선택비가 180 : 1 이 되도록 하여 실시한다. (도 1e)
그 다음에, 상기 제1감광막패턴(17)을 제거하고, 인이 도핑된 제2비정질 실리콘(19)을 전체표면상부에 100 ∼ 500 Å 정도의 두께로 형성한다. 이때, 상기 인이 도핑된 제2비정질실리콘(19)은 인시튜 ( in-situ ) 공정으로 형성한다.
그리고, 전체표면상부에 피웰을 노출시키는 피웰 마스크를 이용한 노광 및 현상공정으로 제2감광막패턴(21)을 형성한다. (도 1f)
그 다음에, 상기 제2감광막패턴(21)을 마스크로하여 피웰 영역의 상기 제2비정질 실리콘(19)을 건식식각하고,상기 CVD 산화막(15)을 불산용액으로 제거한다. 이때, 상기 제2비정질실리콘(19)의 건식식각공정은, 산화막과의 식각선택비 차이를 이용하여 실시한다.
그리고, 상기 제2감광막패턴(21)을 제거한 후, 제1비정질실리콘(13)과 제2비정질실리콘(19)을 이방성식각하여 상기 실리콘기판(100)의 엔웰과 피웰 영역의 산화막(11) 측벽에 각각 제2비정질실리콘(19)과 제1비정질실리콘(13)으로 스페이서를 형성한다. (도 1g)
그 다음에, 상기 도 1g 의 공정으로 노출된 실리콘기판(100)을 SEG 시키고 열처리하여 상기 산화막(11)과 같은 높이인 1000 ∼ 5000 Å 정도의 두께로 성장된 실리콘 단결정층(23)을 형성한다. 이때, 상기 실리콘기판(100) 상부의 실리콘 단결정층(23)과 실리콘 단결정층(23) 사이에 형성된 산화막(11)을 소자분리절연막(25)으로 한다.
이때, 상기 열처리공정은 550 ∼ 650 ℃ 정도의 질소분위기에서 실시하여 스페이서(13,19)를 결정화시키는 역할을 한다. (도 1h)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, SEG 방법을 이용하여 버즈빅이 없는 소자분리절연막을 용이하게 형성함으로써 반도체소자의 전류특성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (9)

  1. 실리콘기판 상부의 소자분리영역에 제1절연막패턴을 형성하는 공정과,
    전체표면상부에 피형 불순물이 도핑된 제1비정질실리콘을 일정두께 형성하는 공정과,
    상기 제1비정질실리콘 상부에 제2절연막을 형성하는 공정과,
    상기 제2절연막과 제1비정질실리콘을 엔웰마스크를 이용하여 식각하는 공정과,
    전체표면상부에 엔형 불순물이 도핑된 제2비정질실리콘을 일정두께 형성하는 공정과,
    상기 제2비정질실리콘과 제2절연막을 피웰 마스크를 이용하여 식각하는 공정과,
    상기 제1비정질실리콘과 제2비정질실리콘을 이방성식각하여 상기 제1절연막패턴의 측벽에 스페이서를 형성하는 공정과,
    상기 실리콘기판을 선택적인 에피택셜방법으로 성장시키고 열처리하여 상기 실리콘기판의 활성영역에 상기 제1절연막패턴 높이의 실리콘 단결정층을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1절연막은 1000 ∼ 5000 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 제1비정질실리콘은 100 ∼ 500 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 제1비정질실리콘은 피형의 붕소 불순물이 경사 입사되어 상기 제1비정질실리콘의 측벽을 포함한 제1비정질실리콘에 도핑되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 제2절연막은 100 ∼ 200 Å 두께를 CVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 엔웰마스크를 이용한 제1비정질실리콘층의 식각공정은 불산(HF) : 질산(HNO3) : 초산(CH3COOH) 의 비가 40 : 1 : 59 인 혼합용액을 이용하여 습식방법으로 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  7. 제 1 항에 있어서,
    상기 제2비정질실리콘은 엔형의 인 불순물이 인시튜 공정으로 도핑되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  8. 제 1 항에 있어서,
    상기 피웰 마스크를 이용한 식각공정은, 상기 제2비정질실리콘을 건식방법으로 식각한 다음 상기 제2절연막을 습식방법으로 식각하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  9. 제 1 항에 있어서,
    상기 열처리공정은 550 ∼ 650 ℃ 의 질소분위기에서 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
KR1019980044249A 1998-10-22 1998-10-22 반도체소자의 소자분리절연막 형성방법 KR100305023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044249A KR100305023B1 (ko) 1998-10-22 1998-10-22 반도체소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044249A KR100305023B1 (ko) 1998-10-22 1998-10-22 반도체소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20000026635A KR20000026635A (ko) 2000-05-15
KR100305023B1 true KR100305023B1 (ko) 2001-10-19

Family

ID=19554938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044249A KR100305023B1 (ko) 1998-10-22 1998-10-22 반도체소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100305023B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475025B1 (ko) * 2002-10-25 2005-03-10 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
KR20000026635A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
JP4551795B2 (ja) 半導体装置の製造方法
KR100273615B1 (ko) 반도체장치및그제조방법
KR19990055121A (ko) 반도체 소자 제조 방법
KR0157875B1 (ko) 반도체 장치의 제조방법
KR100493018B1 (ko) 반도체 장치의 제조방법
US6420730B1 (en) Elevated transistor fabrication technique
US6340624B1 (en) Method of forming a circuitry isolation region within a semiconductive wafer
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR100305023B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100639464B1 (ko) 반도체 장치 및 그 제조 방법
KR940006670B1 (ko) 반도체 장치의 제조방법
KR20010068644A (ko) 반도체장치의 소자격리방법
KR100733685B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100467024B1 (ko) 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법
JP2001244324A (ja) 半導体装置の製造方法
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR100304500B1 (ko) 반도체장치의제조방법
KR100301249B1 (ko) 반도체 소자 제조 방법
KR100870357B1 (ko) 반도체 소자의 제조 방법
KR100639182B1 (ko) 반도체장치의 소자격리방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR100900152B1 (ko) 반도체 소자의 제조 방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee