TWI571524B - 用於穿孔中選擇性鎢沉積的系統及方法 - Google Patents
用於穿孔中選擇性鎢沉積的系統及方法 Download PDFInfo
- Publication number
- TWI571524B TWI571524B TW100134819A TW100134819A TWI571524B TW I571524 B TWI571524 B TW I571524B TW 100134819 A TW100134819 A TW 100134819A TW 100134819 A TW100134819 A TW 100134819A TW I571524 B TWI571524 B TW I571524B
- Authority
- TW
- Taiwan
- Prior art keywords
- deposition
- metal
- period
- layer
- during
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 125
- 229910052721 tungsten Inorganic materials 0.000 title claims description 89
- 239000010937 tungsten Substances 0.000 title claims description 89
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims description 86
- 230000008021 deposition Effects 0.000 title claims description 65
- 238000000151 deposition Methods 0.000 claims description 97
- 229910052751 metal Inorganic materials 0.000 claims description 66
- 239000002184 metal Substances 0.000 claims description 66
- 230000006911 nucleation Effects 0.000 claims description 64
- 238000010899 nucleation Methods 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 52
- 238000005229 chemical vapour deposition Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 29
- 238000005240 physical vapour deposition Methods 0.000 claims description 22
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 238000002791 soaking Methods 0.000 claims description 11
- 238000007654 immersion Methods 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- -1 tungsten nitride Chemical class 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 76
- 239000011229 interlayer Substances 0.000 description 10
- 238000005498 polishing Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明涉及使用選擇性鎢沉積，由下至上地填充穿孔的系統及方法。
此處提供的背景說明，是為了概括地介紹本發明的內文。現稱為發明人的作品，在某程度上在此背景部分被描述了，與此說明書的其他方面一樣在提交時並不另外作為先前技術，既非明示也非默認為是與本發明相對的先前技術。
半導體基板通常包含諸如用導電材料填充以允許導電層互連的穿孔的特徵。例如，一些基板可包含設置在鎢層之上的夾層電介質(ILD)。穿孔可限定於該ILD中，以允許連接於該鎢層。該穿孔需以諸如鎢的導電材料填充，以允許連接至該鎢層。通常，具有低電阻的連接對於降低能耗與熱量是很重要的。
可用共形填充法填充該穿孔。該方法在該穿孔的雙側面上生長鎢膜。由於所述側面之間的尺寸收縮，該鎢晶粒的生長受到限制。結果，該膜的電阻受到限制。又，在該通道的中部產生縫隙。該縫隙限制鎢的填充量以及損害通道電阻。
此部分提供本發明的概括性簡介，並非全面公開其所有範圍或其所有特徵。
一種用於處理基板的方法包括：提供一具有一金屬層的基板、一設置在該金屬層上的介電層、以及形成在該介電層中之至少一穿孔及一溝槽的其中之一；在一第一沉積期間，使用化學氣相沉積(CVD)沉積金屬，其中該第一沉積期間長於金屬沉積於金屬層之上所需的一第一成核期間；在一第二成核延遲期間前，停止該第一沉積期間，其中第二成核期間為金屬沉積於介電層之上所必須的；執行該沉積步驟與停止步驟N次，其中N是大於或等於1的整數；以及在執行步驟之後，在長於該第二成核延遲期間的一第二沉積期間，使用CVD沉積該金屬。
其他特徵中，所述金屬包含鎢。所述金屬層包含鎢。所述方法包括在該第一沉積期間前沉積一成核層。該成核層包含無氟鎢層以及一鎢/氮化鎢層的其中之一。該成核層具有2埃到30埃的厚度。
其他特徵中，所述方法包括：在該停止步驟之後，並在另一個N次以及該第二沉積期間的至少其中之一之前，執行一生長中斷處理，以打斷該金屬在該介電層上生長。該生長中斷處理包含在一浸泡期間執行氨浸泡。可選擇地，該生長中斷處理包含在一浸泡期間執行氟浸泡。
其他特徵中，所述方法包括在該第一沉積期間前沉積一成核層。所述方法包括在該第一沉積期間之前執行一濺射蝕刻處理，以在一接頭底部的該穿孔中至少部分地去除該成核層。
一種用以處理基板的方法包括：提供一具有一金屬層的基板、一設置在該金屬層上的一介電層、以及形成在該介電層中之至少一穿孔及一溝槽的其中之一；使用物理氣相沉積(PVD)沉積金屬；在一第二沉積期間，使用化學氣相沉積(CVD)沉積該金屬，其中該第二沉積期間長於金屬沉積於該金屬層上所必須的的一第一成核期間；在一第二成核延遲期間前，停止該第二沉積期間，其中該第二成核延遲期間為該金屬沉積於該介電層之上所必須的；執行該CVD沉積以及該停止步驟N次，其中N是大於或等於1的整數；以及在該執行步驟之後，在長於該第二成核延遲期間的一第三沉積期間，使用CVD沉積該金屬。
其他特徵中，該金屬包含鎢。該金屬層包含鎢。所述方法包括在該第一沉積期間之前沉積一成核層。該成核層包含無氟鎢層以及一鎢/氮化鎢層的其中之一。該成核層具有2埃到30埃的厚度。
其他特徵中，所述方法包括在該停止步驟之後，並在另一次的該N次以及該第三沉積期間的至少其中之一之前，執行一生長中斷處理，以打斷該金屬在該介電層上生長。該生長中斷處理包含在一浸泡期間執行氨浸泡。可選擇地，該生長中斷處理包含在一浸泡期間執行氟浸泡。
其他特徵中，該PVD包含定向PVD。可選擇地，該PVD包含不定向PVD。所述方法包括在該第三沉積期間前沉積一成核層。所述方法包括在該第二沉積期間以及該第三沉積期間之前，執行一濺射蝕刻處理以從該穿孔的側壁蝕刻該金屬。所述方法包括在該第三沉積期間前沉積一成核層。所述方法包括在該第二沉積期間以及該第三沉積期間之前，執行一濺射蝕刻處理以從該基板的場域、該穿孔的溝槽與側壁蝕刻該金屬。
更多的適用範圍將在此提供的說明書中呈現。此簡介中的該說明以及具體實施例僅為僅為解釋本發明，並非企圖對被發明的範圍加以限制。
以下說明僅為示例性，並非對本發明的應用或使用的限制。為了清楚地說明，圖式中相同的標記數將用以表示類似元件。於此，“至少A、B及C的其中之一”等語句，應使用非排他邏輯‘或’解釋為邏輯學的(A或B或C)的意思。須知，在不改變本發明的原則下，方法的步驟可按不同次序執行。
本發明利用諸如但不限於化學氣相沉積鎢(CVD-W)的金屬選擇性生長，以使用由下至上的方法而至少部分地填充一穿孔。該選擇性生長緊接著是在該溝槽和/或場域中無選擇性生長。
諸如但不限於CVD-W的金屬選擇性生長，與夾層電介質(ILD)相比，在金屬基板上(諸如鎢(W)、銅(Cu)以及其他材料)具有一不同成核延遲。通常，在該金屬基板上的該成核延遲短於在該ILD上的。可使用該成核延遲差異，以允許在該金屬基板上選擇性生長。本發明利用該選擇性，以允許鎢從一接頭底部(通常為金屬)生長，同時限制從該電介質側壁生長。使用此方法，使該穿孔由下至上填充以及消除該縫隙。
在一些實施例中，在該選擇性CVD-W生長之前可使用成核層。該成核層可包含無氟鎢(FFW)層、一低溫脈衝成核層鎢-氮化鎢(PNL)-W/WN層或其他適用的成核層。該成核層可足夠薄的，以使它不會損害該選擇性。僅例如，該FFW層可具有2-30埃()。
在一些實施例中要求額外厚度，可使用一生長中斷處理以打斷ILD上的CVD-W生長。僅例如，該生長中斷處理可包含一氨(NH3)浸泡以打斷在該ILD上的生長。也可使用氟處理。此方式可重複進行，直至達到所需厚度。
為提高選擇性並維持低電阻率，在該CVD-W成核期間，使用大的H2與WF6比率。這在CVD模式或脈衝成核層(PNL)模式中都可獲得，在此當施以WF6脈衝時H2連續不斷地流動。此方法也可在阻礙第一成形中使用。使用此處描述的該方法，允許由下至上填充同時最大化鎢晶粒，並消除與共形生長有關的縫隙。該方法可在諾發艾達直接填充TM(Novellus DirectFillTM)系統(無氟鎢、預洗+氮化鎢物(WN)或預洗+PNL)中以最低限度的硬體變動而執行。
為了進一步說明，非限制性具體實施例將在下文描述。現參閱第1圖，顯示根據不同基底材料的沉積時間的鎢(W)厚度。可理解的是，鎢開始在FFW/W上生長遠快於在FFW/ILD上。換言之，與FFW/W相比，CVD-W的該成核延遲長於FFW/ILD。本發明描述利用該成核延遲以選擇性生長CVD鎢，並允許由下至上填充穿孔的系統及方法。可理解的是，在FFW/ILD的鎢生長之前，此處描述的該選擇性生長方法允許在FFW/W上大約有150埃()鎢生長。
在一些實施例中，該CVD-W生長以一預定選擇性期間開始並持續，其短於允許FFW/ILD生產的一預定期間。然後，CVD-W生長終止，且執行該生長中斷處理以打斷在FFW/ILD上的生長。然後，CVD-W生長在FFW/W上重新開始，並以短於或等於該預定選擇性期間的一期間持續。CVD-W可持續到無選擇性生長。在一些實施例中，無選擇性生長指CVD-W生長的期間長於該預定選擇性期間(無中斷)，但可使用其他無選擇性生長方法。可選擇地，生長可使用該生長中斷處理而再次打斷。此方式可重複進行，直至達到所需厚度。
現參閱第2A圖，顯示了依據本發明，使用一種填充方法在一穿孔中沉積鎢。基板20包含鎢層24。該鎢層24可包含低電阻率鎢(LRW)。夾層電介質(ILD)22設置於該鎢層24之上，以限定場域26、溝槽28與/或穿孔30。成核層32可沉積於該場域26、該溝槽28與/或該穿孔30之上。僅例如，該成核層32可包含無氟鎢(FFW)，且具有2-30埃()的厚度。僅例如，該FFW可具有5 的厚度。
沉積該成核層32之後，使用一選擇性填充方法而在該穿孔30中沉積CVD-W38。換言之，使用CVD-W生長該鎢，並在該ILD上生長之前終止。可執行一生長中斷處理，然後該CVD-W生長可再次開始。一或多次CVD-W以及生長中斷步驟可被用於獲取所需厚度。當達到所需厚度，可開始無選擇性CVD-W生長。無選擇性CVD-W生長可包含CVD-W生長，其期間長於該預定選擇性期間，但可使用其他方法。
現參閱第2C圖，顯示了在第2A圖、第2B圖的該穿孔中沉積鎢的一種方法50。在步驟52提供一基板。該基板包含ILD與鎢區域，其限定一場域、一溝槽與/或一穿孔。在步驟56中，該成核層32沉積於該場域26、該溝槽28與/或該穿孔30之上。
在步驟58中，開始選擇性CVD-W生長。在步驟60中，該方法判斷是否已達到所需厚度。如否，該方法使用一生長中斷處理以打斷在FFW/ILD上的生長，並回到步驟58。當步驟60為是，該方法在步驟64開始無選擇性CVD-W生長。在一些實施例中，該無選擇性CVD-W生長填充該穿孔及該溝槽區域，並可能延伸至該場域上方以產生覆蓋層並允許後續處理。例如，該後續處理可包括化學機械研磨(CMP)。
現參閱第3A圖至第3C圖，類似於第2A圖至第2C圖所示的另一種方法。在沉積該成核層32之後，按箭頭70所指方向使用一濺射蝕刻處理，以移除該鎢層24上的該穿孔30中的該成核層32。然後，在執行完該選擇性CVD-W生長後緊接著無選擇性CVD-W生長。
現參閱第3D圖，顯示了在第3A圖至第3C圖的該穿孔中沉積鎢的一種方法80。在步驟82中提供一基板。該基板包含ILD與鎢區域，其限定一場域、一溝槽與/或一穿孔。在步驟86中，沉積該成核層32。在步驟90中，沉積該成核層32之後，該方法80蝕刻在該鎢層24上的該穿孔30的該成核層32。在步驟92中，執行選擇性CVD-W生長。
在步驟94中，如在該穿孔30的該CVD-W不具有足夠的厚度，CVD-W生長在步驟96中使用一生長中斷處理而被打斷，以打斷FFW/ILD上的生長且該方法在步驟92上繼續。當達到足夠厚度時，在步驟98中執行無選擇性CVD-W生長。
現參閱第4圖，顯示使用共形方法及由下至上方法的電阻與鎢厚度的關係。可理解的是，與該共形方法相比，該從上而下CVD-W方法具有改進的晶粒結構。僅例如，當填充一穿孔(例如30nm的穿孔)，由下至上CVD-W晶粒尺寸可如特徵尺寸(在此示例中為30nm)一般大小。該共形方法晶粒被限制在該特徵的一半大小(或在此示例中為15nm)。由於更大尺寸的晶粒填充相同的特徵，該由下至上方法可導致低穿孔電阻。
現參閱第5圖、第6圖，顯示了共形方法與由下至上方法的標準穿孔電阻。可理解的是，相較於該共形方法，該由下至上方法具有一更低的標準穿孔電阻。
現參閱第7圖，顯示了有或無該FFW成核層時，沉積厚度與時間(或選擇性)的關係。當在該鎢層直接執行該CVD-W生長(如第3A圖至第3D圖所示)，提供額外選擇性。
現參閱第8圖，顯示了有或無該FFW成核層時，電阻與厚度的關係。當在蝕刻該FFW成核層之後直接在該鎢層執行該CVD-W生長(如第3A圖至第3D圖所示)時，提供一更低的電阻。
現參閱第9A圖至第9C圖，顯示了依據本發明使用另一種填充方法在一穿孔中沉積鎢。基板200具有限定了場域206、溝槽208與/或穿孔210的鎢層204以及夾層電介質(ILD)202。PVD-W 220以及222可使用一定向物理氣相沉積(PVD)方法而沉積於該場域206之上。同樣地，PVD-W 224可沉積於該溝槽208之上以及PVD-W 226可沉積於該穿孔210中。
在沉積該PVD-W 220、222、224及226之後，CVD鎢234使用一選擇性方法而沉積於該PVD-W 220、222、224及226之上。當達到一足夠厚度，開始並可持續無選擇性CVD-W生長，直至該無選擇性CVD-W生長延伸至該場域上方以允許後續處理。
例如，該後續處理可包括化學機械研磨(CMP)。僅例如，在該穿孔210中的該PVD-W 226的厚度可為50()。該溝槽中PVD-W 224的厚度可為100()。該PVD-W 220及222的厚度可為200()。也可使用其他厚度。
現參閱第9D圖，顯示了在第9A圖至第9C圖的該穿孔中沉積鎢的方法。在步驟250中提供一基板。該基板包含ILD與鎢區域，其限定一場域、一溝槽與/或一穿孔。
在步驟256中，使用一定向PVD-W處理以沉積鎢於該場域、該溝槽與/或該穿孔上。在步驟260中，在該PVD-W上開始選擇性CVD-W生長。在步驟262中，該方法判斷是否已達到所需厚度。如否，該方法在步驟264中打斷在ILD上的生長，並且該方法回到步驟260。當在步驟262中達到所需厚度，該方法在步驟266中開始無選擇性CVD-W生長。在一些實施例中，該無選擇性CVD-W生長填充該穿孔及溝槽區域並可延伸至該場域之上，以允許後續處理。例如，後續處理可包括化學機械研磨(CMP)。
現參閱第10A圖至第10C圖，顯示了依據本發明使用另一種填充方法在一穿孔中沉積鎢。基板300具有限定了場域306、溝槽308與/或穿孔310的鎢層304以及夾層電介質(ILD)302。PVD-W 320以及322可使用一定向物理氣相沉積(PVD)方法而沉積於該場域306之上。同樣地，PVD-W 324可沉積於該溝槽308之上以及PVD-W 326可沉積於該穿孔310中。PVD-W 321、323及325可沉積於側壁之上。可理解的是，相較於在該場域306、該溝槽308與該穿孔310的該PVD-W 320、322、324及326，在側壁的該PVD-W層321、323及325的厚度更薄。可執行一回蝕處理。由於PVD-W在側壁上最薄，首先去除該PVD-W。
在回蝕處理後，鎢334使用一選擇性CVD方法，而沉積於層320’、322’、324’以及326’(蝕刻之後)之上。換言之，該鎢使用一或多種選擇性CVD-W生長以及生長中斷步驟而生長。然後，開始並可持續無選擇性CVD-W生長，直到該無選擇性CVD-W延伸至該場域之上以允許後續處理。例如，後續處理可包括化學機械研磨(CMP)。
參閱第10D圖，顯示了在第10A圖至第10C圖的該穿孔中沉積鎢的方法。在350中，提供一基板。該基板包含ILD與鎢區域，其限定諸如一場域、一溝槽與/或一穿孔的特徵。在步驟356中，PVD-W沉積於諸如該場域、溝槽與/或穿孔的特徵之上。在步驟360中，一蝕刻處理移除PVD-W。該時刻持續足夠的時長，以使該PVD-W從該側壁去除。在步驟362中，開始選擇性CVD生長。
在步驟364中，該方法判斷是否已達到所需厚度。如否，該方法在366中打斷在ILD上的產生，並且該方法回到步驟362。當在步驟364中達到所需厚度，該方法在步驟370中開始無選擇性CVD-W生長。在一些實施例中，該無選擇性CVD-W產生填充該穿孔及溝槽區域並可延伸至該場域之上，以允許後續處理。例如，後續處理可包括化學機械研磨(CMP)。
現參閱第11A圖至第11C圖，顯示了依據本發明使用另一種填充方法在一穿孔中沉積鎢。基板400具有限定了場域406、溝槽408與/或穿孔410的鎢層404及夾層電介質(ILD)402。PVD-W 420以及422可使用一定向物理氣相沉積(PVD)方法而沉積於該場域406之上。同樣地，PVD-W 424可沉積於該溝槽408之上以及PVD-W 426可沉積於該穿孔410中。PVD-W 421、423及425可沉積於側壁之上。在該場域、側壁及溝槽區域中具有選擇性地使用一回蝕處理，以在420’-425’去除PVD-W。例如，可使用氟基或氟氣。
CVD-W434沉積於該穿孔426。換言之，該鎢使用一或多種選擇性CVD-W生長以及生長中斷步驟而生長。然後，開始並可持續無選擇性CVD-W生長，直到該無選擇性CVD-W延伸至該場域之上以允許後續處理。例如，後續處理可包括化學機械研磨(CMP)。
現參閱第11D圖，顯示了在第11A圖至第11C圖的該穿孔中沉積鎢的一方法。在步驟450中，提供一基板，該基板包含ILD與鎢層，其限定穿孔、溝槽與/或場域。在步驟456中，沉積PVD-W。在步驟460中，一選擇性蝕刻處理從該側壁、溝槽以及場域移除PVD-W，但不從該穿孔410(在426’)中完全去除。在步驟462中，開始選擇性CVD生長。
在步驟464中，該方法判斷是否已達到所需厚度。如否，該方法在步驟466中打斷在ILD表面上的生長，並且該方法回到步驟462。當在步驟464中達到所需厚度，該方法在步驟470中開始無選擇性CVD-W生長。在一些實施例中，該無選擇性CVD-W生長填充該穿孔及溝槽區域並可延伸至該場域之上，以允許後續處理。例如，後續處理可包括化學機械研磨(CMP)。
以上該者僅為用以解釋本創作之較佳實施例，並非企圖據以對本創作做任何形式上之限制，是以，凡有在相同之創作精神下所作有關本創作之任何修飾或變更，皆仍應包括在本創作意圖保護之範疇。
本申請案主張於2010年09月27日提交的美國臨時申請第61/386,791號的權益，該專利申請在此全部引用作為參考。
20．．．基板
22．．．夾層電介質(ILD)
24．．．鎢層
26．．．場域
28．．．溝槽
30．．．穿孔
32．．．成核層
38．．．CVD-W
50．．．方法
52～64．．．步驟
70．．．箭頭
80．．．方法
82～98．．．步驟
200．．．基板
202．．．夾層電介質(ILD)
204．．．鎢層
206．．．場域
208．．．溝槽
210．．．穿孔
220～226．．．PVD-W
234．．．CVD鎢
250～266．．．步驟
300．．．基板
302．．．夾層電介質(ILD)
304．．．鎢層
306．．．場域
308‧‧‧溝槽
310‧‧‧穿孔
320~326‧‧‧PVD-W
320’~326'‧‧‧蝕刻之後的PVD-W
350~370‧‧‧步驟
400‧‧‧基板
402‧‧‧夾層電介質(ILD)
404‧‧‧鎢層
406‧‧‧場域
408‧‧‧溝槽
410‧‧‧穿孔
420’~425’‧‧‧去除PVD-W
420~425‧‧‧PVD-W
426‧‧‧穿孔
434‧‧‧CVD-W
450~470‧‧‧步驟
所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同提供對於本發明實施例之原則的解釋。
圖式中：
第1圖為說明根據覆蓋不同基底材料的沉積時間與鎢厚度的關係圖表；
第2A圖至第2B圖為說明依據本發明使用填充方法在穿孔中鎢沉積的剖視圖；
第2C圖為說明在第2A圖與第2B圖的該穿孔中沉積鎢的方法的流程圖；
第3A圖至第3C圖為說明依據本發明使用另一填充方法在穿孔中鎢沉積的剖視圖；
第3D圖為說明在第3A圖至第3C圖的該穿孔中沉積鎢的方法的流程圖；
第4圖為說明使用共形以及由下至上填充方法的電阻與鎢厚度之間的關係；
第5圖至第6圖為說明共形以及由下至上填充方法的標準穿孔電阻；
第7圖為說明有或無一無氟鎢(FFW)成核層時，二者的沉積厚度與時間(或選擇性)的關係；
第8圖為說明有或無一無氟鎢(FFW)成核層時，二者的電阻與厚度的關係；
第9A圖至第9C圖為說明依據本發明使用另一種填充方法在穿孔中鎢沉積的剖視圖；
第9D圖為說明在第9A至第9C圖的通道中沉積鎢的方法的流程圖；
第10A圖至第10C圖為說明依據本發明在通道中使用另一填充方法鎢沉積的剖面圖；
第10D圖為說明在第10A圖至第10C圖的該穿孔中沉積鎢的方法的流程圖；
第11A圖至第11C圖為說明依據本發明在通道中使用另一填充方法鎢沉積的剖面圖；以及
第11D圖為在第11A圖至第11C圖的該穿孔中沉積鎢的方法的流程圖。
50．．．方法
52、56、58、60、62、64．．．步驟
Claims (18)
- 一種處理基板的方法，包括：提供一基板，該基板具有一金屬層、一設置在該金屬層上的介電層、以及形成在該介電層中之一穿孔及一溝槽的其中至少一者；在一第一沉積期間，使用化學氣相沉積(chemical vapor deposition，CVD)沉積金屬，其中該第一沉積期間長於金屬沉積於該金屬層之上所必須的一第一成核延遲期間；在一第二成核延遲期間前，停止該第一沉積期間，其中該第二成核延遲期間為該金屬沉積於該介電層之上所必須的；執行一生長中斷處理，以打斷該金屬在該介電層上生長，其中該生長中斷處理包含下列其中一者：在一浸泡期間之氨浸泡；或在一浸泡期間之氟浸泡；執行該沉積步驟與停止步驟N次，其中的N是大於或等於1的整數；以及在該執行步驟之後，在長於該第二成核延遲期間的一第二沉積期間，使用化學氣相沉積沉積該金屬。
- 依據申請專利範圍第1項所述之處理基板的方法，其中，該金屬包含鎢。
- 依據申請專利範圍第1項所述之處理基板的方法，其中，該金屬層包含鎢。
- 依據申請專利範圍第1項所述之處理基板的方法，進一步包括在該第一沉積期間之前沉積一成核層。
- 依據申請專利範圍第4項所述之處理基板的方法，其中，該成核層包含無氟鎢層以及一鎢/氮化鎢層的其中之一。
- 依據申請專利範圍第4項所述之處理基板的方法，其中，該成核層具有2埃到30埃的厚度。
- 依據申請專利範圍第1項所述之處理基板的方法，其中，該生長中斷處理包含在該浸泡期間執行該氨浸泡。
- 依據申請專利範圍第1項所述之處理基板的方法，其中，該生長中斷處理包含在該浸泡期間執行該氟浸泡。
- 依據申請專利範圍第4項所述之處理基板的方法，進一步包括在該第一沉積期間之前執行一濺射蝕刻處理，以在該穿孔中的一接頭底部去除該成核層而暴露該金屬層。
- 一種處理基板的方法，包括：提供一基板，該基板具有一金屬層、一設置於該金屬層上的介電層、以及形成在該介電層中之一穿孔及一溝槽的其中至少一者；在一第一沉積期間，使用物理氣相沉積(physical vapor deposition，PVD)沉積金屬；在一第二沉積期間，使用化學氣相沉積(CVD)沉積該金屬，其中該第二沉積期間長於金屬沉積於該金屬層上所必須的一第一成核延遲期間；在一第二成核延遲期間前，停止該第二沉積期間，其中該第二成核延遲期間為該金屬沉積於該介電層之上所必須的；執行一生長中斷處理，以打斷該金屬在該介電層上生長，其中該生長中斷處理包含下列其.中之一：在一浸泡期間之氨浸泡；或在一浸泡期間之氟浸泡；執行該CVD沉積以及該停止步驟N次，其中N是大於或等於1的整數；以及在該執行步驟之後，在長於該第二成核延遲期間的一第三沉積期間，使用CVD沉積該金屬。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該金屬包含鎢。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該金屬層包含鎢。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該生長中斷處理包含在該浸泡期間執行該氨浸泡。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該生長中斷處理包含在該浸泡期間執行該氟浸泡。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該PVD包含定向PVD。
- 依據申請專利範圍第10項所述之處理基板的方法，其中，該PVD包含不定向PVD。
- 一種處理基板的方法，包括：提供一基板，該基板具有一金屬層、一設置於該金屬層上的介電層、以及形成在該介電層中之一穿孔及一溝槽的其中至少一者；在一第一沉積期間，使用物理氣相沉積(PVD)沉積金屬；在一第二沉積期間，使用化學氣相沉積(CVD)沉積該金屬，其中該第二沉積期間長於金屬沉積於該金屬層上所必須的一第一成核延遲期間；在一第二成核延遲期間前，停止該第二沉積期間，其中該第二成核延遲期間為該金屬沉積於該介電層之上所必須的；執行該CVD沉積以及該停止步驟N次，其中N是大於或等於1的整數；在該執行步驟之後，在長於該第二成核延遲期間的一第三沉積期間，使用CVD沉積該金屬；以及在該第二沉積期間以及該第三沉積期間之前，執行一濺射蝕刻處理以從該穿孔的側壁蝕刻該金屬。
- 一種處理基板的方法，包括：提供一基板，該基板具有一金屬層、一設置於該金屬層上的介電層、以及形成在該介電層中之一穿孔及一溝槽的其中至少一者；在一第一沉積期間，使用物理氣相沉積(PVD)沉積金屬；在一第二沉積期間，使用化學氣相沉積(CVD)沉積該金屬，其中該第二沉積期間長於金屬沉積於該金屬層上所必須的一第一成核延遲期間；在一第二成核延遲期間前，停止該第二沉積期間，其中該第二成核延遲期間為該金屬沉積於該介電層之上所必須的；執行該CVD沉積以及該停止步驟N次，其中N是大於或等於1的整數；在該執行步驟之後，在長於該第二成核延遲期間的一第三沉積期間，使用CVD沉積該金屬；以及在該第二沉積期間以及該第三沉積期間之前，執行一濺射蝕刻處理以從該基板的場域、該溝槽與穿孔的側壁蝕刻該金屬。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38679110P | 2010-09-27 | 2010-09-27 | |
| US13/242,160 US8778797B2 (en) | 2010-09-27 | 2011-09-23 | Systems and methods for selective tungsten deposition in vias |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201221682A TW201221682A (en) | 2012-06-01 |
| TWI571524B true TWI571524B (zh) | 2017-02-21 |
Family
ID=45871081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100134819A TWI571524B (zh) | 2010-09-27 | 2011-09-27 | 用於穿孔中選擇性鎢沉積的系統及方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8778797B2 (zh) |
| KR (1) | KR101863392B1 (zh) |
| CN (1) | CN103125013B (zh) |
| SG (1) | SG188655A1 (zh) |
| TW (1) | TWI571524B (zh) |
| WO (1) | WO2012047571A2 (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US8129270B1 (en) | 2008-12-10 | 2012-03-06 | Novellus Systems, Inc. | Method for depositing tungsten film having low resistivity, low roughness and high reflectivity |
| US20100267230A1 (en) | 2009-04-16 | 2010-10-21 | Anand Chandrashekar | Method for forming tungsten contacts and interconnects with small critical dimensions |
| US9548228B2 (en) | 2009-08-04 | 2017-01-17 | Lam Research Corporation | Void free tungsten fill in different sized features |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| CN104272441A (zh) | 2012-03-27 | 2015-01-07 | 诺发系统公司 | 钨特征填充 |
| US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10381266B2 (en) | 2012-03-27 | 2019-08-13 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US9969622B2 (en) | 2012-07-26 | 2018-05-15 | Lam Research Corporation | Ternary tungsten boride nitride films and methods for forming same |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US9748137B2 (en) | 2014-08-21 | 2017-08-29 | Lam Research Corporation | Method for void-free cobalt gap fill |
| US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US10170320B2 (en) | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US9640482B1 (en) * | 2016-04-13 | 2017-05-02 | United Microelectronics Corp. | Semiconductor device with a contact plug and method of fabricating the same |
| US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US10211099B2 (en) | 2016-12-19 | 2019-02-19 | Lam Research Corporation | Chamber conditioning for remote plasma process |
| SG11202001268TA (en) | 2017-08-14 | 2020-03-30 | Lam Res Corp | Metal fill process for three-dimensional vertical nand wordline |
| KR20200140391A (ko) | 2018-05-03 | 2020-12-15 | 램 리써치 코포레이션 | 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법 |
| US11004794B2 (en) | 2018-06-27 | 2021-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Partial barrier free vias for cobalt-based interconnects and methods of fabrication thereof |
| US10923393B2 (en) * | 2018-09-24 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contacts and interconnect structures in field-effect transistors |
| TW202030859A (zh) | 2018-10-26 | 2020-08-16 | 美商蘭姆研究公司 | 三端子記憶體元件的自對準垂直集成 |
| CN113166929A (zh) | 2018-12-05 | 2021-07-23 | 朗姆研究公司 | 无空隙低应力填充 |
| CN113424300A (zh) | 2018-12-14 | 2021-09-21 | 朗姆研究公司 | 在3d nand结构上的原子层沉积 |
| US20200251340A1 (en) * | 2019-02-04 | 2020-08-06 | Applied Materials, Inc. | Methods and apparatus for filling a feature disposed in a substrate |
| US20200347493A1 (en) * | 2019-05-05 | 2020-11-05 | Applied Materials, Inc. | Reverse Selective Deposition |
| US11164780B2 (en) | 2019-06-07 | 2021-11-02 | Applied Materials, Inc. | Process integration approach for selective metal via fill |
| CN112349594B (zh) * | 2019-08-09 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20220068709A1 (en) * | 2020-08-25 | 2022-03-03 | Applied Materials, Inc. | Low Resistivity Tungsten Film And Method Of Manufacture |
| KR20220030456A (ko) * | 2020-09-01 | 2022-03-11 | 삼성전자주식회사 | 반도체 장치 |
| KR20220030455A (ko) * | 2020-09-01 | 2022-03-11 | 삼성전자주식회사 | 반도체 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260232A (en) * | 1991-04-05 | 1993-11-09 | Sony Corporation | Refractory metal plug forming method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3339269B2 (ja) * | 1995-09-14 | 2002-10-28 | ソニー株式会社 | コンタクトプラグの形成方法 |
| US5966607A (en) * | 1997-12-31 | 1999-10-12 | National Semicoinductor Corporation | Metal salicide process employing ion metal plasma deposition |
| CN1239823A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 插塞的制造方法 |
| US6294836B1 (en) | 1998-12-22 | 2001-09-25 | Cvc Products Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| US7964505B2 (en) * | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| US7589017B2 (en) | 2001-05-22 | 2009-09-15 | Novellus Systems, Inc. | Methods for growing low-resistivity tungsten film |
| US7005372B2 (en) | 2003-01-21 | 2006-02-28 | Novellus Systems, Inc. | Deposition of tungsten nitride |
| JP2004207281A (ja) * | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 多層配線構造およびその形成方法、半導体装置 |
| CN100341121C (zh) * | 2003-09-10 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 介电层的改质方法与其在镶嵌式金属制程的应用 |
| US7498256B2 (en) * | 2006-08-21 | 2009-03-03 | International Business Machines Corporation | Copper contact via structure using hybrid barrier layer |
| JP2009024252A (ja) * | 2007-05-15 | 2009-02-05 | Applied Materials Inc | タングステン材料の原子層堆積法 |
| US8058170B2 (en) | 2008-06-12 | 2011-11-15 | Novellus Systems, Inc. | Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics |
-
2011
- 2011-09-23 US US13/242,160 patent/US8778797B2/en active Active
- 2011-09-26 CN CN201180046456.6A patent/CN103125013B/zh active Active
- 2011-09-26 KR KR1020137010851A patent/KR101863392B1/ko active IP Right Grant
- 2011-09-26 WO PCT/US2011/053203 patent/WO2012047571A2/en active Application Filing
- 2011-09-26 SG SG2013022694A patent/SG188655A1/en unknown
- 2011-09-27 TW TW100134819A patent/TWI571524B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260232A (en) * | 1991-04-05 | 1993-11-09 | Sony Corporation | Refractory metal plug forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| SG188655A1 (en) | 2013-04-30 |
| TW201221682A (en) | 2012-06-01 |
| WO2012047571A3 (en) | 2012-08-09 |
| CN103125013B (zh) | 2015-09-30 |
| US20120077342A1 (en) | 2012-03-29 |
| KR101863392B1 (ko) | 2018-05-31 |
| KR20130100157A (ko) | 2013-09-09 |
| WO2012047571A2 (en) | 2012-04-12 |
| CN103125013A (zh) | 2013-05-29 |
| US8778797B2 (en) | 2014-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI571524B (zh) | 用於穿孔中選擇性鎢沉積的系統及方法 | |
| US10727119B2 (en) | Process integration approach of selective tungsten via fill | |
| JP2001516146A5 (zh) | ||
| JP2008016803A (ja) | 半導体素子のビットライン形成方法 | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| WO2012079307A1 (zh) | 开口的填充方法 | |
| US11967525B2 (en) | Selective tungsten deposition at low temperatures | |
| JP2022520394A (ja) | 抑制制御を伴うタングステンフィーチャ充填 | |
| KR20050113300A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US9449872B1 (en) | Method for forming cobalt barrier layer and metal interconnection process | |
| JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| JP4303409B2 (ja) | 導電性プラグの堆積方法及び半導体装置の製造方法 | |
| JP3759525B2 (ja) | 半導体装置の製造方法 | |
| CN100559566C (zh) | 半导体器件的线的形成方法 | |
| JP5547380B2 (ja) | 半導体装置の製造方法 | |
| KR100829363B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110875245A (zh) | 用于填充孔洞或沟槽的薄膜沉积方法 | |
| KR101907971B1 (ko) | 반도체 소자의 콘택플러그용 금속 증착 방법 | |
| JP2002299283A (ja) | 半導体装置の製造方法 | |
| TW504793B (en) | Method for producing barrier layer with plasma treatment | |
| US10879177B2 (en) | PVD deposition and anneal of multi-layer metal-dielectric film | |
| JP2005086185A (ja) | 成膜方法 | |
| JP2000195863A (ja) | 化学蒸着法による銅薄膜形成法 | |
| JP2004040128A (ja) | 化学蒸着法による銅薄膜の形成方法 |