JP5547380B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5547380B2
JP5547380B2 JP2008118516A JP2008118516A JP5547380B2 JP 5547380 B2 JP5547380 B2 JP 5547380B2 JP 2008118516 A JP2008118516 A JP 2008118516A JP 2008118516 A JP2008118516 A JP 2008118516A JP 5547380 B2 JP5547380 B2 JP 5547380B2
Authority
JP
Japan
Prior art keywords
gas
tungsten film
film
tungsten
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008118516A
Other languages
English (en)
Other versions
JP2009267309A (ja
Inventor
淳 刈谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008118516A priority Critical patent/JP5547380B2/ja
Priority to TW098100644A priority patent/TWI393215B/zh
Priority to US12/351,063 priority patent/US7842609B2/en
Priority to KR1020090004577A priority patent/KR101037058B1/ko
Publication of JP2009267309A publication Critical patent/JP2009267309A/ja
Application granted granted Critical
Publication of JP5547380B2 publication Critical patent/JP5547380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、絶縁膜に形成された孔の内部にタングステン膜を成膜する工程を有する半導体装置の製造方法に関する。
トランジスタを上層の配線層に接続するときや、配線層間を接続するときには接続プラグが用いられることが多い。接続プラグは、例えば特許文献１〜４に記載するように、層間絶縁膜に形成された孔の中にタングステン膜を成膜することにより形成される。
上記した特許文献に記載の技術のうち、特許文献１に記載の技術は、タングステン膜を孔内に選択的に成長させるために、第１タングステン膜を２００℃〜２６０℃で成膜し、その後第２タングステン膜を２８０℃〜３４０℃で成膜するものである。特許文献１によれば、この温度より高い温度になると抵抗が大きくなり、かつ選択成長ができないと記載されている。
また、特許文献３に記載の技術は、タングステン膜の成膜を、核生成ステップとバルク堆積ステップに分けて行う際に、核生成ステップとバルク堆積ステップの間に圧力増加ステップを設けるものである。圧力増加ステップでは、プロセスガス中にはタングステン含有ソースが含まれていない。なお、特許文献３に記載の技術において基板温度は３２５℃〜４５０℃に設定されている。
特開平１１−８７２６８号公報 特開２００７−９２９８号公報 特表２００１−５２５４９１号公報 米国特許第６３０９９６６号公報
接続プラグの信頼性を維持しつつ抵抗を下げるためには、絶縁膜に形成された孔に対するタングステン膜の埋め込み性を向上させ、かつタングステン膜の結晶粒を大きくすることが有効である。一方、半導体装置の製造工程において生産性を向上させることは重要である。
本発明によれば、半導体基板の表面より上に位置する絶縁膜に孔を形成する工程と、
反応室内に搬入された前記半導体基板を３３０℃以上４００℃以下に加熱し、かつＢ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方並びにタングステン含有ガスを前記反応室内に導入することにより、前記孔の内部に第１のタングステン膜を成膜する工程と、
前記反応室内にＨ2ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて前記半導体基板を３７０℃以上４１０℃以下に昇温する工程と、
タングステン含有ガスを前記反応室内に導入することにより、
前記第１のタングステン膜上に第２のタングステン膜を成膜する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、絶縁膜に形成された孔に対するタングステン膜の埋め込み性を向上させ、かつタングステン膜の結晶粒を大きくすることができる。また、半導体装置の生産性を向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、実施の形態における半導体装置の製造方法を説明するためのフローチャートである。この半導体装置の製造方法では、まず半導体基板の表面より上に位置する絶縁膜に孔を成膜する（Ｓ１０）。次いで、反応室内に搬入された半導体基板を３３０℃以上４００℃以下に加熱する（Ｓ２０）。次いで、Ｂ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方、並びにタングステン含有ガスを反応室内に導入することにより、孔の内部に第１のタングステン膜を成膜する（Ｓ３０）。次いで、反応室内にＨ2ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて半導体基板を３７０℃以上４１０℃以下に昇温する（Ｓ４０）。次いで、タングステン含有ガスを反応室内に導入することにより、第１のタングステン膜上に第２のタングステン膜を成膜する（Ｓ５０）。
次に、図２〜図５に示す断面図を用いて、本実施形態にかかる半導体装置の製造方法の一例を具体的に説明する。
まず図２に示すように、例えばシリコン基板などの半導体基板１００に、素子分離膜１０２及びトランジスタ１２０，１４０を形成する。トランジスタ１２０，１４０は、ゲート電極の表層にシリサイド層１２２，１４２を有し、ソース及びドレインとなる拡散層の表層にシリサイド層１２４，１２６，１４４，１４６を有する。シリサイド層１２６を有する拡散層は、トランジスタ１２０の構成要素であるとともに、トランジスタ１２０の隣に位置するトランジスタ１４０の構成要素でもある。次いで、トランジスタ１２０，１４０上及び素子分離膜１０２上に層間絶縁膜２００を形成する。本図に示す例において、層間絶縁膜２００は多層構造を有している。
次いで、層間絶縁膜２００を、例えばマスクパターン及びエッチングを用いて選択的に除去することにより、層間絶縁膜２００に孔２２１，２２２，２２３，２２４，２２５を形成する。孔２２１は、トランジスタ１４０の拡散層上のシリサイド層１４４及びゲート電極上のシリサイド層１４２に共通の接続プラグを形成するための孔である。孔２２２は、トランジスタ１４０の拡散層上のシリサイド層１４４上に接続プラグを形成するための孔である。孔２２３は、シリサイド層１２６上に接続プラグを形成するための孔である。孔２２４は、トランジスタ１２０のゲート電極上のシリサイド層１２２上に接続プラグを形成するための孔である。孔２２５は、トランジスタ１２０の拡散層上のシリサイド層１２４上に接続プラグを形成するための孔である。孔２２１〜２２５の直径は、例えば５０ｎｍ以上１３０ｎｍ以下である。
次いで、半導体基板１００を反応室内に搬入する。次いで、孔２２１〜２２５の底面及び側壁、並びに層間絶縁膜２００上にバリア膜２３０を形成する。バリア膜２３０は、タングステンの拡散を抑制するための膜であり、例えばＴｉ膜及びＴｉＮ膜をこの順に積層した膜、又はＴｉＮ膜である。
次いで図３に示すように、反応室内に搬入された半導体基板を３３０℃以上４００℃以下、好ましくは３３０℃以上３６０℃以下に加熱する。次いで、Ｂ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方、タングステン含有ガス、及びキャリアガスを反応室内に導入する。これにより、バリア膜２３０上に第１のタングステン膜２４２が成膜される。このとき、層間絶縁膜２００の表面の上方にも第１のタングステン膜２４２が成膜される。第１のタングステン膜２４２の厚さは、例えば２ｎｍ以上１０ｎｍ以下である。第１のタングステン膜２４２は、孔２２１〜２２５内に位置するバリア膜２３０上にも形成される。タングステン含有ガスは、例えばＷＦ6である。キャリアガスは、例えばＡｒであるが、Ｎ2を含んでいても良い。Ｂ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方並びにタングステン含有ガスは、同時に反応室内に導入されてもよいし、交互に導入されてもよい。前者は、例えばＡＬＤ（Atomic layer Deposition）である。後者の場合、Ｂ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方を導入する工程と、タングステン含有ガスを導入する工程の間にパージガス（例えばキャリアガスと同じガス）を流す工程を有するのが好ましい。
次いで、反応室内にＨ2ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて半導体基板１００を３７０℃以上４１０℃以下に昇温する。不活性ガスは、たとえばＡｒなどの希ガス及びＮ2である。ここで導入されるガスは、後述する第２のタングステン膜２４０を形成する工程において反応室内に導入されるガスからタングステン含有ガスを省いたガスであっても良い。昇温レートは、０．５℃／秒以上２．５℃／秒以下であるのが好ましい。また、昇温に要する時間は４０秒以上であるのが好ましい。
次いで図４に示すように、タングステン含有ガス、Ｈ2ガス、及びキャリアガスを反応室内に導入する。これにより、第１のタングステン膜２４２上には第２のタングステン膜２４０が成膜される。このとき、層間絶縁膜２００の表面の上方にも第２のタングステン膜２４０が成膜される。第２のタングステン膜２４０の厚さは、例えば１００ｎｍ以上４００ｎｍ以下である。第２のタングステン膜２４０は、孔２２１〜２２５内に位置する第１のタングステン膜２４２上にも形成される。ここでタングステン含有ガスは、例えばＷＦ6である。キャリアガスは、例えばＡｒであるが、Ｎ2を含んでいても良い。Ｎ2を含んでいる場合、第２のタングステン膜２４０の表面が滑らかになる。
その後、図５に示すように、層間絶縁膜２００の上方に位置する第１のタングステン膜２４２及び第２のタングステン膜２４０を除去する。この除去工程は、例えばエッチバッグ又はＣＭＰ（Chemical Mechanical Polishing）を行う工程である。これにより、孔２２１〜２２５内には、第１のタングステン膜２４２及び第２のタングステン膜２４０からなる接続プラグが埋め込まれる。なおこの工程において、層間絶縁膜２００上に位置するバリア膜２３０も除去してもよい。
次に、本実施形態の作用効果について説明する。まず第１のタングステン膜２４２を成膜するときの基板温度は３３０℃以上４００℃以下、好ましくは３３０℃以上３６０℃以下である。このため、孔２２１〜２２５に対する第１のタングステン膜２４２のステップカバレッジがよくなり、これにより第２のタングステン膜２４０の埋設性が良くなって接続プラグの信頼性が高くなる。なお、基板温度をこれより高くすると、第１のタングステン膜２４２のステップカバレッジが悪くなり、これにより第２のタングステン膜２４０の埋設性が悪くなる。
また、第２のタングステン膜２４０を成膜するときの基板温度は、第１のタングステン膜２４２を成膜するときの基板温度より高く、３７０℃以上４１０℃以下である。
図６は、第２のタングステン膜２４０の成膜速度の基板温度依存性の一例を示すグラフである。このグラフによれば、基板温度が３３０℃のときの第２のタングステン膜２４０の成膜速度は５０ｎｍ／分である。これに対して基板温度が４１０℃、４５０℃のときの第２のタングステン膜２４０の成膜速度は、それぞれ２８５ｎｍ／分、５００ｎｍ／分である。このことから、第２のタングステン膜２４０を成膜するときに基板温度を上げると、成膜速度が向上し、半導体装置の生産性が向上することが明らかである。
また、第１のタングステン膜２４２を成膜した後、第２のタングステン膜２４０を成膜する前に、反応室内にＨ2ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて半導体基板を３７０℃以上４１０℃以下に昇温している。これにより、第１のタングステン膜２４２に吸着しているガスが除去されるため、第２のタングステン膜２４０の結晶粒が大きくなり、接続プラグの抵抗が低くなる。この効果は、第１のタングステン膜２４２を形成する工程においてＢ2Ｈ6ガスではなくＳｉＨ4ガスを用いた場合に、特に顕著になる。
このように、本実施形態によれば、第１のタングステン膜２４２を成膜するときの基板温度は３３０℃以上４００℃以下にして、第２のタングステン膜２４０を成膜するときの基板温度を３７０℃以上４１０℃以下にして、かつ第１のタングステン膜２４２を成膜した後、第２のタングステン膜２４０を性膜する前に、反応室内にＨ2ガス及び不活性ガスの少なくとも一方を導入し、かつ３０秒以上の時間をかけて昇温している。これにより、接続プラグの信頼性を高くしつつ抵抗を下げることができ、かつ半導体装置の生産性を向上させることができる。
なお、図２〜図５に示した例において、接続プラグは第１層目の層間絶縁膜に埋め込まれているが、第２層目以上の層間絶縁膜に埋め込まれる接続プラグを形成するときにも、上記した実施形態に示した技術を用いることができる。
上記した実施形態に示した方法で、実施例１〜３にかかる試料を作製した。各実施例において、第１のタングステン膜２４２を成膜するときには、ＳｉＨ4ガス、ＷＦ6ガス、及びＡｒガスを反応室内に導入して、基板温度を３５０℃に設定した。この工程において、ＳｉＨ4ガス及びＷＦ6ガスを、交互に計６回ずつ導入した。第２のタングステン膜２４０を成膜するときには、Ｈ2ガス、ＷＦ6ガス、Ｎ2ガス、及びＡｒガスを反応室内に導入して、基板温度を３９０℃に設定した。また、第１のタングステン膜２４２を形成してから第２のタングステン膜２４０を形成する間に基板を昇温したが、その昇温時間は、実施例１では３０秒、実施例２では４０秒、実施例３では５０秒とした。
また、比較例１及び２にかかる試料を作製した。比較例１，２の作製条件は、昇温時間がそれぞれ８秒及び２０秒である点を除いて、実施例１〜３の作製条件と同じである。
図７は、比較例１，２及び実施例１〜３にかかる試料の断面ＳＥＭ像である。これらの写真は、層間絶縁膜上に形成された第１のタングステン膜２４２及び第２のタングステン膜２４０を示している。図７（ａ）及び（ｂ）と、図７（ｃ）〜（ｅ）を比較すると、実施例１〜３における第２のタングステン膜２４０の結晶粒は、比較例１，２における第２のタングステン膜２４０の結晶粒より大きいことがわかる。この傾向は、実施例２及び３、すなわち昇温時間が４０秒以上になると顕著になる。
表１は、実施例１〜３及び比較例１，２の作製条件、シート抵抗、膜厚、及び比抵抗を示す表である。
Figure 0005547380
比較例１，２にかかる試料は、シート抵抗がそれぞれ０．５３８Ω／□、０．５２９Ω／□であった。これに対して実施例１〜３にかかる試料は、シート抵抗がそれぞれ０．４８４Ω／□、０．４５９Ω／□、０．４５２Ω／□であった。これより、実施例にかかる試料は比較例にかかる試料よりシート抵抗が０．０４Ω／□以上低いことが示された。
また、比較例１，２にかかる試料は、比抵抗がそれぞれ１５．６μΩ・ｃｍ、１３．９μΩ・ｃｍであった。これに対して実施例１〜３にかかる試料は、比抵抗がそれぞれ１２．９μΩ・ｃｍ、１１．７μΩ・ｃｍ、１１．４μΩ・ｃｍであった。これより、実施例にかかる試料は比較例にかかる試料より比抵抗が１μΩ・ｃｍ以上低いことが示された。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
実施の形態における半導体装置の製造方法を説明するためのフローチャートである。 実施形態にかかる半導体装置の製造方法の一例を具体的に説明するための断面図である。 図２の次の工程を説明するための断面図である。 図３の次の工程を説明するための断面図である。 図４の次の工程を説明するための断面図である。 第２のタングステン膜の成膜速度の基板温度依存性の一例を示すグラフである。 比較例１，２及び実施例１〜３にかかる試料の断面ＳＥＭ像である。
符号の説明
１００ 半導体基板
１０２ 素子分離膜
１２０ トランジスタ
１２２ シリサイド層
１２４ シリサイド層
１２６ シリサイド層
１４０ トランジスタ
１４２ シリサイド層
１４４ シリサイド層
１４６ シリサイド層
２００ 層間絶縁膜
２２１ 孔
２２２ 孔
２２３ 孔
２２４ 孔
２２５ 孔
２３０ バリア膜
２４０ 第２のタングステン膜
２４２ 第１のタングステン膜

Claims (6)

  1. 半導体基板の表面より上に位置する絶縁膜に孔を形成する工程と、
    反応室内に搬入された前記半導体基板を３３０℃以上４００℃以下に加熱し、かつＢ2Ｈ6ガス及びＳｉＨ4ガスの少なくとも一方並びにタングステン含有ガス、及びキャリアガスを前記反応室内に導入することにより、前記孔の内部に第１のタングステン膜を成膜する工程と、
    前記反応室内にＨ2ガス及び不活性ガスの一方又は両方からなるガスを導入し、かつ３０秒以上の時間をかけて前記半導体基板を３７０℃以上４１０℃以下に昇温する工程と、
    タングステン含有ガス、Ｈ ２ ガス、及びキャリアガスを前記反応室内に導入することにより、前記第１のタングステン膜上に第２のタングステン膜を成膜する工程と、
    を備え、
    前記半導体基板を昇温する工程において、前記孔の内部に成膜を行わない
    半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１のタングステン膜を成膜する工程において、前記半導体基板を３３０℃以上３６０℃以下に加熱する半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記半導体基板を昇温する工程における昇温速度は０．５℃／秒以上２．５℃／秒以下である半導体装置の製造方法。
  4. 請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
    前記半導体基板を昇温する工程において、４０秒以上の時間をかけて前記半導体基板を昇温する半導体装置の製造方法。
  5. 請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
    前記第１のタングステン膜を成膜する工程及び前記第２のタングステン膜を成膜する工程において、前記第１のタングステン膜及び前記第２のタングステン膜は前記絶縁膜の表面の上方にも成膜され、
    前記第２のタングステン膜を成膜する工程の後に、前記絶縁膜の表面の上方に位置する前記第１のタングステン膜及び前記第２のタングステン膜を除去する工程を備える半導体装置の製造方法。
  6. 請求項１〜５のいずれか一つに記載の半導体装置の製造方法において、
    前記第１のタングステン膜を成膜する工程において、ＳｉＨ4ガス、タングステン含有ガス、及びキャリアガスを前記反応室内に導入する半導体装置の製造方法。
JP2008118516A 2008-04-30 2008-04-30 半導体装置の製造方法 Expired - Fee Related JP5547380B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008118516A JP5547380B2 (ja) 2008-04-30 2008-04-30 半導体装置の製造方法
TW098100644A TWI393215B (zh) 2008-04-30 2009-01-09 半導體裝置之製造方法
US12/351,063 US7842609B2 (en) 2008-04-30 2009-01-09 Method for manufacturing semiconductor device
KR1020090004577A KR101037058B1 (ko) 2008-04-30 2009-01-20 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118516A JP5547380B2 (ja) 2008-04-30 2008-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009267309A JP2009267309A (ja) 2009-11-12
JP5547380B2 true JP5547380B2 (ja) 2014-07-09

Family

ID=41257386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118516A Expired - Fee Related JP5547380B2 (ja) 2008-04-30 2008-04-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7842609B2 (ja)
JP (1) JP5547380B2 (ja)
KR (1) KR101037058B1 (ja)
TW (1) TWI393215B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710529B2 (ja) 2011-09-22 2015-04-30 株式会社東芝 半導体装置及びその製造方法
KR102365114B1 (ko) * 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
JP3246046B2 (ja) * 1993-03-23 2002-01-15 ソニー株式会社 高融点金属膜の堆積方法
JP3231914B2 (ja) * 1993-08-18 2001-11-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JPH1187268A (ja) * 1997-09-09 1999-03-30 Matsushita Electron Corp 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US6099904A (en) 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
KR100477813B1 (ko) * 1997-12-27 2005-06-17 주식회사 하이닉스반도체 반도체장치의텅스텐금속배선형성방법
US6218298B1 (en) * 1999-05-19 2001-04-17 Infineon Technologies North America Corp. Tungsten-filled deep trenches
US6309966B1 (en) 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
US6403478B1 (en) * 2000-08-31 2002-06-11 Chartered Semiconductor Manufacturing Company Low pre-heat pressure CVD TiN process
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
JP4945937B2 (ja) 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
KR100788602B1 (ko) * 2006-09-29 2007-12-26 주식회사 하이닉스반도체 반도체 소자 및 그 금속 배선 형성 방법

Also Published As

Publication number Publication date
US20090275197A1 (en) 2009-11-05
KR20090115042A (ko) 2009-11-04
TW200945492A (en) 2009-11-01
TWI393215B (zh) 2013-04-11
JP2009267309A (ja) 2009-11-12
US7842609B2 (en) 2010-11-30
KR101037058B1 (ko) 2011-05-26

Similar Documents

Publication Publication Date Title
KR101129919B1 (ko) 반도체 소자 및 그의 형성 방법
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
TWI282141B (en) Semiconductor device and manufacturing method thereof
TWI382513B (zh) 半導體裝置及半導體裝置之製造方法
JP2016541113A (ja) コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法
JP5903504B2 (ja) コンフォーマル金属ケイ化物フィルムを形成する方法
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
JP2008016803A (ja) 半導体素子のビットライン形成方法
WO2011114989A1 (ja) 薄膜の形成方法
JP2015177006A (ja) 半導体装置及びその製造方法
US10453681B2 (en) Method of selective vertical growth of a dielectric material on a dielectric substrate
KR20070008108A (ko) 저 저항의 텅스텐막 형성 방법
JP5547380B2 (ja) 半導体装置の製造方法
KR20060060215A (ko) 반도체 소자의 금속 배선 형성방법
JP2005150280A (ja) 半導体装置の製造方法及び半導体製造装置
TW201131656A (en) Method of forming cu wiring
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
US10134629B1 (en) Method for manufacturing a semiconductor structure
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP5595644B2 (ja) 半導体装置及びその製造方法
JP2008041977A (ja) 半導体回路装置の製造方法
JP2015133382A (ja) 半導体装置の製造方法
US7989342B2 (en) Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations
JP2002164350A (ja) 半導体素子の製造方法
JP2008010453A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5547380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees