DE69836607T2 - Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen - Google Patents

Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen Download PDF

Info

Publication number
DE69836607T2
DE69836607T2 DE69836607T DE69836607T DE69836607T2 DE 69836607 T2 DE69836607 T2 DE 69836607T2 DE 69836607 T DE69836607 T DE 69836607T DE 69836607 T DE69836607 T DE 69836607T DE 69836607 T2 DE69836607 T2 DE 69836607T2
Authority
DE
Germany
Prior art keywords
layer
silicone
oxide layer
layers
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69836607T
Other languages
English (en)
Other versions
DE69836607D1 (de
Inventor
Stephen K. Fishkill Loh
Christopher C. Beacon Parks
Christine Wappingers Falls Dehm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Publication of DE69836607D1 publication Critical patent/DE69836607D1/de
Application granted granted Critical
Publication of DE69836607T2 publication Critical patent/DE69836607T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft allgemein Verfahren und Vorrichtungen zum Herstellen von Gattern für integrierte Schaltkreise. Insbesondere betrifft die Erfindung ein Verfahren zum Reduzieren des Umfangs der Ausdiffusion von Dotierstoff in einer Gatterstruktur während der Bearbeitung der Gatterstruktur.
  • 2. Beschreibung des Standes der Technik
  • Mit dem Ansteigen des Bedarfs an integrierten Schaltkreisen wie etwa integrierten Schaltkreisen für dynamische Speicher mit wahlfreiem zugriff (DRAM) steigt auch der Bedarf an effizient hergestellten integrierten Schaltkreisen. Das Herstellen integrierter Schaltkreise solcherart, dass die Vollständigkeit des ganzheitlichen Prozesses während des gesamten Herstellungsprozesses geschützt werden kann, erhöht den Gesamtdurchsatz der integrierten Schaltkreise.
  • Wenn eine Gatterstruktur, z.B. eine Verdrahtung auf Gatterebene, gebildet wird, diffundieren Dotierstoffe der Silikonschichten einer Gatterstruktur mit hoher Wahrscheinlichkeit vertikal in eine Silizidschicht der Gatterstruktur während Temperungsprozessen, die allgemein bei Temperaturen von mehr als 800 Grad Celsius eintreten. Temperungsprozesse können benutzt werden, um Dotierstoffe dazu „anzuregen", mit Hilfe der Gatterstruktur eine Quelle (Source) oder eine Senke (Drain) zu erzeugen, wie der Fachmann verstehen wird.
  • 1 ist eine schematische Darstellung der Schichten, die zu einer herkömmlichen Gatterstruktur in einem integrierten Schaltkreis gehören. Eine Gatterstruktur 104 ist typischerweise als Teil eines integrierten Schaltkreises, z.B. eines integrierten Schaltkreises eines DRAM, enthalten. Die Gatterstruktur 104 umfasst ein Substrat 106. Das Substrat 106 ist allgemein aus Silikon gebildet und kann auch verschiedene andere Schichten im Zusammenhang mit der Bildung des integrierten Schaltkreises umfassen, von dem die Gatterstruktur 104 ein Teil ist. Beispielsweise kann das Substrat 106 verschiedene isolierende Schichten und leitende Schichten umfassen.
  • Über dem Substrat 106 liegt eine Gatteroxidschicht 108, und über der Gatteroxidschicht 108 ist eine dotierte Silikonschicht 110 gebildet. Die dotierte Silikonschicht 110, bei der es sich typischerweise um eine polykristalline Silikonschicht handelt, ist mit Hilfe eines Dotierstoffs wie etwa Bor, Phosphor oder Arsen dotiert. Über der dotierten Silikonschicht 110 ist eine Silizidschicht 116 angeordnet. Im Allgemeinen ist die Silizidschicht 116 von relativ geringem Widerstand und ist häufig aus einem Silizid wie etwa Titansilizid oder Wolframsilizid gebildet.
  • Dotierstoff, der in der dotierten Silikonschicht 110 vorliegt, neigt dazu, während Temperungsprozessen, z.B. Prozessen bei Temperaturen von mehr als etwa 800 Grad Celsius, vertikal in die Silizidschicht 116 zu diffundieren oder zu wandern. Es wurde festgestellt, dass die Dotierstoffmenge, die während Temperungsprozessen in die Silizidschicht 116 diffundiert, mehr als etwa 50 Prozent der Gesamtmenge des Dotierstoffs in der dotierten Silikonschicht 110 beträgt, beispielsweise etwa 50 Prozent bis etwa 70 Prozent.
  • Wenn vor dem Hintergrund, dass die Silizidschicht von relativ geringem Widerstand ist, Dotierstoff in die Silizidschicht 116 diffundiert, diffundiert Dotierstoff, der die Silizidschicht 116 erreicht, ohne weiteres lateral durch die Silizidschicht 116. Da die Silizidschicht 116 im Allgemeinen benachbarte, voneinander abgegrenzte, dotierte Bereiche überlagert, wie beispielsweise in einem Dual-Workfunction Gate, welche mit verschiedenen Dotierstoffen dotiert sind, kann die laterale Diffusion von Dotierstoff innerhalb der Silikonschicht 110 verschiedene Bereiche verunreinigen. In ähnlicher Weise kann die laterale Dotierstoffdiffusion innerhalb der Silikonschicht 110 auch anders dotierte Bereiche verunreinigen. Die Verunreinigung dotierter Bereiche wirkt sich im Allgemeinen negativ auf die Leistung des Elements aus, das die dotierten Bereiche enthält. Daher wird die Temperung oft eingeschränkt, um die Dotierstoffmenge zu reduzieren, die innerhalb der Silikonschicht 110 sowohl in lateraler als auch in vertikaler Richtung diffundiert, die in die Silizidschicht 116 diffundiert. Das heißt, die thermische Zielvorgabe von Prozessen zur Herstellung integrierter Schaltkreise kann eingeschränkt sein, um Verunreinigungen zu reduzieren.
  • Das Reduzieren der thermischen Zielvorgabe eines Prozesses zur Herstellung integrierter Schaltkreise, wenngleich allgemein wirksam bei der Reduzierung der Verunreinigung dotierter Bereiche, stellt sich oft als nicht wünschenswert heraus. Wenn die thermische Zielvorgabe eingeschränkt wird, können beispielsweise Schritte bei hoher Temperatur, d.h. Schritte, die bei Temperaturen von mehr als etwa 900 Grad Celsius eintreten, in einem gesamten integrierten Schaltkreis verkürzt werden. Solche Schritte werden benutzt, um beispielsweise Versetzungen, Rückflussdielektrik und aktive dotierte Übergangspunkte zu korrigieren. Ferner beeinträchtigt bei DRAMs das Reduzieren der Versetzungen, die korrigiert werden können, im Allgemeinen beträchtlich die dem DRAM eigene Speicherzeit, indem der Leckstrom des Elements erhöht wird. Die Speicherzeit ist die Zeit, für die eine DRAM-Zelle ihre gespeicherte Ladung beibehält, und sie ist durch die Geschwindigkeit begrenzt, mit der sich die gespeicherte Ladung verflüchtigt.
  • Was daher wünschenswert ist, ist ein Verfahren zum Reduzieren der Ausdiffusion von Dotierstoff in einer Gatterstruktur, ohne die Gesamtheit der Leistung eines integrierten Schaltkreises, der die Gatterstruktur enthält, zu beeinträchtigen.
  • Das Dokument EP-A-0 682 359 beschreibt die Bildung einer stickstoffhaltigen Sperre mit Hilfe eines Stickstoffplasmas.
  • Das Dokument EP-A-0 903 776, das unter Artikel 54(3) EPÜ fällt, beschreibt die Bildung einer stickstoffhaltigen Sperre, indem zuerst das Polysilikon oxidiert wird, dann das Oxid nitridiert wird, gefolgt vom Entfernen der nitridierten Schicht.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Gemäß einem Aspekt der Erfindung wird eine Verfahren zum Minimieren der Ausdiffusion von Dotierstoff innerhalb eines integrierten Schaltkreises bereitgestellt, wobei das Verfahren umfasst: Bilden eines Substrats; Bilden einer Gatteroxidschicht, mindestens teilweise, auf dem Substrat; Aufbringen einer ersten dotierten Silikonschicht auf die Gatteroxidschicht; Bilden einer ersten Oxidschicht auf der ersten Silikonschicht; Nitridieren der ersten Oxidschicht, wobei das Nitridieren der ersten Oxidschicht bewirkt, dass sich mindestens an der Oberfläche der ersten Silikonschicht an den Korngrenzen Nitrid bildet, das eine Sperrschicht bildet, um Dotierstoffdiffusion zu verhindern; Ätzen der nitridierten ersten Oxidschicht, wobei das Ätzen der nitridierten ersten Oxidschicht das Nitrid an Korngrenzen der ersten Silikonschicht freilegt; Aufbringen einer zweiten Silikonschicht auf das Nitrid, das an den Korngrenzen der ersten Silikonschicht freigelegt ist; Bilden einer zweiten Oxidschicht auf der zweiten Silikonschicht; Nitridieren der zweiten Oxidschicht, wobei das Nitridieren der zweiten Oxidschicht bewirkt, dass sich mindestens an der Oberfläche der zweiten Silikonschicht an den Korngrenzen Nitrid bildet, das eine Sperrschicht bildet, um Dotierstoffdiffusion zu verhindern; Ätzen der nitridierten zweiten Oxidschicht, wobei das Ätzen der nitridierten zweiten Oxidschicht das Nitrid an Korngrenzen der zweiten Silikonschicht freilegt, und Bilden einer Silizidschicht auf der zweiten Silikonschicht.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird zusammen mit ihren weiteren Vorteilen am besten anhand der folgenden Beschreibung im Zusammenhang mit den dazugehörigen Zeichnungen verständlich, in denen:
  • 1 eine schematische Darstellung der Schichten einer herkömmlichen Gatterstruktur in einem integrierten Schaltkreis ist;
  • 2a eine schematische Darstellung der Schichten einer ersten Gatterstruktur in einem integrierten Schaltkreis mit einer Sperrschicht ist. 2a ist nicht Teil der Erfindung.
  • 2b ist eine schematische Darstellung der Schichten einer zweiten Gatterstruktur in einem integrierten Schaltkreis mit mehreren Sperrschichten gemäß der vorliegenden Erfindung.
  • 2c ist eine schematische Darstellung eines Abschnitts eines Dual-Workfunction Gates gemäß der vorliegenden Erfindung.
  • 3 ist ein Prozessflussdiagramm, das die Schritte illustriert, die zu einem Verfahren zur Herstellung einer Gatterstruktur in einem integrierten Schaltkreis mit einer Sperrschicht gehören. 3 ist nicht Teil der Erfindung.
  • 4a bis 4e sind nicht Teil der Erfindung. 4a ist eine schematische Darstellung einer Gatterstruktur vor der Bildung einer ersten Silikonschicht.
  • 4b ist eine schematische Darstellung der Gatterstruktur der 4a nach der Bildung einer ersten Silikonschicht.
  • 4c ist eine schematische Darstellung der Gatterstruktur der 4b, nachdem auf die erste Silikonschicht eine Oxidschicht aufgebracht wurde.
  • 4d ist eine schematische Darstellung der Gatterstruktur der 4c, nachdem die Oxidschicht nitridiert und geätzt wurde.
  • 4e ist eine schematische Darstellung der Gatterstruktur der 4d, nachdem auf die erste Silikonschicht eine Silizidschicht aufgebracht wurde.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Das Folgende ist nicht Teil der Erfindung und wird lediglich zu Illustrationszwecken dargestellt. In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten dargestellt, um ein genaues Verständnis der vorliegenden Erfindung zu schaffen. Bekannte Strukturen und Schritte werden nicht im Detail beschrieben, um nicht unnötig von der vorliegenden Beschreibung abzulenken.
  • Um den Umfang der Ausdiffusion von Dotierstoff in eine Silizidschicht einer Gatterstruktur, z.B. einer Gatterverbindungsstruktur, während Temperungsprozessen zu reduzieren, wird gemäß einem Aspekt der vorliegenden Erfindung innerhalb der Gatterstruktur eine Sperre gegen Diffusion gebildet, um die Diffusion von Dotierstoffen zu verhindern. 2a ist eine schematische Darstellung der Schichten einer ersten Gatterstruktur in einem integrierten Schaltkreis mit einer Sperrschicht. Es sollte verstanden werden, dass zu Illustrationszwecken einige Merkmale der Gatterstruktur überhöht sind, während andere nicht dargestellt sind.
  • Wie dargestellt, kann eine Gatterstruktur 204 als Teil eines integrierten Schaltkreises enthalten sein. Bei dem integrierten Schaltkreis handelt es sich beispielsweise um einen Speicher mit wahlfreiem Zugriff (RAM), einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), einen synchronen DRAM (SDRAM) und einen Lesespeicher (ROM). Andere integrierte Schaltkreise wie etwa ein anwendungsspezifischer integrierter Schaltkreis (ASIC), eine gemischte DRAM-Logik-Schaltung (eingebetteter DRAM) oder eine beliebige andere Logikschaltung sind ebenfalls verwendbar.
  • Typischerweise werden zahlreiche integrierte Schaltkreise parallel auf dem Wafer hergestellt. Nach der Beendigung der Bearbeitung wird der Wafer gewürfelt, um die integrierten Schaltkreise in einzelne Chips zu trennen. Die Chips werden dann verpackt, was zu einem Endprodukt führt, das beispielsweise in Konsumgütern wie Computersystemen, Mobiltelefonen, persönlichen digitalen Assistenten (PDAs) und anderen elektronischen Produkten verwendet wird.
  • Die Gatterstruktur wird auf einem Substrat 206 wie etwa einem Silikonwafer gebildet. Andere Substrate wie etwa Galliumarsenid, Germanium, Silikon-auf-Isolierung (SOI) oder andere Halbleitermaterialien sind ebenfalls verwendbar. Das Substrat kann beispielsweise leicht oder stark mit Dotiermitteln einer vorab bestimmten Leitfähigkeit dotiert sein, um die gewünschten elektrischen Eigenschaften zu erzielen. Das Substrat 206 kann verschiedene andere Schichten im Zusammenhang mit der Bildung der Gatterstruktur 204 oder allgemeiner des integrierten Schaltkreises, von dem die Gatterstruktur 204 ein Teil ist, umfassen. Beispielsweise kann das Substrat 206 Isolierschichten, leitende Schichten und verschiedene Übergangsbereiche umfassen, wie der Fachmann verstehen wird.
  • Eine Gatteroxidschicht 208 überlagert das Substrat 206. Die Gatteroxidschicht 208 kann allgemein aus jedem geeigneten Material wie beispielsweise thermisch gebildeten Oxiden oder Nitridoxiden gebildet werden. Auf der Gatteroxidschicht 208 wird eine Silikonschicht 210 gebildet. Die Silikonschicht 210, bei der es sich um eine polykristalline Silikonschicht, z.B. eine „Polysilikon"-Schicht handeln kann, wird mit einem Dotierstoff wie etwa Bor, Phosphor oder Arsen dotiert. Über der Silikonschicht 210 liegt eine Sperrschicht 212, und es handelt sich dabei um Nitrid, das sich an den Korngrenzen der Silikonschicht 210 befindet, z.B. innerhalb der Silikonschicht 210 und insbesondere nahe der oberen Oberfläche der Silikonschicht 210.
  • Die Sperrschicht 212 dient dazu, die Dotierstoffmenge zu reduzieren, die während Temperungsprozessen im Zusammenhang mit der Erzeugung einer Quelle (Source) oder einer Senke (Drain) mit Hilfe der Gatterstruktur 204 vertikal und lateral aus der Silikonschicht 210 ausdiffundiert. Es sollte verstanden werden, dass die Sperrschicht 212 die Dotierstoffdiffusion während der Temperung steuert, während sie gleichzeitig einen geringen Kontaktwiderstand wahrt. Die Sperrschicht 212 behält im Allgemeinen während der Temperung bei hohen Temperaturen ihre Intaktheit bei, z.B. bei Prozesstemperaturen von mehr als etwa 900 Grad Celsius.
  • Über der Sperrschicht 212 ist eine Silizidschicht 216 angeordnet. Im Allgemeinen ist die Silizidschicht von geringem Widerstand, und in einer Ausführungsform kann die Silizidschicht 216 aus Titansilizid (TiSix) gebildet sein. Andere Silizide wie etwa Wolframsilizid (WSix), Molybdänsilizid (MoSix), Tantalsilizid (TaSix), Kobaltsilizid (CoSix) oder beliebige andere Silizide sind ebenfalls verwendbar.
  • Die Sperrschicht 212 reduziert die Dotierstoffmenge, die vertikal aus der Silikonschicht 210 in die Silizidschicht 216 diffundiert. Die Silikonschichten 210, 214 bilden zusammen mit der Sperrschicht 212 eine in Schichten aufgebaute Silikonstruktur 220. Im Allgemeinen kann die in Schichten aufgebaute Silikonstruktur 220 im Wesentlichen eine beliebige Anzahl von Silikonschichten und Sperrschichten umfassen. Eine Gatterstruktur mit einer Silikonstruktur, welche mehrere Silikonschichten und Sperrschichten umfasst, wird nachfolgend ausführlicher anhand der 2b beschrieben.
  • Wie dargestellt, kann die Gatterstruktur 204 auch eine dielektrische Schicht 218 umfassen, die auf der Silikonschicht 216 gebildet ist. Im Allgemeinen kann die dielektrische Schicht 218 benutzt werden, um verschiedene Schichten der Gatterstruktur 204 von anderen Schichten des integrierten Schaltkreises, der die Gatterstruktur 204 enthält, zu isolieren. Die dielektrische Schicht kann auch als eine Ätzstoppschicht für die nachfolgende Bearbeitung dienen, wie etwa um einen randlosen Kontakt (BLC) zu bilden.
  • Die Abmessungen, z.B. Dicke, der Schichten in der Gatterstruktur 204 können im Allgemeinen stark variieren. Die Dicke jeder Schicht innerhalb der Gatterstruktur 204 kann von der Anwendung abhängen, in der die Gatterstruktur 204 verwendet werden soll. Beispielsweise können die Dicken der Schichten für die Herstellung von 0,175er DRAMs geringer sein als für die Herstellung von 0,25er DRAMs. Die Gatteroxidschicht 208 kann eine Dicke im Bereich zwischen etwa 30 Angström und etwa 100 Angström aufweisen, z.B. zwischen etwa 60 Angström und etwa 65 Angström. In einem solchen Fall kann die in Schichten aufgebaute Silikonstruktur eine Dicke im Bereich zwischen etwa 1000 Angström und etwa 2000 Angström aufweisen, während die Silizidschicht 216 eine Dicke im Bereich zwischen etwa 50 nm (500 Angström) und etwa 200 nm (2000 Angström) aufweisen kann.
  • Als nächstes wird gemäß einer Ausführungsform der vorliegenden Erfindung mit Bezug auf 2b die Zusammensetzung einer zweiten Gatterstruktur mit mehreren Sperrschichten beschrieben. Eine Gatterstruktur 234 kann wie die Gatterstruktur 204 der 2a als Teil eines integrierten Schaltkreises, z.B. eines DRAMs, enthalten sein. Die Gatterstruktur 234 umfasst ein Substrat 206. Eine Gatteroxidschicht 208 überlagert das Substrat 206. In der beschriebenen Ausführungsform ist auf der Gatteroxidschicht 208 eine mehrschichtige Silikonstruktur 270 gebildet.
  • Die mehrschichtige Silikonstruktur umfasst mehrere Silikonschichten 240, 244, 248 sowie mehrere Sperrschichten 242, 246, 250. Jede Silikonschicht 240, 244, 248 kann aus einem beliebigen Silikon wie beispielsweise polykristallinem Silikon hergestellt sein. Im Allgemeinen ist die Silikonschicht 240, die im Wesentlichen die Gatteroxidschicht 238 direkt überlagert, mit einem Dotierstoff wie Bor, Phosphor oder Arsen dotiert. Jede Silikonschicht 240, 244, 248 kann entweder dotiert oder undotiert sein. Ist eine der Silikonschichten 244, 248 dotiert, so sind in der beschriebenen Ausführungsform die Silikonschichten 244, 248 anders dotiert als Silikonschicht 240, z.B. mit anderen Dotierstoffen. Es sollte jedoch verstanden werden, dass in anderen Ausführungsformen im Wesentlichen alle Silikonschichten 240, 244, 248 mit im Wesentlichen dengleichen Dotierstoffen dotiert sein können.
  • Die Sperrschichten 242, 246 liegen im Allgemeinen zwischen den Silikonschichten 240, 244, 248. Insbesondere liegt, wie dargestellt, die Sperrschicht 242 zwischen den Silikonschichten 240, 244, die Sperrschicht 246 zwischen den Silikonschichten 244, 248. Bei einer Sperrschicht, z.B. Sperrschicht 242, die auf der Silikonschicht 240 liegt, handelt es sich um einen Nitridfilm, der sich an den Korngrenzen nahe der Außenoberfläche der Silikonschicht 240 befindet. Die Sperrschicht 242 ist mit Hilfe eines Nitridierprozesses gebildet, wie unten mit Bezug auf 3 ausführlicher beschrieben wird.
  • Die Sperrschicht 242 ist angeordnet, um die Dotierstoffmenge zu reduzieren, die während Temperungsprozessen vertikal aus der Silikonschicht 240 ausdiffundiert. Die Verwendung mehrer Sperrschichten 242, 246, 250 erzeugt im Prinzip eine Matrix aus Sperrschichten, in oder auf der in Schichten aufgebauten Silikonstruktur 270, um die Gesamtmenge des Dotierstoffs besser zu steuern, die im Wesentlichen aus der Silikonstruktur 270 diffundiert. Mit anderen Worten kann durch die Schaffung mehrerer Sperrschichten 242, 246, 250 in der Silikonstruktur 270 die vertikale und laterale Diffusion von Dotierstoffen innerhalb der Gatterstruktur 234 leichter gesteuert werden.
  • Eine Silizidschicht 256 kann aus Siliziden gebildet sein, die insbesondere Titansilizid und Wolframsilizid umfassen.
  • Die Sperrschichten 242, 246, 250 in der Silikonstruktur 270 reduzieren, wie oben erwähnt, die Dotierstoffmenge, die aus der Silikonschicht 240 in die Silizidschicht 256 diffundiert. In einer Ausführungsform kann die Gatterstruktur 234 eine dielektrische Schicht 258 umfassen, die über der Silizidschicht 256 gebildet ist. Die dielektrische Schicht 258 kann allgemein benutzt werden, um verschiedene Schichten der Gatterstruktur 234 von anderen Schichten eines integrierten Schaltkreises, der die Gatterstruktur 234 enthält, zu isolieren.
  • Gatterstrukturen, die Sperrschichten verwenden, um die Ausdiffusion von Dotierstoff zu steuern, können in einer Vielzahl verschiedener Anwendungen benutzt werden. Da Sperrschichten sowohl die vertikale Diffusion in eine Silizidschicht als auch die laterale Diffusion durch die Silizidschicht reduzieren können, ist die Verwendung von Gatterstrukturen mit Sperrschichten besonders bei Dual-Workfunction Gates nützlich. 2c ist eine schematische Darstellung eines Abschnitts eines Dual-Workfunction Gate gemäß einer Ausführungsform der vorliegenden Erfindung. Zur leichteren Darstellung sind einige Merkmale des Dual-Workfunction Gate überhöht, während andere nicht dargestellt sind.
  • Ein Dual-Workfunction Gate 270 enthält einen Übergangsbereich 272, der Teil eines Halbleiterwafersubstrats (nicht dargestellt) sein kann. Übergangsbereich 272 enthält dotierte Bereiche 272a, 272b. Der dotierte Bereich 272a umfasst Dotierstoff einer ersten Leitfähigkeit, und der dotierte Bereich 272b umfasst Dotierstoff einer zweiten Leitfähigkeit. In der beschriebenen Ausführungsform kann der Bereich 272a „P-dotiert" sein, während Bereich 272b „n-dotiert" sein kann. Ein undotierter Bereich 272c befindet sich zwischen den Bereichen 272a, 272b, im Wesentlichen um zu verhindern, dass sich Dotierstoffe im Bereich 272a mit Dotierstoffen im Bereich 272b vermischen.
  • Wie dargestellt, ist direkt auf dem Übergangsbereich 272 eine Gatteroxidschicht 276 gebildet. Auf der Gatteroxidschicht 276 befindet sich eine erste dotierte Silikonschicht 280. Im Allgemeinen können die dotierten Bereiche 280a, 280b verschieden dotiert sein. Bereich 280a, der den Bereich 272a direkt überlagert, kann auf dieselbe Weise dotiert sein wie Bereich 272a, z.B. können Bereich 272a und Bereich 280a p-dotiert sein, während Bereich 280b und Bereich 272b, der den Bereich 280b direkt überlagert, n-dotiert sein.
  • Ein erster Sperrfilm 284 überlagert die dotierte Silikonschicht 280. Die Sperrschicht umfasst ein Material, das von ausreichender Dicke ist, um zu verhindern, dass Dotierstoffe in der dotierten Silikonschicht 280 lateral und vertikal diffundieren. Mit anderen Worten unterbindet der erste Sperrfilm 284 während Temperungsprozessen die vertikale und laterale Diffusion von Dotierstoffen durch ihn hindurch. Die Sperre umfasst Nitrid an Korngrenzen der dotierten Silikonschicht 280.
  • Eine zweite Silikonschicht 288, die dotiert oder nicht dotiert sein kann, überlagert den ersten Sperrfilm 284. Ein zweiter Sperrfilm 290 überlagert die zweite Silikonschicht 288, um die vertikale Diffusion von Dotierstoffen weiter zu steuern. Die Silikonschichten 280, 288 bilden zusammen mit den Sperrfilmen 284, 290 eine in Schichten aufgebaute Silikonstruktur wie oben beschrieben.
  • Eine Silizidschicht 296 überlagert die Silikonschicht 292. Dotierstoffdiffusion in die Silizidschicht 296 ist allgemein durch die Verwendung der Sperrfilme 284, 290 reduziert. Laterale Dotierstoffdiffusion innerhalb der Silizidschicht 296 kann ohne Weiteres auftreten, wenn den Dotierstoffen gestattet wird, vertikal in die Silizidschicht 296 zu diffundieren. Durch das Einfügen der Sperrfilme 284, 290 jedoch kann die Dotierstoffmenge, die vertikal in die Silizidschicht 296 diffundiert, und damit die Dotierstoffmenge, die lateral durch die Silizidschicht 296 diffundiert, reduziert werden. Infolgedessen können in dem Dual-Workfunction Gate 270 separate Bereiche 298a, 298b gewahrt werden.
  • In Gatterstrukturen ohne Sperrschichten wurde festgestellt, dass die Dotierstoffmenge, die in die Silizidschicht während Temperungsprozessen bei Temperaturen von mehr als etwa 800 Grad Celsius diffundiert oder wandert, mehr als etwa 50 Prozent der Gesamtmenge des Dotierstoffs in einer dotierten Silikonschicht beträgt, beispielsweise etwa 50 Prozent bis etwa 70 Prozent. Es wurde festgestellt, dass mit der Verwendung von Sperrschichten die Dotierstoffmenge, die in eine Silizidschicht diffundiert, weniger als etwa 20 Prozent der Gesamtmenge des Dotierstoffs in einer dotierten Silikonschicht beträgt, z.B. etwa 4 Prozent bis etwa 15 Prozent.
  • Das Folgende ist nicht Teil der Erfindung und wird lediglich zu Illustrationszwecken dargestellt. 3 ist ein Prozessflussdiagramm, das die Schritte im Zusammenhang mit dem Prozess darstellt, der zum Herstellen einer Gatterstruktur, z.B. der Gatterstruktur 204 der 2a, in einem integrierten Schaltkreis benutzt wird, welche eine Sperrschicht enthält. Der Prozess 302 beginnt bei Schritt 304, in dem ein Substrat, z.B. ein Halbleiterwafersubstrat, bereitgestellt wird. Das Substrat kann im Allgemeinen aus Silikon bestehen und kann ferner verschiedene Schichten umfassen, die mit der Bildung eines integrierten Schaltkreises insgesamt zusammenhängen. Solche Schichten können insbesondere Metallisierungsschichten und Oxidschichten umfassen.
  • In Schritt 306 wird eine Gatteroxidschicht auf das Substrat aufgebracht. Ist die Gatteroxidschicht aufgebracht, geht der Prozessfluss zu Schritt 308 über, in dem eine Silikonschicht auf das Substrat oder genauer auf die Gatteroxidschicht aufgebracht wird. Im Allgemeinen kann, wie oben erwähnt, die Silikonschicht aus einem beliebigen geeigneten Silikon gebildet werden, wie beispielsweise aus einem polykristallinen Silikon. Die Silikonschicht, die dotiert ist, kann mit Hilfe eines beliebigen Verfahrens dotiert sein, wie etwa durch in-situ-Dotierung oder Implantierung eines Dotierstoffs, gefolgt von einem Temperungsprozess, wie der Fachmann verstehen wird. Während die Dotierstoffe, die zum Dotieren der Silikonschicht verwendet werden, sehr variieren können, umfassen die Dotierstoffe in einer Ausführungsform Bor, Phosphor und Arsen.
  • Dann wird in Schritt 310 eine Oxidschicht auf der Polysilikonschicht gebildet. Die Oxidschicht, bei der es sich um eine Schicht aus Siliziumdioxid (SiO2) handeln kann, kann mit einem beliebigen geeigneten Verfahren auf der Oberfläche der Silikonschicht aufgebaut werden. Typischerweise kann die Oxidschicht mit einer schnellen thermischen Oxidation (RTO) in Sauerstoff bei einer Temperatur im Bereich zwischen etwa 900 Grad Celsius und etwa 1100 Grad Celsius, wie beispielsweise bei etwa 925 Grad Celsius, über eine Zeitdauer im Bereich zwischen etwa 30 Sekunden und etwa 120 Sekunden, wie beispielsweise über etwa 60 Sekunden, aufgebaut werden. Während die Dicke der Oxidschicht sehr variieren kann, liegt die Dicke der Oxidschicht im Bereich zwischen etwa 4 nm (40 Angström) und etwa 5 nm (50 Angström).
  • Ist in Schritt 310 die Oxidschicht aufgebaut, geht der Prozessfluss zu Schritt 312 über, in dem ein Nitridierungsprozess auf der Oxidschicht durchgeführt wird. Mit anderen Worten wird das Oxid nitridiert. Das Oxid kann im Allgemeinen mit einem beliebigen Verfahren nitridiert werden, wie etwa mit einer schnellen thermischen Nitridierung (RTN) unter Verwendung von Ammoniak (NH3) oder anderen geeigneten, stickstoffhaltigen Gasen, bei einer Temperatur im Bereich zwischen etwa 900 Grad Celsius und etwa 1100 Grad Celsius, z.B. bei etwa 1050 Grad Celsius, über eine Zeitdauer im Bereich zwischen etwa 20 Sekunden und etwa 120 Sekunden, z.B. über etwa 30 Sekunden.
  • Wenn die Oxidschicht nitridiert wird, bildet sich an der Oberfläche der Silikonschicht und an den Korngrenzen der Silikonschicht Nitrid, z.B. Silikonnitrid (SiNx). Das heißt, es bildet sich ein SiNx-Film an der Schnittstelle zwischen der Oxidschicht und an den Korngrenzen der darunter liegenden Silikonschicht. Im Allgemeinen diffundiert Nitrid entlang der Korngrenzen der Silikonschicht. Ist die Dicke der Silikonschicht relativ gering, kann das Nitrid im Wesentlichen die gesamte Silikonschicht durchdringen, wenn die Oxidschicht nitridiert wird. Durchdringt Nitrid im Wesentlichen die gesamte Silikonschicht, können sowohl die vertikale Dotierstoffdiffusion als auch die laterale Dotierstoffdiffusion erheblich reduziert werden, wie beispielsweise in einem Dual-Workfunction Gate wie oben mit Bezug auf 2c beschrieben.
  • Nach Beendigung der Nitridierung der Oxidschicht wird in Schritt 314 die nitridierte Oxidschicht abgelöst oder anderenfalls geätzt, um Stickstoff an den Korngrenzen der Silikonschicht freizulegen. Der freigelegte Stickstoff an den Korngrenzen bildet eine Sperrschicht, die die Dotierstoffdiffusion in einer vertikalen Richtung zwischen der darunter liegenden Silikonschicht und Schichten verhindert, die die Silikonschicht überlagern. Es sollte verstanden werden, dass die Sperrschicht auch den Umfang der Dotierstoffdiffusion in lateraler Richtung reduzieren kann.
  • In Schritt 318 wird eine Entscheidung darüber getroffen, ob zusätzliche Silikonschichten über der neuen Silikonschicht gebildet werden sollen. Fällt die Entscheidung so aus, dass zusätzliche Silikonschichten gebildet werden sollen, so besteht der Anhaltspunkt dafür darin, dass eine dickere „gesamte" Silikonschicht in der Gatterstruktur gewünscht wird. Im Allgemeinen ist die gesamte Silikonschicht eine in Schichten aufgebaute Struktur, da die gesamte Silikonschicht mindestens zwei einzelne Silikonschichten mit einer dazwischen liegenden Sperrschicht umfasst. Eine dickere gesamte Silikonschicht kann verwendet werden, um mehrere Sperrschichten in einer Gatterstruktur zu schaffen, um den Umfang sowohl vertikaler als auch lateraler Diffusion in der Gatterstruktur weiter zu reduzieren. Eine Silikonschicht, die eine einzelne Silikonschicht mit einem Sperrfilm darüber umfasst, kann verwendet werden, um sowohl vertikale als auch laterale Diffusion zu reduzieren.
  • Fällt die Entscheidung in Schritt 318 so aus, dass mindestens eine zusätzliche Silikonschicht auf den vorhandenen Silikonschichten gebildet werden soll, so kehrt der Prozessfluss zu Schritt 308 zurück, in dem eine neue Silikonschicht auf dem Substrat oder genauer auf der Sperrschicht gebildet wird. Fällt die Entscheidung so aus, dass keine zusätzlichen Silikonschichten gebildet werden sollen, geht der Prozessfluss alternativ zu Schritt 320 über, in dem eine Silizidschicht auf die Silikonschichten aufgebracht wird. Dann wird in Schritt 322 zusätzliche Bearbeitung durchgeführt, um die Bearbeitung der Gatterstruktur abzuschließen. Im Allgemeinen kann die zusätzliche Bearbeitung insbesondere das Aufbringen einer isolierenden Schicht, z.B. einer dielektrischen Schicht, auf die Silizidschicht, lithographische Strukturierung, das Bilden eines Abstands zur Gatterseitenkante mittels Trockenätzung und das Dotieren der Übergänge umfassen. Mit Abschluss der zusätzlichen Bearbeitung ist der Prozess der Herstellung einer Gatterstruktur abgeschlossen.
  • Als nächstes wird mit Bezug auf die 4a–4e die Herstellung einer Gatterstruktur mittels der oben in Bezug auf 3 beschriebenen Schritte beschrieben. Es sollte verstanden werden, dass zu Darstellungszwecken einige Merkmale der Gatterstruktur, insbesondere die Größe einer Sperrschicht überhöht sind, während andere nicht dargestellt sind. Die Herstellung einer Gatterstruktur 402 beginnt mit der Herstellung eines Substrats 404. Auf dem Substrat wird eine Gatteroxidschicht 408 gebildet.
  • Auf der Gatteroxidschicht 408 wird eine dotierte Silikonschicht 412 gebildet. Auf die dotierte Silikonschicht 412 wird eine Oxidschicht 416 aufgebracht, um die Bildung einer Sperrschicht zu fördern. Während einer Nitridierung der Oxidschicht 416, wie oben mit Bezug auf 3 beschrieben, wird im Wesentlichen Nitrid an den Korngrenzen 414 der dotierten Silikonschicht 412 implantiert. Nachdem die Oxidschicht 416 abgelöst wurde, wird eine Sperrschicht 412' freigelegt, bei der es sich um einen Film handeln kann und die an den Korngrenzen 414 der dotierten Silikonschicht 412 gebildet ist. Auf die Sperrschicht 414' wird eine Silizidschicht 422 aufgebracht. Im Allgemeinen können zur Gatterstruktur 402 verschiedene andere Schichten gehören, einschließlich einer dielektrischen Schicht (nicht dargestellt), die oft auf die Silizidschicht 422 aufgebracht wird.
  • Wie im Vorangegangenen erwähnt, können die Silikonschichten in einer Gatterverbindungsstruktur, wie etwa eine Gatterverbindungsstruktur in einem Dual-Workfunction Gate, aus einem beliebigen geeigneten Silikon gebildet werden. Beispielsweise kann es sich bei den Silikonschichten um Schichten polykristallinen Silikons handeln.
  • Im Allgemeinen kann eine in Schichten aufgebaute Silikonstruktur eine beliebige Anzahl verschiedener Silikonschichten umfassen. Die Anzahl der Silikonschichten in der Silikonstruktur hängt allgemein von der gewünschten Gesamtdicke der Silikonstruktur sowie von der Dicke der einzelnen Schichten und der Sperrschichten ab. Wie oben beschrieben, kann die Gesamtdicke der Silikonstruktur stark variieren. Beispielsweise kann die Dicke im Bereich zwischen etwa 1000 Angström und etwa 2000 Angström betragen. In ähnlicher Weise kann auch die Dicke der Silikonschichten und der Sperrschichten stark variieren. Die Dicke jeder Silikonschicht kann im Bereich zwischen etwa 10 nm (100 Angström) und etwa 50 nm (500 Angström) liegen, während die Dicke jeder Sperrschicht im Bereich zwischen etwa 5 nm (50 Angström) und etwa 8 nm (80 Angström) liegen kann.
  • Während die Silikonschicht, die eine Gatteroxidschicht direkt überlagert, allgemein dotiert ist, sind die nachfolgenden Silikonschichten nicht unbedingt dotiert. Wenn einige der nachfolgenden Silikonschichten dotiert sind, so sind diese Silikonschichten oft anders dotiert als die Silikonschicht, die im Wesentlichen die Gatteroxidschicht berührt.
  • Weiterhin wurde die oberste Sperrschicht einer in Schichten aufgebauten Silikonstruktur als die Oberschicht der Silikonstruktur beschrieben, d.h. die Schicht, auf die Silizid typischerweise direkt aufgebracht wird. Es sollte jedoch verstanden werden, dass die oberste Sperrschicht auch zwischen zwei Silikonschichten „eingelegt" sein kann.

Claims (4)

  1. Verfahren zur Minimierung der Dotierstoffausdiffusion in einem integrierten Schaltkreis, wobei das Verfahren Folgendes umfasst: Bilden eines Substrates (236, 272), Bilden einer Gatteroxidschicht (238, 276), mindestens teilweise, auf dem Substrat (236, 272), Aufbringen einer ersten dotierten Silikonschicht (240, 280) auf die Gatteroxidschicht (238, 276), Bilden einer ersten Oxidschicht auf der ersten Silikonschicht (240, 280), Nitridieren der ersten Oxidschicht, wobei das Nitridieren der ersten Oxidschicht bewirkt, dass sich mindestens an der Oberfläche der ersten Silikonschicht (240, 280) an den Korngrenzen Nitrid bildet, das eine Sperrschicht bildet, um Dotierstoffdiffusion zu verhindern, Ätzen der nitridierten ersten Oxidschicht, wobei das Ätzen der nitridierten ersten Oxidschicht das Nitrid an Korngrenzen der ersten Silikonschicht (240, 280) freilegt, Aufbringen einer zweiten Silikonschicht (244, 288) auf das Nitrid, das an den Korngrenzen der ersten Silikonschicht (240,280) freigelegt ist, Bilden einer zweiten Oxidschicht auf der zweiten Silikonschicht (244, 288), Nitridieren der zweiten Oxidschicht, wobei das Nitridieren der zweiten Oxidschicht bewirkt, dass sich mindestens an der Oberfläche der zweiten Silikonschicht (244, 288) an den Korngrenzen Nitrid bildet, das eine Sperrschicht bildet, um Dotierstoffdiffusion zu verhindern, Ätzen der nitridierten zweiten Oxidschicht, wobei das Ätzen der nitridierten zweiten Oxidschicht das Nitrid an Korngrenzen der zweiten Silikonschicht (244, 288) freilegt, und Bilden einer Silizidschicht (256, 296) auf der zweiten Silikonschicht (244, 288).
  2. Verfahren gemäß Anspruch 1, wobei: das Bilden der ersten Oxidschicht auf der ersten Silikonschicht das Heranziehen der ersten Oxidschicht bei einer ersten Prozesstemperatur im Bereich von 900 Grad Celsius bis 1000 Grad Zentigrad umfasst; und das Nitridieren der Oxidschicht das Nitridieren der Oxidschicht bei einer zweiten Prozesstemperatur im Bereich von 900 Grad Celsius bis 1100 Grad Celsius umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Sperrfilm eine Dicke im Bereich von 5 nm (50 Angström) bis 8 nm (80 Angström) aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Silikonschicht mit einem Dotierstoff dotiert ist, der aus der Gruppe ausgewählt ist, die aus Bor, Phosphor und Arsen besteht.
DE69836607T 1997-09-29 1998-09-01 Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen Expired - Fee Related DE69836607T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93920997A 1997-09-29 1997-09-29
US939209 1997-09-29

Publications (2)

Publication Number Publication Date
DE69836607D1 DE69836607D1 (de) 2007-01-25
DE69836607T2 true DE69836607T2 (de) 2007-10-11

Family

ID=25472745

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69836607T Expired - Fee Related DE69836607T2 (de) 1997-09-29 1998-09-01 Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen

Country Status (7)

Country Link
US (1) US5998253A (de)
EP (1) EP0905751B1 (de)
JP (1) JPH11163160A (de)
KR (1) KR19990030078A (de)
CN (1) CN1155056C (de)
DE (1) DE69836607T2 (de)
TW (1) TW402747B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
EP0986095A3 (de) * 1998-09-08 2005-08-17 Infineon Technologies AG Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben
US6309924B1 (en) 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
US6495475B2 (en) 2001-03-28 2002-12-17 Atmel Corporation Method for fabrication of a high capacitance interpoly dielectric
US6653678B2 (en) 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
TW566366U (en) * 2002-09-27 2003-12-11 Wus Tech Co Ltd Labor-saving portable battery equipment for power-driven walking assisted scooter
US6979851B2 (en) * 2002-10-04 2005-12-27 International Business Machines Corporation Structure and method of vertical transistor DRAM cell having a low leakage buried strap
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
US7898014B2 (en) * 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
CN103578998B (zh) * 2012-07-30 2016-06-08 上海华虹宏力半导体制造有限公司 防止pmos器件工艺中栅极多晶硅耗尽的方法
CN103681341B (zh) * 2012-09-21 2016-04-13 上海华虹宏力半导体制造有限公司 抑制pmos器件阈值电压漂移的方法
US9240354B2 (en) * 2012-11-14 2016-01-19 Globalfoundries Inc. Semiconductor device having diffusion barrier to reduce back channel leakage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673375B2 (ja) * 1984-03-19 1994-09-14 富士通株式会社 半導体装置の製造方法
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR970009276B1 (ko) * 1993-10-28 1997-06-09 금성일렉트론 주식회사 반도체장치의 mosfet 및 그의 제조방법
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
JP2817645B2 (ja) * 1995-01-25 1998-10-30 日本電気株式会社 半導体装置の製造方法
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier

Also Published As

Publication number Publication date
US5998253A (en) 1999-12-07
TW402747B (en) 2000-08-21
EP0905751A2 (de) 1999-03-31
CN1213845A (zh) 1999-04-14
DE69836607D1 (de) 2007-01-25
EP0905751B1 (de) 2006-12-13
EP0905751A3 (de) 1999-08-11
JPH11163160A (ja) 1999-06-18
KR19990030078A (ko) 1999-04-26
CN1155056C (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
DE69836607T2 (de) Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
EP1170804B1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE69616725T2 (de) Halbleiterbauelement mit flacher Verunreinigungszone ohne Kurzschluss zwischen der Gate-Elektrode und den Source/Drain-Gebieten und Verfahren zu seiner Herstellung
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE69508506T2 (de) Bipolartransistor ohne Leckstrom durch das dünne Basisgebiet und Verfahren zur Herstellung
DE102008023622B4 (de) Verfahren zum Herstellen einer DRAM-Vorrichtung mit einer dielektrischen Gate-Schicht mit mehreren Dicken
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102005009976A1 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE10206148A1 (de) Einbau einer Sperrschicht aus TCS-SiN in Doppelgate-CMOS-Bauteilen
DE10323013A1 (de) Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
DE102006029701A1 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
EP0390219A2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE4210427C2 (de) Halbleitereinrichtung mit Dünnschichttransistor und Verfahren zur Herstellung derselben
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE69836184T2 (de) Zuverlässige Polycid Gatterstappelung mit reduzierten Schichtwiderstand
DE102004003618A1 (de) Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee