CN101123212A - 接触孔形成方法 - Google Patents
接触孔形成方法 Download PDFInfo
- Publication number
- CN101123212A CN101123212A CNA200610029917XA CN200610029917A CN101123212A CN 101123212 A CN101123212 A CN 101123212A CN A200610029917X A CNA200610029917X A CN A200610029917XA CN 200610029917 A CN200610029917 A CN 200610029917A CN 101123212 A CN101123212 A CN 101123212A
- Authority
- CN
- China
- Prior art keywords
- layer
- formation method
- side wall
- etching
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
公开了一种接触孔形成方法,该方法包括提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;在所述衬底上沉积附加介质层;刻蚀所述附加介质层,在所述栅极侧壁处形成附加侧壁层;在所述衬底上沉积刻蚀停止层;在所述刻蚀停止层上沉积层间介质层;图形化所述层间介质层,并刻蚀形成接触孔。本发明通过加厚栅极侧壁层的厚度,增强了对栅极侧壁的保护,避免了对侧壁层的过刻蚀,防止了沟道的损坏、器件性能的漂移,并在保持器件参数不变的同时,提高了产品的成品率及器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种接触孔形成方法。
背景技术
半导体集成电路的制作是极其复杂的过程,目的在于将特定电路所需的各种电子组件和线路,缩小制作在小面积的晶片上。其中,各个组件必须藉由适当的内连导线来作电性连接,才能发挥所期望的功能。
由于集成电路的制作向超大规模集成电路(ULSI)发展,其内部的电路密度越来越大,随着芯片中所含元件数量不断增加,实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计,利用多层绝缘层和导电层相互叠加的多层连接,这其中就需要制作大量的接触孔。
图1A至1D为现有的接触孔形成方法的示意图。其中,图1A为形成源/漏极掺杂区后的器件剖面示意图。如图1A所示,在硅衬底101上沉积了栅氧化硅层103(Gate Oxide),并对衬底进行刻蚀填充,在各器件间形成隔离沟槽102;然后沉积多晶硅,刻蚀形成栅极104;接着在衬底表面沉积一层氧化硅层,再沉积一层氮化硅层;再接着,利用各向异性刻蚀对氮化硅层和氧化硅层进行刻蚀去除,而刻蚀后留在各栅极侧壁上的氧化硅层105与氮化硅层106就形成了栅极侧壁层,其中,栅极侧壁层内侧为与多晶硅栅极接触较好的氧化硅层105,外侧为较为致密的氮化硅层106,实现了对多晶硅栅极的良好保护。接下来,以栅极结构和侧壁层为掩膜,在衬底上以离子注入的方式在栅极之间形成源/漏极掺杂区107和108,即由栅极侧壁层的厚度决定了栅极到源/漏极之间的距离;然后可以利用侧壁层为掩膜,在各个栅极的顶部及源、漏极区域形成自行对准的金属硅化物层(本图中未示出),以进一步改善其接触电特性。
图1B为形成刻蚀停止层后的器件剖面示意图。如图1B所示,在硅片表面覆盖一层刻蚀停止层110,该层一般采用氮化硅材料,其与后面形成的层间介质层氧化硅相比,具有低得多的刻蚀速率,可以起到刻蚀停止层的作用,以防止过刻蚀的发生,保护硅片表面不受到伤害。
图1C为沉积层间介质层后的器件剖面示意图。如图1C所示,在硅片表面再覆盖一层层间介质层120,一般为氧化硅层,该层既可以在电学上隔离器件和互连金属层,又可以在物理上将器件与可移动粒子等杂质源隔离开。在形成层间介质层后,一般需进行化学机械研磨,使之平坦化。
图1D为刻蚀形成接触孔后的器件剖面示意图。利用光刻及刻蚀技术在硅片的对应位置处形成接触孔。如图1D所示,在同一芯片上要形成的接触孔也不相同,图中形成了三种类型的接触孔:栅极接触孔140、源/漏极接触孔150和联接栅源极(或漏极)的接触孔130。对于第三种接触孔,其刻蚀时栅极的侧壁完全依靠刻蚀停止层和侧壁层保护,而由图中可以看到,现有的栅极侧壁层较薄,很容易在刻蚀完停止层后被过刻蚀去除。如果器件工作时没有了栅极侧壁层的保护,栅极下方的沟道很容易受到损伤,造成器件性能漂移。为增强对栅极侧壁的保护,希望能增加侧壁层的厚度,但该侧壁层的厚度又决定了栅极到源/漏极之间的距离,不能轻易改变。
申请号为03106764.6的中国专利,公开了一种防止阻挡层被过度刻蚀的方法。该方法为了解决刻蚀形成接触孔时阻挡层不能起到应起的保护作用,易出现过刻蚀使得接触孔被侵蚀的问题,而在阻挡层(即刻蚀停止层)与层间介质层间增加了一层保护介质层,提高了接触孔的形成质量。但是该方法不能解决刻蚀去除刻蚀停止层后,栅极侧壁层易被完全去除,导致器件性能发生漂移的问题。
发明内容
本发明提供了一种接触孔形成方法,该方法在不影响源/漏极到栅极间的距离的前提下,增加了栅极侧壁层的厚度,增强了对栅极侧壁的保护,提高了产品的合格率。
本发明提供了一种接触孔形成方法,包括步骤:
提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;
在所述衬底上沉积附加介质层;
刻蚀所述附加介质层,形成附加侧壁层;
在所述衬底上沉积刻蚀停止层;
在所述刻蚀停止层上沉积层间介质层;
图形化所述层间介质层,并刻蚀形成接触孔。
其中,所述侧壁层由氧化硅/氮化硅或氧化硅/氮化硅/氧化硅组成;所述附加介质层为氮化硅层、氧化硅层或氮氧化硅层,其厚度在100到500之间,且所述附加介质层的沉积温度在300到500℃之间。
其中,所述附加侧壁层仅保留在栅极侧壁的侧壁层上,位于所述栅极侧壁层和刻蚀停止层之间。
其中,可以在沉积所述附加介质层之前,在所述栅极之间形成源/漏极掺杂区;也可以在形成所述附加侧壁层之后,在所述栅极之间形成源/漏极掺杂区。且在形成源/漏极掺杂区之后,可在所述栅极顶部和所述源/漏极掺杂区进行金属硅化物处理。
与现有技术相比,本发明具有以下优点:
本发明的接触孔形成方法,增加了形成一层附加介质层的步骤,其在刻蚀后仅覆盖在栅极侧壁上,形成了附加侧壁层,加厚了栅极侧壁层的厚度,增强了对栅极侧壁的保护,避免了对侧壁层的过刻蚀,防止了沟道的损坏、器件性能的漂移。
本发明的接触孔形成方法,虽然增加了栅极侧壁层的总厚度,但仍维持了源/漏极与栅极间的距离不变,也就是在保持器件参数不变的同时,提高了产品的成品率及器件的可靠性。
附图说明
图1A至1D为现有的接触孔形成方法的示意图;
图2A至2F为本发明接触孔形成方法的示意图;
图3为本发明接触孔形成方法的工艺流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的接触孔形成方法,在形成刻蚀停止层之前,先沉积了一层附加介质层,对其进行各向异性刻蚀后,其仅保留在栅极侧壁上形成附加侧壁层,相当于加厚了栅极侧壁层的厚度,增强了层间介质层的刻蚀过程中对栅极侧壁的保护度,避免刻蚀后栅极侧壁曝露而导致器件沟道损坏、性能漂移。
图2A至2F为本发明接触孔形成方法的示意图。图3为本发明接触孔形成方法的工艺流程图。结合图2A至2F和图3对本发明的具体实施例进行详细说明。
图2A是已形成多个栅极的器件结构示意图,其栅极的侧壁上已形成了传统的侧壁层,且在栅极之间也已形成了源/漏极掺杂区。图2A中结构的形成过程如下:
首先在硅衬底上形成多晶硅栅极(S301)。在硅衬底101上淀积厚度在10到200之间的栅氧化硅层103(Gate Oxide),再在硅衬底上刻蚀沟槽,填充氧化硅以形成各器件间的隔离沟槽102;接着淀积多晶硅,刻蚀形成多晶硅栅极104。
然后,在多晶硅栅极侧壁处形成侧壁层(S302)。形成多晶硅栅极后,先沉积一层厚度在100到250之间,如为150的氧化硅层105,其与多晶硅栅极接触良好,不易脱落;再沉积一层厚度在200到800之间,如为300的氮化硅层106,一般该氮化硅层是在较高温度下形成,以生成较为致密的氮化硅材料,实现对多晶硅栅极的良好保护,该侧壁层即为通常所说的氧化硅-氮化硅(ON)结构。由于氮化硅层的沉积温度较高,可容许生长的厚度有限,故而在有的侧壁层结构中还会在其上再生长一层200左右的氧化硅层(图中未示出),形成另一种常用的氧化硅-氮化硅-氧化硅(ONO)侧壁层结构。
接着,对沉积而成的ON或ONO介质层进行刻蚀,栅极侧壁处的侧壁层被保留,而在栅极顶部和栅极间硅衬底表面处的侧壁层被刻蚀去除。本步刻蚀不需要利用光刻进行图形化处理,可直接利用干法刻蚀的各向异性而实现。
再接着,就可以利用离子注入的方法形成源/漏极掺杂区(S303)。一般是利用多晶硅栅极及其侧壁上保留的侧壁层作为掩膜进行离子注入形成源/漏极掺杂区107和108。其中,所形成的源/漏极到栅极间的距离是由栅极侧壁层的厚度决定的,而刻蚀后形成的侧壁层的厚度是由前面所沉积的介质层的总厚度决定的。由于源/漏极到栅极的距离对于器件的性能影响很大,通常是由器件的性能指标所决定,不能因为工艺而改变,故而前面所沉积的ON或ONO介质层的总厚度也不能随便改变。本发明中进行离子注入形成源/漏极掺杂区时,仍是以栅极结构和原侧壁层为掩膜进行的,源/漏极与栅极间的距离会保持不变,这就确保了器件的性能不会改变。
之后,进行自对准金属硅化工艺,在曝露的栅极顶部与源/漏极掺杂区形成自行对准金属硅化物层,使接触电阻值降低,进一步改善电特性。
至此,本发明的工艺步骤还是与现有的工艺步骤相同的,但是在本步之后,为进一步加强对刻蚀接触孔的保护,本发明增加了一步附加侧壁层的形成过程,并且加入该附加侧壁层也不会影响到栅极与源/漏极之间的距离,不会造成器件参数的改变。
接下来,就在图2A所示的结构上再沉积一层附加介质层(S304)。图2B是沉积附加介质层后的器件结构示意图。如图2B所示,在形成其区域大小由栅极已有的侧壁层厚度确定的源/漏极掺杂区之后,在衬底表面再沉积一层附加介质层210,该层可以是氮化硅、氧化硅或氮氧化硅材料,其致密度要求没有ON或ONO结构中的氮化硅层的要求高,可以由温度较低的化学气相沉积方法形成,如用沉积温度在300到500℃之间的等离子体化学气相沉积的方法沉积形成,故而本步沉积工艺对器件的热预算影响不大。该附加介质层的厚度可以在100到500之间,如为300。
然后,刻蚀附加介质层以在栅极侧壁上形成附加侧壁层(S305)。图2C是形成附加侧壁层后的器件结构示意图。如图2C所示,利用干法刻蚀的各向异性,对所沉积的附加介质层210进行刻蚀,将栅极顶部和源/漏极掺杂区上的附加介质层去除,并最终形成了图2C中所示的附加侧壁层结构,该附加侧壁层覆盖在栅极侧壁原有的侧壁层之上,增加了栅极侧壁层的总厚度,也增强了对栅极侧壁的保护度。
接着,再沉积一层刻蚀停止层(S306)。图2D是沉积刻蚀停止层后的器件结构示意图。如图2D所示,沉积了一层与后面沉积的层间介质层氧化硅相比,刻蚀速率要低得多的氮化硅(或氮氧化硅)层220,以防止在刻蚀层间介质层——氧化硅时,易因过刻蚀造成接触孔损坏。
再接着,在硅片表面沉积生长一层层间介质层(S307)。图2E是沉积层间介质层后的器件结构示意图。该层间介质层120一般是氧化硅介质层,如可以是未掺杂的氧化硅层、硼硅玻璃或硼磷硅玻璃层。如图2E所示,该层沉积后一般还需要进行化学机械研磨,使之平坦化,以便于后续工艺,如光刻等的正常进行。
然后,图形化层间介质层(S308)。利用光刻方法将接触孔图形转移到层间介质层上,将不需要刻蚀的区域用光刻胶掩膜保护起来。
最后,通过光刻及刻蚀技术去除层间介电层形成接触孔(S309)。图2F是刻蚀形成接触孔后的器件结构示意图。如图2F所示,在本实施例中,形成了三种尺寸大小的接触孔:栅极接触孔140、源/漏极接触孔150和联合接触孔130;因本实施例中形成了附加侧壁层,该附加侧壁层只保留在栅极侧壁上,增强对栅极侧壁的保护度,对器件的其余部分没有影响。可以看到,对于较小的接触孔140和150,其刻蚀不会涉及到栅极侧壁,该栅极附加侧壁层对其的刻蚀形成没有影响;而对于将栅极和源/漏极连接到一起的联合接触孔130,由于增加了该栅极附加侧壁层,在刻蚀形成接触孔后,仍能在栅极侧壁上保留部分侧壁层,实现对栅极侧壁的有效保护,防止了栅极下方沟道的损坏和器件性能的退化。
本实施例中是先进行离子注入形成源/漏极掺杂区后,再沉积附加介质层,并刻蚀形成附加侧壁层的,本方式下可以确保源/漏极与栅极间的距离保持不变,也就确保了器件的性能不会改变;在本发明的其它实施例中,也可以在刻蚀形成栅极侧壁层后,先不进行源/漏极掺杂,而直接沉积形成附加介质层,并刻蚀形成附加侧壁层,然后再进行源/漏极掺杂。由于该侧壁层和附加侧壁层是分别通过两次刻蚀形成的,且附加侧壁层的厚度要小于原侧壁层的厚度,故而分两次沉积和刻蚀而在栅极侧壁上形成侧壁层和附加侧壁层的方法与原方法相比,所得到的栅极到源/漏极间的距离是相同的,不会影响到器件的电参数。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种接触孔形成方法,其特征在于,包括步骤:
提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;
在所述衬底上沉积附加介质层;
刻蚀所述附加介质层,形成附加侧壁层;
在所述衬底上沉积刻蚀停止层;
在所述刻蚀停止层上沉积层间介质层;
图形化所述层间介质层,并刻蚀形成接触孔。
2.如权利要求1所述的形成方法,其特征在于:所述侧壁层由氧化硅/氮化硅或氧化硅/氮化硅/氧化硅组成。
3.如权利要求1所述的形成方法,其特征在于:所述附加介质层为氮化硅层、氧化硅层或氮氧化硅层。
4.如权利要求1所述的形成方法,其特征在于:所述附加介质层厚度在100到500之间。
5.如权利要求1所述的形成方法,其特征在于:所述附加介质层的沉积温度在300到500℃之间。
6.如权利要求1所述的形成方法,其特征在于:所述附加侧壁层仅保留在栅极侧壁的侧壁层上。
7.如权利要求1所述的形成方法,其特征在于:所述附加侧壁层位于所述栅极侧壁层和刻蚀停止层之间。
8.如权利要求1所述的形成方法,其特征在于:沉积所述附加介质层之前,在所述栅极之间形成源/漏极掺杂区。
9.如权利要求1所述的形成方法,其特征在于:形成所述附加侧壁层之后,在所述栅极之间形成源/漏极掺杂区。
10.如权利要求8或9所述的形成方法,其特征在于:形成源/漏极掺杂区之后,在所述栅极顶部和所述源/漏极掺杂区进行金属硅化物处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610029917XA CN101123212B (zh) | 2006-08-10 | 2006-08-10 | 接触孔形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610029917XA CN101123212B (zh) | 2006-08-10 | 2006-08-10 | 接触孔形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101123212A true CN101123212A (zh) | 2008-02-13 |
CN101123212B CN101123212B (zh) | 2011-05-11 |
Family
ID=39085470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610029917XA Active CN101123212B (zh) | 2006-08-10 | 2006-08-10 | 接触孔形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101123212B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
CN102427035A (zh) * | 2011-11-29 | 2012-04-25 | 上海宏力半导体制造有限公司 | 内层电介质沉积方法、集成电路制造方法以及集成电路 |
CN102437094A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法 |
CN103681467A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN110137133A (zh) * | 2019-03-07 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567631A (en) * | 1995-11-13 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company | Method of forming gate spacer to control the base width of a lateral bipolar junction transistor using SOI technology |
US5913119A (en) * | 1998-06-26 | 1999-06-15 | Vanguard Int Semiconduct Corp | Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure |
CN100339955C (zh) * | 2003-02-28 | 2007-09-26 | 茂德科技股份有限公司 | 防止阻挡层被过度蚀刻的方法与结构及其应用 |
CN100483673C (zh) * | 2006-08-10 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 接触孔形成方法 |
-
2006
- 2006-08-10 CN CN200610029917XA patent/CN101123212B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
CN102376875B (zh) * | 2010-08-24 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
CN102437094A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法 |
CN102437094B (zh) * | 2011-08-17 | 2013-12-04 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法 |
CN102427035A (zh) * | 2011-11-29 | 2012-04-25 | 上海宏力半导体制造有限公司 | 内层电介质沉积方法、集成电路制造方法以及集成电路 |
CN103681467A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103681467B (zh) * | 2012-09-20 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN110137133A (zh) * | 2019-03-07 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101123212B (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7575990B2 (en) | Method of forming self-aligned contacts and local interconnects | |
CN100483673C (zh) | 接触孔形成方法 | |
US7629213B2 (en) | Method of manufacturing flash memory device with void between gate patterns | |
US7223655B2 (en) | Method for manufacturing NAND flash device | |
US7033908B2 (en) | Methods of forming integrated circuit devices including insulation layers | |
US20090108415A1 (en) | Increasing etch selectivity during the patterning of a contact structure of a semiconductor device | |
US20070037336A1 (en) | Semiconductor device with improved gate resistance and method of its manufacture | |
KR100965031B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
US20120156869A1 (en) | Method for fabricating semiconductor device with buried gate | |
CN101123212B (zh) | 接触孔形成方法 | |
KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
CN108321083B (zh) | 半导体结构及其形成方法 | |
US7416973B2 (en) | Method of increasing the etch selectivity in a contact structure of semiconductor devices | |
US20070148864A1 (en) | Method of manufacturing flash memory device | |
US7381640B2 (en) | Method of forming metal line and contact plug of flash memory device | |
CN100483652C (zh) | 沟槽式功率半导体装置及其制作方法 | |
CN1146033C (zh) | 使用隔离间隔层改进自对准接触工艺流程的方法 | |
US20020137282A1 (en) | Manufacturing method for isolation on non-volatile memory | |
CN101740498B (zh) | 具有接触刻蚀停止层的半导体器件及其形成方法 | |
CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
US20040266221A1 (en) | Method of manufacturing semiconductor device | |
KR20060124863A (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR100763679B1 (ko) | 반도체 소자의 포토레지스트 패턴 제거 방법 | |
KR20070068647A (ko) | 반도체 소자의 제조 방법 | |
KR100443242B1 (ko) | 반도체 소자의 콘택 플러그용 콘택홀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |