磁阻存储器的形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种磁阻存储器的形成方法。
背景技术
磁阻存储器(MRAM,Magnetoresistive Random Access Memory)是一种新型的非挥发性存储器(NVM,Non-volatile Memory),磁阻存储器具有高集成密度、高响应速度以及可多次擦写(write endurance)等特点,由于闪速存储器(Flash Memory)的特征尺寸并不能无限制减小,因此随着工艺水平的提高,磁阻存储器可能成为存储器领域的主流产品。
磁阻存储器中的核心部件是磁隧道结(MTJ,Magnetic Tunnel Junction),该部件是一个三层的叠层结构,中间为绝缘层,上下两层为磁性材料层,其中,下层的磁性材料层的磁矩方向一般是固定的,上层的磁性材料层的磁矩方向是可变的,受电信号的控制,当上下两层磁性材料层的磁矩方向一致时,表现为低阻态,当上下两层磁性材料层的磁矩方向相反时,表现为高阻态,从而实现了两个存储状态。
图1至图6示出了现有技术的一种MRAM的形成方法。
参考图1,提供基底100,所述基底100中形成有底电极101和互连结构103,所述底电极101上形成有磁隧道结102。其中,所述基底100中还可以形成有半导体器件,如MOS晶体管,以及其他互连结构。
参考图2,在所述基底100上形成介质层104,所述介质层104覆盖所述基底100、底电极101、磁隧道结102和互连结构103。所述介质层104的形成过程可以是在所述基底100表面沉积介质材料,并进行平坦化。
参考图3,对所述介质层104进行刻蚀,在所述磁隧道结102和互连结构103上方分别形成第一开口105和第二开口106。所述第一开口105和第二开口106的形成方法可以是在所述介质层104上形成光刻胶层并图形化,之后以所述图形化后的光刻胶层为掩膜进行刻蚀,形成所述第一开口105和第二开口106。
参考图4,在所述第一开口和第二开口中分别填充形成栓塞105a和栓塞106a,所述栓塞105a与所述磁隧道结102电连接,所述栓塞106a与所述互连结构103电连接。所述栓塞105a、磁隧道结102和底电极101共同构成了一个磁阻存储器的存储单元,在实际应用中,通过所述栓塞105a和底电极101对所述磁隧道结102施加电信号,对其进行写或者读操作。
为了降低磁阻存储器的功耗,往往减小所述磁隧道结102的特征尺寸(CD,critical dimension),以降低流经所述磁隧道结102的驱动电流。参考图5,减小所述磁隧道结102的特征尺寸会造成所述磁隧道结102特征尺寸小于第一开口105′的特征尺寸,而且第一开口105′的深度要小于第二开口106的深度,即对于形成第一开口105′的刻蚀过程来说,应该早结束。然而由于形成所述第一开口105′和第二开口106是同一步刻蚀工艺中形成的,难以精确控制各自开口的不同刻蚀时间,通常他们会同时结束,这样就造成第一开口105′过刻蚀,随着形成开口106的刻蚀过程的继续进行,形成所述第一开口105′的刻蚀过程也会继续进行,这样就会使得第一开口105′底部暴露出所述底电极101,由于后续需要在第一开口105′和第二开口106内填充导电材料形成栓塞,会导致磁隧道结102下的底电极101与后续形成的栓塞短路,具体请参考图6,在所述第一开口105′和第二开口106中填充导电材料形成栓塞105a′和栓塞106a后,所述栓塞105a′与所述底电极101短路,使得该存储单元失效。
专利号为6097625的美国专利中公开了一种磁阻存储器,但同样没有解决上述问题。
发明内容
本发明解决的问题是提供一种磁阻存储器的形成方法,避免磁隧道结上方的栓塞与底电极短路。
为解决上述问题,本发明提供了一种磁阻存储器的形成方法,包括:
提供基底,所述基底中并列形成有底电极和互连结构,所述底电极上形成有磁隧道结;
形成第一介质层,所述第一介质层覆盖所述基底、底电极、磁隧道结和互连结构;
在所述第一介质层上直接形成第二介质层,所述第二介质层覆盖所述第一介质层,所述第二介质层的材料不同于所述第一介质层;
刻蚀所述第二介质层,在所述磁隧道结和互连结构上方分别形成第一开口和第二开口,所述第一开口和第二开口暴露所述第一介质层;
对所述第一开口和第二开口底部的第一介质层刻蚀后形成第一通孔和第二通孔,所述第一通孔和第二通孔分别暴露出所述磁隧道结和互连结构;
分别在所述第一通孔和第二通孔中形成栓塞,
所述第一介质层位于所述磁隧道结侧壁部分的厚度满足:
其中,d为所述第一介质层位于所述磁隧道结侧壁部分的厚度,V
CD为所述第一通孔的特征尺寸,M
CD为所述磁隧道结的特征尺寸,OVL
off为光刻工艺中的对准偏差。
可选的,所述磁阻存储器的形成方法还包括,形成顶电极,所述顶电极经由所述磁隧道结上方的栓塞与所述磁隧道结电连接。
可选的,所述第一介质层的材料选自氮化硅和氧化硅中的一种,所述第二介质层的材料选自氮化硅和氧化硅中的另一种。
可选的,所述第一介质层的材料选自黑钻石和掺氮碳化硅中的一种,所述第二介质层的材料选自黑钻石和掺氮碳化硅中的另一种。
可选的,所述第一开口和第二开口的形成过程包括:在所述第二介质层上形成光刻胶层并图形化;以所述图形化的光刻胶层为掩膜对所述第二介质层进行刻蚀,形成所述第一开口和第二开口。
可选的,所述对所述第一开口和第二开口底部的第一介质层刻蚀后形成第一通孔和第二通孔包括:仍以所述图形化的光刻胶层为掩膜对所述第一介质层进行刻蚀,形成所述第一通孔和第二通孔。
可选的,所述互连结构为双大马士革(dual damascene)工艺形成的栓塞结构。
可选的,所述磁隧道结为磁性材料层与绝缘材料层交替堆叠的多层结构。
与现有技术相比,本发明的技术方案有如下优点:
本技术方案在基底表面依次形成材料不同的第一介质层和第二介质层,并根据工艺参数对第一介质层的厚度进行严格的限定,之后利用选择性刻蚀在磁隧道结和互连结构上方的第二介质层中形成开口,之后再将开口下方的第一介质层刻蚀去除,形成通孔,避免了所述通孔形成过程中暴露出底电极,防止了磁隧道结上方的栓塞与底电极短路。
附图说明
图1至图6是现有技术的一种磁阻存储器的形成方法的剖面结构示意图;
图7是本发明实施例的磁阻存储器的形成方法的流程示意图;
图8至图14是本发明第一实施例的磁阻存储器的剖面结构示意图;
图15至图16是本发明第二实施例的磁阻存储器的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
现有技术一般是通过一次刻蚀在磁隧道结和互连结构上方的介质层中形成开口,之后再填充金属形成栓塞。当所述磁隧道结的特征尺寸不断减小至小于开口的特征尺寸时,所述开口在刻蚀过程中会暴露出下方的底电极,导致之后形成的栓塞与底电极短路。
本发明的技术方案首先在磁隧道结和互连结构上依次形成材料不同的第一介质层和第二介质层,并对第一介质层的形成厚度进行严格限定,之后利用选择性刻蚀在磁隧道结和互连结构上方的第二介质层中形成开口,之后再将开口下方的第一介质层刻蚀去除,形成通孔,保证了通孔底部不会暴露出底电极,避免了底电极与磁隧道结上方的栓塞短路。
图7示出了本发明实施方式的磁阻存储器的形成方法的流程示意图,如图7所示,包括:执行步骤S21,提供基底,所述基底中并列形成有底电极和互连结构,所述底电极上形成有磁隧道结;执行步骤S22,形成第一介质层,所述第一介质层覆盖所述基底、底电极、磁隧道结和互连结构;执行步骤S23,在所述第一介质层上直接形成第二介质层,所述第二介质层覆盖所述第一介质层,所述第二介质层的材料不同于所述第一介质层;执行步骤S24,刻蚀所述第二介质层,在所述磁隧道结和互连结构上方分别形成第一开口和第二开口,所述第一开口和第二开口暴露所述第一介质层;执行步骤S25,对所述第一开口和第二开口底部的第一介质层刻蚀后形成第一通孔和第二通孔,所述第一通孔和第二通孔分别暴露出所述磁隧道结和互连结构;执行步骤S26,分别在所述第一通孔和第二通孔中形成栓塞,所述第一介质层位于所述磁隧道结侧壁部分的厚度满足:其中,d为所述第一介质层位于所述磁隧道结侧壁部分的厚度,VCD为所述第一通孔的特征尺寸,MCD为所述磁隧道结的特征尺寸,OVLoff为光刻工艺中的对准偏差。
下面结合图7以及图8至14对第一实施例的磁阻存储器的形成方法进行详细说明。
参考图7和图8,执行步骤S21,提供基底,所述基底中并列形成有底电极和互连结构,所述底电极上形成有磁隧道结。具体的,提供基底200,所述基底200中并列形成有底电极201和互连结构203,所述底电极201上形成有磁隧道结202,图8仅是示意,在实际应用中,所述磁隧道结202和互连结构203的数量可以为多个。所述基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种,所述基底200的材质也可以是硅锗化合物,所述基底200还可以是绝缘体上硅(SOI,Silicon On Insulator)结构或硅上外延层结构。在所述基底200中形成有半导体器件以及其他互连结构(图中未示出)。所述底电极201可以为多晶硅、铜、铝等材料。所述磁隧道结202为磁性材料层与绝缘材料层交替堆叠的多层结构,本实施例中优选为三层的叠层结构,包括上层和下层的磁性材料层以及位于中间的绝缘材料层。所述互连结构203可以为双大马士革工艺中形成的栓塞结构,即在沟槽和通孔中填充金属铜后形成的栓塞结构。在一具体实施例中,所述底电极201电连接与基底200中的一MOS晶体管的源极,该MOS晶体管的栅极连接磁阻存储器中的字线,漏极连接位线;所述互连结构203可以为磁阻存储器中的外围电路中的组件,如译码器中的一个栓塞结构。
参考图7和图9,执行步骤S22,形成第一介质层,所述第一介质层覆盖所述基底、底电极、磁隧道结和互连结构。其中,所述第一介质层位于所述磁隧道结侧壁部分的厚度满足公式(1):
具体的,在所述基底200的表面形成第一介质层204,所述第一介质层204覆盖所述底电极基底200、底电极201暴露出的表面、互连结构203以及所述磁隧道结202的顶部和侧壁。所述第一介质层204的材料可以为氮化硅、氧化硅、黑钻石(BD,Black Diamond)或掺氮碳化硅(NDC)。所述第一介质层204在磁隧道结202的侧壁部分的厚度需满足公式(1),所述公式(1)的具体解释参见下文。
参考图7和图10,执行步骤S23,在所述第一介质层上直接形成第二介质层,所述第二介质层覆盖所述第一介质层,所述第二介质层的材料不同于所述第一介质层。所述在所述第一介质层上直接形成第二介质层指的是形成第一介质层后,并不对第一介质层进行平坦化,而是在第一介质层上直接形成第二介质层。具体的,参考图10,在所述第一介质层204上沉积介质材料并对其进行平坦化,形成第二介质层205。所述第二介质层205的材料不同于所述第一介质层204的材料,若所述第一介质层204的材料为氮化硅和氧化硅中的一种,如氮化硅,则所述介质材料层205的材料为氮化硅和氧化硅中的另一种,如氧化硅;若所述第一介质层204的材料为黑钻石和掺氮碳化硅中的一种,如黑钻石,则所述第二介质层205的材料为黑钻石和掺氮碳化硅中的另一种,如掺氮碳化硅。
参考图7和图11,执行步骤S24,刻蚀所述第二介质层,在所述磁隧道结和互连结构上方分别形成第一开口和第二开口,所述第一开口和第二开口暴露所述第一介质层。具体的,参考图11,在所述第二介质层205的表面形成光刻胶层(图中未示出)并进行图形化,之后以所述图形化后的光刻胶层为掩膜进行刻蚀,在所述磁隧道结202的上方形成第一开口206,在所述互连结构203的上方形成第二开口207,所述第一开口206和第二开口207的底部暴露出所述第一介质层204的表面。对所述第二介质层205的刻蚀过程为选择性刻蚀,由于所述第一介质层204和第二介质层205的材料不同,因此可以选择适当的刻蚀反应气体,使得刻蚀过程对二者的材料具有高选择比,因此虽然所述磁隧道结202和互连结构203上方的第二介质层205的厚度不同,但是通过刻蚀过程的选择性,可以保证所述刻蚀过程停止于所述第一介质层204。
在一具体实施例中,所述第一介质层204的材料为氧化硅,所述第二介质层205的材料为氮化硅,所述第二介质层205的刻蚀过程的反应气体主要为CF4,为了改善选择性还可以通入适量的氧气。在另一具体实施例中,所述第一介质层204的材料为氮化硅,所述第二介质层205的材料为氧化硅,所述第二介质层205的刻蚀过程的反应气体主要为CHF3或CH2F2,为了改善选择性还可以通入适量的氧气。
所述第一开口206整体全部位于所述磁隧道结202的上方,避免了在后续的第一介质层204的刻蚀过程中,暴露出所述底电极201导致的短路问题。上述效果是通过控制所述第一介质层204的形成过程来实现的,所述第一介质层204在所述磁隧道结202的侧壁部分的厚度d满足公式(1),首先,所述厚度d大于等于所述第一开口206的特征尺寸VCD(本实施例中具体指第一开口206的宽度,一般的,第一开口206和第二开口207的宽度相同)与所述磁隧道结202的特征尺寸MCD(本实施例中具体指磁隧道结202的宽度)之差的一半,因此,所述第一开口206的宽度小于所述第一介质层204覆盖在磁隧道结202上方部分的宽度,使得所述第一开口206整体位于所述磁隧道结202之上。另外,所述公式(1)中还包括了光刻工艺中的对准偏差OVLoff,即在形成所述磁隧道结202的过程中所使用的光刻工艺和形成所述第一开口206的过程中所使用的光刻工艺之间的对准偏差,使得本技术方案增加了对光刻对准偏差的容限,即使所述第一开口206与所述磁隧道结202的位置之间存在偏差,也能够保证所述第一开口206整体位于所述磁隧道结202上方。
参考图7和图12,执行步骤S25,对所述第一开口和第二开口底部的第一介质层刻蚀后形成第一通孔和第二通孔,所述第一通孔和第二通孔分别暴露出所述磁隧道结和互连结构。具体的,仍以刻蚀所述第二介质层205过程中所使用的图形化后的光刻胶层为掩模,刻蚀所述第一开口和第二开口底部的第一介质层204,在所述磁隧道结202上方形成第一通孔206′,在所述互连结构203上方形成第二通孔207′,所述第一通孔206′和第二通孔207′穿通所述第一介质层204和第二介质层205,其底部分别暴露出所述磁隧道结202和互连结构203,所述第一通孔206′和第二通孔207′的特征尺寸等于所述第一开口和第二开口的特征尺寸VCD。所述第一介质层204的刻蚀过程是通过刻蚀速率以及刻蚀时间控制的,属于厚度控制的刻蚀过程,使得刻蚀深度等于所述第一介质层204的厚度,由于前述步骤保证了形成于所述磁隧道结202上方的第一开口整体位于所述磁隧道结202的上方,因此,所述第一通孔206′仅会暴露出所述磁隧道结202,而不会暴露出所述底电极201。所述第一介质层204的刻蚀过程中所使用的刻蚀气体根据其材料确定,具体请参见第二介质层205的刻蚀过程,这里就不再赘述。刻蚀之后,灰化(ashing)去除所述第二介质层205表面的图形化后的光刻胶层,并进行清洗。
由于步骤S25中刻蚀第一介质层204所使用的刻蚀掩膜与步骤S24中刻蚀第二介质层205的掩膜为同一个,因此与现有技术相比,本实施例的技术方案中并不需要额外的光刻掩膜版,仅仅是增加了一层介质材料层的形成过程(即第一介质层204),对工艺复杂度的影响并不大。
参考图7和图13,执行步骤S26,分别在所述第一通孔和第二通孔中形成栓塞,所述第一介质层位于所述磁隧道结侧壁部分的厚度满足:
具体的,在所述磁隧道结202上方的第一通孔中形成栓塞206a,在所述互连结构203上方的第二通孔中形成栓塞207a,其形成方法可以为首先在所述第一通孔和第二通孔中形成导电材料,如多晶硅、铝等,最后对溢出的导电材料进行平坦化,形成所述栓塞206a和栓塞207a。
参考图14,本实施例中还包括在所述栓塞206a上方形成顶电极208,所述顶电极208与所述栓塞206a电连接。其形成方法可以为在所述第二介质层205的表面形成导电材料层,如多晶硅、铝等,之后再经过刻蚀等对其进行图形化,形成所述顶电极208。
图15和图16示出了本技术方案第二实施例的剖面结构示意图,第二实施例的具体步骤与第一实施例类似,仅在步骤S26中略有不同,栓塞的具体形成过程采用双大马士革工艺完成,之前的步骤说明参见第一实施例以及图8至图12。
参考图12和图15,在形成所述第一通孔206′和第二通孔207′之后,对所述第二介质205进行刻蚀,形成第一通孔和沟槽结构206″以及第二通孔和沟槽结构207″。
参考图16,在所述第一通孔和沟槽结构以及第二通孔和沟槽结构中填充形成栓塞206b和栓塞207b。具体可以为首先在所述沟槽和通孔结构的底部和侧壁形成阻挡层,其材料可以为钽、氮化钽等,之后使用电镀工艺在所述沟槽和通孔结构中填充金属铜,最后使用化学机械抛光将溢出所述通孔和沟槽结构的金属铜研磨去除,形成栓塞206b和栓塞207b。
综上,本技术方案在基底表面依次形成材料不同的第一介质层和第二介质层,首先使用选择性刻蚀在第二介质层上形成开口,之后利用厚度控制的刻蚀工艺对开口底部的第一介质层进行刻蚀,形成通孔,由于所述第一介质层的厚度经过严格控制,所述通孔整体位于所述磁隧道结的上方,避免了底电极暴露导致的短路问题。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。