CN101248531A - 形成mram器件的缝隙过孔位线的方法和结构 - Google Patents
形成mram器件的缝隙过孔位线的方法和结构 Download PDFInfo
- Publication number
- CN101248531A CN101248531A CNA2006800276509A CN200680027650A CN101248531A CN 101248531 A CN101248531 A CN 101248531A CN A2006800276509 A CNA2006800276509 A CN A2006800276509A CN 200680027650 A CN200680027650 A CN 200680027650A CN 101248531 A CN101248531 A CN 101248531A
- Authority
- CN
- China
- Prior art keywords
- layer
- hardmask
- etching
- logic
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000005291 magnetic effect Effects 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 65
- 239000004020 conductor Substances 0.000 claims description 26
- 238000003475 lamination Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 91
- 230000008569 process Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种磁性随机访问存储器(MRAM)器件包括形成在下布线层上方的磁性隧道结(MTJ)叠层，形成在MTJ叠层上的硬质掩模，以及形成在硬质掩模上方的上布线层。该上布线层包括形成在其中的缝隙过孔位线，该缝隙过孔位线与硬质掩模相接触，并与部分环绕硬质掩模的侧壁的蚀刻停止层相接触。
Description
技术领域
本发明总地涉及磁性随机访问存储器(MRAM)器件，尤其涉及用于形成MRAM器件的缝隙过孔位线的方法和结构。
背景技术
磁性(或磁阻)随机访问存储器(MRAM)是一种非易失性随机访问存储器技术，其能够代替动态随机访问存储器(DRAM)用作计算器件的标准存储器。将MRAM用作非易失性RAM可以实现“即时启动”(“instant on”)系统，该系统在被打开时就可立即使用，因此节省了传统PC例如在系统开机过程中将引导数据从硬盘驱动器转移到易失性DRAM所需的时间量。
磁存储元件(也叫作隧道磁阻或TMR器件)包括一种结构，该结构具有由绝缘的非磁性层(势垒)分隔并被布置成磁隧道结(MTJ)的铁磁层。数字信息在存储元件中作为磁性层中的磁化矢量的方向而被存储和表示。更具体地，一个磁性层(也叫作参考层)的磁矩通常被保持在预先指定的方向上，而在隧道势垒的另一侧的磁性层(也叫作“自由”层)的磁矩可以在操作期间在相对于参考层的固定磁化方向的相同方向和相反方向之间切换。与隧道结相邻的自由层的磁矩的取向也被称为“平行”态和“逆平行”态，其中平行态是指自由层和参考层的相同磁取向，而逆平行态是指它们之间的相反磁取向。
依据自由层的磁状态(平行或逆平行)，磁性存储元件响应于在隧道结势垒两端所施加的电压表现出两种不同的阻抗。因此，TMR器件的特定阻抗反映了自由层的磁化状态，其中当磁化平行时阻抗通常为“低”，而当磁化为逆平行时阻抗为“高”。因此，检测阻抗变化允许MRAM器件提供存储在磁性存储元件中的信息(即，读操作)。写入MRAM单元存在不同的方法；例如，通过施加超过临界曲线或稳定性阈值的场，以将自由层磁取向为平行态或逆平行态，借此写入Stoner-Wohlfarth星状MRAM单元。自由层被构造为具有用于磁化方向的、被称为“易轴”(EA)的优选轴，并且一般通过MTJ的内在各向异性、应变诱导各向异性以及形状各向异性的组合来设置。
例如，一个实际的MRAM器件可具有交叉点单元(XPC)结构，其中每个单元位于在一个水平面中的平行传导字线和在另一个水平面中垂直延伸的位线之间的交叉点处。这种特定结构的有利之处在于这些单元的布局有助于提高器件的阵列单元密度。然而，假定阵列中每个单元都是通过几条平行泄漏路径被连接到其他单元，与交叉点MRAM阵列的实际操作相关的一个难题是对特定单元的感测(读出)。在一个交叉点观察到的电阻等于位于该交叉点的存储单元的电阻与其他行和列中的存储单元的电阻的并联，因此难以精确测量。
因此，MRAM器件还被构成为基于场效应管(FET)的结构。在基于FET的结构中，除了MTJ之外，每个MRAM单元还包括一个与其相关联的存取晶体管。通过使未被读取的单元的存取晶体管保持在非传导状态，可阻止寄生器件电流流过其他单元。基于FET的结构与基于XPC的结构相比的代价是与存取晶体管和额外的金属化线的存在有关的面积占用。在传统形成的基于FET的MRAM器件中，MTJ一般被形成在导电金属带上，该金属带将MTJ的底部横向连接到存取FET(通过过孔、金属化线和接触区指针)。金属硬质掩模层或过孔然后被形成在MTJ的顶上，而MTJ被耦接到上面的金属化线。
由于减小器件基本规则和更小布线尺寸的趋势，MRAM器件的缩放变得非常困难，这归咎于用于切换MRAM单元的状态的非常窄的线路有载流限制。围绕切换线路的铁磁衬垫已被用于将切换场集中于MTJ，然而预计它们不如线路尺寸缩小那么有效。降低工作电压的缩放使得问题更糟糕，因为需要更低阻抗的线路通过相同量的电流。因此，有利的是设计一种过程，其使用较低阻抗的导体来通过用于切换MRAM器件的较大电流，并设计一种过程，其进一步使切换电流的质心更靠近MTJ，以在给定的切换电流下在MTJ处产生更大的切换场。
发明内容
前面描述的现有技术的缺陷和不足由磁性随机访问存储器(MRAM)器件克服或缓解，其包括形成在下布线层上方的磁性隧道结(MTJ)叠层、形成在MTJ叠层上的硬质掩模以及形成在该硬质掩模上方的上布线层。上布线层包括形成在其中的缝隙过孔位线(slotvia bitline)，该缝隙过孔位线与硬质掩模相接触并且与部分环绕该硬质掩模侧壁的蚀刻停止层相接触。
在另一个实施例中，一种用于形成磁性随机访问存储器(MRAM)器件的方法包括在下布线层上方形成磁性隧道结(MTJ)叠层，在该MTJ叠层上形成硬质掩模，以及在该硬质掩模上方形成上布线层，该上布线层包括形成在其中的缝隙过孔位线。该缝隙过孔位线与硬质掩模相接触，并且与部分环绕该硬质掩模的侧壁的蚀刻停止层相接触。
在另一个实施例中，一种用于形成磁性随机访问存储器(MRAM)器件的方法包括：在器件的阵列部分中，在下布线层中的第一导体上方形成带过孔。在该器件的外围部分中，在下布线层的第二导体上方形成传导着陆区域。在带过孔上方形成金属带，并且在该金属带上方形成图案化的磁性隧道结(MTJ)叠层，该MTJ叠层具有形成在其上的图案化的硬质掩模。蚀刻停止层被形成在传导着陆区域、金属带层和硬质掩模上。
此外，第一电介质层被形成在蚀刻停止层上，暴露蚀刻停止层的第一部分，并且蚀刻停止层的第一部分被选择性地蚀刻以暴露硬质掩模。第二电介质层被形成在第一电介质层和硬质掩模上。在硬质掩模上方图案化并蚀刻出缝隙过孔位线开口，而在传导着陆区域上方图案化并蚀刻出逻辑过孔开口，该缝隙过孔位线开口和逻辑过孔开口被形成在第一和第二电介质层中。逻辑过孔开口被延伸以蚀刻穿过蚀刻停止层的第二部分以便暴露所述传导着陆区域。在逻辑过孔上方图案化上层逻辑布线槽，同时掩蔽所述缝隙过孔位线开口，并且用传导金属填充缝隙过孔位线、逻辑过孔和上层逻辑布线槽。
附图说明
参考示意性附图，其中相同的元件在多个附图中被编以相同的附图标记：
图1是传统的基于FET的MRAM器件的截面图；
图2是根据本发明实施例的具有缝隙过孔位线的MRAM器件的截面图；
图3至图8示出了用于形成图2的MRAM器件的示意性工艺流程；
图9是图8的缝隙过孔位线MRAM器件的俯视图；以及
图10是根据本发明另一个实施例的缝隙过孔位线MRAM器件的另一种结构的俯视图。
具体实施方式
这里描述的是一种方法和结构，用于提供实现在位线中具有更大电流承载能力的MRAM结构的实用手段，并且消除像传统器件那样通过额外的掩模层来实现这一目的的必要。尽管这里所描述的结构和方法以基于FET的器件的上下文来呈现，但是还希望本发明的主要特征可同样应用于其他结构，包括(但不局限于)例如交叉点MRAM器件。
简要地说，缝隙过孔位线结构被创建来取代传统的位线和硬质掩模过孔结构，其中传统的硬质掩模过孔结构被用于将磁性叠层上方的硬质掩模层连接到上位线。这例如可以通过在MTJ上方建立蚀刻停止层和将MTJ叠层的底部连接到下布线层的横向带来实现。这样，硬质掩模过孔的功能就可以被实现为缝隙(或槽)，而不是非常小的过孔。而且，通过将这些缝隙集成到与在特定的上下布线层之间存在的剩余的传统过孔部件(例如，用于逻辑布线)相同的掩模上，消除了对传统的硬质掩模过孔部件进行额外掩蔽和图案化的需求。
首先参考图1，其显示了传统的基于FET的MRAM器件100的截面图。具体地，如图1所示的器件100包括下布线层102和上布线层106，其中下布线层102形成在由层间电介质(ILD)材料(例如，TEOS，SiCOH)构成的下层104中。由于是基于FET的体系结构，所以两个独立的层间电介质层108、110(例如，SiN、SiCN、TEOS、SiCOH)被形成在下布线层102的上方。ILD层108被首先形成以便于带过孔112的限定，带过孔112将传导金属带114连接到下布线层102中的导体116。如上所述，导体116又将MRAM单元耦合到形成在底层的半导体晶片(未示出)的有源区域中的存取晶体管。
设置在另一端并在金属带顶上的是器件100的MTJ叠层118。如图所示，MTJ叠层被排列在下布线层102中的导体120的正上方，其中导体120与导体124一同被用于将数据写入MRAM单元。在所述例子中，金属带114被形成在ILD层110中；然而，金属带114可另行作为双镶嵌工艺的一部分与带过孔112一同形成在ILD层108中。无论怎样，传导硬质掩模122都被形成在MTJ叠层118顶上以在过孔126的形成过程中对叠层118提供足够的保护，过孔126用于将叠层/硬质掩模连接到上布线层106。
为了将硬质掩模122的顶部连接到器件100的相应位线124，硬质掩模过孔126被形成在ILD层110中。为了图示方便，上层106中的布线(例如位线124)被显示为旋转了90度，而MRAM器件的上下布线线路一般互相正交。此外，为了比较，逻辑过孔128也被显示为穿过ILD层108和110以将下层102中的逻辑布线导体130连接到上布线层106中的另一个导体132。这样的逻辑电路通常存在于存储器阵列外围，并被用来驱动存储器元件或执行可利用嵌入的MRAM器件元件的其他逻辑功能。
在基于FET的MRAM器件100的形成过程中，分离的掩模和蚀刻或无电镀顶板一般被用于产生硬质掩模过孔126，对硬质掩模过孔126和硬质掩模124之间的重叠容限具有非常严格的要求。上层位线124与MTJ叠层118中的磁性相距相对远的距离，因此意味着对于穿过位线124的给定的写电流将只产生很小的切换场。相对于硬质掩模过孔126，例如以和上层布线槽的双镶嵌的方式，使用分离的掩模形成逻辑过孔128。
由于硬质掩模过孔126的形成采用额外的掩蔽层并且不是自对准的，因此存在与更长/更多的复杂工艺过程相关的费用，并且降低了器件产率。不幸的是，现有的形成较小尺寸的MTJ器件的工艺方案偏好使用较薄的硬质掩模；因此，一直以来都需要层间过孔形成，以使硬质掩模122的顶部连通到上位线124。至此，现有方法将使用额外的光刻掩模层产生硬质掩模过孔的技术方案与严格的重叠容限、复杂的电镀方案、和/或复杂的单、双或三镶嵌工艺流程结合起来。
因此，根据本发明的一个实施例，图2是使叠层硬质掩模122连接到缝隙过孔位线202的MRAM器件200的截面图，其形成方式是使硬质掩模过孔处理与另一个预先存在的金属层相结合，以提供与MTJ 118的简单可靠的接触。在一个实施例中，这是通过采用在硬质掩模/MTJ叠层蚀刻之后形成的蚀刻停止层204以及之后与ILD层110中的逻辑过孔形成同时进行的缝隙位线蚀刻而实现的。从图2中还可注意到的(在以下将变得更明显)，在形成带过孔112的同时，逻辑过孔128(不再全程从下层导体130延伸到上层导体132)被形成在位于下层导体130上的传导着陆区域206上。用于形成图2的MRAM器件200的示意性工艺流程被显示在图3至图7中。从图3开始，第一ILD层108被沉积在下金属布线层102之上，之后是通过单镶嵌工艺(即，ILD图案化、蚀刻、衬垫/金属沉积、CMP等)形成带过孔112。与图1中的传统器件100相反，与带过孔112同时，着陆区域206也被图案化并形成在ILD层108中，对应于在后续步骤中将要形成的逻辑过孔的位置。然后，用于带114的金属被形成在ILD层108之上，之后是磁性叠层118材料，之后是硬质掩模122材料。硬质掩模层122的厚度例如可以是大约200埃()到2000的量级。硬质掩模层122和MTJ叠层118然后被图案化并被蚀刻，在带金属层114上停止。
继续到图4，带金属层被图案化以形成横向带114，之后形成薄的蚀刻停止层204(例如500的SiN)和电介质填充材料110a(例如TEOS)。电介质材料110a被选择以使得蚀刻停止层204可以相对于电介质材料110a被选择性地蚀刻。在特定的电介质材料110a不自我平坦化以使蚀刻停止层204的最顶部(在硬质掩模122的正上方)被暴露的情况下，可以执行化学机械抛光(CMP)步骤以暴露蚀刻停止层204的顶部。如上面指出的，还设想可选地用与附图中所描述的基于蚀刻的图案化不同的镶嵌方式形成带114。
当暴露了蚀刻停止层204的顶部表面时，使用选择性的蚀刻除掉硬质掩模112上方的蚀刻停止层204而不对ILD层110a明显蚀刻，如图5所示。这之后是层110b的又一次电介质沉积以完成该层的ILD形成。应理解参照图4所描述的CMP步骤(如果使用的话)可被调整以除掉金属硬质掩模122上方的蚀刻停止层204，使得不再需要选择性蚀刻。然而，选择性蚀刻确实为抛光操作提供了额外的处理窗口，并具有防止硬质掩模在CMP步骤中分层的额外好处。根据在层110b的上表面中的形貌测量量，可以在其沉积之后使用CMP步骤以充分地使其平坦化来确保光刻。
图6示出了平板印刷图案化以及缝隙位线开口208和逻辑过孔开口210的形成，其中用于在ILD层110a、110b中形成这些开口的蚀刻工艺对于蚀刻停止层204和硬质掩模122是可选择的。在形成开口208和210之后，平坦化材料(未示出)接着被用来回填这些开口以使得用于上层逻辑布线的槽可被形成。该平坦化材料可以是有机硅酸盐或双镶嵌处理领域中的技术人员所熟知的任何其他合适的材料。
一旦平坦化填充材料被加入，在蚀刻上层逻辑布线槽212之前使用掩蔽步骤，如图7所示(位线缝隙开口208通过掩蔽来保护)。在蚀刻上层逻辑布线槽212时，标准的填充清除(fill-open)蚀刻也被执行足够长的时间以在槽蚀刻结束前从逻辑过孔210的底部清除填充材料。因为位线缝隙开口208基本被掩蔽免受上层逻辑布线槽蚀刻，所以平坦化填充材料在该时刻还没有被从中清除。接着，蚀刻停止层204在逻辑过孔210底部的部分被完全蚀刻掉，以实现逻辑过孔金属和金属着陆区域206之间的电连通。然后通过适当的填充物清除蚀刻去除位线缝隙开口208中的剩余填充物，所述填充物清除蚀刻并不损害硬质掩模122或蚀刻停止层204。
尽管由于处理窗问题，实施可能稍微困难一些，但是如果逻辑过孔蚀刻穿过蚀刻停止层204并继续通过电介质层108以将逻辑过孔直接着陆在金属盘130上的话，可以不再使用着陆区域206。这是通过对位线缝隙开口208的足够掩蔽来实现的，这使得蚀刻停止层204在MTJ附近不被侵蚀。该方案的优势是有可能降低逻辑过孔阻抗并放松对准所述过孔的重叠要求。可选地，使用双层抗蚀剂的处理也是可能的，其可包括金属衬垫材料，但是平坦化方式是与现有技术的蚀刻方法最兼容的。
最后，图8示出了在类似镶嵌的工艺被用于同时填充和抛光逻辑过孔128、上层导体132和位线缝隙204之后的结构。尽管在处理流程图中没有详细示出，但是在没有带过孔的外围区域中可以实现位线缝隙和上层逻辑导体之间的任何连接，从而避免与底下的各层发生短路的风险。此外，上层逻辑布线槽硬质掩模被设计为在合适的外围区域上覆位线缝隙，并上覆其他位置的逻辑过孔。
图9是图2中的MRAM器件的俯视图，示出了该器件的逻辑部分的上下布线层之间的关系和该器件的阵列部分。同样，在这个简化的例子中，位线缝隙202没有被显示为连接到与该器件200的外围逻辑电路相关联的上层逻辑导体。相反，图10示出了另一个简化的阵列300的例子，其中位线缝隙202a和202b被用作阵列单元的各自行的位线导体。除了位线导体之外，缝隙结构还可被用在任何流过高电流的、并且没有对低电容的特殊要求的外围区域中。例如，缝隙202c被连接到代表其中有高电流的区域的、器件300的外围中的上层布线线路132之一。除了这样的高电流的区域，缝隙位线通常不会被使用在逻辑电路中，因为它们与较高的电容相关，所以具有非最佳的电路速度，虽然他们具有较低的阻抗。
不像其他类型的存储器件，MRAM器件的MTJ电容代表了主要的器件电容。这样，与使用深缝隙过孔有关的额外电容可以忽略，并且没有相关的速度损失，否则在逻辑电路中可能出现相反的情况。因此，通过在MRAM阵列中使用缝隙过孔位线，阵列的低功率操作是可以实现的一个好处(因为位线中的较小阻抗意味着更低的源电压可被用于给定的切换电流和相关的切换场)。另一方面，这可用于交换其他优势，比如更高的密度、更高的电流、在存储元件的选择中更灵活，以及通过消除对铁磁衬垫的需求而实现器件简化。
从处理的角度看，尽管本发明的结构在给定的电流上为MTJ提供了更高的磁场(因为电流质心更接近MTJ)，但是集成方案同与嵌入式存储器应用共享逻辑的现有布线技术是兼容的。缝隙位线方法相对于MTJ硬质掩模还简化了工艺处理，因为现有硬质掩模过孔处理添加额外步骤，并且随着器件缩小为更小的尺寸，其受到非常严格的平板印刷重叠要求。
虽然已经参照优选实施例或实施例描述了本发明，但是本领域技术然员应当理解，在不脱离本发明范围的情况下可以作出各种改变并且等同物可用于替换其组成部分。因此，本发明并不局限于所描述的被期望为执行本发明的最佳方式的具体实施例，本发明将包括落在所附权利要求范围内的所有实施方式。
Claims (20)
1.一种磁性随机访问存储器(MRAM)器件，包括：
形成在下布线层上方的磁性隧道结(MTJ)叠层；
形成在所述MTJ叠层上的硬质掩模；以及
形成在所述硬质掩模上方的上布线层，所述上布线层包括形成在其中的缝隙过孔位线，所述缝隙过孔位线与所述硬质掩模相接触并且与至少部分地环绕所述硬质掩模的侧壁的蚀刻停止层相接触。
2.如权利要求1所述的MRAM器件，进一步包括：
传导横向带，所述MTJ形成在该传导横向带上；以及
将所述传导横向带连接到所述下布线层内的第一导体的带过孔。
3.如权利要求2所述的MRAM器件，其中所述蚀刻停止层包括相对于所述硬质掩模层被选择性地蚀刻的材料。
4.如权利要求3所述的MRAM器件，进一步包括与所述带过孔形成在同一层的传导着陆盘，所述传导着陆盘在该器件的外围部分中与所述下层内的第二导体相接触。
5.如权利要求4所述的MRAM器件，进一步包括形成在所述传导着陆盘上的逻辑过孔，所述逻辑过孔穿过所述蚀刻停止层。
6.如权利要求5所述的MRAM器件，进一步包括与所述逻辑过孔相接触的上层逻辑布线导体。
7.如权利要求3所述的MRAM器件，进一步包括：
在该器件的外围部分中在所述下层内的第二导体上形成的逻辑过孔；以及
与所述逻辑过孔相接触的上层逻辑布线导体。
8.一种形成磁性随机访问存储器(MRAM)器件的方法，该方法包括：
在下布线层上方形成磁性隧道结(MTJ)叠层；
在所述MTJ叠层上形成硬质掩模；以及
在所述硬质掩模上方形成上布线层，所述上布线层包括形成在其中的缝隙过孔位线，所述缝隙过孔位线与所述硬质掩模相接触并且与至少部分地环绕所述硬质掩模的侧壁的蚀刻停止层相接触。
9.如权利要求8所述的方法，进一步包括：在传导横向带上形成所述MTJ叠层，所述传导横向带通过带过孔连接到所述下布线层内的第一导体。
10.如权利要求9所述的方法，进一步包括：在所述第一电介质层、所述传导横向带、所述MTJ叠层和所述硬质掩模上方沉积蚀刻停止层。
11.如权利要求10所述的方法，进一步包括：在所述蚀刻停止层上方形成第二电介质层，并在所述硬质掩模层的正上方暴露所述蚀刻停止层的一部分，其中所述蚀刻停止层相对于所述第二电介质层被选择性地蚀刻。
12.如权利要求11所述的方法，其中通过对所述第二电介质层的化学机械抛光来暴露所述蚀刻停止层的所述部分。
13.如权利要求11所述的方法，进一步包括：相对于所述硬质掩模层选择性地蚀刻所述蚀刻停止层，以暴露所述硬质掩模。
14.如权利要求11所述的方法，进一步包括：通过化学机械抛光去除所述硬质掩模顶上的所述第二电介质层和所述蚀刻停止层，以使所述硬质掩模的顶部不需要进一步的选择性蚀刻就可暴露。
15.如权利要求13所述的方法，进一步包括：
在所述第二电介质层和所述暴露的硬质掩模上方形成第三电介质层；以及
实施第一图案化和蚀刻步骤以在所述第三和所述第二电介质层中形成所述缝隙过孔位线。
16.如权利要求15所述的方法，其中所述第一图案化和蚀刻步骤也被用来在MRAM器件的外围部分中图案化逻辑过孔。
17.如权利要求16所述的方法，进一步包括：实施第二图案化和蚀刻步骤以在所述逻辑过孔之上形成上层布线槽，其中所述逻辑过孔被进一步蚀刻穿过所述蚀刻停止层和所述第一电介质层以着陆在所述下布线层上，并且其中所述缝隙过孔位线被掩蔽以防止所述缝隙过孔位线被蚀刻穿过所述蚀刻停止层。
18.如权利要求15所述的方法，其中所述逻辑过孔被进一步蚀刻穿过所述蚀刻停止层以着陆在与所述带过孔形成在同一层上的传导着陆盘上，其中所述缝隙过孔位线被掩蔽以防止蚀刻穿过所述蚀刻停止层。
19.如权利要求18所述的方法，进一步包括：以传导金属填充所述缝隙过孔位线、所述逻辑过孔和所述上层逻辑布线槽，以及抛光从而以镶嵌方式平坦化和隔离。
20.一种用于形成磁性随机访问存储器(MRAM)器件的方法，该方法包括：
在该器件的阵列部分，在下布线层中的第一导体上方形成带过孔，以及在该器件的外围部分，在所述下布线层中的第二导体上方形成传导着陆区域；
在所述带过孔上方形成金属带；
在所述金属带上方形成图案化的磁性隧道结(MTJ)叠层，所述MTJ叠层具有形成在其上的图案化的硬质掩模；
在所述传导着陆区域、所述金属带层和所述硬质掩模上形成蚀刻停止层；
在所述蚀刻停止层上形成第一电介质层，暴露所述蚀刻停止层的第一部分，并且选择性地蚀刻所述蚀刻停止层的所述第一部分以暴露所述硬质掩模；
在所述第一电介质层和所述硬质掩模上形成第二电介质层；
在所述硬质掩模上方图案化和蚀刻缝隙过孔位线开口，在所述传导着陆区域上方图案化和蚀刻逻辑过孔开口，所述缝隙过孔位线开口和所述逻辑过孔开口形成在所述第一和第二电介质层中；
使所述逻辑过孔开口延伸，以蚀刻穿过所述蚀刻停止层的第二部分，从而暴露所述传导着陆区域；
图案化在所述逻辑过孔上方的上层逻辑布线槽，同时掩蔽所述缝隙过孔位线开口；以及
以传导金属填充所述缝隙过孔位线、所述逻辑过孔和所述上层逻辑布线槽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/193,660 | 2005-07-29 | ||
| US11/193,660 US7635884B2 (en) | 2005-07-29 | 2005-07-29 | Method and structure for forming slot via bitline for MRAM devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101248531A true CN101248531A (zh) | 2008-08-20 |
Family
ID=37693368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800276509A Pending CN101248531A (zh) | 2005-07-29 | 2006-07-24 | 形成mram器件的缝隙过孔位线的方法和结构 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7635884B2 (zh) |
| EP (1) | EP1911096A4 (zh) |
| JP (1) | JP5220602B2 (zh) |
| CN (1) | CN101248531A (zh) |
| TW (1) | TW200711040A (zh) |
| WO (1) | WO2007016047A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
| CN102376737A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 嵌入mram的集成电路及该集成电路的制备方法 |
| CN107924994A (zh) * | 2015-08-10 | 2018-04-17 | 高通股份有限公司 | 用于存储器器件的金属化工艺 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368220B2 (en) * | 2005-10-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Co. Ltd. | Anchored damascene structures |
| US7842990B2 (en) * | 2006-02-17 | 2010-11-30 | Hynix Semiconductor Inc. | Nonvolatile ferroelectric memory device including trench capacitor |
| US7803639B2 (en) * | 2007-01-04 | 2010-09-28 | International Business Machines Corporation | Method of forming vertical contacts in integrated circuits |
| US7772663B2 (en) * | 2007-02-21 | 2010-08-10 | International Business Machines Corporation | Method and apparatus for bitline and contact via integration in magnetic random access memory arrays |
| US9159910B2 (en) * | 2008-04-21 | 2015-10-13 | Qualcomm Incorporated | One-mask MTJ integration for STT MRAM |
| US8138562B2 (en) * | 2009-10-20 | 2012-03-20 | Magic Technologies, Inc. | Bit line preparation method in MRAM fabrication |
| US8455965B2 (en) * | 2009-11-30 | 2013-06-04 | Qualcomm Incorporated | Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions |
| US9082695B2 (en) * | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
| CN103187522B (zh) * | 2011-12-30 | 2015-04-08 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
| US20140061827A1 (en) | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
| KR102099191B1 (ko) | 2013-03-15 | 2020-05-15 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
| US9041146B2 (en) | 2013-03-15 | 2015-05-26 | Intel Corporation | Logic chip including embedded magnetic tunnel junctions |
| US9373663B2 (en) * | 2013-09-20 | 2016-06-21 | Avalanche Technology, Inc. | Landing pad in peripheral circuit for magnetic random access memory (MRAM) |
| US9431602B2 (en) * | 2014-06-05 | 2016-08-30 | Everspin Technologies, Inc. | Top electrode coupling in a magnetoresistive device using an etch stop layer |
| US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US9343659B1 (en) | 2014-11-07 | 2016-05-17 | Qualcomm Incorporated | Embedded magnetoresistive random access memory (MRAM) integration with top contacts |
| US9614143B2 (en) * | 2015-06-09 | 2017-04-04 | Qualcomm Incorporated | De-integrated trench formation for advanced MRAM integration |
| US10243020B1 (en) | 2017-10-31 | 2019-03-26 | International Business Machines Corporation | Structures and methods for embedded magnetic random access memory (MRAM) fabrication |
| CN110098321B (zh) * | 2018-01-30 | 2023-07-04 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器导电硬掩模的方法 |
| US11374170B2 (en) | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
| CN111384234B (zh) * | 2018-12-27 | 2023-07-04 | 联华电子股份有限公司 | 磁阻式随机存取存储器的布局图案 |
| JP2020150217A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 磁気記憶装置および磁気記憶装置の製造方法 |
| US11127676B2 (en) | 2020-01-16 | 2021-09-21 | International Business Machines Corporation | Removal or reduction of chamfer for fully-aligned via |
| US11985904B2 (en) * | 2020-04-22 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing MRAM device with enhanced etch control |
| US20220044717A1 (en) * | 2020-08-10 | 2022-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for MRAM Devices with a Slot Via |
| US20230031478A1 (en) * | 2021-07-30 | 2023-02-02 | International Business Machines Corporation | In-array magnetic shield for spin-transfer torque magneto-resistive random access memory |
| CN116435250A (zh) * | 2021-12-30 | 2023-07-14 | 浙江驰拓科技有限公司 | Mram存储器的制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225211B1 (en) * | 1999-04-29 | 2001-05-01 | Industrial Technology Research Institute | Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits |
| US6185783B1 (en) * | 1999-12-08 | 2001-02-13 | Carpin Manufacturing, Inc. | Garage door roller assembly |
| US6372635B1 (en) * | 2001-02-06 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer |
| US6444573B1 (en) * | 2001-02-21 | 2002-09-03 | Advanced Micro Devices, Inc. | Method of making a slot via filled dual damascene structure with a middle stop layer |
| KR100446616B1 (ko) * | 2001-10-18 | 2004-09-04 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
| US6649531B2 (en) * | 2001-11-26 | 2003-11-18 | International Business Machines Corporation | Process for forming a damascene structure |
| JP2003324187A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 磁気メモリ装置の製造方法および磁気メモリ装置 |
| JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| KR100496860B1 (ko) * | 2002-09-19 | 2005-06-22 | 삼성전자주식회사 | 자기 저항 기억 소자 및 그 제조 방법 |
| JP2004146687A (ja) * | 2002-10-25 | 2004-05-20 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
| US6784510B1 (en) * | 2003-04-16 | 2004-08-31 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures |
| US6806096B1 (en) * | 2003-06-18 | 2004-10-19 | Infineon Technologies Ag | Integration scheme for avoiding plasma damage in MRAM technology |
| US7183130B2 (en) * | 2003-07-29 | 2007-02-27 | International Business Machines Corporation | Magnetic random access memory and method of fabricating thereof |
| JP4074281B2 (ja) * | 2004-09-14 | 2008-04-09 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2005
- 2005-07-29 US US11/193,660 patent/US7635884B2/en active Active
-
2006
- 2006-07-06 TW TW095124712A patent/TW200711040A/zh unknown
- 2006-07-24 WO PCT/US2006/028718 patent/WO2007016047A2/en active Application Filing
- 2006-07-24 JP JP2008524036A patent/JP5220602B2/ja not_active Expired - Fee Related
- 2006-07-24 CN CNA2006800276509A patent/CN101248531A/zh active Pending
- 2006-07-24 EP EP06788341A patent/EP1911096A4/en not_active Withdrawn
-
2009
- 2009-08-12 US US12/539,942 patent/US7825420B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
| CN102376737A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 嵌入mram的集成电路及该集成电路的制备方法 |
| CN102376875B (zh) * | 2010-08-24 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
| CN102376737B (zh) * | 2010-08-24 | 2014-03-19 | 中芯国际集成电路制造(北京)有限公司 | 嵌入mram的集成电路及该集成电路的制备方法 |
| CN107924994A (zh) * | 2015-08-10 | 2018-04-17 | 高通股份有限公司 | 用于存储器器件的金属化工艺 |
| CN107924994B (zh) * | 2015-08-10 | 2020-10-23 | 高通股份有限公司 | 用于存储器器件的金属化工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007016047A2 (en) | 2007-02-08 |
| US7635884B2 (en) | 2009-12-22 |
| TW200711040A (en) | 2007-03-16 |
| EP1911096A2 (en) | 2008-04-16 |
| JP2009503864A (ja) | 2009-01-29 |
| US20070023806A1 (en) | 2007-02-01 |
| US20090302405A1 (en) | 2009-12-10 |
| EP1911096A4 (en) | 2008-10-22 |
| JP5220602B2 (ja) | 2013-06-26 |
| WO2007016047A3 (en) | 2008-01-03 |
| US7825420B2 (en) | 2010-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101248531A (zh) | 形成mram器件的缝隙过孔位线的方法和结构 | |
| EP1364417B1 (en) | Keepers for mram electrodes | |
| TWI440057B (zh) | 積體電路元件及其形成方法 | |
| KR100610710B1 (ko) | 자기 랜덤 액세스 메모리 | |
| KR100746021B1 (ko) | 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법 | |
| US7064402B2 (en) | Magnetic random access memory | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| EP1535330A1 (en) | Mram mtj stack to conductive line alignment method | |
| US20110076784A1 (en) | Fabrication of Magnetic Element Arrays | |
| US10937946B2 (en) | Semiconductor structure and method for forming the same | |
| US6617658B2 (en) | Semiconductor memory device including magneto resistive element | |
| KR100542849B1 (ko) | 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법 | |
| KR100518703B1 (ko) | 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법 | |
| US7205590B2 (en) | Semiconductor memory device provided with magneto-resistive element and method for fabricating the same | |
| JP2004071881A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6768150B1 (en) | Magnetic memory | |
| CN114373861A (zh) | 半导体装置及其形成方法 | |
| JP3896072B2 (ja) | 磁気記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080820 |