CN112885961B - 一种sot-mram器件及其制作方法 - Google Patents

一种sot-mram器件及其制作方法 Download PDF

Info

Publication number
CN112885961B
CN112885961B CN201911202400.XA CN201911202400A CN112885961B CN 112885961 B CN112885961 B CN 112885961B CN 201911202400 A CN201911202400 A CN 201911202400A CN 112885961 B CN112885961 B CN 112885961B
Authority
CN
China
Prior art keywords
layer
sot
dielectric layer
mram device
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911202400.XA
Other languages
English (en)
Other versions
CN112885961A (zh
Inventor
余君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201911202400.XA priority Critical patent/CN112885961B/zh
Publication of CN112885961A publication Critical patent/CN112885961A/zh
Application granted granted Critical
Publication of CN112885961B publication Critical patent/CN112885961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

本发明提供一种SOT‑MRAM器件及其制作方法，该方法包括以下步骤：形成SOT层于衬底上；自下而上依次MTJ层及顶电极层于SOT层上；刻蚀MTJ层及顶电极层的预设区域，以分割得到多个分立设置的MTJ结构；形成第一电介质层以被覆MTJ结构的暴露表面及SOT层未被MTJ结构遮盖的表面；形成第二电介质层于第一电介质层上；形成贯穿第一、第二电介质层及SOT层的分隔槽以得到多个分立设置的位单元，每一位单元包括一MTJ结构。本发明在SOT层沉积和CMP工艺完成后直接沉积MTJ层和顶电极层，在完成MTJ结构的刻蚀和覆盖后，再进行SOT层的刻蚀分割，能够避免CMP研磨液对不同材料的选择性而造成SOT层绝缘填充材料的表面凹陷，解决MTJ金属在凹陷处残留导致的缺陷问题。

Description

一种SOT-MRAM器件及其制作方法
技术领域
本发明属于半导体集成电路技术领域，涉及一种存储器件，特别是一种SOT-MRAM器件及其制作方法。
背景技术
磁性随机存取存储器(Magnetic Random Access Memory，简称MRAM)是一种非易失性(Non-Volatile)的磁性随机存储器，它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。
MRAM的储存单元是磁性隧道结(Magnetic Tunnel Junction，简称MTJ)，是两层磁性薄膜中间夹以一层氧化层，例如氧化镁(MgO)。有一层磁性薄膜的自旋磁矩是被固定住的，叫固定层(pinned layer)；有一层则是可以翻转的，用来存储信息，叫自由层(freelayer)或存储层(storage layer)。当两层磁性薄膜的自旋磁矩方向平行(Parallel；P)，MTJ呈现低阻态，当两层磁性薄膜的磁矩方向反平行(Anti-Parallel；AP)，MTJ呈现高阻态，以此来区别MTJ储存信息的0与1。
目前已经商用的第三代MRAM基于自旋转移矩(Spin Transfer Torque：STT)效应，利用自旋极化电流来翻转自由层在垂直方向(Perpendicular；p)上的自旋磁矩。这种pSTT-MRAM在写操作时需要注入一个很大的电流穿过MTJ，容易造成隧穿层的老化或击穿，影响器件可靠性及使用寿命。第四代MRAM很好的解决了这个问题，写操作时电流不流经MTJ而是通过与自由层直接接触的一层特殊的金属层，利用自旋轨道转矩(Spin Orbit Torque；SOT)效应来翻转MTJ中自由层的自旋磁矩，这种MRAM被称为SOT-MRAM。
SOT-MRAM的结构是有一个特殊的金属层，即SOT层，上面一个MTJ。SOT层一般为重金属层，当电流流过时，由于自旋轨道交互作用，在与电流取向正交的方向上会产生自旋电流作用于MTJ的自由层上来进行写操作。且该金属的原子序愈大，自旋轨道交互作用愈大。有些特殊的物质，譬如拓扑绝缘体(topological insulator)也具有异常大的自旋轨道交互作用，也可做为SOT层。SOT-MRAM需要上部固定型(top-pinned)MTJ，自由层(free layer)在MTJ的最下面一层并且直接跟SOT层接触。
由于SOT-MRAM操作的特性，MTJ自由层与SOT层需要有良好的接触，因此SOT层的制备工艺对器件良率非常关键。通常的工艺是SOT层镀膜以后会进行化学机械抛光(CMP)工艺，然后刻蚀，分隔出位阵列(Array)，再填充绝缘材料并进行CMP，为MTJ的制备提供平滑的基底。由于CMP研磨液(slurry)对不同材料的腐蚀选择性，这一步骤后硅片表面会凸凹不平，尤其SOT层周围的电介质(dielectric)部分会出现凹陷(dishing)。后续工艺做MTJ刻蚀时，在这些凹陷处会留下MTJ残留(residue)。金属残留在生产过程中会形成缺陷(defect)导致低的良品率(low yield)，还有可能在后续工艺过程中造成金属颗粒飞溅，在设备腔体内形成电弧(arcing)而造成整片晶圆报废甚至设备损坏。如果为了去除残留而刻蚀过深，SOT层将会被过刻蚀(over-etched)，与之直接接触的MTJ自由层也可能被损坏。
因此，如何提供一种新的SOT-MRAM器件及其制作方法，以改善SOT-MRAM器件的性能，提高良品率及生产效率，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOT-MRAM器件及其制作方法，用于解决现有技术中由于SOT层刻蚀工艺问题而造成的对后续MTJ的影响乃至整个SOT-MRAM器件的性能的影响，以及解决金属残留在生产工程中形成缺陷导致低的良品率及设备腔体内形成电弧的问题。
为实现上述目的及其他相关目的，本发明提供SOT-MRAM器件的制作方法，包括以下步骤：
提供一衬底，形成自旋轨道转矩层于所述衬底上；
自下而上依次形成磁性隧道结层及顶电极层于所述自旋轨道转矩层上；
刻蚀所述磁性隧道结层及所述顶电极层的预设区域，以将由所述磁性隧道结层及所述顶电极层组成的叠层结构分割为多个分立设置的磁性隧道结结构；
形成第一电介质层以被覆所述磁性隧道结结构的暴露表面及所述自旋轨道转矩层未被所述磁性隧道结结构遮盖的表面；
形成第二电介质层于所述第一电介质层上；
形成贯穿所述第二电介质层、所述第一电介质层及所述自旋轨道转矩层的分隔槽以得到多个分立设置的位单元，每一所述位单元包括一所述磁性隧道结结构。
可选地，在形成所述自旋轨道转矩层于所述衬底的步骤中，还包括采用化学机械抛光法将所述自旋轨道转矩层平坦化的步骤。
可选地，形成所述分隔槽以后，还包括以下步骤：
形成第三电介质层于所述第二电介质层上及所述分隔槽中；
形成接触孔于所述磁性隧道结结构上方，所述接触孔自所述第三电介质层顶面开口并往所述磁性隧道结结构方向延伸，并暴露出所述顶电极层的顶面；
形成接触部于所述接触孔中。
可选地，所述刻蚀包括反应离子刻蚀，所述刻蚀及所述第一电介质层的形成在同一设备腔体内完成。
可选地，所述第一电介质层的材质包括高K材料，其中，K为介电常数，K大于3.9。
可选地，所述磁性隧道结结构位于所述位单元的中心，且在所述位单元中，所述第一电介质层的中心顶面高于边缘顶面。
可选地，所述自旋轨道转矩层的材质包括重金属材料及拓扑绝缘材料中的至少一种，所述自旋轨道转矩层的厚度范围是1nm～10nm。
可选地，所述磁性隧道结层自下而上依次包括自由层、隧穿层及固定层。
可选地，所述自由层的自旋方向为垂直方向，厚度范围是0.8nm～1.3nm，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种；所述隧穿层的厚度范围是0.8nm～1.3nm，材质包括氧化物、氮化物及氮氧化物中的至少一种；所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属利用鲁德曼-基特尔-胜谷-良田模型耦合而形成的人工反铁磁结构。
可选地，所述第二电介质层的材质包括氧化硅、氮化硅中的至少一种。
可选地，所述顶电极层的材质包括W、Ta、TaN及TiN中的至少一种。
本发明还提供一种SOT-MRAM器件，包括：
衬底；
多个位单元，位于所述衬底上，所述位单元包括自旋轨道转矩层、第一电介质层及磁性隧道结结构，其中，所述自旋轨道转矩层位于所述衬底上，所述第一电介质层位于所述自旋轨道转矩层上，所述磁性隧道结结构埋设于所述第一电介质层中，所述磁性隧道结结构自下而上依次包括磁性隧道结层及顶电极层；
分隔结构，位于所述衬底上，并位于相邻所述位单元之间。
可选地，所述第一电介质层的材质包括高K材料，其中，K为介电常数，K大于3.9。
可选地，所述磁性隧道结结构位于所述位单元的中心，且在所述位单元中，所述第一电介质层的中心顶面高于边缘顶面。
可选地，所述SOT-MRAM器件还包括第二电介质层及第三电介质层，所述第二电介质层位于所述第一电介质层上，所述第三电介质层位于所述第二电介质层上，所述分隔结构贯穿所述第二电介质层，所述分隔结构与所述第三电介质层的材质相同，且所述分隔结构的顶端与所述第三电介质层连接。
可选地，所述第二电介质层与所述第三电介质层的材质包括氧化硅、氮化硅中的至少一种。
可选地，所述SOT-MRAM器件还包括接触部，所述接触部位于所述顶电极层上方，并与所述顶电极层接触。
可选地，所述自旋轨道转矩层的材质包括重金属材料及拓扑绝缘材料中的至少一种，所述自旋轨道转矩层的厚度范围是1nm～10nm。
可选地，所述磁性隧道结层自下而上依次包括自由层、隧穿层及固定层。
可选地，所述自由层的自旋方向为垂直方向，厚度范围是0.8nm～1.3nm，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种；所述隧穿层的厚度范围是0.8nm～1.3nm，材质包括氧化物、氮化物及氮氧化物中的至少一种；所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属利用鲁德曼-基特尔-胜谷-良田模型耦合而形成的人工反铁磁结构。
可选地，所述顶电极层的材质包括W、Ta、TaN及TiN中的至少一种。
如上所述，本发明的SOT-MRAM器件及其制作方法在SOT层和CMP工艺完成后，直接沉积MTJ层和顶电极层(同时作为硬掩膜层)。在完成MTJ结构的刻蚀后，最后再进行SOT层的刻蚀分割。本发明在不增加生产成本及光罩层数(mask layer)的基础上，能够尽可能的减少由于SOT层刻蚀工艺问题而造成的对后续MTJ的影响乃至整个SOT-MRAM器件的性能的影响，并能够解决金属残留在生产工程中形成缺陷导致低的良品率以及设备腔体内形成电弧的问题，有利于提高生产良率。
附图说明
图1至图6显示为一种示例SOT-MRAM器件的制作方法各步骤所呈现的结构示意图。
图7显示为本发明的SOT-MRAM器件的制作方法的工艺流程图
图8显示为本发明的SOT-MRAM器件的制作方法形成自旋轨道转矩层于所述衬底上的示意图。
图9显示为本发明的SOT-MRAM器件的制作方法自下而上依次形成磁性隧道结层及顶电极层于所述自旋轨道转矩层上的示意图。
图10显示为本发明的SOT-MRAM器件的制作方法刻蚀所述磁性隧道结层及所述顶电极层的预设区域，以将由所述磁性隧道结层及所述顶电极层组成的叠层结构分割为多个分立设置的磁性隧道结结构的示意图。
图11显示为本发明的SOT-MRAM器件的制作方法形成第一电介质层以被覆所述磁性隧道结结构的暴露表面及所述自旋轨道转矩层未被所述磁性隧道结结构遮盖的表面的示意图。
图12显示为本发明的SOT-MRAM器件的制作方法形成第二电介质层于所述第一电介质层上的示意图。
图13显示为本发明的SOT-MRAM器件的制作方法形成贯穿所述第二电介质层、所述第一电介质层及所述自旋轨道转矩层的分隔槽以得到多个分立设置的位单元的示意图。
图14显示为图13所示结构的平面布局图。
图15显示为本发明的SOT-MRAM器件的制作方法形成第三电介质层于所述第二电介质层上及所述分隔槽中的示意图。
图16显示为本发明的SOT-MRAM器件的制作方法形成接触孔于所述磁性隧道结结构上方的示意图。
图17显示为本发明的SOT-MRAM器件的制作方法形成接触部于所述接触孔中的示意图。
元件标号说明
101 衬底
102 自旋轨道转矩层
103 分隔槽
104 电介质层
105 凹陷
106 磁性隧道结层
106a 磁性隧道结结构
106b 金属残留物
201 衬底
202 自旋轨道转矩层
203 磁性隧道结层
204 顶电极层
205 磁性隧道结结构
206 第一电介质层
207 第二电介质层
208 分隔槽
209 位单元
210 第三电介质层
211 接触孔
212 接触部
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1至图6，显示为一种示例SOT-MRAM器件的制作方法各步骤所呈现的结构示意图：
如图1所示，沉积自旋轨道转矩层102于衬底101上；
如图2所示，刻蚀形成分隔槽103于所述自旋轨道转矩层102中；
如图3所示，沉积电介质层104于所述分隔槽103中及所述自旋轨道转矩层102上；
如图4所示，进行化学机械抛光，去除所述电介质层104位于所述自旋轨道转矩层102上的部分，可见，所述自旋轨道转矩层102周围的电介质层104部分会出现凹陷105(dishing)；
如图5所示，形成磁性隧道结层106于所述自旋轨道转矩层102及所述电介质层104上；
如图6所示，刻蚀所述磁性隧道结层106的预设区域，以将所述磁性隧道结层106分割为多个分立设置的磁性隧道结结构106a，可见，刻蚀之后，所述凹陷105处会留下金属残留物106b。这些金属残留物在生产工程中会形成缺陷导致低的良品率，还有可能在后续工艺过程中造成金属颗粒飞溅而产生设备腔体内形成电弧而造成整片晶圆报废甚至设备损坏。如果为了去除残留而刻蚀过深，所述自旋轨道转矩层102将会被过刻蚀，与之直接接触的自由层(所述磁性隧道结结构106a的底层)也可能被损坏。
因此，本发明提供一种新的SOT-MRAM器件及其制作方法以改善上述问题，下面通过具体的实施例说明本发明的技术方案。
实施例一
本实施例中提供一种SOT-MRAM器件的制作方法，请参阅图7，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一衬底，形成自旋轨道转矩层于所述衬底上；
S2：自下而上依次形成磁性隧道结层及顶电极层于所述自旋轨道转矩层上；
S3：刻蚀所述磁性隧道结层及所述顶电极层的预设区域，以将由所述磁性隧道结层及所述顶电极层组成的叠层结构分割为多个分立设置的磁性隧道结结构；
S4：形成第一电介质层以被覆所述磁性隧道结结构的暴露表面及所述自旋轨道转矩层未被所述磁性隧道结结构遮盖的表面；
S5：形成第二电介质层于所述第一电介质层上；
S6：形成贯穿所述第二电介质层、所述第一电介质层及所述自旋轨道转矩层的分隔槽以得到多个分立设置的位单元，每一所述位单元包括一所述磁性隧道结结构。
首先请参阅图8，执行步骤S1：提供一衬底201，形成自旋轨道转矩层202于所述衬底201上。
作为示例，所述衬底201可以为晶圆，其材质包括但不限于单晶硅、多晶硅、绝缘体上硅(SOI)、锗、锗硅、III-V族化合物等，逻辑器件例如MOSFET晶体管及获取晶体管等可形成于所述衬底201上。
作为示例，所述自旋轨道转矩层202(简称SOT层)可被覆晶圆的整个上表面，本实施例中，所述自旋轨道转矩层202的厚度范围是1nm～10nm。
作为示例，所述自旋轨道转矩层202的材质包括重金属材料及拓扑绝缘材料中的至少一种，其中，所述重金属材料包括但不限于Pt、Ta、W、Hf、Ir、Au及Cu的一种或多种，所述拓扑绝缘材料包括但不限于BixSe1-x或BixSb1-x的一种或多种，其中，0<x<1。
作为示例，本步骤中还包括采用化学机械抛光法将所述自旋轨道转矩层202平坦化的步骤。
接着请参阅图9，执行步骤S2：自下而上依次形成磁性隧道结层203及顶电极层204于所述自旋轨道转矩层202上。
作为示例，所述磁性隧道结层203可被覆所述衬底201的整个上表面。
作为示例，所述磁性隧道结层203自下而上依次包括自由层、隧穿层及固定层，所述自由层及所述固定层均为磁性层，所述隧穿层为非磁性层，所述自由层的磁矩可翻转，所述固定层的磁矩固定。
作为示例，所述自由层的自旋方向为垂直方向，厚度范围是0.8nm～1.3nm，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，例如Fe、Co、Ni、Mn、NiFe、FePd、FePt、CoFe、CoPd、CoPt、YCo、LaCo、PrCo、NdCo、SmCo、CoFeB、BiMn或NiMnSb，及其与B、Al、Zr、Hf、Nb、Ta、Cr、Mo、Pd或Pt中的一种或多种的合金。所述隧穿层的厚度范围是0.8nm～1.3nm，材质包括氧化物、氮化物及氮氧化物中的至少一种，例如MgO或Al2O3。所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，例如CoFe、CoFeB、FeB等，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属(例如Ru、Ir等)利用鲁德曼-基特尔-胜谷-良田(Ruderman-Kittel-Kasuya-Yosida，简称RKKY)模型耦合而形成的人工反铁磁结构。
作为示例，所述顶电极层204的材质包括W、Ta、TaN及TiN中的至少一种。所述顶电极层一方面作为顶电极，另一方面作为硬掩膜层。
然后请参阅图10，执行步骤S3：刻蚀所述磁性隧道结层203及所述顶电极层204的预设区域，以将由所述磁性隧道结层203及所述顶电极层204组成的叠层结构分割为多个分立设置的磁性隧道结结构205。
作为示例，所述刻蚀包括反应离子刻蚀(Reactive Ion Etching)，刻蚀气体可包括氟化物。
再请参阅图11，执行步骤S4：形成第一电介质层206以被覆所述磁性隧道结结构205的暴露表面及所述自旋轨道转矩层202未被所述磁性隧道结结构205遮盖的表面。
作为示例，所述第一电介质层206的材质包括高K材料，例如HfO2、Si3N4等，其中，K为介电常数，K大于3.9。所述第一电介质层206用以阻挡外界氧化所述磁性隧道结层203，同时保护所述磁性隧道结层203在后端工艺中不受到腐蚀破坏。
作为示例，上一步骤的所述刻蚀及本步骤的所述第一电介质层206的形成在同一设备腔体内完成。
再请参阅图12，执行步骤S5：形成第二电介质层207于所述第一电介质层206上。
作为示例，所述第二电介质层207可采用普通的介质材料，包括但不限于氧化硅、氮化硅。
作为示例，本步骤还包括对所述第二电介质层207进行化学机械抛光以将其表面平坦化。
再请参阅图13，执行步骤S6：形成贯穿所述第二电介质层、所述第一电介质层及所述自旋轨道转矩层的分隔槽208以得到多个分立设置的位单元209(bit cell)，每一所述位单元包括一所述磁性隧道结结构205。
作为示例，采用干法刻蚀，例如等离子体刻蚀、反应离子刻蚀等形成所述分隔槽208。
由于SOT层的刻蚀分割是在完成MTJ结构的刻蚀之后进行，因此完全避免了MTJ结构刻蚀中的金属残留问题，从而可以减少由于SOT层刻蚀工艺问题而造成的对后续MTJ的影响乃至整个SOT-MRAM器件的性能的影响，并能够解决金属残留在生产工程中形成缺陷导致低的良品率以及设备腔体内形成电弧的问题，有利于提高生产良率。
本实施例中，所述磁性隧道结结构位于所述位单元的中心，且在所述位单元中，所述第一电介质层的中心顶面高于边缘顶面。当然，在其它实施例中，所述第一电介质层的中心顶面与边缘顶面也可以齐平，此处不应过分限制本发明的保护范围。
请参阅图14，显示为图13所示结构的平面布局图，可见，所述磁性隧道结结构205位于所述位单元209的中心。
作为示例，形成所述分隔槽208以后，还包括以下步骤：
请参阅图15，执行步骤S7：形成第三电介质层210于所述第二电介质层207上及所述分隔槽208中。
作为示例，所述第三电介质层210可采用普通的介质材料，包括但不限于氧化硅、氮化硅。
作为示例，本步骤还包括对所述第三电介质层210进行化学机械抛光以将其表面平坦化。
请参阅图16，执行步骤S8：形成接触孔211于所述磁性隧道结结构205上方，所述接触孔211自所述第三电介质层210顶面开口并往所述磁性隧道结结构205方向延伸，并暴露出所述顶电极层204的顶面。
作为示例，采用干法刻蚀，例如等离子体刻蚀、反应离子刻蚀等形成所述接触孔211。
请参阅图17，执行步骤S9：形成接触部212于所述接触孔211中。
至此制作得到SOT-MRAM器件。本实施例的SOT-MRAM器件的制作方法在SOT层沉积和CMP工艺完成后，直接沉积MTJ层和顶电极层。在完成MTJ结构的刻蚀和覆盖后，最后再进行SOT层的刻蚀分割。本发明在不增加生产成本及光罩层数(mask layer)的基础上，能够避免CMP研磨液对不同材料的选择性而造成SOT层绝缘填充材料的表面凹陷，尽可能的减少对后续MTJ的影响乃至整个SOT-MRAM器件的性能的影响，并能够解决MTJ金属在凹陷处残留导致的在生产工程中形成缺陷以及设备腔体内形成电弧的问题，有利于提高生产良率。
实施例二
本实施例中提供一种SOT-MRAM器件，请参阅图17，显示为该SOT-MRAM器件的结构示意图，包括衬底201、多个位单元及分隔结构，其中，多个所述位单元位于所述衬底上，所述位单元包括自旋轨道转矩层202、第一电介质层206及磁性隧道结结构205，其中，所述自旋轨道转矩层202位于所述衬底201上，所述第一电介质层206位于所述自旋轨道转矩层202上，所述磁性隧道结结构205埋设于所述第一电介质层206中，所述磁性隧道结结构205自下而上依次包括磁性隧道结层203及顶电极层205，所述分隔结构位于所述衬底201上，并位于相邻所述位单元之间。
作为示例，所述SOT-MRAM器件还包括第二电介质层207及第三电介质层210，所述第二电介质层207位于所述第一电介质层206上，所述第三电介质层210位于所述第二电介质层207上，所述分隔结构贯穿所述第二电介质层207，所述分隔结构与所述第三电介质层210的材质相同，且所述分隔结构的顶端与所述第三电介质层210连接。
作为示例，所述SOT-MRAM器件还包括接触部212，所述接触部212位于所述顶电极层204上方，并与所述顶电极层204接触。
作为示例，所述第一电介质层206的材质包括高K材料，例如HfO2、Si3N4等，其中，K为介电常数，K大于3.9。所述第一电介质层206用以阻挡外界氧化所述磁性隧道结层203，同时保护所述磁性隧道结层203在后端工艺中不受到腐蚀破坏。
作为示例，所述磁性隧道结结构206位于所述位单元的中心，且在所述位单元中，所述第一电介质层206的中心顶面高于边缘顶面。当然，在其它实施例中，所述第一电介质层的中心顶面与边缘顶面也可以齐平，此处不应过分限制本发明的保护范围。
作为示例，所述第二电介质层207及所述第三电介质层210可采用普通的介质材料，包括但不限于氧化硅、氮化硅。
作为示例，所述自旋轨道转矩层202的材质包括重金属材料及拓扑绝缘材料中的至少一种，其中，所述重金属材料包括但不限于Pt、Ta、W、Hf、Ir、Au及Cu的一种或多种，所述拓扑绝缘材料包括但不限于BixSe1-x或BixSb1-x的一种或多种，其中，0<x<1。所述自旋轨道转矩层202的厚度范围是1nm～10nm。
作为示例，所述磁性隧道结层203自下而上依次包括自由层、隧穿层及固定层，所述自由层及所述固定层均为磁性层，所述隧穿层为非磁性层，所述自由层的磁矩可翻转，所述固定层的磁矩固定。
作为示例，所述自由层的自旋方向为垂直方向，厚度范围是0.8nm～1.3nm，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，例如Fe、Co、Ni、Mn、NiFe、FePd、FePt、CoFe、CoPd、CoPt、YCo、LaCo、PrCo、NdCo、SmCo、CoFeB、BiMn或NiMnSb，及其与B、Al、Zr、Hf、Nb、Ta、Cr、Mo、Pd或Pt中的一种或多种的合金。所述隧穿层的厚度范围是0.8nm～1.3nm，材质包括氧化物、氮化物及氮氧化物中的至少一种，例如MgO或Al2O3。所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、亚铁磁性金属及其合金中的至少一种，例如CoFe、CoFeB、FeB等，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属(例如Ru、Ir等)利用鲁德曼-基特尔-胜谷-良田(Ruderman-Kittel-Kasuya-Yosida，简称RKKY)模型耦合而形成的人工反铁磁结构。
作为示例，所述顶电极层204的材质包括W、Ta、TaN及TiN中的至少一种。所述顶电极层一方面作为顶电极，另一方面作为硬掩膜层。
本实施例的SOT-MRAM器件中，SOT层与MTJ层之间具有良好的接触，且位单元周围无凹陷结构导致的金属残留，具备良好的器件性能。
综上所述，本发明的SOT-MRAM器件及其制作方法在SOT层沉积和CMP工艺完成后，直接沉积MTJ层和顶电极层。在完成MTJ结构的刻蚀和覆盖后，最后再进行SOT层的刻蚀分割。本发明在不增加生产成本及光罩层数(mask layer)的基础上，能够避免CMP研磨液对不同材料的选择性而造成SOT层绝缘填充材料的表面凹陷，尽可能的减少对后续MTJ的影响乃至整个SOT-MRAM器件的性能的影响，并能够解决MTJ金属在凹陷处残留导致的在生产工程中形成缺陷以及设备腔体内形成电弧的问题，有利于提高生产良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种SOT-MRAM器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，形成自旋轨道转矩层于所述衬底上；
自下而上依次形成磁性隧道结层及顶电极层于所述自旋轨道转矩层上；
刻蚀所述磁性隧道结层及所述顶电极层的预设区域，以将由所述磁性隧道结层及所述顶电极层组成的叠层结构分割为多个分立设置的磁性隧道结结构；
形成第一电介质层以被覆所述磁性隧道结结构的暴露表面及所述自旋轨道转矩层未被所述磁性隧道结结构遮盖的表面；
形成第二电介质层于所述第一电介质层上；
形成贯穿所述第二电介质层、所述第一电介质层及所述自旋轨道转矩层的分隔槽以得到多个分立设置的位单元，每一所述位单元包括一所述磁性隧道结结构；
形成第三电介质层于所述第二电介质层上及所述分隔槽中；
形成接触孔于所述磁性隧道结结构上方，所述接触孔自所述第三电介质层顶面开口并往所述磁性隧道结结构方向延伸，并暴露出所述顶电极层的顶面；
形成接触部于所述接触孔中。
2.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：在形成所述自旋轨道转矩层于所述衬底的步骤中，还包括采用化学机械抛光法将所述自旋轨道转矩层平坦化的步骤。
3.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述刻蚀包括反应离子刻蚀，所述刻蚀及所述第一电介质层的形成在同一设备腔体内完成。
4.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述第一电介质层的材质包括高K材料，其中，K为介电常数，K大于3.9。
5.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述磁性隧道结结构位于所述位单元的中心。
6.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述自旋轨道转矩层的材质包括重金属材料及拓扑绝缘材料中的至少一种，所述自旋轨道转矩层的厚度范围是1 nm~10 nm。
7.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述磁性隧道结层自下而上依次包括自由层、隧穿层及固定层。
8.根据权利要求7所述的SOT-MRAM器件的制作方法，其特征在于：所述自由层的自旋方向为垂直方向，厚度范围是0.8 nm~1.3 nm，材质包括铁磁性金属、铁磁性金属的合金、亚铁磁性金属及亚铁磁性金属的合金中的至少一种；所述隧穿层的厚度范围是0.8 nm~1.3 nm，材质包括氧化物、氮化物及氮氧化物中的至少一种；所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、铁磁性金属的合金、亚铁磁性金属及亚铁磁性金属的合金中的至少一种，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属利用鲁德曼-基特尔-胜谷-良田模型耦合而形成的人工反铁磁结构。
9.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述第二电介质层的材质包括氧化硅、氮化硅中的至少一种。
10.根据权利要求1所述的SOT-MRAM器件的制作方法，其特征在于：所述顶电极层的材质包括W、Ta、TaN及TiN中的至少一种。
11.一种SOT-MRAM器件，其特征在于，包括：
衬底；
多个位单元，位于所述衬底上，所述位单元包括自旋轨道转矩层、第一电介质层及磁性隧道结结构，其中，所述自旋轨道转矩层位于所述衬底上，所述第一电介质层位于所述自旋轨道转矩层上，所述磁性隧道结结构埋设于所述第一电介质层中，所述磁性隧道结结构自下而上依次包括磁性隧道结层及顶电极层；
分隔结构，位于所述衬底上，并位于相邻所述位单元之间。
12.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述第一电介质层的材质包括高K材料，其中，K为介电常数，K大于3.9。
13.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述磁性隧道结结构位于所述位单元的中心。
14.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述SOT-MRAM器件还包括第二电介质层及第三电介质层，所述第二电介质层位于所述第一电介质层上，所述第三电介质层位于所述第二电介质层上，所述分隔结构贯穿所述第二电介质层，所述分隔结构与所述第三电介质层的材质相同，且所述分隔结构的顶端与所述第三电介质层连接。
15.根据权利要求14所述的SOT-MRAM器件，其特征在于：所述第二电介质层与所述第三电介质层的材质包括氧化硅、氮化硅中的至少一种。
16.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述SOT-MRAM器件还包括接触部，所述接触部位于所述顶电极层上方，并与所述顶电极层接触。
17.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述自旋轨道转矩层的材质包括重金属材料及拓扑绝缘材料中的至少一种，所述自旋轨道转矩层的厚度范围是1 nm~10nm。
18.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述磁性隧道结层自下而上依次包括自由层、隧穿层及固定层。
19.根据权利要求18所述的SOT-MRAM器件，其特征在于：所述自由层的自旋方向为垂直方向，厚度范围是0.8 nm~1.3 nm，材质包括铁磁性金属、铁磁性金属的合金、亚铁磁性金属及亚铁磁性金属的合金中的至少一种；所述隧穿层的的厚度范围是0.8 nm~1.3 nm，材质包括氧化物、氮化物及氮氧化物中的至少一种；所述固定层的自旋方向为垂直方向，材质包括铁磁性金属、铁磁性金属的合金、亚铁磁性金属及亚铁磁性金属的合金中的至少一种，或包括由Co/Pt、Co/Pd及Co/Ni中的至少一种构成的超晶格结构，或包括通过重金属利用鲁德曼-基特尔-胜谷-良田模型耦合而形成的人工反铁磁结构。
20.根据权利要求11所述的SOT-MRAM器件，其特征在于：所述顶电极层的材质包括W、Ta、TaN及TiN中的至少一种。
CN201911202400.XA 2019-11-29 2019-11-29 一种sot-mram器件及其制作方法 Active CN112885961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911202400.XA CN112885961B (zh) 2019-11-29 2019-11-29 一种sot-mram器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911202400.XA CN112885961B (zh) 2019-11-29 2019-11-29 一种sot-mram器件及其制作方法

Publications (2)

Publication Number Publication Date
CN112885961A CN112885961A (zh) 2021-06-01
CN112885961B true CN112885961B (zh) 2023-03-24

Family

ID=76038741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911202400.XA Active CN112885961B (zh) 2019-11-29 2019-11-29 一种sot-mram器件及其制作方法

Country Status (1)

Country Link
CN (1) CN112885961B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593764A (zh) * 2008-05-30 2009-12-02 株式会社瑞萨科技 半导体器件及其制造方法
CN102017208A (zh) * 2008-04-21 2011-04-13 高通股份有限公司 自旋力矩转移磁性隧道结架构和集成
CN102376875A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
CN109461756A (zh) * 2017-09-06 2019-03-12 中国科学院微电子研究所 Mram及其制造方法及包括mram的电子设备
US10276784B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated operating and fabricating method
CN110061125A (zh) * 2018-01-18 2019-07-26 中电海康集团有限公司 一种立体结构磁性随机存储器的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396276B2 (en) * 2016-10-27 2019-08-27 Tdk Corporation Electric-current-generated magnetic field assist type spin-current-induced magnetization reversal element, magnetoresistance effect element, magnetic memory and high-frequency filter
US11348970B2 (en) * 2018-04-23 2022-05-31 Intel Corporation Spin orbit torque (SOT) memory device with self-aligned contacts and their methods of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017208A (zh) * 2008-04-21 2011-04-13 高通股份有限公司 自旋力矩转移磁性隧道结架构和集成
CN101593764A (zh) * 2008-05-30 2009-12-02 株式会社瑞萨科技 半导体器件及其制造方法
CN102376875A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
CN109461756A (zh) * 2017-09-06 2019-03-12 中国科学院微电子研究所 Mram及其制造方法及包括mram的电子设备
US10276784B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated operating and fabricating method
CN110061125A (zh) * 2018-01-18 2019-07-26 中电海康集团有限公司 一种立体结构磁性随机存储器的制作方法

Also Published As

Publication number Publication date
CN112885961A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
JP6807911B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
CN106505146B (zh) 磁穿隧接面及三维磁穿隧接面数组
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
TW201917730A (zh) 半導體結構以及相關操作和製造方法
US9312476B2 (en) Magnetic memory
US11856866B2 (en) Magnetic tunnel junction devices
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US8748197B2 (en) Reverse partial etching scheme for magnetic device applications
KR20200002646A (ko) 비정질 버퍼층을 갖는 자기 터널 접합(mtj) 소자 및 그 제조 공정
US11189791B2 (en) Integrated circuit and fabrication method thereof
CN112310144A (zh) 半导体结构及其制作方法
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN112885961B (zh) 一种sot-mram器件及其制作方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法
CN111613571A (zh) 一种制作磁性随机存储器单元阵列的方法
CN111816224B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN109994476B (zh) 一种制备磁性随机存储器阵列单元的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant