CN1471152A - 形成接触窗的方法 - Google Patents

形成接触窗的方法 Download PDF

Info

Publication number
CN1471152A
CN1471152A CNA021407762A CN02140776A CN1471152A CN 1471152 A CN1471152 A CN 1471152A CN A021407762 A CNA021407762 A CN A021407762A CN 02140776 A CN02140776 A CN 02140776A CN 1471152 A CN1471152 A CN 1471152A
Authority
CN
China
Prior art keywords
lining
opening
dielectric layer
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021407762A
Other languages
English (en)
Other versions
CN1286162C (zh
Inventor
游正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 02140776 priority Critical patent/CN1286162C/zh
Publication of CN1471152A publication Critical patent/CN1471152A/zh
Application granted granted Critical
Publication of CN1286162C publication Critical patent/CN1286162C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成接触窗的方法，首先在一基底上形成一介电层，并且在介电层上形成一图案化的光阻层。接着以光阻层为一蚀刻罩幕移除介电层的部分厚度，而形成一第一开口。之后在光阻层的表面上形成一第一衬层，并且以第一衬层为一蚀刻罩幕移除第一开口底下的介电层的部分厚度，而形成一第二开口，其范围涵盖第一开口。接着，在光阻层上形成一第二衬层覆盖第一衬层，并且以第二衬层为一蚀刻罩幕移除第二开口底下的介电层，而形成第三开口以暴露出基底，且范围涵盖第二开口。在将第二衬层、第一衬层与光阻层移除之后，在第三开口中填入一导电层，以形成一接触窗。

Description

形成接触窗的方法
技术领域
本发明涉及一种形成半导体元件的方法，且特别涉及一种利用多次蚀刻步骤以形成小尺寸接触窗(Contact or Via)的方法。
背景技术
随着半导体技术的进步，元件的尺寸也不断地缩小。然而，在进入深次微米的领域中，当集成电路的集成度增加时，将使得芯片的表面无法提供足够的面积来制作所需的内连线(Interconnects)。因此为了配合元件缩小后所增加的内连线需求，两层以上的多层金属内连线的设计，便成为超大规模集成电路(VLSI)技术所必须采用的方式。此外，不同金属层之间若要导通，则必须在两金属层之间的绝缘层挖一个开口并填入导电材料，以形成导通两金属层的接触窗结构。
公知的形成接触窗结构的方法，是在已形成有一第一金属内连线层的基底上形成一介电层，之后，图案化此介电层以形成一开口，并暴露出第一金属内连线层，接着，在此开口中填入一金属层，以形成一金属接触窗。后续，再在金属接触窗之上形成一第二金属内连线层，以使下层的第一金属内连线层与第二金属内连线层可连串起来。
然而，在集成电路的集成度要求逐渐提高的前提下，不但元件尺寸缩小，而且金属内连线与金属接触窗的尺寸也相对的缩小。然而，由于目前受限于微影工艺与蚀刻工艺的限制，要形成具有小尺寸底部的接触窗是相当困难的。而且对于具有高深宽比的小尺寸接触窗开口而言，要在其中填入金属导电材质也是非常不容易的。
发明内容
本发明的目的就是在于提供一种形成接触窗的方法，以解决公知方法中因受限于微影工艺与蚀刻工艺的限制，而无法形成具有小尺寸底部的接触窗的问题。
本发明的另一目的是提供一种形成接触窗的方法，以解决公知方法中对于具有高深宽比的小尺寸接触窗开口有不易填入金属导电层的问题。
本发明提出一种形成接触窗的方法，此方法首先在一基底上形成一介电层，并且在介电层上形成一图案化的光阻层。接着，以光阻层为一蚀刻罩幕移除介电层的部分厚度，而形成一第一开口。之后，在光阻层的表面上形成一第一衬层，其中第一衬层与介电层之间具有一蚀刻选择比。在本发明中，第一衬层的材质例如是高分子材料，且形成第一衬层的方法例如是等离子体增益型化学气相沉积法(PECVD)。之后，以第一衬层与光阻层为一蚀刻罩幕，移除第一开口底下的介电层的部分厚度，而形成一第二开口，其范围涵盖第一开口。接着，在光阻层上形成一第二衬层，覆盖第一衬层，其中第二衬层与介电层之间具有一蚀刻选择比。在本发明中，第二衬层的材质例如是高分子材料，且形成第二衬层的方法例如是等离子体增益型化学气相沉积法。接着，以第二衬层与光阻层为一蚀刻罩幕，移除第二开口底下的介电层，而形成第三开口以暴露出基底，且范围涵盖第二开口。接着，在将第二衬层、第一衬层与光阻层移除之后，再于第三开口中填入一导电层，而形成一接触窗。利用本发明的多次蚀刻步骤所形成的接触窗结构，其底部的宽度会小于其顶部的宽度。
本发明提出一种形成接触窗的方法，此方法首先在一基底上形成一介电层，并且在介电层上形成一图案化的光阻层。之后，以光阻层为一蚀刻罩幕移除介电层的部分厚度而形成一第一开口。接着，在将光阻层移除之后，在介电层上与第一开口中形成一第一衬层。其中，第一衬层与介电层之间具有一蚀刻选择比。在本发明中，第一衬层的材质较佳的是氮化硅或一金属材质。之后，以第一衬层为一蚀刻罩幕，移除第一开口底下的介电层的部分厚度，而形成一第二开口，其范围涵盖第一开口。接着，在介电层上与第二开口中形成一第二衬层，覆盖第一衬层。其中，第二衬层与介电层之间具有一蚀刻选择比。在本发明中，第二衬层的材质较佳的是氮化硅或一金属材质。接着，以第二衬层为一蚀刻罩幕，移除第二开口底下的介电层，以形成一第三开口以暴露出基底，且范围涵盖第二开口。继之，将第二衬层与第一衬层移除之后，再于第三开口中填入一导电层，以形成一接触窗。而利用本发明的多次蚀刻步骤所形成的接触窗结构，其底部的宽度会小于其顶部的宽度。另外，在本发明中，也可以不用将氮化硅材质或金属材质的第一衬层与第二衬层移除，而直接在第三开口中填入导电层以形成接触窗。这是因为，若第一衬层与第二衬层是使用氮化硅材质，则可以将第一衬层与第二衬层视为介电层的一部分。倘若第一衬层与第二衬层是使用金属导电材质，则可以将第一衬层与第二衬层视为接触窗的一部分。
本发明的形成接触窗的方法，由于其利用多次蚀刻步骤以形成具有小尺寸底部的接触窗，因此可克服现今微影工艺与蚀刻工艺的限制。
本发明的形成接触窗的方法，由于所形成的接触窗开口的顶部较其底部宽，因此金属导电层可轻易的填入此接触窗开口中。
本发明的形成接触窗的方法，由于所形成的接触窗的顶部较宽，因此对整个接触窗而言，可降低其阻值。
附图说明
为让本发明的目的、特征和优点能更明显易懂，下文配合附图，作详细说明：
图1A至图1G是本发明第一实施例的形成接触窗的流程剖面示意图；
图2A至图2H是本发明第二实施例的形成接触窗的流程剖面示意图。
图中标记分别是：
100、200：基底
102、202：介电层
104、204：光阻层
106、206：第一开口
108、208：第一衬层
110、210：第二开口
112、212：第二衬层
114、214：第三开口
116、216：导电层
具体实施方式
第一实施例：
图1A至图1G，其是本发明第一实施例的形成接触窗的流程剖面示意图。
请参照图1A，首先提供一基底100。接着，在基底100上形成一介电层102。其中，介电层102的材质例如是氧化硅。之后，在介电层102上形成一图案化的光阻层104。
之后，请参照图1B，以光阻层104为一蚀刻罩幕进行一非等向性蚀刻工艺，以移除介电层102的部分厚度，而形成一第一开口106。
然后，请参照图1C，在光阻层104的表面上形成一第一衬层108，而所形成的第一衬层108也可能会形成在第一开口106所暴露的介电层102表面。其中，第一衬层108与介电层102之间具有一蚀刻选择比。在本实施例中，第一衬层108的材质例如是高分子材料，且形成第一衬层108的方法例如是等离子体增益型化学气相沉积法。此等离子体增益型化学气相沉积法的一反应气体主成分例如是二氟甲烷(CH2F2)，或者是二氟甲烷(CH2F2)与八氟丁烯(C4F8)的混合气体，或者是二氟甲烷(CH2F2)与三氟甲烷(CHF3)的混合气体。另外，进行此等离子体增益型化学气相沉积法的一压力例如是介于1至100mTorr之间。且其功率例如是介于500至2000W之间。再者，进行此等离子体增益型化学气相沉积法的自我偏压值例如为介于0至-400V之间，且沉积速率例如是介于600至6000埃/分钟之间。此外，此等离子体增益型化学气相沉积法的反应气体中尚可选择性的加入氩气(Ar)、一氧化碳(CO)、氧气(O2)以及氮气(N2)等等。
接着，请参照图1D，利用第一衬层108与光阻层104为一蚀刻罩幕进行一非等向蚀刻工艺，以移除第一开口106底部的第一衬层108与第一开口106底下的介电层102的部分厚度，而形成一第二开口110，其范围涵盖第一开口106。在此非等向蚀刻工艺中，第一开口106侧壁的第一衬层108会保留下来，而光阻层104顶部的第一衬层108可能会同时被移除，但由于仍有光阻层104作为蚀刻罩幕之故，第二开口110仍可顺利的形成。
特别值得一提的是，本发明可以在上述形成第一衬层108的步骤中，将工艺参数作调整以使形成在光阻层104顶部的第一衬层108的厚度较形成在第一开口106底部的第一衬层108的厚度厚，甚至使第一衬层108不会沉积在第一开口106所暴露的介电层102表面。如此，在上述非等向蚀刻工艺中，光阻层104顶部的第一衬层108便不会被完全移除，而可以继续作为蚀刻罩幕之用。
接着，请参照图1E，在光阻层104的表面上形成一第二衬层112覆盖住第一衬层108。同样的，所形成的第二衬层112也可能会形成在第二开口110所暴露的介电层102表面。其中，第二衬层112与介电层102之间具有一蚀刻选择比。在本实施例中，第二衬层112的材质例如是高分子材料，且形成第二衬层112的方法例如是等离子体增益型化学气相沉积法(PECVD)，而关于形成第二衬层112的详细说明与先前形成第一衬层108的方式相同，在此不再赘述。
之后，请参照图1F，利用第二衬层112与光阻层104为一蚀刻罩幕进行一非等向蚀刻工艺，以移除第二开口110底部的第二衬层112与第二开口110底下的介电层102，而形成一第三开口114以暴露出基底100，且范围涵盖第二开口110。在此非等向蚀刻工艺中，第二开口110侧壁的第二衬层112会保留下来，而光阻层104顶部的第二衬层112可能会同时被移除，但由于仍有光阻层104作为蚀刻罩幕之故，第三开口114仍可顺利的形成。
同样，倘若在上述形成第二衬层112的步骤中，将工艺参数作调整可以使形成在光阻层104顶部的第二衬层112的厚度较形成在第二开口110底部的第二衬层112的厚度厚，甚至使第二衬层112不会沉积在第二开口110所暴露的介电层102表面。如此，在上述非等向蚀刻工艺中，光阻层104顶部的第二衬层112便不会被完全移除，而可以继续作为蚀刻罩幕之用。
然后，请参照图1G，将第二衬层112、第一衬层108与光阻层104移除。接着，在第三开口114中填入一导电层116，以形成一接触窗。其中，在第三开口114中填入一导电层116的方法例如是先在基底100上全面性的形成一导电材质层(未绘示)并填满第三开口114，之后再利用一回蚀刻工艺或一化学机械研磨工艺以移除部分导电材质层，直到介电层102暴露出来。
由于本发明的形成接触窗的方法，是利用多次蚀刻步骤而形成接触窗开口(第三开口114)，因此可克服公知的因微影工艺与蚀刻工艺的限制而有不易形成小尺寸接触窗的问题。另外，由于本发明所形成的第三开口114，其顶部的宽度大于其底部的宽度，因此导电层116可轻易的填入第三开口114中，而解决公知方法中对于具有高深宽比的小尺寸接触窗有不易填入金属导电层的问题。再者，由于本发明所形成的接触窗的顶部较宽，因此对整个接触窗而言，可降低其阻值。
第二实施例：
图2A至图2H，其是本发明第二实施例的形成接触窗的流程剖面示意图。
请参照图2A，首先提供一基底200。接着，在基底200上形成一介电层202。其中，介电层202的材质例如是氧化硅。之后，在介电层202上形成一图案化的光阻层204。
之后，请参照图2B，以光阻层204为一蚀刻罩幕进行一蚀刻工艺，以移除介电层202的部分厚度，而形成一第一开口206。
然后，请参照图2C，将光阻层204移除。之后，在介电层202上与第一开口206中形成一第一衬层208。其中，第一衬层208与介电层202之间具有一蚀刻选择比。在本实施例中，第一衬层208的材质较佳的是氮化硅或是一金属材质，且形成第一衬层208的方法可利用任何一种已知的沉积技术。特别值得一提的是，在形成第一衬层208的步骤中，可利用调整工艺参数或其它方式，以控制形成在第一开口206底部的第一衬层208的厚度小于形成在介电层202顶部的第一衬层208的厚度。
接着，请参照图2D，利用第一衬层208为一蚀刻罩幕进行一非等向蚀刻工艺，以移除第一开口206底部的第一衬层208与第一开口206底下的介电层202的部分厚度，而形成一第二开口210，其范围涵盖第一开口206。在先前形成第一衬层208的步骤中，由于在第一开口206底部所形成的第一衬层208的厚度较介电层202上方的第一衬层208的厚度薄。因此，此非等向蚀刻工艺在将第一开口206底部的第一衬层208移除之后，介电层202的顶部仍有未被移除的第一衬层208，而能继续作为蚀刻罩幕之用，以使第二开口210能顺利的形成。而且，在此非等向蚀刻工艺之后，第一开口206侧壁的第一衬层208会保留下来。
接着，请参照图2E，在介电层202上方与第二开口210中形成一第二衬层212。其中，第二衬层212与介电层202之间具有一蚀刻选择比。在本实施例中，第二衬层212的材质较佳的是氮化硅或是一金属材质，且形成第二衬层212的方法可利用任何一种已知的沉积技术。特别值得一提的是，在形成第二衬层212的步骤中，可利用调整工艺参数或其它方式，以控制形成在第二开口210底部的第二衬层212的厚度小于形成在介电层202顶部的第二衬层212的厚度。
接着，请参照图2F，利用第二衬层212为一蚀刻罩幕进行一非等向蚀刻工艺，以移除第二开口210底部的第二衬层212与第二开口210底下的介电层202，而形成一第三开口214以暴露出基底200，且范围涵盖第二开口210。在上述形成第二衬层212的步骤中，由于在第二开口210底部所形成的第二衬层212的厚度较介电层202上方的第二衬层212的厚度薄。因此，此非等向蚀刻工艺在将第二开口210底部的第二衬层212移除之后，介电层202顶部仍有未被移除的第二衬层212，而能继续作为蚀刻罩幕之用，以使第三开口214能顺利的形成。而且，在此非等向蚀刻工艺之后，第二开口210侧壁的第二衬层212会保留下来。
然后，请参照图2G，直接在第三开口214中填入一导电层216，以形成一接触窗。其中，在第三开口214中填入一导电层216的方法例如是先在基底200上全面性的形成一导电材质层(未绘示)并填满第三开口214，之后再利用一回蚀刻工艺或一化学机械研磨工艺以移除部分导电材质层，直到介电层202暴露出来。在本发明中，由于第一衬层208与第二衬层212的材质为金属材质或氮化硅，因此本发明可以不需将第一衬层208与第二衬层212移除，而直接于第三开口214中填入导电层216。倘若第一衬层208与第二衬层212是金属材质，则可以将其作为接触窗的一部分。而倘若第一衬层208与第二衬层212是氮化硅材质，其可以将其作为介电层202的一部分，而作为绝缘隔离之用。
当然，本发明也可以如图2H所示，先将第二衬层212与第一衬层208移除之后，再在第三开口214中填入一导电层216，而形成接触窗。
由于本发明的形成接触窗的方法，是利用多次蚀刻步骤而形成接触窗开口(第三开口214)，因此可克服了公知的因微影工艺与蚀刻工艺的限制而有不易形成小尺寸接触窗的问题。另外，由于本发明所形成的第三开口214，其顶部的宽度大于其底部的宽度，因此导电层216可轻易的填入此第三开口214中，而解决公知方法中对于具有高深宽比的小尺寸接触窗有不易填入金属导电层的问题。再者，由于本发明所形成的接触窗的顶部较宽，因此对整个接触窗而言，可降低其阻值。
在本发明的实施例中，是以进行三次蚀刻步骤以形成接触窗开口的方式以详细说明之。然而，本发明并不限定仅能利用三次蚀刻工艺以形成接触窗开口。本发明还包括利用二次或者是三次以上的蚀刻步骤来形成接触窗开口。
综合以上所述，本发明具有下列优点：
1.本发明的形成接触窗的方法，可克服现今微影工艺与蚀刻工艺的限制而形成具有小尺寸底部的接触窗。
2.本发明的形成接触窗的方法，可解决知方法中有不易将金属导电层填入小尺寸接触窗开口的问题。
3.本发明的形成接触窗的方法，可降低小尺寸接触窗的电阻值。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，所作的各种更动与润饰，均属于本发明的保护范围。

Claims (20)

1.一种形成接触窗的方法，其特征在于：包括：
在一基底上形成一介电层；
在该介电层上形成一图案化的光阻层；
利用该光阻层为一蚀刻罩幕移除该介电层的部分厚度，以形成一第一开口；
在该光阻层的表面上形成一第一衬层；
利用该第一衬层与该光阻层为一蚀刻罩幕以移除该第一开口底下的该介电层的部分厚度，以形成一第二开口，该第二开口的范围涵盖该第一开口；
在该光阻层上形成一第二衬层，覆盖该第一衬层；
利用该第二衬层与该光阻层为一蚀刻罩幕以移除该第二开口底下的该介电层，以形成一第三开口，暴露出该基底，该第三开口的范围涵盖该第二开口；
移除该第二衬层、该第一衬层与该光阻层；
在该第三开口中填入一导电层，以形成一接触窗。
2.根据权利要求1所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层与该介电层之间具有一蚀刻选择比。
3.根据权利要求1所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层分别为一高分子材料层。
4.根据权利要求1所述的形成接触窗的方法，其特征在于：该介电层的材质包括氧化硅。
5.根据权利要求1所述的形成接触窗的方法，其特征在于：形成该第一衬层与该第二衬层的方法包括一等离子体增益型化学气相沉积法。
6.根据权利要求5所述的形成接触窗的方法，其特征在于：该等离子体增益型化学气相沉积法所使用的一反应气体的主要成分包括CH2F2或CH2F2/C4F8的混合气体或CH2F2/CHF3的混合气体。
7.根据权利要求5所述的形成接触窗的方法，其特征在于：该等离子体增益型化学气相沉积法所使用的一选择性添加气体包括氩气、一氧化碳、氧气与氮气。
8.根据权利要求5所述的形成接触窗的方法，其特征在于：该等离子体增益型化学气相沉积法的一反应压力介于1至100mTorr之间。
9.根据权利要求5所述的形成接触窗的方法，其特征在于：该等离子体化学气相沉积法的功率介于500至2000W之间。
10.一种形成接触窗的方法，其特征在于：包括：
在一基底上形成一介电层；
在该介电层上形成一图案化的光阻层；
利用该光阻层为一蚀刻罩幕移除该介电层的部分厚度，以形成一第一开口；
移除该该光阻层；
在该介电层上与该第一开口中形成一第一衬层；
利用该第一衬层为一蚀刻罩幕以移除该第一开口底下的该介电层的部分厚度，以形成一第二开口，该第二开口的范围涵盖该第一开口：
在该介电层上形成一第二衬层，覆盖该第一衬层；
利用该第二衬层为一蚀刻罩幕以移除该第二开口底下的该介电层，以形成一第三开口，暴露出该基底，该第三开口的范围涵盖该第二开口；
在该第三开口中填入一导电层，以形成一接触窗。
11.根据权利要求10所述的形成接触窗的方法，其特征在于：在该第三开口中填入导电层之前，进一步包括一移除该第二衬层与该第一衬层的步骤。
12.根据权利要求10所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层与该介电层之间具有一蚀刻选择比。
13.根据权利要求10所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层的材质包括氮化硅。
14.根据权利要求10所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层的材质包括一金属。
15.根据权利要求10所述的形成接触窗的方法，其特征在于：该介电层的材质包括氧化硅。
16.一种形成接触窗的方法，其特征在于：包括：
在一基底上形成一介电层；
在该介电层上形成一图案化的光阻层；
利用该光阻层为一蚀刻罩幕移除该介电层的部分厚度，以形成一第一开口；
移除该该光阻层；
在该介电层上与该第一开口中形成一第一衬层；
利用该第一衬层为一蚀刻罩幕以移除该第一开口底下的该介电层的部分厚度，以形成一第二开口，该第二开口的范围涵盖该第一开口；
在该介电层上形成一第二衬层，覆盖该第一衬层；
利用该第二衬层为一蚀刻罩幕以移除该第二开口底下的该介电层，以形成一第三开口，暴露出该基底，该第三开口的范围涵盖该第二开口；
直接在该第三开口中填入一导电层，以形成一接触窗。
17.根据权利要求16所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层与该介电层之间具有一蚀刻选择比。
18.根据权利要求16所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层的材质包括氮化硅。
19.根据权利要求16所述的形成接触窗的方法，其特征在于：该第一衬层与该第二衬层的材质包括一金属。
20.根据权利要求16所述的形成接触窗的方法，其特征在于：该介电层的材质包括氧化硅。
CN 02140776 2002-07-24 2002-07-24 形成接触窗的方法 Expired - Fee Related CN1286162C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02140776 CN1286162C (zh) 2002-07-24 2002-07-24 形成接触窗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02140776 CN1286162C (zh) 2002-07-24 2002-07-24 形成接触窗的方法

Publications (2)

Publication Number Publication Date
CN1471152A true CN1471152A (zh) 2004-01-28
CN1286162C CN1286162C (zh) 2006-11-22

Family

ID=34147653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02140776 Expired - Fee Related CN1286162C (zh) 2002-07-24 2002-07-24 形成接触窗的方法

Country Status (1)

Country Link
CN (1) CN1286162C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364044C (zh) * 2004-05-12 2008-01-23 精工爱普生株式会社 半导体装置及制造方法、电光装置及制造方法和电子设备
CN108257934A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364044C (zh) * 2004-05-12 2008-01-23 精工爱普生株式会社 半导体装置及制造方法、电光装置及制造方法和电子设备
CN108257934A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
CN108257934B (zh) * 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构

Also Published As

Publication number Publication date
CN1286162C (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
US6420261B2 (en) Semiconductor device manufacturing method
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
KR100337580B1 (ko) 반도체장치및그제조방법
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
JP3501280B2 (ja) 半導体装置の製造方法
CN1343372A (zh) 自对准通道结构中的气隙电介质
US20050239002A1 (en) Semiconductor multilevel interconnect structure
JPH09507617A (ja) 積層低誘電率技術
CN1828884A (zh) 半导体装置及其制造方法
EP1743366B1 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
WO2003073498A1 (fr) Procede de production d'un dispositif semiconducteur
US8143109B2 (en) Method for fabricating damascene interconnect structure having air gaps between metal lines
CN1286162C (zh) 形成接触窗的方法
CN1404146A (zh) 半导体器件及其制造方法
CN1447413A (zh) 使用双波纹技术制造半导体器件的方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
CN1099700C (zh) 形成半导体器件金属布线的方法
CN1956184A (zh) 高深宽比开口及其制作方法
JP3000935B2 (ja) 半導体装置の製造方法
JP2000311939A (ja) 半導体装置およびその製造方法
CN1492482A (zh) 形成开口的方法
CN1649095A (zh) 形成半导体器件接触的方法
KR100856325B1 (ko) 반도체 소자의 절연막 및 그 형성 방법
CN1610075A (zh) 半导体装置及其形成方法
TW516180B (en) Manufacturing method for dual damascene structure of integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061122

Termination date: 20190724