CN1956184A - 高深宽比开口及其制作方法 - Google Patents

Abstract

一种制作高深宽比接触孔的方法，包括提供半导体衬底，其具有导电区域、接触孔蚀刻停止层，及层间介电层；于该层间介电层上形成一光致抗蚀剂图案，包括一开口，其位于该导电区域的正上方；利用该光致抗蚀剂图案作为蚀刻硬掩模，并利用该接触孔蚀刻停止层为干蚀刻停止层，经由该开口各向异性干蚀刻该层间介电层，形成接触孔上半部部位；去除该光致抗蚀剂图案；以及经由该接触孔上半部部位各向同性干蚀刻该接触孔蚀刻停止层，并形成加宽的接触孔底部，暴露出较大面积的该导电区域。

Description

高深宽比开口及其制作方法

技术领域

本发明涉及一种制作半导体元件的接触孔的方法，尤其涉及一种制作高深宽比(aspect ratio＞30)的开口或接触孔的方法，使开口或接触孔的底部能够加宽，藉此降低其接触阻值。

背景技术

随着半导体工艺的进步，微电子元件的微小化已进入到深亚微米等级，而单一芯片上的半导体元件的密度越大表示元件之间的间隔也就越小，这使得接触孔的制作越来越困难。目前，要在介电层中顺利挖出直径小于0.1微米的高深宽比(aspect ratio＞30)接触孔，以暴露出下方足够面积的导电区域，仍是业界努力的方向。

现有制作接触孔皆是利用光致抗蚀剂层作为蚀刻下方介电层的蚀刻掩模，然而，由于光致抗蚀剂在蚀刻环境中容易消耗，因此，往往还必须搭配其它蚀刻掩模，才能完成高深宽比接触孔的蚀刻。而若将光致抗蚀剂层增厚，却又会折损曝光时的解析度，由于是直径小于0.1微米的接触孔图案，其曝光准确度及精密度的要求更加严格。此外，光致抗蚀剂层与蚀刻等离子体产生的高分子副产物也会对接触孔蚀刻造成影响。

请参阅图1至图4，其绘示的是现有技艺在半导体衬底上制作高深宽比接触孔的剖面示意图。如图1所示，在半导体衬底10上形成有MOS晶体管元件20，其包括有漏极/源极区域12，栅极14以及设于栅极14侧壁上的间隙壁16。MOS晶体管元件20还以浅沟绝缘区域24电性隔离。

在MOS晶体管元件20以及半导体衬底10表面上覆盖有接触孔蚀刻停止层(contact etch stop layer，CESL)32，如氮化硅；在接触孔蚀刻停止层32的上覆盖有层间介电(ILD)层34，其厚度约为2500埃至6000埃左右。在ILD层34上方为抗反射层36，而在抗反射层36上为光致抗蚀剂层40。利用光刻工艺，在光致抗蚀剂层40中形成开口42。

如图2所示，接着利用光致抗蚀剂层40作为蚀刻掩模，经由开口42蚀刻抗反射层36以及ILD层34，直到接触孔蚀刻停止层32，以形成开口52。前述的ILD层34的蚀刻是利用各向异性干蚀刻工艺。

随后，如图3所示，再利用光致抗蚀剂层40以及抗反射层36作为蚀刻掩模，进行第二次的各向异性干蚀刻工艺，经由开口52蚀刻接触孔蚀刻停止层32，如此即形成接触孔62。最后，如图4所示，将ILD层34上方剩余的蚀刻掩模去除。

上述的现有技艺形成接触孔的方法仍有诸多缺点待改善。首先，现有技艺蚀刻ILD层34和接触孔蚀刻停止层32是在未去除光致抗蚀剂层40的状态下持续进行，这使得光致抗蚀剂与蚀刻气体产生的高分子副产物积聚在接触孔中，使蚀刻后的接触孔轮廓呈现向下渐缩的态样，如此一来，下方的导电区域被暴露出来的面积有可能不足，导致接触阻值的上升。此外，现有技艺在蚀刻接触孔蚀刻停止层32的同时，由于选择比的不足，会对接触孔内的ILD层造成损害，造成接触孔轮廓变形。

由此可知，现有技艺形成高深宽比接触孔的方法仍有诸多缺点待改善，特别是需要一种可以降低接触孔接触阻值的制作方法，同时又不会影响到形成在ILD层部分的接触孔轮廓。

发明内容

本发明的主要目的在于提供一种改良的接触孔制作方法，以于半导体衬底上形成倒T字型、高深宽比接触孔，并降低接触阻值。

根据本发明的优选实施例，本发明披露一种制作高深宽比开口或接触孔的方法，包括提供一半导体衬底，其上具有导电区域，覆盖于该半导体衬底以及该导电区域上的接触孔蚀刻停止层，以及覆盖于该接触孔蚀刻停止层上的层间介电层；于该层间介电层上形成一光致抗蚀剂图案，且该光致抗蚀剂图案包括一开口，其位于该导电区域的正上方；利用该光致抗蚀剂图案作为蚀刻硬掩模，并利用该接触孔蚀刻停止层为干蚀刻停止层，进行各向异性干蚀刻工艺，经由该开口蚀刻该层间介电层，形成接触孔上半部部位；去除该光致抗蚀剂图案；以及进行各向同性干蚀刻工艺，经由该接触孔上半部部位各向同性干蚀刻该接触孔蚀刻停止层，并形成加宽的接触孔底部，暴露出较大面积的该导电区域，其中该接触孔上半部部位与该加宽的接触孔底部构成该高深宽比接触孔。

为了使本领域技术人员能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。

附图说明

图1至图4绘示的是现有技艺在半导体衬底上制作高深宽比接触孔的剖面示意图；

图5至图8绘示的是本发明在半导体衬底上制作高深宽比接触孔的剖面示意图；

图9绘示的是图8中虚线区域所示的接触孔底部在完成金属插塞填入后的放大示意图。

主要元件符号说明

10半导体衬底              12漏极/源极区域

14栅极                    16间隙壁

20MOS晶体管元件           24浅沟绝缘区域

32接触孔蚀刻停止层        34层间介电层

36抗反射层                40光致抗蚀剂层

42开口                    52开口

62接触孔                  66接触孔

80虚线区域                92阻障层

94金属层

具体实施方式

请参阅图5至图8，其绘示的是本发明在半导体衬底上制作高深宽比开口的剖面示意图。以下，所谓的“深宽比”是指接触孔深度与接触孔直径的比值，而本文中所称“高深宽比”泛指深宽比大于30者。开口可以指的是接触孔、介层孔或者沟槽。下文中，本发明在半导体衬底上制作高深宽比开口的实施例以接触孔作说明。

需强调的是，本文所举的优选实施例乃是以MOS晶体管元件作为范例进行说明，然而，本领域技术人员应理解本发明也可以被应用在其它需要高深宽比接触孔的实施环境中，例如在字线上或者在金属内连线上需形成的高深宽比接触孔。

如图5所示，在半导体衬底10上形成有MOS晶体管元件20，其包括有漏极/源极区域12，栅极14以及设于栅极14侧壁上的间隙壁16。MOS晶体管元件20还以浅沟绝缘区域24电性隔离。在漏极/源极区域12还可包括表面的硅化金属层，例如硅化镍层(未示出)。在MOS晶体管元件20以及半导体衬底10表面上覆盖有接触孔蚀刻停止层(contact etch stop layer，CESL)32，如氮化硅，其厚度约为200埃至1000埃左右；在接触孔蚀刻停止层32之上覆盖有层间介电(ILD)层34，其厚度约为2500埃至6000埃左右。

前述的ILD层34可以包括未掺杂硅氧层、掺杂硅氧层，如TEOS硅氧层、或硼磷硅玻璃、氟硅氧层、磷硅氧层或硼硅氧层等，而形成ILD层34的方法可利用等离子体增强化学气相沉积工艺等薄膜沉积技术。

在ILD层34上方为抗反射层36，例如氮氧化硅(silicon oxy-nitride)，其厚度约为200埃至600埃左右，优选为300埃；而在抗反射层36上为光致抗蚀剂层40。同样利用光刻工艺，在光致抗蚀剂层40中形成开口42，其直径D约为0.1微米左右。

如图6所示，接着利用光致抗蚀剂层40作为蚀刻掩模，经由开口42蚀刻抗反射层36以及ILD层34，直到接触孔蚀刻停止层32，以形成开口52。根据本发明的优选实施例，前述的ILD层34的蚀刻是利用各向异性干蚀刻工艺，并以C₄F₆/O₂/Ar或C₅F₈/CO/O₂/Ar作为蚀刻气体。由于蚀刻ILD层34时，光致抗蚀剂与蚀刻气体产生的高分子副产物会积聚在接触孔中，使蚀刻后开口52轮廓呈现稍微渐缩。

如图7所示，根据本发明的优选实施例，接着先将剩余的光致抗蚀剂层40剥除。在另一实施例中，连抗反射层36也一并去除。其中，剥除光致抗蚀剂层40可利用氧气等离子体灰化方法，然后以现有的湿式清洗工艺清洗晶片表面。

如图8所示，在去除光致抗蚀剂后，接着进行各向同性(isotropic)干蚀刻工艺，以CH₂F₂/O₂/Ar或CHF₃/O₂/Ar作为蚀刻气体，并将反应舱压力控制在30mTorr以上的条件下，经由开口52各向同性蚀刻接触孔蚀刻停止层32，如此形成具有加宽的接触孔底部的接触孔66。

值得注意的是，干蚀刻工艺的各向异性主要是与反应舱压力有关，若降低反应舱压力，可以使干蚀刻工艺较具各向异性特性，反之，若提高反应舱压力，可以使干蚀刻工艺较具各向同性特性。为了经由开口52以各向同性蚀刻出加宽的接触孔底部，本发明的主要特征在于以CH₂F₂/O₂/Ar作为蚀刻气体，并将反应舱压力控制在30mTorr以上的条件下进行。由于接触孔的底部加宽，也使得下方漏极/源极区域12表面暴露出来的面积增加，藉此降低接触阻值。

请参阅图9，其绘示的是图8中虚线区域80的接触孔底部在完成金属插塞填入后的放大示意图。如图9所示，在完成金属插塞填入后，接触孔底部呈现倒T字型轮廓。根据本发明的优选实施例，前述的金属插塞填入是先进行原子层沉积(atomic layer deposition，ALD)技术，在接触孔66内壁沉积薄阻障层92，例如钛/氮化钛，接着，沉积金属层94，填满接触孔66。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (40)

1.一种高深宽比开口，包括：

一半导体衬底，其上具有一导电区域；

一接触孔蚀刻停止层，覆盖在该导电区域上；

一层间介电层，覆盖在该接触孔蚀刻停止层上；

一接触孔上半部，设于该层间介电层中，其中该接触孔上半部具有一微渐缩轮廓；以及

一加宽的接触孔底部，设于该接触孔蚀刻停止层中，并暴露出该导电区域，其中该接触孔上半部与该加宽的接触孔底部相连通，并构成一倒T字型的接触孔。

2.如权利要求1所述的高深宽比开口，其中该导电区域为MOS晶体管元件的一漏极/源极区域。

3.如权利要求2所述的高深宽比开口，其中该漏极/源极区域上具有一硅化金属层。

4.如权利要求1所述的高深宽比开口，其中该导电区域为MOS晶体管元件的一栅极区域。

5.如权利要求1所述的高深宽比开口，其中在该层间介电层上还有一抗反射层。

6.如权利要求5所述的高深宽比开口，其中该抗反射层的厚度约为200埃至600埃。

7.如权利要求5所述的高深宽比开口，其中该抗反射层包括氮氧化硅。

8.如权利要求1所述的高深宽比开口，其中该蚀刻停止层包括氮化硅。

9.如权利要求1所述的高深宽比开口，其中该层间介电层包括未掺杂硅氧层或掺杂硅氧层。

10.一种制作高深宽比开口的方法，包括：

提供一半导体衬底，其上具有一导电区域，覆盖于该半导体衬底以及该导电区域上的一蚀刻停止层，以及覆盖于该蚀刻停止层上的一层间介电层；

于该层间介电层上形成一光致抗蚀剂图案，且该光致抗蚀剂图案包括一开孔，其位于该导电区域的正上方；

利用该光致抗蚀剂图案作为一蚀刻硬掩模，开利用该蚀刻停止层为一干蚀刻停止层，进行一各向异性干蚀刻工艺，经由该开孔蚀刻该层间介电层，形成一开口上半部；

去除该光致抗蚀剂图案；以及

进行一各向同性干蚀刻工艺，经由该开口上半部蚀刻该蚀刻停止层，并形成一加宽的开口底部，暴露出较大面积的该导电区域，其中该开口上半部与该加宽的开口底部构成该高深宽比开口。

11.如权利要求10所述的制作高深宽比开口的方法，其中该导电区域为MOS晶体管元件的一漏极/源极区域。

12.如权利要求11所述的制作高深宽比开口的方法，其中该漏极/源极区域上具有一硅化金属层。

13.如权利要求10所述的制作高深宽比开口的方法，其中该导电区域为MOS晶体管元件的一栅极区域。

14.如权利要求10所述的制作高深宽比开口的方法，其中在该层间介电层上还有一抗反射层。

15.如权利要求14所述的制作高深宽比开口的方法，其中该抗反射层的厚度约为200埃至600埃。

16.如权利要求14所述的制作高深宽比开口的方法，其中该抗反射层包括氮氧化硅。

17.如权利要求10所述的制作高深宽比开口的方法，其中该各向异性干蚀刻工艺是利用C₄F₆/O₂/Ar或C₅F₈/CO/O₂/Ar作为一蚀刻气体。

18.如权利要求10所述的制作高深宽比开口的方法，其中该各向同性干蚀刻工艺是利用CH₂F₂/O₂/Ar或CHF₃/O₂/Ar作为一蚀刻气体，并将其反应舱压力控制在30mTorr以上。

19.如权利要求10所述的制作高深宽比开口的方法，其中该蚀刻停止层包括氮化硅。

20.如权利要求10所述的制作高深宽比开口的方法，其中该层间介电层包括未掺杂硅氧层或掺杂硅氧层。

21.如权利要求10所述的制作高深宽比开口的方法，其中在去除该光致抗蚀剂图案之后，另有进行一湿式清洗工艺。

22.如权利要求10所述的制作高深宽比开口的方法，其中该层间介电层的厚度约为2500埃至6000埃。

23.如权利要求10所述的制作高深宽比开口的方法，其中该蚀刻停止层的厚度约为200埃至600埃。

24.一种倒T字型接触元件，包括：

一半导体衬底，其上具有一导电区域、覆盖于该半导体衬底以及该导电区域上的一接触孔蚀刻停止层，以及覆盖于该接触孔蚀刻停止层上的一层间介电层；

一具有一微渐缩轮廓的接触孔上半部，形成于该层间介电层中；

一加宽的接触孔底部，形成于该接触孔蚀刻停止层中，并暴露出该导电区域，其中该接触孔上半部与该加宽的接触孔底部构成一倒T字型接触孔；

一原子层沉积薄阻障层，覆盖在该倒T字型接触孔的一内壁上；以及

一金属层，填满该接触孔。

25.如权利要求24所述的倒T字型接触元件，其中该导电区域为MOS晶体管元件的一漏极/源极区域。

26.如权利要求25所述的倒T字型接触元件，其中该漏极/源极区域上具有一硅化金属层。

27.如权利要求24所述的倒T字型接触元件，其中该导电区域为MOS晶体管元件的一栅极区域。

28.如权利要求24所述的倒T字型接触元件，其中该接触孔蚀刻停止层包括氮化硅。

29.如权利要求24所述的倒T字型接触元件，其中该接触孔蚀刻停止层的厚度约为200埃至600埃。

30.如权利要求24所述的倒T字型接触元件，其中该层间介电层的厚度约为2500埃至6000埃。

31.一种形成倒T字型接触元件的方法，包括：

提供一半导体衬底，其上具有一导电区域，一接触孔蚀刻停止层，覆盖于该导电区域上，及一层间介电层覆盖于该接触孔蚀刻停止层上；

于该层间介电层上形成一光致抗蚀剂图案，且该光致抗蚀剂图案包括一开口，其位于该导电区域的正上方；

利用该光致抗蚀剂图案作为一蚀刻硬掩模，并利用该接触孔蚀刻停止层为一干蚀刻停止层，进行一各向异性干蚀刻工艺，经由该开口蚀刻该层间介电层，形成一具有一微渐缩轮廓的接触孔上半部；

进行一各向同性干蚀刻工艺，经由该接触孔上半部蚀刻该接触孔蚀刻停止层，并形成一加宽的接触孔底部，暴露出较大面积的该导电区域，其中该接触孔上半部与该加宽的接触孔底部构成一倒T字型接触孔；

进行一原子层沉积技术，在该倒T字型接触孔的一内壁上沉积一薄阻障层；以及

于该倒T字型接触孔内填满一金属层。

32.如权利要求31所述的形成倒T字型接触元件的方法，其中在进行该各向同性干蚀刻工艺之前，去除该光致抗蚀剂图案。

33.如权利要求31所述的形成倒T字型接触元件的方法，其中该导电区域为MOS晶体管元件的一漏极/源极区域。

34.如权利要求33所述的形成倒T字型接触元件的方法，其中该漏极/源极区域上具有一硅化金属层。

35.如权利要求31所述的形成倒T字型接触元件的方法，其中该导电区域为MOS晶体管元件的一栅极区域。

36.如权利要求31所述的形成倒T字型接触元件的方法，其中该各向异性干蚀刻工艺是利用C₄F₆/O₂/Ar或C₅F₈/CO/O₂/Ar作为一蚀刻气体。

37.如权利要求31所述的形成倒T字型接触元件的方法，其中该各向同性干蚀刻工艺是利用CH₂F₂/O₂/Ar或CHF₃/O₂/Ar作为一蚀刻气体，其反应舱压力控制在30mTorr以上。

38.如权利要求31所述的形成倒T字型接触元件的方法，其中该接触孔蚀刻停止层包括氮化硅。

39.如权利要求31所述的形成倒T字型接触元件的方法，其中该接触孔蚀刻停止层的厚度约为200埃至600埃。

40.如权利要求31所述的形成倒T字型接触元件的方法，其中该层间介电层的厚度约为2500埃至6000埃。

Images