CN103456676A - 接触孔硅凹槽蚀刻方法 - Google Patents

接触孔硅凹槽蚀刻方法 Download PDF

Info

Publication number
CN103456676A
CN103456676A CN2012101782488A CN201210178248A CN103456676A CN 103456676 A CN103456676 A CN 103456676A CN 2012101782488 A CN2012101782488 A CN 2012101782488A CN 201210178248 A CN201210178248 A CN 201210178248A CN 103456676 A CN103456676 A CN 103456676A
Authority
CN
China
Prior art keywords
contact hole
photoresist
inter
etching
level dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101782488A
Other languages
English (en)
Inventor
丁佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN2012101782488A priority Critical patent/CN103456676A/zh
Priority to PCT/CN2013/075368 priority patent/WO2013178011A1/zh
Publication of CN103456676A publication Critical patent/CN103456676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种接触孔硅凹槽蚀刻方法，包括下列步骤：提供以光刻胶为掩膜，蚀刻层间介质形成接触孔的圆片；去除所述光刻胶；以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻。本发明通过将光刻胶去除后采用ILD表面的氧化层作为硬掩膜进行接触孔硅凹槽蚀刻，相对于使用光刻胶作为掩膜的传统技术，可以获得更好的接触孔硅凹槽形貌。

Description

接触孔硅凹槽蚀刻方法
技术领域
本发明涉及半导体工艺，特别是涉及一种接触孔硅凹槽蚀刻方法。
背景技术
接触孔（contact）是元器件中连通第一层金属层与有源区的通孔，其贯穿层间介质（ILD）。接触孔硅凹槽蚀刻（contact Si recess etch），是指接触孔蚀刻穿层间介质后，再向下将一部分硅蚀刻掉形成接触孔硅凹槽。
传统的接触孔蚀刻工艺中，形成的接触孔硅凹槽的形貌较差，以致影响器件的性能，可能会成为一个致命缺陷导致晶圆验收测试（WAT）中漏极饱和电流（Idss）测试不通过。
发明内容
基于此，有必要针对传统接触孔蚀刻工艺形成的接触孔硅凹槽形貌不好的问题，提供一种接触孔硅凹槽蚀刻方法。
一种接触孔硅凹槽蚀刻方法，包括下列步骤：提供以光刻胶为掩膜，蚀刻层间介质形成接触孔的圆片；去除所述光刻胶；以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻。
在其中一个实施例中，所述提供以光刻胶为掩膜，蚀刻层间介质形成接触孔的圆片的步骤是：淀积所述层间介质；在所述层间介质上形成所述光刻胶；以所述光刻胶为掩膜对所述层间介质进行蚀刻，形成所述接触孔。
在其中一个实施例中，所述对所述层间介质进行蚀刻是采用干法蚀刻。
在其中一个实施例中，所述去除所述光刻胶的步骤中，所述圆片上因层间介质蚀刻产生的聚合物被一并去除。
在其中一个实施例中，所述以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻的步骤后还包括进行蚀刻清洁的步骤。
在其中一个实施例中，所述去除所述光刻胶的步骤包括先进行干法去胶，再进行湿法去胶。
在其中一个实施例中，所述接触孔硅凹槽蚀刻为干法蚀刻。
在其中一个实施例中，所述干法蚀刻中的等离子源包括六氟化硫。
上述接触孔硅凹槽蚀刻方法，通过将光刻胶去除后采用ILD表面的氧化层作为硬掩膜进行接触孔硅凹槽蚀刻，相对于使用光刻胶作为掩膜的传统技术，可以获得更好的接触孔硅凹槽形貌。
附图说明
图1是一实施例中接触孔硅凹槽蚀刻方法的流程图；
图2是传统工艺中采用光刻胶作为掩膜蚀刻接触孔硅凹槽得到的接触孔硅凹槽剖面在显微镜下的照片；
图3是本发明的接触孔硅凹槽剖面在显微镜下的照片；
图4是传统的接触孔蚀刻工艺中对层间介质进行蚀刻后产生聚合物的示意图；
图5是传统的接触孔蚀刻工艺中接触孔硅凹槽蚀刻被聚合物所阻挡形成桥接（bridging）的示意图；
图6是另一实施例中接触孔硅凹槽蚀刻方法的流程图。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1是一实施例中接触孔硅凹槽蚀刻方法的流程图，包括下列步骤：
S310，提供以光刻胶为掩膜，蚀刻层间介质形成了接触孔的圆片。
可以使用传统工艺在层间介质（ILD）上涂覆光刻胶后，以光刻胶为掩膜，干法蚀刻形成接触孔（contact）。其中层间介质可以包括氮氧化硅SiON层、硼磷硅玻璃（BPSG）层以及正硅酸乙酯（TEOS）层。
S320，去除光刻胶。
使用习知的去胶工艺去除光刻胶。
S330，以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻。
以层间介质（ILD）表面的氧化层作为硬掩膜（hard mask）相对于传统工艺中以光刻胶作为掩膜，可以获得更好的凹槽形貌，减小宽高比（aspect ratio）。图2是传统工艺中采用光刻胶作为掩膜蚀刻接触孔硅凹槽得到的接触孔硅凹槽剖面在显微镜下的照片，图3是本发明的接触孔硅凹槽剖面在显微镜下的照片。
另外，在传统的接触孔蚀刻工艺中，一般采用四氟化碳和/或溴化氢进行干法蚀刻，四氟化碳的等离子体会与硅反应产生大量聚合物（polymer），例如聚四氟乙烯。参见图4和图5，聚合物11落入接触孔中会对蚀刻进行阻挡，导致蚀刻不干净，影响产品的良率。由于该聚合物的性质与光刻胶相近，因此在其中一个实施例中，可以于步骤S320去除光刻胶时将聚合物一并去除。即步骤S322：去除光刻胶，圆片上因层间介质蚀刻产生的聚合物被一并去除。如图6所示。
在其中一个实施例中，去除光刻胶的步骤是通过先进行干法去胶，再进行湿法去胶来完成。两步去胶工艺可以将光刻胶及聚合物去除得更干净。去除聚合物主要是通过湿法去胶的工艺，因此要根据生成的聚合物成分相应选择合适的去胶液，达到同时去除聚合物和光刻胶的目的。
上述接触孔硅凹槽蚀刻方法，通过在蚀刻层间介质形成接触孔后、蚀刻接触孔硅凹槽之前，增加去除层间介质蚀刻时与光刻胶反应产生的杂质（聚合物）的工艺，同时一并去除光刻胶，因此消除了后续蚀刻接触孔硅凹槽工序中杂质对蚀刻的影响，提高了产品的良率，可以提振FAB厂客户的信心。另外光刻胶去除后采用ILD表面的氧化层作为硬掩膜，可以获得更好的接触孔硅凹槽形貌。上述接触孔硅凹槽蚀刻方法没有对器件的结构做出改变，工艺简单易于实现，不会因工序的增加造成生产成本的增加。
参见图6，为另一实施例中接触孔硅凹槽蚀刻方法的流程图。在该实施例中，步骤S310具体包括以下三个步骤：
S311，淀积层间介质。
S313，在层间介质上形成光刻胶。
S315，以光刻胶为掩膜对层间介质进行蚀刻，形成接触孔。
在本实施例中，蚀刻层间介质是采用干法蚀刻。
在本实施例中，步骤S330之后还包括进行蚀刻清洁的步骤S340。
在本实施例中，步骤S330的接触孔硅凹槽蚀刻采用干法蚀刻工艺。由于使用四氟化碳作为等离子源会产生大量聚合物，因此本实施例在S330中不采用四氟化碳CF4作为等离子源，可以采用六氟化硫SF6替代。如此一来，蚀刻中产生的聚合物就会大幅减少，蚀刻机台腔室的平均清洁间隔时间（MTBC）得到延长（不会再因为大量的聚合物附着于腔室内壁上导致需要经常清洁），节省了清洁的成本。实际生产中在采用了本发明的方法后，蚀刻机台腔室的平均清洁间隔时间由10小时左右延长为50小时。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种接触孔硅凹槽蚀刻方法，包括下列步骤：
提供以光刻胶为掩膜，蚀刻层间介质形成接触孔的圆片；
去除所述光刻胶；
以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻。
2.根据权利要求1所述的接触孔硅凹槽蚀刻方法，其特征在于，所述提供以光刻胶为掩膜，蚀刻层间介质形成接触孔的圆片的步骤是：
淀积所述层间介质；
在所述层间介质上形成所述光刻胶；
以所述光刻胶为掩膜对所述层间介质进行蚀刻，形成所述接触孔。
3.根据权利要求2所述的接触孔硅凹槽蚀刻方法，其特征在于，所述对所述层间介质进行蚀刻是采用干法蚀刻。
4.根据权利要求1所述的接触孔硅凹槽蚀刻方法，其特征在于，所述去除所述光刻胶的步骤中，所述圆片上因层间介质蚀刻产生的聚合物被一并去除。
5.根据权利要求1所述的接触孔硅凹槽蚀刻方法，其特征在于，所述以层间介质表面的氧化层作为掩膜，进行接触孔硅凹槽蚀刻的步骤后还包括进行蚀刻清洁的步骤。
6.根据权利要求1-5中任意一项所述的接触孔硅凹槽蚀刻方法，其特征在于，所述去除所述光刻胶的步骤包括先进行干法去胶，再进行湿法去胶。
7.根据权利要求1-5中任意一项所述的接触孔硅凹槽蚀刻方法，其特征在于，所述接触孔硅凹槽蚀刻为干法蚀刻。
8.根据权利要求7所述的接触孔硅凹槽蚀刻方法，其特征在于，所述干法蚀刻中的等离子源包括六氟化硫。
9.根据权利要求8所述的接触孔硅凹槽蚀刻方法，其特征在于，所述干法蚀刻中的等离子源不包括四氟化碳。
CN2012101782488A 2012-05-31 2012-05-31 接触孔硅凹槽蚀刻方法 Pending CN103456676A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012101782488A CN103456676A (zh) 2012-05-31 2012-05-31 接触孔硅凹槽蚀刻方法
PCT/CN2013/075368 WO2013178011A1 (zh) 2012-05-31 2013-05-09 接触孔硅凹槽蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101782488A CN103456676A (zh) 2012-05-31 2012-05-31 接触孔硅凹槽蚀刻方法

Publications (1)

Publication Number Publication Date
CN103456676A true CN103456676A (zh) 2013-12-18

Family

ID=49672395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101782488A Pending CN103456676A (zh) 2012-05-31 2012-05-31 接触孔硅凹槽蚀刻方法

Country Status (2)

Country Link
CN (1) CN103456676A (zh)
WO (1) WO2013178011A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
CN1356719A (zh) * 2000-11-24 2002-07-03 三星电子株式会社 制造半导体器件的接触的方法
CN1588627A (zh) * 2004-07-12 2005-03-02 北京北方微电子基地设备工艺研究中心有限责任公司 提高深亚微米多晶硅栅刻蚀均匀性的方法
CN1722376A (zh) * 2004-07-16 2006-01-18 鸿富锦精密工业（深圳）有限公司 干蚀刻后处理方法
CN1956184A (zh) * 2005-10-28 2007-05-02 联华电子股份有限公司 高深宽比开口及其制作方法
CN101148765A (zh) * 2006-09-19 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN101740373A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(北京)有限公司 浅沟槽形成方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
CN1356719A (zh) * 2000-11-24 2002-07-03 三星电子株式会社 制造半导体器件的接触的方法
CN1588627A (zh) * 2004-07-12 2005-03-02 北京北方微电子基地设备工艺研究中心有限责任公司 提高深亚微米多晶硅栅刻蚀均匀性的方法
CN1722376A (zh) * 2004-07-16 2006-01-18 鸿富锦精密工业（深圳）有限公司 干蚀刻后处理方法
CN1956184A (zh) * 2005-10-28 2007-05-02 联华电子股份有限公司 高深宽比开口及其制作方法
CN101148765A (zh) * 2006-09-19 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN101740373A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(北京)有限公司 浅沟槽形成方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法

Also Published As

Publication number Publication date
WO2013178011A1 (zh) 2013-12-05

Similar Documents

Publication Publication Date Title
US9054045B2 (en) Method for isotropic etching
CN102339749A (zh) 一种金属铝焊垫刻蚀方法
CN103715065B (zh) 一种平缓光滑侧壁形貌的SiC刻蚀方法
CN1325367C (zh) 一种mems传感器悬梁结构的制造方法
CN104810245B (zh) 改善沟槽形貌方法
CN102110645B (zh) 化学机械研磨后的清洗方法
CN103367225B (zh) 沟槽制备方法
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN104835776A (zh) Tsv盲孔的制作方法
CN103681306B (zh) 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
CN103456676A (zh) 接触孔硅凹槽蚀刻方法
CN101567313A (zh) 栅极制造方法
CN103137463A (zh) 深沟槽刻蚀工艺针刺状缺陷的解决方法
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN101452873A (zh) 浅沟槽隔离工艺方法
CN104701242A (zh) 接触孔的刻蚀方法
CN105702724B (zh) 半导体器件及其形成方法
US20070134869A1 (en) Method for fabricating semiconductor device
CN101908474B (zh) 在晶圆上制造栅极的方法
CN101645414B (zh) 双镶嵌结构形成方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN106098546B (zh) 一种硅波导的制作方法
CN102610496B (zh) 大高宽比结构的去胶方法
CN102569022A (zh) 一种钨化学机械抛光后的清洗方法
CN106158593A (zh) 制造半导体的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131218

RJ01 Rejection of invention patent application after publication