CN101148765A - 硅片蚀刻方法 - Google Patents
硅片蚀刻方法 Download PDFInfo
- Publication number
- CN101148765A CN101148765A CNA2006101132041A CN200610113204A CN101148765A CN 101148765 A CN101148765 A CN 101148765A CN A2006101132041 A CNA2006101132041 A CN A2006101132041A CN 200610113204 A CN200610113204 A CN 200610113204A CN 101148765 A CN101148765 A CN 101148765A
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon chip
- mixed gas
- etching method
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种硅片刻蚀方法，用于对硅片进行刻蚀，包括初刻、主刻、过刻三个步骤，主刻步骤中采用的工艺气体包括CHF3、O2及SF6的混合气体。混合气体在蚀刻工艺中的流速为10－500sccm、压力为4－100mT。主刻过程中上射频电源SFR将充入反应腔室的混合气体电离成等离子体，下射频电源BFR对等离子体进行加速，轰击硅片表面，其中，F*自由基与Si发生反应生成SiFx；SiFx被混合气体中的O2氧化成SiOxFy，附着在刻蚀槽的侧壁上，在侧壁上形成保护层，使刻蚀槽侧壁光滑、刻蚀的结构特征明显、边缘平整。该方法可适用于线宽小于90nm的多晶硅层刻蚀，也可用于其它硅片的刻蚀。
Description
技术领域
本发明涉及一种半导体硅片加工工艺，尤其涉及一种硅片蚀刻工艺。
背景技术
目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标志和基础。
微电子技术中，要制造一块集成电路，需要经过集成电路设计、掩膜板制造、原始材料制造、芯片加工、封装、测试等几道工序。在这个过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键的技术。
常用的蚀刻方法有湿法刻蚀和干法刻蚀两大类，其中湿法刻蚀是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干法刻蚀则主要是利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
其中，湿法刻蚀化学腐蚀一般都是各项同性的，即横向和纵向的腐蚀速率相同，因此湿法刻蚀的横向钻蚀比较严重，形成的刻蚀槽的侧壁比较粗糙。
与湿法刻蚀相比，干法刻蚀工艺的各项异性较好，形成的刻蚀槽的侧壁比较光滑，它特别适合于细线条刻蚀。干法刻蚀的种类很多，有的采用物理的离子轰击方法，如溅射、离子束刻蚀等；有的采用化学刻蚀方法，如等离子刻蚀等；有的则同时采用物理和化学相结合的方法，如反应等离子刻蚀、反应离子束刻蚀等。
反应等离子刻蚀是指在活性离子对衬底的物理轰击和化学反应的双重作用下进行刻蚀的方法。这种方法各向异性好，而且选择性好、对衬底的损伤较小。目前，反应等离子刻蚀技术已经成为集成电路制作工艺中应用最多和最为广泛的主流刻蚀技术。例如在半导体加工工艺中，多晶硅栅、接触孔、金属连接、Si3N4遮挡层等均采用反应等离子刻蚀方法进行刻蚀。
多晶硅是集成电路多层结构中重要的区域，其图案化刻蚀质量对后续工艺流程将有直接影响。
现有技术中，对多晶硅进行刻蚀，主要有初刻、主刻、过刻三个步骤。其中主刻步为主体刻蚀步骤。主刻步骤中所用的工艺其体主要以HBr和/或氯化物为主。这种工艺气体在多晶硅刻蚀过程中，反应生成物的蒸汽压较高，容易挥发到气相中，作为气体被排出，所以有较快的刻蚀速率，但同时在蚀刻槽侧壁形成的保护层物质也很容易脱离侧壁表面，迁移到气相中挥发，使蚀刻槽侧壁得不到有效地保护，蚀刻槽侧壁表面粗糙，刻蚀的特征结构也很难保证，很难满足刻蚀尺寸和刻蚀外观的要求。
发明内容
本发明的目的是提供一种刻蚀槽侧壁光滑、刻蚀的结构特征明显、边缘平整的硅片刻蚀方法。
本发明的目的是通过以下技术方案实现的：
本发明的硅片刻蚀方法，用于对硅片进行刻蚀，包括初刻、主刻、过刻三个步骤，所述的主刻步骤中采用的工艺气体包括CHF3、O2及SF6的混合气体。
所述的CHF3、O2及SF6的混合气体的组份比例为：
CHF3与O2之间的体积比例为0.02～20；
O2与SF6之间的体积比例为0.01～50。
所述混合气体在蚀刻工艺中的流速为10-500sccm。
所述混合气体在蚀刻工艺中的压力为4-100mT。
所述的主刻步骤包括步骤：
A、CHF3、O2及SF6按照蚀刻工艺要求的比例混合后，按照蚀刻工艺要求的速度和压力充入反应腔室，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成；同时，上射频电源SFR将充入反应腔室的混合气体电离成等离子体，下射频电源BFR对等离子体进行加速；
B、所述等离子体刻蚀硅片形成刻蚀槽，同时，等离子体与Si发生反应的生成物附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
所述的等离子体包括F*自由基、CHFx +离子、O*自由基、SFx +离子；
所述步骤B包括：F*自由基与Si发生反应生成SiFx；SiFx被混合气体中的O2氧化成SiOxFy；SiOxFy附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
所述的SRF和BRF在蚀刻过程中的功率分别为200-1000W和20-500W，SRF和BRF的频率分别为1MHz-100MHz。
由上述本发明提供的技术方案可以看出，本发明所述的硅片刻蚀方法，由于主刻步骤中采用的工艺气体包括CHF3、O2及SF6的混合气体，主刻过程中上射频电源SFR将充入反应腔室的混合气体电离成等离子体，下射频电源BFR对等离子体进行加速，其中，F*自由基与Si发生反应的生成物附着在刻蚀槽的侧壁上，在侧壁上形成保护层，使刻蚀槽侧壁光滑、刻蚀的结构特征明显、边缘平整。该方法可适用于线宽小于90nm的多晶硅层刻蚀，也可用于其它硅片的刻蚀。
附图说明
图1为刻蚀前的硅片结构示意图；
图2为本发明刻蚀过程中，等离子刻蚀反应机理参考图；
图3为现有技术的刻蚀方法的刻蚀效果参考图；
图4为本发明的刻蚀方法的刻蚀效果参考图。
具体实施方式
本发明主要用于对硅片进行刻蚀，其较佳的具体实施方式是，包括初刻、主刻、过刻三个步骤，其中初刻步骤的目的是去除硅片层上方的硬质掩膜层或其它介电层，主刻步骤实现对硅片的刻蚀，过刻步骤的目的是进一步刻蚀硅片层，达到对硅片层的彻底刻蚀。
下面以蚀刻多晶硅为例，具体说明本发明的实施过程：
多晶硅是集成电路多层结构中重要的区域，其图案化刻蚀质量对后续工艺流程将有直接影响。
如图1所示，MOSFET(metal-oxide semiconductor field effect transistor)是一种有代表性的绝缘栅型场效应晶体管。由于它能加工成极小的尺寸，所以经常用于集成电路中。MOSFET的结构是在Si(硅)基板上有一层poly-Si(多晶硅)栅电极，两者之间夹着薄薄的SiO2绝缘膜，上方设有一层硬质掩模。
初刻步骤中将硅片层上方的硬质掩膜层切开，然后，由主刻步骤对poly-Si(多晶硅)进行刻蚀。主刻步骤中采用的工艺气体包括CHF3、O2及SF6的混合气体。所述的CHF3、O2及SF6的混合气体的组份比例为：
CHF3与O2之间的体积比例为0.02～20，可以是0.1、2、10、15、18等优选比例；
O2与SF6之间的体积比例为0.01～50，可以为0.1、4、10、20、30、40、45等优选比例。
混合气体在蚀刻工艺中的流速为10-500sccm，可以为15sccm、30sccm、50sccm、100sccm、300sccm、400sccm、450sccm等优选流速。其中，sccm是气体流速单位。
混合气体在蚀刻工艺中的压力为4-100mT(毫托，真空压强单位)，可以为5mT、10mT、50mT、70mT、90mT、95mT等优选压力。
主刻步骤的实现过程是这样的：
CHF3、O2及SF6按照蚀刻工艺要求的比例混合后，按照蚀刻工艺要求的速度和压力充入反应腔室，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成；同时，上射频电源SFR将充入反应腔室的混合气体电离成等离子体，下射频电源BRF加速等离子体对硅片表面的轰击，SRF和BRF在蚀刻过程中的功率分别为200-1000W和20-500W。SRF和BRF的频率一般为1MHz-100MHz，可以是2MHz、10MHz、50MHz、70MHz、95MHz，最好是13.56MHz。
其中反应腔室包括ECR(电子回旋共振)等离子体反应器、感应耦合等离子体反应器、电容耦合等离子反应器、螺旋波等离子体反应器或磁控管等离子反应器的反应腔室。也可以是其它等离子反应器的反应腔室。
产生的等离子体刻蚀poly-Si形成刻蚀槽，同时，等离子体与Si发生反应的生成物附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
所述的等离子体包括F*自由基、CHFx +离子、O*自由基、SFx +离子。其中，F*自由基与Si发生反应生成SiFx；SiFx被混合气体中的O2氧化成SiOxFy；SiOxFy附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
具体如图2所示，在混合气体中，SF6可以产生F*自由基，与Si发生反应生成SiFx， 生成的不饱和产物SiFx具有很高的反应活性，易被混合气体中的O2氧化成SiOxFy，SiOxFy蒸汽压较大，不宜扩散到气相中被气体带走，而是沉积在Si表面，进而阻碍刻蚀的进行。CHF3形成的CHFx +离子在Si基板附近鞘层的加速作用下，形成近乎垂直于Si基板的离子束向poly-Si表面入射，与底层的SiOxFy反应，生成挥发性物质COxFy进入气相，使刻蚀反应持续进行。而侧壁形成的SiOxFy不易受到CHFx +离子的轰击，因此达到侧壁保护的目的，形成陡直光滑的侧壁结构。
如图3、图4所示，采用本发明的硅片刻蚀方法形成的刻蚀槽1的侧壁2明显比采用现有技术的硅片刻蚀方法形成的刻蚀槽1的侧壁2陡直光滑，而且结构特征明显、边缘平整。该方法可适用于线宽小于90nm的多晶硅层刻蚀，也可用于其它硅片的刻蚀。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种硅片刻蚀方法，用于对硅片进行刻蚀，包括初刻、主刻、过刻三个步骤，其特征在于，所述的主刻步骤中采用的工艺气体包括CHF3、O2及SF6的混合气体。
2.根据权利要求1所述的硅片刻蚀方法，其特征在于，所述的CHF3、O2及SF6的混合气体的组份比例为：
CHF3与O2之间的体积比例为0.02～20；
O2与SF6之间的体积比例为0.01～50。
3.根据权利要求1所述的硅片刻蚀方法，其特征在于，所述混合气体在蚀刻工艺中的流速为10-500sccm。
4.根据权利要求1所述的硅片刻蚀方法，其特征在于，所述混合气体在蚀刻工艺中的压力为4-100mT。
5.根据权利要求1至4任一项所述的硅片刻蚀方法，其特征在于，所述的主刻步骤包括步骤：
A、CHF3、O2及SF6按照蚀刻工艺要求的比例混合后，按照蚀刻工艺要求的速度和压力充入反应腔室，所述反应腔室装有硅片，对硅片的刻蚀工艺在反应腔室内完成；同时，上射频电源SFR将充入反应腔室的混合气体电离成等离子体，下射频电源BFR对等离子体进行加速；
B、所述等离子体刻蚀硅片形成刻蚀槽，同时，等离子体与Si发生反应的生成物附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
6.根据权利要求5所述的硅片刻蚀方法，其特征在于，所述的等离子体包括F*自由基、CHFx +离子、O*自由基、SFx +离子；
所述步骤B包括：F*自由基与Si发生反应生成SiFx；SiFx被混合气体中的O2氧化成SiOxFy；SiOxFy附着在刻蚀槽的侧壁上，在侧壁上形成保护层。
7.根据权利要求5所述的硅片刻蚀方法，其特征在于，所述的SRF和BRF在蚀刻过程中的功率分别为200-1000W和20-500W，SRF和BRF的频率分别为1MHz-100MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610113204A CN101148765B (zh) | 2006-09-19 | 2006-09-19 | 硅片蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610113204A CN101148765B (zh) | 2006-09-19 | 2006-09-19 | 硅片蚀刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101148765A true CN101148765A (zh) | 2008-03-26 |
| CN101148765B CN101148765B (zh) | 2010-05-12 |
Family
ID=39249460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610113204A Active CN101148765B (zh) | 2006-09-19 | 2006-09-19 | 硅片蚀刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101148765B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546709B (zh) * | 2008-03-26 | 2011-04-06 | 东京毅力科创株式会社 | 蚀刻方法以及半导体器件的制造方法 |
| CN101673683B (zh) * | 2008-09-12 | 2013-01-09 | 东京毅力科创株式会社 | 基板处理方法 |
| WO2013178011A1 (zh) * | 2012-05-31 | 2013-12-05 | 无锡华润上华科技有限公司 | 接触孔硅凹槽蚀刻方法 |
| CN103534196A (zh) * | 2011-05-12 | 2014-01-22 | 朗姆研究公司 | 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 |
| CN104124307A (zh) * | 2014-07-22 | 2014-10-29 | 广东爱康太阳能科技有限公司 | 一种晶硅太阳能电池的反应离子刻蚀工艺及设备 |
| WO2015021932A1 (zh) * | 2013-08-16 | 2015-02-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| US9039908B2 (en) | 2008-08-27 | 2015-05-26 | Applied Materials, Inc. | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
| CN108538860A (zh) * | 2018-04-27 | 2018-09-14 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN108766882A (zh) * | 2018-05-23 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 等离子体硅刻蚀方法以及半导体器件 |
| CN112158796A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN113140505A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1022526C (zh) * | 1992-05-11 | 1993-10-20 | 北京大学 | 硅的深槽刻蚀方法 |
| CN1112601C (zh) * | 2000-01-04 | 2003-06-25 | 上海交通大学 | X光掩模板制造技术 |
-
2006
- 2006-09-19 CN CN200610113204A patent/CN101148765B/zh active Active
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546709B (zh) * | 2008-03-26 | 2011-04-06 | 东京毅力科创株式会社 | 蚀刻方法以及半导体器件的制造方法 |
| US9039908B2 (en) | 2008-08-27 | 2015-05-26 | Applied Materials, Inc. | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
| CN101673683B (zh) * | 2008-09-12 | 2013-01-09 | 东京毅力科创株式会社 | 基板处理方法 |
| CN103534196A (zh) * | 2011-05-12 | 2014-01-22 | 朗姆研究公司 | 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 |
| CN103534196B (zh) * | 2011-05-12 | 2016-03-16 | 朗姆研究公司 | 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 |
| WO2013178011A1 (zh) * | 2012-05-31 | 2013-12-05 | 无锡华润上华科技有限公司 | 接触孔硅凹槽蚀刻方法 |
| CN103456676A (zh) * | 2012-05-31 | 2013-12-18 | 无锡华润上华科技有限公司 | 接触孔硅凹槽蚀刻方法 |
| CN104370268B (zh) * | 2013-08-16 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN104370268A (zh) * | 2013-08-16 | 2015-02-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| WO2015021932A1 (zh) * | 2013-08-16 | 2015-02-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN104124307A (zh) * | 2014-07-22 | 2014-10-29 | 广东爱康太阳能科技有限公司 | 一种晶硅太阳能电池的反应离子刻蚀工艺及设备 |
| CN108538860A (zh) * | 2018-04-27 | 2018-09-14 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN108538860B (zh) * | 2018-04-27 | 2021-06-25 | 武汉华星光电技术有限公司 | 顶栅型非晶硅tft基板的制作方法 |
| CN108766882A (zh) * | 2018-05-23 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 等离子体硅刻蚀方法以及半导体器件 |
| CN108766882B (zh) * | 2018-05-23 | 2021-04-09 | 北京北方华创微电子装备有限公司 | 等离子体硅刻蚀方法以及半导体器件 |
| CN112158796A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN112158796B (zh) * | 2020-09-01 | 2023-10-03 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN113140505A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
| CN113140505B (zh) * | 2021-03-18 | 2023-08-11 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101148765B (zh) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101148765B (zh) | 硅片蚀刻方法 | |
| US7294580B2 (en) | Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition | |
| KR101111924B1 (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
| US5429710A (en) | Dry etching method | |
| US6090717A (en) | High density plasma etching of metallization layer using chlorine and nitrogen | |
| US8124540B2 (en) | Hardmask trim method | |
| JP3155513B2 (ja) | 高密度プラズマ中での高アスペクト比フィーチャ用の異方性選択的窒化物エッチング方法 | |
| US8262920B2 (en) | Minimization of mask undercut on deep silicon etch | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| CN101131927A (zh) | 增强等离子体蚀刻性能的方法 | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| KR20050118267A (ko) | 플라즈마 에칭 성능 강화를 위한 방법 | |
| KR19990082633A (ko) | 반도체 웨이퍼를 에칭하기 위한 방법과 장치 | |
| KR20010080234A (ko) | 플라즈마 에칭 방법 | |
| CN108321079A (zh) | 半导体结构及其形成方法 | |
| JP2001506421A (ja) | プラズマ誘発帯電損傷を低減するための方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| KR100593769B1 (ko) | 에칭 방법 | |
| CN103050434A (zh) | 硅通孔的刻蚀方法 | |
| US5545290A (en) | Etching method | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| KR100268640B1 (ko) | 알루미늄합금막의 드라이에칭방법과,그 방법에 사용하는 에칭용 가스 | |
| CN1954424A (zh) | 等离子体处理系统中的选择性控制 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| CP03 | Change of name, title or address |