JP2001506421A

JP2001506421A - プラズマ誘発帯電損傷を低減するための方法

Info

Publication number: JP2001506421A
Application number: JP52805398A
Authority: JP
Inventors: パトリック・ロジャー; シウ・スタンレイ・シー．; アツェイ・ルイサリタ
Original assignee: Lam Research Corp
Current assignee: Lam Research Corp
Priority date: 1996-12-18
Filing date: 1997-12-18
Publication date: 2001-05-15
Also published as: EP0954877A1; TW380285B; DE69739768D1; WO1998027581A1; ATE458272T1; KR100535961B1; US6309979B1; KR20000057465A; EP0954877B1

Abstract

(57)【要約】高密度プラズマ・チャンバにおいて、半導体基板上の導電層の選択部分をエッチングする間に、基板を通るプラズマ誘発電流による帯電損傷から基板を保護するための方法。この方法は、高密度プラズマ・チャンバのプラズマ発生源に対する第１のパワー設定を用いて、導電層の選択部分に少なくとも部分的にバルク・エッチングを行うことを含む。この方法は、更に、プラズマ発生源に対する第２のパワー設定を用いて、導電層の選択部分にクリアリング・エッチングを行うことを含む。この実施形態によれば、第２のパワー設定をほぼ最小に抑えて、帯電損傷を低減させる。

Description

【発明の詳細な説明】プラズマ誘発帯電損傷を低減するための方法発明の背景本発明は、基板上の導電層のエッチングに関する。特に、本発明は、導電層をエッチングしている間における帯電損傷から半導体基板を保護するための方法に関する。半導体ＩＣの製造において、素子トランジスタ等のデバイスは、通常はシリコン製であるウェハまたは基板上に形成される。この基板上に様々な材料の連続的な層を堆積し、層のスタックを形成する。これらの層は、堆積およびエッチングされて、所望の素子を形成する。次いで、層のスタックの導電層からエッチングされた金属製相互接続線を用いて、素子を相互に結合し、所望の回路を形成する。層スタックの様々な層のエッチングにおいて、従来技術では、高密度プラズマ・エッチング・プロセスが採用されている。高密度プラズマ・エッチングに伴う利点には、周知のように、エッチング速度およびエッチングの方向性の改善が含まれる。しかしながら、導電層のエッチングによって、意に反したマイナスの結果を招き得ることがわかっている。例えば、導電層のエッチングは、結果として、プラズマ帯電の問題を生じる可能性があることがわかっている。プラズマ帯電が起こるのは、ある層、例えば導電層が、エッチング中に正の電荷を引き付け、それによって、基板内からの電子が、この正に荷電した層へと流れていくときである。周知のように、電子の流れは、逆方向の電流を引き起こす。このプラズマ誘発電流は、導電層の下にある他のいくつかの層を流れる場合があり、これによって、プラズマ帯電損傷を生じる可能性がある。上述のプラズマ帯電の問題は、図１を参照してより良く理解することができる。図１に、プラズマ領域１００が示されており、これは、反応性エッチャント・ソース・ガスによってプラズマを衝突させる高密度プラズマ処理チャンバの領域を表す。プラズマ領域１００内には、正イオン１０２および負イオン１０４から成る反応性イオンがある。エッチングの間、反応性イオンは基板１０６上に配置された層と接触し、接触した層の選択性に応じて、接触した層のいくつかと反応し得る。図１の例では、これらの層は、フォトレジスト層１０８、導電層１１０、およびフィールド酸化物層１１２として示されている。開放領域１１４では、反応性イオンの一部は、基板１０６の表面にさえ接触し得る。正イオン１０２は、典型的に、高密度プラズマ処理チャンバ内に引き起こされたポテンシャル・フィールドに従って、基板１０６のみならず、その上に配置されている層にも、概ね垂直方向に衝突する。その結果、正イオンは異方性であると言われ、フォトレジストの隣接コラム、例えばフォトレジスト層１０８のコラム１１６、１１８、１２０間の狭いトレンチ１２２および１２４に貫入して、下にある導電層１１０に、概ね正の極性を与える。一方、電子１０４は、より等方性となる傾向がある。すなわち、高密度プラズマ処理チャンバ内に引き起こされたポテンシャル・フィールドに従わない。従って、電子１０４のうちのかなりの割合は、フォトレジスト・コラム１１６、１１８および１２０の側壁に衝突する傾向があり、これによって、フォトレジスト層１０８に、概ね負の電荷を与える。高密度プラズマ・プロセスの間のエッチング速度は、開放領域１１４に対するものと、狭いトレンチ領域、例えばコラム１１６と１１８との間に位置する領域１２２ならびにコラム１１８と１２０との間の狭いトレンチ領域１２４に対するものとでは異なる。導電層は、エッチング速度が速いために、狭いトレンチ領域１２２および１２４から除去される前に、開放領域１１４から除去される。一旦、導電層が除去されると、半導体基板１０６は、直接プラズマに露呈される可能性がある。導電層１１０は正に荷電されているので、基板１０６からの電子はこれに引き付けられる傾向がある。正に荷電した導電層への電子の流れ(例えば領域１２６に向かうもの)は、逆方向の電流１２８の流れ、例えば導電層１１０から領域１２６を介して基板１０６への流れ、を引き起こす。プラズマ領域１００からの電子が開放領域１１４を介して基板１０６に流れ込むと、電流１２８の経路は完了する。電流１２８が十分に大きければ、その経路にある素子は、破壊されるか、またはその電気的特性に望ましくない変化を生じる場合がある。一例として、領域１２６は、ＭＯＳ（金属酸化物半導体）トランジスタの場合、ゲート酸化物領域を表し得る。このゲート酸化物領域１２６は比較的薄く、例えば約１５０オングストローム以下である場合があり、わずかなプラズマ誘発電流の存在でも、容易に損傷を受け得るか、または破壊されることさえあり得る。あるいは、またはこれに加えて、ゲート酸化物領域１２６を介したプラズマ誘発電流によって、ゲート酸化物領域１２６の下に電荷が溜まることがある。溜まった電荷の存在は、製造されたトランジスタをオンにするために必要な電流量を変化させるという望ましくないことが起こり得る。場合によっては、この変化が、製造されたトランジスタを使用不可能にすることさえある。前述のことに鑑み、高密度プラズマ処理チャンバ内で導電層のエッチングを容易にする改良された方法およびそのための装置が要望されている。改良された方法およびそのための装置は、好ましくは、プラズマ誘発電流による帯電損傷を最小に抑えながら、導電層の選択部分をエッチングする。発明の概要本発明は、一実施形態では、高密度プラズマ・チャンバにおいて、半導体基板上の導電層の選択部分をエッチングしている間に、基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法に関する。この方法は、高密度プラズマ・チャンバのプラズマ発生源に対する第１のパワー設定を用いて、導電層の選択部分に少なくとも部分的にバルク・エッチングを行うことを含む。この方法は、更に、プラズマ発生源に対する第２のパワー設定を用いて、導電層の前記選択部分にクリアリング・エッチングを行うことを含む。この実施形態によれば、第２のパワー設定をほぼ最小に抑えて、帯電損傷を低減させる。別の実施形態では、本発明は、半導体基板上の導電層の選択部分をエッチングしている間に、基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法に関する。この方法は、第１のプラズマ・チャンバにおいて、この第１のプラズマ・チャンバの第１のプラズマ発生源に対する第１のパワー設定を用いて、導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行うことを含む。更に、第２のプラズマ・チャンバにおいて、第２のプラズマ・チャンバの第２のプラズマ発生源に対する第２のパワー設定を用いて、導電層の選択部分にクリアリング・エッチングを行うことを含む。好ましくは、第２のパワー設定を第１のパワー設定よりも大幅に低くして、帯電損傷を低減させる。更に別の実施形態では、本発明は、エッチャント化学物質を供給するための主要プラズマ発生源を含む高密度プラズマ・チャンバにおいて、半導体基板上の導電層の選択部分をエッチングしている間に、基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法に関する。この方法は、主要プラズマ発生源と基板との間の第１の間隙距離により、導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行うことを含む。この方法は、更に、第１の間隙距離よりも大きい主要プラズマ発生源と基板との間の第２の間隙距離により、導電層の前記選択部分にクリアリング・エッチングを行うことを含む。このようにして、バルク・エッチングの間に用いるプラズマよりも低い密度のプラズマをクリアリング・エッチングの間に用いて、導電層の選択部分のエッチングを可能とする。これらおよびその他の本発明の利点は、以下の詳細な説明を読み、図面の様々な図を参照することによって、明らかになろう。図面の簡単な説明帯電損傷の問題の検討を容易にするために、図１は、高密度プラズマ処理チャンバ内でエッチングされる層スタックを、その内部に形成されたプラズマ誘発電流とともに示している。図２は、エッチング（バルク・エッチングおよびクリアリング・エッチング）・プロセスを行う前の層スタックを示す。図３は、一実施形態において、バルク・エッチング工程を完了した後の同じ層スタックを示す。図４は、一実施形態において、クリアリング・エッチング工程を完了した後の同じ層スタックを示す。図５は、本発明のエッチング技術の検討を容易にするために、プラズマ・リアクタの簡略化した概略を示す。図６は、本発明の一態様に従って、本発明の導電層エッチング・プロセスに伴う工程を示す。好適な実施形態の詳細な説明導電層の選択部分をエッチングしている間に、半導体基板を、この基板を介したプラズマ誘発電流による帯電損傷から保護するための発明を説明する。以下の説明では、本発明の完全な理解を得るために、多数の特定の詳細を述べる。しかしながら、本発明は、これらの特定の詳細の一部または全てがなくとも実施し得ることは、当業者には明らかであろう。他の例では、本発明を不必要に曖昧にしないために、周知のプロセス工程については詳細に説明しない。本発明の一態様に従って、上述のプラズマ誘発電流帯電の問題を低減するには、基板上に配置した層すなわち導電層を、バルク・エッチングおよびクリアリング・エッチングを含むエッチング・プロセスによってエッチングする。本発明のエッチング技術は、平面や非平面の変成器結合プラズマ（ＴＣＰ（商標））コイル等の、主に誘導性のプラズマ・ソースを用いたものを含む、いずれかの公知の高密度プラズマ処理装置において実行すれば良い。本発明は、上述のリアクタのいずれかのみならず、他の適切なプラズマ処理リアクタのいずれかで実施し得ることが考えられている。上述のことは、プラズマに対するエネルギが、容量結合平行電極板、ＥＣＲマイクロ波プラズマ・ソース、または、ヘリコン、螺旋共振器、変成器結合プラズマ等の誘導結合ＲＦソースのいずれによって送出されるかには関係なく、当てはまることを注記しておく。ＥＣＲおよびＴＣＰ（商標）処理システムは、とりわけ商業的な入手が容易である。ＴＣＰ（商標）システムは、例えば、カリフォルニア州フリモントのラム・リサーチ社から入手可能である。更に詳しく述べると、典型的なプラズマ・エッチング・チャンバにおいて、プラズマにより基板をエッチングする。チャンバは入口ポートを含み、これを通じてチャンバの内部にプロセス・エッチャント・ソース・ガスを供給する。チャンバに関連付けたＴＣＰ（商標）コイルまたはＥＣＲマイクロ波管等のプラズマ発生源に、適切なエネルギ源を適用して、エッチャント・ソース・ガスからプラズマを誘導する。エネルギ自体は、公知のように、誘導的または容量的に結合させてプラズマを維持することができる。主要プラズマ発生パワー源から独立した底面バイアス電力も適用して、独立したバイアス制御を行うことができる。次いで、エッチャント・ソース・ガスから種を形成して、層スタックと反応させ、基板の層スタックのプラズマ接触領域をエッチングにより除去する。副産物は、出口ポートを介して排出する。本発明の一態様によれば、高密度プラズマを用いたバルク・エッチング工程と、より低い密度のプラズマを用いたクリアリング・エッチング工程とが与えられる。バルク・エッチングは、高密度プラズマの主要プラズマ発生源に対する第１のパワー設定を用いて、導電層の選択部分を少なくとも部分的にエッチングする。クリアリング・エッチングは、帯電を低減させるためにほぼ最小に抑えた主要プラズマ発生源に対する第２のパワー設定を用いて、導電層の選択部分を十分にエッチングする。バルク・エッチング工程は、主要プラズマ発生源に比較的高いパワーを適用して高密度プラズマを誘導する。高パワーを用いると、イオン・エネルギか大きく増大し、従来のエッチングに比べて極めて高いエッチング速度が得られる。この高エッチング速度は、システムのスループットを高く維持するのに役立つ。しかしながら、従来技術の高密度エッチング技術におけるように、高密度プラズマ・エッチングによって導電層の十分なエッチングが行われる場合、図１に関連して説明したように、プラズマ誘発電流が、導電層の下にある層の一部に損傷を与えることがある。本発明の他の態様によれば、高密度プラズマ・エッチング工程は、導電層が十分にエッチングされる前に終了する。バルク・エッチング後のある時点で、クリアリング・エッチングを実行する。クリアリング・エッチングは、フォトレジストによって保護されない領域の導電層の残りを除去し、プラズマ誘発電流の帯電損傷を最小に抑えながらエッチング・プロセスを完了させることを意図している。一般に、クリアリング・エッチングは、バルク・エッチングに対して短いエッチングである。従って、エッチングの大部分では、エッチング速度がより高速な高密度エッチングを用いることができ、比較的低速の低プラズマ密度エッチングは短期間であるので、システムのスループットに実質的に影響を与えない。更に詳しく述べるために、図２、３および４を参照して、バルク・エッチングおよびクリアリング・エッチングを含む本発明のエッチング・プロセスを説明する。図２は、エッチング（バルク・エッチングおよびクリアリング・エッチング）・プロセスを行う前の層スタックを示す。図３は、バルク・エッチング工程を完了した後の同じ層スタックを示す。図４は、クリアリング・エッチング工程を完了した後の同じ層スタックを示す。図２を参照すると、例示した層スタックは、半導体基板２００と、バリア層２０２と、導電層２０１（本例では、バリア層２０２と、メタライゼーション層２０４と、反射防止膜２０６とから構成されている）と、狭いトレンチ２１０およびフォトレジストが除去された開放領域２１２を有するパターニングされたフォトレジスト層および／またはハード・マスク２０８と、を含む。半導体基板２００とバリア層２０２との間には、フィールド酸化物２１４およびゲート酸化物２１６の領域がある。エッチング・プロセスは、狭いトレンチ２１０および開放領域２１２から導電層２０１の導電物質を除去して、所望のパターンを形成する。上述のように、説明していない他の追加層が、導電層および層スタックの他の層の上、下、または間に存在し得ることを注記しておく。更に、記載した層の全てが存在する必要はなく、そのいくつかまたは全ての代わりに他の異なる層を用いることができる。バルク・エッチングのエッチャント・ソース・ガスは、一実施形態では、塩素（Ｃｌ₂）および三塩化ホウ素（ＢＣｌ₃）の２つの成分を、第１のＣｌ₂、ＢＣｌ₃フロー比で混合したものである。塩素（Ｃｌ₂）は、当分野では公知のように、アルミニウム等のメタライゼーション層をエッチングするために一般に用いられる活性エッチャント・ガスである。典型的に、三塩化ホウ素（ＢＣｌ₃）をパッシベーション剤として塩素に加えて、エッチング・プロセスの間のフォトレジスト層の侵食を低減させる。また、ＢＣｌ₃は、エッチング・プロセスの間、層スタックの側壁のアンダーカットの防止にも役立つ。しかしながら、エッチャント・ガスにＢＣｌ₃を加えることは、いくつかの不都合が生じ得る。これらの不都合には、エッチング・プロセスを低速化させるエッチング速度の低下が含まれることがある。また、ＢＣｌ₃は、フォトレジストに対するエッチング速度の選択性およびエッチング速度の均−性を低下させると考えられている。更に、ＢＣｌ₃は、マイクロローディング効果を増大させ、エッチング・プロセスに伴うマイクロローディング効果の問題を形成し得る。従って、フォトレジストの過剰な侵食を防ぎ、層スタック側壁のアンダーカットを防止するために、エッチャント・ソース・ガス内のＢＣｌ₃は必要な量のみを用いることが望ましい。Ｃｌ₂およびＢＣｌ₃は、アルミニウムのメタライゼーション層をエッチングするために典型的に用いられるソース・ガスであるが、この目的のために適切なガスはこれらだけではないことを注記しておく。アルミニウムまたは別のメタライゼーション層のために、異なるソース・ガスも用い得る。通常、メタライゼーション層としてアルミニウムが用いられるが、ポリシリコンおよびタングステンも使用可能である。アルミニウムを用いる場合、窒化チタン（ＴｉＮ）も用いて、反射防止膜（ＡＲＣ）層およびバリア層（図２においてそれぞれ層２０６および２０２として示されている）を形成することも可能である。導電層を構成する３つの層の堆積は、一実施形態では、同一のＣｌ₂／ＢＣｌ₃化学作用を用いてエッチングすることができる。なお、ここに開示する本発明の技術は、採用する特定の化学作用とは独立したものであることを理解されたい。場合によっては、塩素系エッチャント・ソース・ガスの代わりに、フッ素系エッチャント・ソース・ガスを採用し得る。例えば、当分野では公知のように、ＳＦ₆等のフッ素系エッチャント・ソース・ガスは、タングステンを含む導電層をエッチングするには、より適切であると考えられている。更に一例として、場合によってはＨＢｒまたはＳＦ₆を用いて、ポリシリコンの導電性ゲート層をエッチングすることができる。図３は、バルク・エッチングを完了した後の図２の層スタックを示す。図示のように、バルク・エッチング工程の高密度プラズマにより、反射防止膜層２０６と、メタライゼーション層２０４と、バリア層２０２の一部がエッチングされている。例えば、反射防止被覆層２０６と、メタライゼーション層２０４と、バリア層２０２の部分が、狭いトレンチ領域２１０および開放領域２１２から除去されている。メタライゼーション層２０４はエッチングされているが、図２の導電層を構成する３つの層の堆積が完全にエッチングされる前に、バルク・エッチングを停止する。ゲート酸化物２１６を保護するために、バリア層２０２のエッチングは、バルク・エッチング高密度プラズマでは完了しない。もしもバルク・エッチングを用いてバリア層２０２をエッチングすると、図１に関連して説明したように、高密度プラズマが誘発する電流によって、酸化物ゲート２１６に損傷を与えるか、またはこれを破壊する可能性がある。高密度プラズマ・エッチングの終了のタイミングは、ゲート酸化物２１６のような導電層の下層の保護にとって重要である。一実施形態では、バルク・エッチング工程の持続時間は、例えば実験によって予め決定することができる。上述の３層の堆積を導電層として用いる場合、バルク・エッチング工程の深さを監視するには、アルミニウム層のエッチング終了を意味する２６１ｎｍ光放出の減少を検知すれば良い。高密度エッチングを直ちに終了して、高密度プラズマで下のバリア層をエッチングしてしまうことを回避し得る。アルミニウム層をエッチングし終わった後にバリア層２０２を部分的にエッチングするために、一実施形態では、高密度エッチングを６ないし１０秒の間続けると良い。物質の除去速度は、狭いトレンチ２１０におけるよりも開放領域２１２において速くなりうることを注記しておく。従って、残りのバリア領域２０２は、狭いトレンチ領域２１０におけるよりも開放領域において薄くなりうる。半導体基板を高密度プラズマに曝してプラズマ誘発電流を生じることを防ぐために、バルク・エッチングは、バリア層２０２が開放領域２１２からエッチングによって除去されるよりも前に終了すべきである。図４は、クリアリング・エッチングを完了した後の図３の層スタックを示す。クリアリング・エッチングの間、プラズマ発生源、例えばＴＣＰ（商標）コイルに対するパワーは低下させるかオフにし、これによって、半導体基板がプラズマに曝されても帯電損傷を生じないレベルまで主要プラズマ密度を低下させる。クリアリング・エッチングのエッチャント・ソース・ガスは、一実施形態では、Ｃｌ₂およびＢＣｌ₃を、バルク・エッチングと同じＣｌ₂、ＢＣｌ₃フロー比で混合したもの、またはバルク・エッチングのフロー比とは異なるＣｌ₂、ＢＣｌ₃フロー比で混合したものを含み得る。この場合も、他のエッチャント・ソース・ガスを用いることができる。より低い密度のプラズマを用いてバリア層２０２の残りを除去し、これによって、導電層２０１のエッチング工程を完了する。低密度プラズマは、高密度プラズマよりもエッチング速度が遅い傾向がある。このエッチング速度の低下を補償するために、様々な他のエッチング速度パラメータを変更して、クリアリング・エッチング工程のエッチング速度を改善することができる。これらのエッチング速度改善パラメータには、エッチング・ソース・ガス・フロー比の増大、プロセス・ガス・チャンバ内の圧力上昇、およびバイアス電力の増大が含まれる。ソース・ガス・フロー比の増大、チャンバ圧力の上昇、およびバイアス電力の増大によって、スループットが改善するが、これらの変更は、導電層の下の層、例えばゲート酸化物２１６を帯電損傷から保護するためには、必要ではない。本発明のバルク・エッチング／クリアリング・エッチング方法を採用するのに適切な特定の処理パラメータおよび条件は、とりわけ、リアクタの特定の種類および幾何学的形状、導電層の組成、導電層の厚さ、使用するエッチャント・ガス、基板の大きさ等に左右される。一特定例として、表１および表２に、それぞれ、バルク・エッチング工程およびクリアリング・エッチング工程のための概略のプロセス・パラメータ範囲をまとめる。表１および表２では、カリフォルニア州フリモントのラム・リサーチ社から入手可能なモデル９６００ＴＣＰ（商標）として公知の高密度プラズマ・リアクタ内で、導電層のエッチングを実行する。エッチングを行う基板は、その上に約３，０００ないし１０，０００オングストロームの厚さの導電性アルミニウム層を有する８インチのウェハである。この導電性アルミニウムは、約０．８ないし１．５ミクロン厚さのフォトレジスト層によってマスクされている。以下の範囲の変動全てを試験したわけではない。しかしながら、実験によって、これらの範囲は、使用する特定のリアクタおよびエッチング対象の特定の基板によっては、有益であり得ることが示された。表１に示すように、バルク・エッチング工程のためのＴＣＰ（商標）コイルに対するパワーは、約２５０Ｗないし約１，０００Ｗまでの範囲であり、より好ましくは約４００Ｗないし約７００Ｗ、更に好ましくは約５００Ｗとすれば良い。なお、これらの典型的なパワー範囲は、特定の典型的なＴＣＰ（商標）リアクタにおいて用いて好適なものであり、他のリアクタ・システムでバルク・エッチング工程のために適切な高密度プラズマを発生するためには、他のパワー範囲も十分に用い得ることに留意されたい。例えば、いくつかのヘリコンまたはＥＣＲシステムでは、より高いパワー範囲、場合によっては例えば１，５００ないし３，０００Ｗを用い得ることが考えられる。バルク・エッチングのためのリアクタ・チャンバ圧力は、約２ｍＴないし約９０ｍＴの範囲であり、より好ましくは約６ｍＴないし約２０ｍＴであり、更に好ましくは約１５ｍＴとすれば良い。バルク・エッチング工程の間にリアクタ・チャンバ内のチャックに印可するバイアス電力は、表１に示すように、約５０Ｗないし５００Ｗの範囲であり、より好ましくは１００Ｗないし３００ワットであり、更に好ましくは約１７０Ｗとすれば良い。この構成のバルク・エッチング・エッチャント・ガス混合物のＣｌ₂成分は、約０sccm（標準立方センチメートル／秒）ないし約２００sccmの範囲であり、より好ましくは約１０sccmないし約１５０sccmであり、更に好ましくは約３６sccm とすれば良い。この例では、バルク・エッチングのエッチャント・ガス混合物のＢＣｌ₃成分は、約０sccmないし約２００sccmの範囲であり、より好ましくは約１０sccmないし約１５０sccmであり、更に好ましくは約１８sccmとすれば良い。バルク・エッチング・エッチャント・ガス混合物のＮ₂成分は、約０sccmないし約５０sccmであり、より好ましくは約０sccmないし約２５sccmであり、更に好ましくは約８sccmとすると良い。表２に示すように、クリアリング・エッチング工程のためのＴＣＰ（商標）コイルに対するパワーは、約０Ｗないし約３００Ｗまでの範囲であり、より好ましくは約０Ｗないし約１５０Ｗ、更に好ましくは約０Ｗとすれば良い。この構成では、クリアリング・エッチングのためのリアクタ・チャンバ圧力は、約２ｍＴないし約９０ｍＴの範囲であり、より好ましくは約６ｍＴないし約５０ｍＴであり、更に好ましくは約３５ｍＴとすれば良い。表２に示すように、クリアリング・エッチング工程の間にリアクタ・チャンバ内のチャックに印可するバイアス電力は、約５０Ｗないし５００Ｗの範囲であり、より好ましくは１００Ｗないし４００Ｗであり、更に好ましくは約３５０Ｗとすれば良い。この構成のクリアリング・エッチングのエッチャント・ガス混合物のＣｌ₂成分は、約０sccmないし約２００sccmの範囲であり、より好ましくは約１０sccmないし約１５０sccmであり、更に好ましくは約１００sccmとすれば良い。この例では、クリアリング・エッチングのエッチャント・ガス混合物のＢＣｌ₃成分は、約０sccmないし約２００sccmの範囲であり、より好ましくは約１０sccmないし約１５０sccmであり、更に好ましくは約６７sccmとすれば良い。クリアリング・エッチング・エッチャント・ガス混合物のＮ₂成分は、約０sccmないし約５０sccm であり、より好ましくは約０sccmないし約２５sccmであり、更に好ましくは約０ sccmとすると良い。例えば図４において説明した（平面または非平面の）ＴＣＰ（商標）コイルや、平行平板および／またはＥＣＲマイクロ波などのような主要プラズマ発生源に対するパワーを低下させることによって、クリアリング・エッチング工程におけるプラズマ密度を低下させ得るが、導電層をエッチングする間に半導体基板を帯電損傷から保護するために、プラズマ密度低下のための他の技術も可能である。ここで、バルク・エッチングおよびクリアリング・エッチングを含む本発明のエッチング・プロセスの異なる実施形態について説明する。この実施形態では、バルク・エッチングとクリアリング・エッチングとの間のプラズマ密度は、機械的手段によって変更している。図５は、この実施形態の説明を容易にするために、プラズマ・リアクタ５００の簡略化された概略を示す。一般に、リアクタ５００は、シャワー・ヘッド５０２を含んでおり、このシャワー・ヘッドは気体ソース物質すなわちエッチャント・ソース・ガスをＲＦ誘導プラズマ・チャンバ５０４内に放出するための複数の穴を含むことが好ましい。また、気体ソース物質は、他の手段によって、例えばチャンバ自体の壁に内蔵されたポート、または、チャンバ内に配置されたガス・リングから放出することも可能である。基板５０６をチャンバ５０４内に導入し、基板を適所に保持するチャック５０８上に配置する。チャック５０８は、本発明のエッチング・プロセスの間、機械的にまたは静電気により基板を適所に保持することができる。また、チャック５０８は電極としても作用し、好ましくは、高周波（ＲＦ）発生器５１０によってバイアスをかける。チャック５０８と基板５０６との間のポート５１２を介して、圧力下でヘリウム冷却ガスを導入して、熱伝達媒体として作用させ、処理の間、基板の温度を正確に制御し、均一かつ反復可能なエッチング結果を保証するようにしてもよい。主要プラズマ発生源の第２の電極５１４は、チャンバ５０４上に配置され、コイルの形態を取っている。しかしながら、主要プラズマ発生源は、上述の平行平板およびマイクロ波源を用いることを含む他の従来の方法で実施し得る。コイル電極５１４は、整合ネットワーク（従来のものであり、図５には示さない）を介してＲＦ発生器５１６によって励磁される。ＲＦ発生器５１０，５１６は、チャック５０８および電極５１４を介して、チャンバ５０４においてエッチャント・ソース・ガス内でプラズマを衝突させ、基板５０６をエッチングするために使用される。基板５０６と主要プラズマ発生源すなわち電極５１４との間の間隙５１８を変更して、エッチング・プロセスの間のプラズマ密度を機械的に制御することができる。システムによっては、電極５１４およびシャワー・ヘッド５０２は、共に移動することも可能であるが、これは必須ではない。相対的なプラズマ密度を低下させるには、間隙６２０を広くして他の制御パラメータ全てを同じに維持するか、または図４に関連して説明した通り、エッチング速度を最適化するようにパラメータを変更すれば良い。クリアリング・エッチング工程の間のプラズマ密度を低下させるためには、高プラズマ密度バルク・エッチング工程の間に用いたものよりも間隙６２０を広くすると良い。図５を参照して、プラズマ密度の機械的な制御方法を、本発明のバルク／クリアリング・エッチングに適用することができる。バルク・エッチングは、導電層が部分的にエッチングされたところで停止する。バルク・エッチング工程は、比較的高い密度のプラズマを用いて基板上に実行する。バルク・エッチングの間、高密度プラズマは、一実施形態では、反射防止膜と、メタライゼーション層と、バリア層の一部の選択した領域をエッチングする。高密度プラズマ・バルク・エッチングのためのパラメータ設定には、ＴＣＰ（商標）コイルに対するパワー、チャンバ圧力、バイアス電力、Ｃｌ₂フローレート、ＢＣｌ₃のフローレート、Ｎ₂ のフローレート、およびシャワーヘッド５０２と基板５０６との間隙５１８が含まれ得る。一実施形態では、エッチングの深さを判定するには、アルミニウム層のエッチング終了を示すことができる２６１ｎｍ光放出の低減を監視すれば良い。バリア層は、高密度プラズマが誘発する電流による帯電損傷を回避するため、バルク・エッチングの間はエッチングしない。再び図５を参照すると、バルク・エッチングの後、基板はクリアリング・エッチング工程に進んで、導電層の残りを除去し、これによって、エッチングした領域において半導体基板およびフィールド酸化物を露出させる。クリアリング・エッチングの間、主要プラズマ発生源すなわち電極５１４と基板５０６との間の間隙５１８を広くすることによって、チャンバ５０４内のプラズマ密度を低下させる。半導体基板に帯電損傷を与えるほど大きな電流を誘発しないレベルまでプラズマ密度を低下させるために、ＴＣＰ（商標）コイルに対するパワー、チャンバ圧力、バイアス電力、Ｃｌ₂フローレート、ＢＣｌ₃フローレートおよびＮ₂フローレートを含む他のパラメータは、必ずしも変化させる必要はない。しかしながら、これらのパラメータのいくつかを変更して、他の目標の達成、例えばシステムのスループットの向上を図ることができる。間隙５１８が大きくなればなるほど、より低いプラズマ密度でのクリアリング・エッチングが容易となる。これまでの実施形態は、単一の機械内でのバルク・エッチングおよびクリアリング・エッチングを示したが、本発明の別の実施形態では、１つのエッチング・チャンバでバルク・エッチングを行う一方、異なるエッチング・チャンバでクリアリング・エッチングを行うことができる。異なるエッチング工程に異なる機械を用いることの利点は、プラズマ・リアクタのあるものは、高密度プラズマ・エッチングの方に適しているが、プラズマ・リアクタ設計の他のものは、より低密度のプラズマ・エッチングの方に適切であり得ることである。特に、反応性イオン・エッチング（ＲＩＥ）マシンのような低密度プラズマ・エッチング用に特に設計された機械を用いることによって、クリアリング・エッチングの間のエッチング均一性を改善することができる。高密度プラズマ・エッチング・マシンで、低密度プラズマ・エッチングを行うことができるが、バルク・エッチング工程およびクリアリング・エッチング工程に異なる機械を用いることによって、より良い製品を製造することができる。図６は、本発明の一態様による、発明のエッチング・プロセス６００に伴う工程を示す。工程６０２では、従来のプリエッチング工程でのエッチングのために、基板を用意する。プリエッチング工程は、例えば、基板をチャック上にクランプし、プラズマ処理チャンバ内の圧力を安定化させ、更に、基板の背面にヘリウム冷却ガスを導入して基板とチャックとの間の熱伝達を容易にすることを含み得る。工程６０４では、バルク・エッチング・プロセス・パラメータを用いて、層スタックをエッチングする。先に述べたように、バルク・エッチング・パラメータは、導電層の高プラズマ密度エッチングを達成するように設計されている。一実施形態では、プラズマは、その密度が約１０^-10ｃｍ^-3を超える場合に高密度と見なすことができる。バルク・エッチング工程６０４の後、クリアリング・エッチング工程６０６を実行する。クリアリング・エッチング工程６０４では、クリアリング・エッチング・パラメータを用いて層スタックをエッチングする。クリアリング・エッチング・パラメータは、バルク・エッチング工程６０４を行うプラズマ密度よりも低い密度のプラズマを用いて層スタックをエッチングするように構成されている。一実施形態では、プラズマは、その密度が約１０^-10ｃｍ^-3よりも低いと低密度と見なすことができる。説明したように、一実施形態では、主要プラズマ発生源、例えばＴＣＰ（商標）コイル、平行平板、および／またはＥＣＲマイクロ波に供給するパワーを低減することによって、プラズマ密度を低下させることができる。別の実施形態では、主要プラズマ発生源と基板との間の間隙を広くして、プラズマ密度を低下させることができる。クリアリング・エッチング工程をクリーンアップ・エッチングとして用いて、図１において説明したような帯電損傷を引き起こし得る高密度プラズマから半導体基板を保護しつつ、導電層のエッチングを完了する。追加の処理工程６０８は、所望のデバイスの製造を完了するための他の堆積工程および／またはエッチング工程を含むことができる。更に、追加の処理工程６０８は、冷却工程の後に、クランプ解除と、プラズマ処理チャンバから基板を取り出す除去工程とを含んでも良い。更に、追加の処理工程６０８は、ウェハをダイに切断し、このダイを従来の集積回路技術を用いて処理することによって、基板を用いて１つ以上の集積回路を生成することを含むことができる。あるいは、基板を処理して、例えば液晶表示パネルまたは半導体ＩＣ素子のような様々なデバイスとしても良い。次いで、これらのデバイスは、例えば、コンピュータを含む、いずれかの数の周知の商用、工業用または消費者用の電子製品のような電子製品に組み込むことができる。いくつかの好適な実施形態に関してこの発明を説明したが、本発明の範囲内に該当する変更、置換、および均等物もある。例えば、導電層は多数の層を含み得るが、単一の層、例えば単一のアルミニウム層としても良い。更に、本発明の技術は、金属または相互接続層（複数の層）のエッチングのみならず、いずれかの適切な導電性物質、例えば導電性ポリシリコンから成る導電性ゲート物質をエッチングするゲート・エッチングにも適用されることは認められよう。むろん、エッチャント・ソース・ガスおよび／またはエッチング・パラメータは、当業者によって認められるように、エッチング対象の物質に最適化しなければならない。更に、理解を容易にするために金属酸化物半導体（ＭＯＳ）デバイスを参照して特定の実施形態を説明したが、プラズマ誘発帯電損傷を低減するための本発明の技術は、エッチングの間にエッチング対象層の下層の帯電損傷を最小に抑えることが望ましい他の種類のデバイスの製造にも適用されることは認められよう。例えば、本発明の技術は、基板からフラット・パネル・ディスプレイを形成するデバイスのエッチングに用いることができる。更に別の例として、本発明の技術は、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイスの相互接続層、例えば第１の相互接続層のエッチングに用いることができる。また、本発明の技術は、抵抗型のエッチング（例えばＳＲＡＭデバイスのポリシリコン抵抗層のエッチング）またはトランジスタ・ゲートのエッチング（例えばゲートを構成する導電性ポリシリコン層等の導電層のエッチング）にも役立つと考えられる。また、本発明の方法を実施する多くの代替的な方法があることも注記しておく。従って、以下の添付の請求の範囲は、本発明の真の精神および範囲内に該当する全てのかかる変更、置換、および均等物を含むものとして解釈されることを意図するものである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者アツェイ・ルイサリタイタリア国ミラノアイ―20041 バイア・ブルスマラ・アグレイト・ブリアンツァ

Claims

【特許請求の範囲】１．高密度プラズマ・チャンバにおいて、半導体基板上の導電層の選択部分をエッチングする間に、前記基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法であって、前記高密度プラズマ・チャンバのプラズマ発生源に対する第１のパワー設定を用いて、前記導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行う工程と、前記プラズマ発生源に対する第２のパワー設定を用いて、前記導電層の前記選択部分にクリアリング・エッチングを行い、前記第２のパワー設定をほぼ最小に抑えて前記帯電損傷を低減させる工程と、を備える方法。２．請求項１の方法において、前記第２のパワー設定は約０Ｗないし約３００Ｗである、方法。３．請求項２の方法において、前記第２のパワー設定は約０Ｗないし約１５０Ｗである、方法。４．請求項３の方法において、前記第２のパワー設定は約０Ｗである、方法。５．請求項１の方法において、前記高密度プラズマ・チャンバは変成器結合プラズマ・チャンバである、方法。６．請求項１の方法において、前記高密度プラズマ・チャンバは電子サイクロトロン共鳴チャンバである、方法。７．請求項１の方法において、前記導電層はゲート酸化物層の上に位置しており、前記方法は、破壊的な量の前記プラズマ誘発電流が前記ゲート酸化物層を通って流れることを防止する、方法。８．請求項１の方法において、前記クリアリング・エッチングの間の前記高密度プラズマ・チャンバ内のチャンバ圧力は、前記バルク・エッチングの間の前記高密度プラズマ内のチャンバ圧力よりも高い、方法。９．請求項８の方法において、前記クリアリング・エッチング工程の間の前記高密度プラズマ・チャンバ内の前記チャンバ圧力は約２mTorrないし約９０mTorrである、方法。１０．請求項９の方法において、前記クリアリング・エッチング工程の間の前記高密度プラズマ・チャンバ内の前記チャンバ圧力は約６mTorrないし約５０mTorr である、方法。１１．請求項１０の方法において、前記クリアリング・エッチング工程の間の前記高密度プラズマ・チャンバ内の前記チャンバ圧力は約３５mTorrである、方法。１２．請求項１の方法において、前記バルク・エッチングの間の前記高密度プラズマ・チャンバ内のエッチャント・ソース・ガス混合物のフロー・レートは、前記クリアリング・エッチングの間のものよりも低い、方法。１３．請求項１２の方法において、前記クリアリング・エッチングの間のＣｌ₂ のフロー・レートは約０標準立方センチメートル／秒（sccm）ないし約２００sc cmである、方法。１４．請求項１３の方法において、前記クリアリング・エッチングの間の前記Ｃｌ₂の前記フロー・レートは約１０sccmないし約１５０sccmである、方法。１５．請求項１の方法において、前記半導体基板上の前記導電層は、窒化チタンの第１層と、アルミニウム層と、窒化チタンの第２層とを含む物質の堆積で構成されている、方法。１６．請求項１５の方法において、前記バルク・エッチングの間に用いられるエッチャント・ソース・ガスは、Ｃｌ₂およびＢＣｌ₃を含む、方法。１７．請求項１の方法において、前記導電層は、ＳＲＡＭデバイスを製造するために用いられる導電層である、方法。１８．請求項１の方法において、前記導電層は、ＣＭＯＳ論理デバイスを製造するために用いられる導電層である、方法。１９．半導体基板上の導電層の選択部分をエッチングする間に、前記基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法であって、第１のプラズマ・チャンバにおいて、前記第１のプラズマ・チャンバの第１のプラズマ発生源に対する第１のパワー設定を用いて、前記導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行う工程と、第２のプラズマ・チャンバにおいて、前記第２のプラズマ・チャンバの第２のプラズマ発生源に対する第２のパワー設定を用いて、前記導電層の前記選択部分にクリアリング・エッチングを行い、前記第２のパワー設定を前記第１のパワー設定よりも大幅に低くして前記帯電損傷を低減させる工程と、を備える方法。２０．請求項１９の方法において、前記第１の高密度プラズマ・チャンバおよび前記第２の高密度プラズマ・チャンバのうち少なくとも１つは、変成器結合プラズマ・チャンバである、方法。２１．請求項１９の方法において、前記導電層はゲート酸化物層の上に位置しており、前記方法は、破壊的な量の前記プラズマ誘発電流が前記ゲート酸化物層を通って流れることを防止する、方法。２２．請求項１９の方法において、前記第２のパワー設定は約０Ｗないし約１５０Ｗである、方法。２３．請求項２２の方法において、前記第２のパワー設定は約０Ｗである、方法。２４．主要プラズマ発生源を含む高密度プラズマ・チャンバにおいて、半導体基板上の導電層の選択部分をエッチングする間に、前記基板を通るプラズマ誘発電流による帯電損傷から半導体基板を保護するための方法であって、前記主要プラズマ発生源と前記基板との間の第１の間隙距離により、前記導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行う工程と、前記第１の間隙距離よりも大きい前記主要プラズマ発生源と前記基板との間の第２の間隙距離により、前記導電層の前記選択部分にクリアリング・エッチングを行い、これによって、前記バルク・エッチングの間に用いるプラズマよりも低い密度のプラズマを前記クリアリング・エッチングの間に用いて、前記導電層の前記選択部分のエッチングを可能とする工程と、を備える方法。２５．請求項２４の方法において、前記高密度プラズマ・チャンバは変成器結合プラズマ・チャンバである、方法。２６．請求項２４の方法において、前記高密度プラズマ・チャンバは電子サイクロトロン共鳴チャンバである、方法。２７．請求項２４の方法において、前記導電層はゲート酸化物層の上に位置しており、前記方法は、破壊的な量の前記プラズマ誘発電流が前記ゲート酸化物層を通って流れることを防止する、方法。２８．請求項２４の方法において、前記バルク・エッチングは、前記高密度プラズマ・チャンバのプラズマ発生源に対する第１のパワー設定で実行され、前記第１のパワー設定は、前記クリアリング・エッチングの間に用いられる前記プラズマ発生源に対する第２のパワー設定よりも高い、方法。２９．請求項２４の方法において、前記導電層はメタライゼーション層である、方法。３０．請求項２４の方法において、前記導電層は導電性ポリシリコン層である、方法。３１．高密度プラズマ・チャンバにおいて、基板上に配置された導電層を有する半導体基板から半導体デバイスを製造するための方法であって、前記高密度プラズマ・チャンバのプラズマ発生源に対する第１のパワー設定を用いて、前記導電層の前記選択部分に少なくとも部分的にバルク・エッチングを行う工程と、前記プラズマ発生源に対する第２のパワー設定を用いて、前記導電層の前記選択部分にクリアリング・エッチングを行い、前記第２のパワー設定をほぼ最小に抑えて、前記基板を通るプラズマ誘発電流による帯電損傷を低減させる工程と、を備える方法。３２．請求項３１の方法において、前記高密度プラズマ・チャンバは変成器結合プラズマ・チャンバである、方法。３３．請求項３１の方法において、前記バルク・エッチングは、前記プラズマ発生源と前記基板との間の第１の間隙距離によって実行され、前記第１の間隙距離が、前記クリアリング・エッチングの間に用いられる前記プラズマ発生源と前記基板との間の第２の間隙距離よりも大きい、方法。