KR100535961B1 - 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법 - Google Patents

플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법 Download PDF

Info

Publication number
KR100535961B1
KR100535961B1 KR10-1999-7005109A KR19997005109A KR100535961B1 KR 100535961 B1 KR100535961 B1 KR 100535961B1 KR 19997005109 A KR19997005109 A KR 19997005109A KR 100535961 B1 KR100535961 B1 KR 100535961B1
Authority
KR
South Korea
Prior art keywords
plasma
conductive layer
etching
layer
etch
Prior art date
Application number
KR10-1999-7005109A
Other languages
English (en)
Other versions
KR20000057465A (ko
Inventor
로저 파트릭
스탠리 시유
루이사리타 엣제
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20000057465A publication Critical patent/KR20000057465A/ko
Application granted granted Critical
Publication of KR100535961B1 publication Critical patent/KR100535961B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Secondary Cells (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판 위의 전도 레이어의 선택된 부분을 통해 에칭시, 기판을 통해 플라즈마에 의해 유도되는 전류에 의한 차징 결함으로부터 반도체 기판을 보호하기 위한, 고밀도 플라즈마 챔버에서의 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법. 상기 방법은 고밀도 플라즈마 챔버의 플라즈마 발생 소오스를 위한 제 1 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 부분적으로 벌크 에칭을 수행하는 단계를 포함한다. 또한 본 방법은 플라즈마 발생 소오스를 위한 제 2 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 클리어링 에칭을 실시하는 단계를 포함한다. 본 실시예에 따라, 제 2 전력 세팅은 차징 결함을 감소시키기 위해서 최소화된다.

Description

플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법{METHODS FOR REDUCING PLASMA-INDUCED CHARGING DAMAGE}
본 발명은 기판 위 전도 레이어의 에칭에 관련된다. 특히, 본 발명은 전도 레이어를 에칭할 때 반도체 기판이 손상을 받는 것을 막기 위한 방법에 관련된다.
반도체 집적회로 제작시, 컴포넌트 트랜지스터와 같은 장치들이 기판이나 웨이퍼 위에 형성되고, 상기 기판이나 웨이퍼는 대개 실리콘으로 만들어진다. 여러 재료로 된 연속 레이어는 기판 위에 증착되어 스택을 형성한다. 이러한 레이어는 증착되고 에칭되어 원하는 콤포넌트를 형성한다. 다음에 상기 스택의 전도 레이어로부터 에칭된 금속 상호 연결 라인이 연결되어, 컴포넌트들을 연결하여 원하는 회로를 형성한다.
스택의 여러 레이어를 에칭할 때, 종래기술에서는 고밀도 플라즈마 에칭 공정이 많이 사용된다. 이 공정의 장점은 잘 알려져 있듯이, 향상된 에칭 속도와 에칭 방향성을 포함한다. 그러나, 전도 레이어의 에칭은 원하지 않는 부정적 결과를 유발할 수도 있다.
일례로, 전도 레이어의 에칭은 플라즈마 차징 문제를 유발한다는 것이 발견되었다. 플라즈마 차징(plasma charging)은 어떤 레이어, 즉 전도 레이어가 에칭시 양전하를 얻어되는 때에 발생되는 데, 이같은 플라즈마 차징으로 인하여 전자가 기판내에서 양으로 대전된 레이어를 향해 이동하게하는 원인이 된다. 알려진 바와 같이, 이같은 전자의 흐름은 반대 방향으로 전류의 흐름을 발생시킨다. 플라즈마에 의해 유도되는 전류는 전도 레이어 아래에 놓인 다른 레이어를 통해 흘러 플라즈마 차징 결함(plasma charging damage)을 잠재적으로 유발한다.
상기 플라즈마 차징 문제는 도 1을 참조하여 더욱 쉽게 이해할 수 있을 것이다. 도 1에는 플라즈마 영역(100)이 도시되어 있고, 상기 영역은 플라즈마가 반응성 부식 소스 기체와 만나는 고밀도 플라즈마 공정 챔버 영역을 나타낸다. 프라즈마 영역(100)에는 양이온(102)와 전자(104)로 이루어지는 반응 이온이 있다. 에칭하는 동안, 반응 이온은 기판(106) 위에 증착되는 레이어들과 접촉하고, 접촉한 레이어에 따라 선별적으로, 일부 접촉한 레이어와 반응한다. 도 1의 예에서, 레이어는 포토리지스트 레이어(108), 전도 레이어(110), 그리고 필드 산화물 레이어(112)로 도시된다. 개방 영역(114)에서, 반응 이온의 일부가 기판의 표면과 접촉하기도 한다.
양이온(102)은 고밀도 플라즈마 공정 챔버와 임팩트 기판(106)뿐만 아니라 일반적으로 수직 방향으로 그 위에 배치되는 레이어 내에 만들어지는 잠재적인 전기장을 따른다. 결과적으로, 양이온은 이방성이라고 일컬어지며, 포토레지스트의 인접한 컬럼 사이의, 즉 포토레지스트 레이어(108)의 컬럼(116,118,120) 사이의, 좁은 홈(122,124)을 투과하여, 아래에 놓인 전도 레이어(110)에 양의 극성을 제공한다.
전자(104)는 다른 한편으로 등방성인 것으로 보인다. 즉, 전자는 고밀도 플라즈마 공정 챔버 내에 만들어진 전기장을 따르지 않는다. 따라서, 더 많은 퍼센티지의 전자가 포토레지스트 컬럼(116,118,120)의 측벽을 때려, 포토레지스트 레이어(108)에 음전하를 부여한다.
고밀도 플라즈마 공정 시의 에칭 속도는 좁은 홈 영역 - 컬럼(118과 120) 사이의 좁은 홈 영역(124)과 컬럼(116과 118) 사이에 위치한 영역(112) -의 경우와 개방 영역(114)의 경우가 다르다. 더 빠른 에칭 속도 때문에 전도 레이어는 좁은 홈 영역(122,124)으로부터 제거되기 전에 개방 영역(114)에서 먼저 제거될 것이다. 전도 레이어가 먼저 제거되면, 반도체 기판(106)은 플라즈마에 직접 노출될 것이다.
전도 레이어(110)가 양으로 대전되어 있기 때문에, 반도체 기판(106)으로 부터의 전자가 양으로 대전된 전도 레이어쪽으로 끌려가게 된다. 양으로 대전된 전도 레이어를 향하는, 즉 영역(126)을 향하는 전자의 흐름은 반대 방향으로, 즉 전도층(110)으로부터 영역(126)을 통해 기판(106)까지의 전류 흐름을 발생시킨다. 전류(128) 경로는 플라즈마 영역(100)으로부터의 전자가 기판(106)을 통해 개방 영역(114)으로 까지 이동함에 따라 종료된다. 전류(128)가 충분히 크다면, 그 경로 내의 콤포넌트는 파괴되거나 그 전기적 성질이 바람직하지 못하게 바뀐다.
일례를 들자면, 영역(126)은 MOS(금속 산화물 반도체) 트랜지스터의 경우에 게이트 산화물 영역을 나타낸다. 게이트 산화물 영역(126)은 150Å이나 그 이하로 상대적으로 얇다. 그리고, 플라즈마에 의해 유도되는 작은 전류가 있더라도 쉽게 결함이 생기거나 파괴되기까지 한다. 선택적 또는 부가적으로, 게이트 산화물 영역(126)을 통해 플라즈마에 의해 유도되는 전류는 게이트 산화물 영역(126) 아래에서 전하가 갇히게 한다. 이와 같이 갇힌 전하의 존재는 제작된 트랜지스터를 동작시키는 데 필요한 전류의 양을 뜻하지 않게 바꿀 수 있다. 어떤 경우에는, 상기 변경으로 인해 제작된 트랜지스터가 쓸모없게 될 수도 있다.
앞서 말한 관점에서, 고밀도 플라즈마 공정 챔버 내에서 전도 레이어의 에칭을 촉진시키는 바람직하고 개선된 방법과 장치가 있다. 개선된 방법과 장치는 플라즈마에 의해 유도되는 전류로부터의 차징 결함(전류의 흐름으로 발생되는 반도체 기판등에서의 손상)을 최소화하고, 전도 레이어의 선택된 부분을 통해 선호적으로 에칭한다.
도 1은 고밀도 플라즈마 공정 챔버내에서 에칭되는 레이어 스택을 도시하며, 상기 챔버내에 형성되는 플라즈마에 의해 유도된 전류를 도시하는 도면.
도 2는 에칭(벌크 에칭과 클리어링 에칭)공정 전의 스택의 도면.
도 3은 한 실시예로서, 벌크 에칭 단계 후 같은 스택의 도면.
도 4는 한 실시예로서, 클리어링 에칭 단계 종료 후 같은 스택의 도면.
도 5는 한 실시예로서, 플라즈마 반응기를 개략적으로 도시한 도면이며, 본 발명의 에칭 기술을 설명하는 도면.
도 6은 본 발명의 한 특징에 따라, 본원 발명의 전도 레이어 에칭 공정에 관련된 단계를 설명하는 도면.
(참조 번호 설명)
100 ... 플라즈마 영역 102 ... 양이온
104 ... 전자 106,200,506 ... 기판
108 ... 포토리지스트 레이어 110,201 ... 전도 레이어
112,214 ... 필드 옥사이드 레이어 114,212 ... 개방 영역
116,118,120 ... 포토리지스트 컬럼 122,124,210 ... 좁은 홈 영역
126,216 ... 게이트 옥사이드 영역 202 ... 배리어 레이어
204 ... 금속화 레이어 206 ... 반사 방지 코팅 레이어
208 ... 하드 마스크 500 ... 플라즈마 반응기
502 ... 샤워 헤드 504 ... 챔버
508 ... 척 512 ... 포트
514 ... 전극 510,516 ... RF 발생기
본 발명은 한 실시예에서 기판 위 전도 레이어의 선택된 부분을 통해 에칭하는 동안 상기 기판을 통한 플라즈마에 의해 유도되는 전류 때문에 생기는 차징 결함(charging damage)으로부터 반도체 기판을 보호하기 위한 고밀도 플라즈마 챔버내의 방법에 관계한다. 상기 방법은 고밀도 플라즈마 챔버의 플라즈마 발생 소스(source)를 위해 제 1 전력 세팅을 사용하여 적어도 부분적으로는 상기 전도층의 선택된 부분을 통해 벌크 에칭(bulk etching)을 실시하는 과정을 포함한다. 또한 상기 방법은 플라즈마 발생 소스를 위한 제 2 전력 세팅을 사용하여 상기 전도 레이어의 선택된 부분을 통해 클리어링 에칭(clearing etching)을 실시하는 과정도 포함한다. 여기의 실시예에 따라, 제 2 전력 세팅은 최소화되어 상기 차징 결함을 감소시킨다.
또다른 실시예에서, 본원 발명은 기판 위 전도 레이어의 선택된 부분을 통해 에칭할 때 기판을 통해 플라즈마에 의해 유도되는 전류의 차징 결함으로부터 반도체 기판을 보호하는 방법에 관계한다. 이같은 방법은 제 1 플라즈마 발생 소스를 위한 제 1 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 벌크 에칭을 제 1 플라즈마 챔버에서 부분적으로 실시하는 과정을 포함한다. 이 방법은 또한 제 2 플라즈마 발생 소스를 위한 제 2 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 클리어링 에칭(clearing etching)을 제 2 플라즈마 챔버에서 실시하는 과정을 포함한다. 제 2 전력 세팅은 차징 결함을 감소시키기 위해 제 1 전력 세팅보다 더 낮다.
또다른 실시예에서, 본 발명은 기판 위 전도 레이어의 선택된 부분을 통해 에칭하는 동안, 기판을 통해 플라즈마에 의해 유도된 전류의 차징 결함으로부터 반도체 기판을 보호하기 위해, 고밀도 플라즈마 챔버내에 에칭용 화학제를 분배하기 위한 제 1 플라즈마 발생 장치를 포함하는, 방법에 관련된다. 이 방법은 기판 과 제 1 플라즈마 발생 소스 사이의 제 1 갭 거리(gap distance)로 전도 레이어의 선택된 부분을 통해 부분적으로 벌크 에칭을 실시하는 과정을 포함한다. 이 방법은 또한 제 1 갭 거리보다 큰 기판과 제 1 플라즈마 발생 소스 사이의 제 2 갭 거리로 전도 레이어의 선택된 부분을 통해 클리어링 에칭을 실시하는 과정을 포함한다. 이러한 방식으로, 전도 레이어의 선택된 부분은 벌크 에칭시 사용되는 플라즈마보다 클리어링 에칭시 저밀도 플라즈마로 에칭된다.
본 발명의 이 장점과 다른 장점은 다음의 상세한 설명과 다양한 도면을 통해 더욱 명확해질 것이다.
발명은, 전도 레이어의 선택된 부분을 통해 에칭할 때, 기판을 통해 플라즈마에 의해 유도되는 결함에 의한 차징 결함으로부터 반도체 기판을 보호하기 위해 기술된다. 다음 기술에서, 본 발명을 완전히 이해시키기 위해, 많은 특정한 세부 사항이 제공된다. 그러나, 당해 분야의 숙련자에게는 이러한 상세한 사항의 일부나 전부 없이도 본 발명을 행할 수 있을 것이다. 또한, 잘 알려진 공정은, 본 발명의 불필요한 불명료성을 피하기 위해, 자세히 기술하지 않았다.
본 발명의 한 측면에 따라, 상기 언급한 플라즈마에 의해 유도되는 전류 차징 문제는 벌크 에칭과 클리어링 에칭을 포함하는 에칭 공정으로 기판 상에 배치되는 레이어, 즉 전도 레이어를 에칭함으로서 감소된다. 창의적인 에칭 기술은, 평면이거나 비평면인 변압기에 연결된 플라즈마(TCPTM) 코일과 같은 유도 플라즈마 소오스를 주로 사용하는 것을 포함하여, 어떤 공지된 고밀도 플라즈마 처리 장치에서도 수행할 수 있다. 발명은 상기 언급한 반응기 중 어느 하나 뿐만 아니라 다른 적당한 플라즈마 처리 반응기에서도 실행된다고 예상된다. 상기 내용은, 플라즈마를 향하는 에너지가 자체적으로 연결되는 평행 전극판을 통해, ECR 마이크로웨이브 플라즈마 소오스를 통해, 또는 유도 연결되는 RF 소오스(즉 헬리콘, 나선형 레조네이터, 그리고 변압기 연결 플라즈마)를 통해 전달되는 가에 상관없이, 사실이다. ECR과 TCPTM 처리 시스템은, 다른 것보다도 상업적으로 유용하다. TCPTM 시스템은 예를 들자면 캘리포니아의 람 리서치 코퍼레이션 오브 프레몬트에서 얻을 수 있다.
더욱 자세히 설명하자면, 전형적인 플라즈마 에칭 챔버에서, 기판은 플라즈마로 에칭된다. 챔버는 입구 포트를 포함하고, 상기 포트를 통해 에칭 소오스 기체는 챔버 내부로 들어간다. 적당한 에너지 소오스는 에칭 소오스 기체로부터 플라즈마를 유도하기 위하여 챔버와 관련하여, TCPTM 코일이나 ECR 마이크로웨이브 튜브와 같은 플라즈마 발생 소오스에 가해진다. 에너지는 알려진 바와 같이 플라즈마 상태를 유지하기 위하여 유도되거나 자체적으로 연결된다. 제 1 플라즈마 발생 전력 소오스와 무관한 바텀 바이어스 전력(bottom bias power)은 역시 독립적인 바이어스 제어를 제공하도록 갖춰진다. 이때 에칭 소오스 기체로부터 종이 형성되어, 스태과 반응하고 기판 스택의 플라즈마 접촉 영역에서 부식된다. 부산물은 출구 포트를 통해 사라진다.
본 발명의 한 양태에 따라, 고밀도 플라즈마를 사용하는 벌크 에칭 단계와 저밀도 플라즈마를 사용하는 클리어링 에칭 스텝이 제공된다. 벌크 에칭은 고밀도 플라즈마의 제 1 플라즈마 발생 소오스를 위한 제 1 전력 세팅을 사용하여, 전도 레이어의 선택된 부분을 통해 부분적으로 에칭한다. 클리어링 에칭은 제 1 플라즈마 발생 소오스를 위한 제 2 전력 세팅을 사용하고, 이는 차징 결함을 줄이기 위하여 최소화되어, 전도 레이어의 선택된 부분을 통해 에칭한다.
벌크 에칭 단계는 제 1 플라즈마 발생 소오스에 상대적으로 높은 전력ㅇ르 가해 고밀도 플라즈마를 유도한다. 높은 전력을 사용함으로서, 이온 에너지가 증가하고 종래의 에칭법에 비해 매우 빠른 에칭 속도를 제공한다. 이러한 빠른 에칭 속도에 의해 시스템 처리량은 높게 유지된다. 고밀도 플라즈마 에칭이, 종래와 같이 전도 레이어를 통해 에칭하도록 허용된다면, 플라즈마에 의해 유도되는 전류는 도 1에 연관되어 기술되는 방식으로 전도 레이어의 아래에 놓이는 일부 레이어에 결함을 일으킬 수 있다.
본 발명의 또다른 양태에 따라, 고밀도 플라즈마 에칭 단계는 전도 레이어가 완전히 에칭되기 전에 종료된다. 클리어링 에칭은 벌크 에칭 후 어떤 단계에서 실행된다. 클리어링 에칭은, 포토리지스트에 의해 보호되지 않는 영역의 전도 레이어의 나머지를 제거하고 플라즈마에 의해 유도되는 전류로부터 차징 결함을 최소화하는 동안 에칭 처리를 종료하는 것을 목적으로 한다. 일반적으로 클리어링 에칭은 벌크 에칭에 비해 상대적으로 짧다. 따라서, 고밀도 에칭의 더 빠른 에칭 속도로 인해 에칭의 대부분이 이루어지고, 상대적으로 저속의 저밀도 에칭은 짧은 시간으로 인해 시스템 처리량에 크게 영향을 미치지 않는다.
더욱 자세히 설명하자면, 벌크 에칭과 클리어링 에칭을 포함하는 본원 발명의 에칭 처리가 도 2, 3, 4를 참조하여 이제부터 기술될 것이다. 도 2는 에칭처리(벌크 에칭과 클리어링 에칭) 전 스택을 도시하고, 도 3은 벌크 에칭 단계가 종료된 후 같은 스택을 도시하며, 도 4는 클리어링 에칭이 종료된 후 같은 스택의 모습을 도시한다.
도 2를 보면, 스택은 반도체 기판(200), 배리어 레이어(202), 전도 레이어(201)(본 도에서 배리어 레이어(202), 금속화 레이어(204), 그리고 반사 방지 코팅(206)으로 이루어짐), 그리고 포토레지스트 레이어 또는 하드 마스크(208)(포토레지스트가 제거되는 개방 영역(212)과 좁은 홈(210)을 가짐)를 포함한다. 반도체 기판과 배리어 레이어 사이에는 게이트 산화물(216)와 필드 산화물(214) 영역이 있다. 에칭 공정은 좁은 홈(210)과 개방 영역(212)으로부터 전도 레이어 물질을 제거하여 원하는 패턴을 형성한다. 상기 언급한 대로, 기술되지 않은 다른 추가적인 레이어는 전도 레이어나 스택의 다른 레이어 사이나 그 위, 그 아래에 놓일 수 있다는 것을 주목해야 한다. 더욱이, 기술된 레이어 모두가 필요한 것은 아니며, 그 일부나 전부는 다른 레이어로 교체될 수도 있다.
벌크 에칭 소오스 기체는 한 실시예에서, 두 성분, 염소(Cl2)와 보론 트리클로라이드(BCl3)를 포함하고, 상기 두 성분은 첫번째 Cl2:BCl3 흐름비로 혼합된다. 알려진 바와 같이, 염소(Cl2)는 알루미늄과 같은 금속화 레이어를 에칭하기 위해 자주 사용되는 반응성 에칭 기체이다. 전형적으로, 보론 트리클로라이드(BCl3)는 에칭 과정동안 포토리지스트 레이어의 부식을 감소시키기 위해 패시베이션 요소로서 염소에 더해진다. 보론 트리클로라이드(BCl3)는 에칭 과정 동안 스택의 측벽을 아래로 자르는 것을 또한 방지한다. 그러나, 에칭 소오스 기체에 보론 트리클로라이드(BCl3)를 첨가하는 것을 여러 부작용을 유발할 수도 있다. 이러한 단점은 에칭 처리를 늦추는 에칭 속도 감소를 포함한다. 보론 트리클로라이드(BCl3)는 에칭 속도 균일성과 포토리지스트의 에칭 속도 선택성을 감소시킨다. 더욱이, 보론 트리클로라이드(BCl3)는 마이크로 로우딩과 에칭 처리와 연관되는 프로파일 마이크로로우딩 문제를 포함한다. 그러므로, 포토리지스트의 과도한 부식과 스택 측벽을 아래로 절단하는 것을 방지하기 위해 필요한 에칭 소오스 기체 내 보론 트리클로라이드(BCl3)의 양만을 사용하는 것이 바람직하다.
Cl2와 BCl3가 알루미늄의 금속화 레이어를 에칭하기 위해 주로 사용되는 소오스 기체임에도 불구하고, 이 목적에 적합한 기체라고는 볼 수 없다. 다른 소오스 기체도 알루미늄이나 다른 금속화 레이어를 위해 또한 사용된다. 알루미늄이 금속화 레이어로 주로 사용되지만, 텅스텐이나 폴리실리콘도 사용할 수 있다. 알루미늄을 사용할 경우, 티타늄 나이트라이드(NiT) 역시 사용되어, 반사 방지 코팅(ARC) 레이어와 배리어 레이어(도 2의 레이어(206과 202))를 형성한다. 전도 레이어를 형성하는 세 개의 샌드위치 레이어는 한 실시예에서, 같은 Cl2/BCl3 화합물로 에칭된다. 몇가지 예에서, 불소 위주의 에칭 소오스 기체가 염소 위주의 에칭 소오스 기체를 대체하여 사용된다. 예를 들면, 잘 알려진 바와 같이, SF6와 같은 불소 위주의 에칭 소오스 기체가 텅스텐을 함유하는 전도 레이어를 에칭하기에 더 적합하다고 믿어진다. 또다른 실례로, 어떤 경우에, HBr이나 SF6가 폴리실리콘 전도 게이트 레이어를 에칭하는 데 사용될 수 있다.
도 3은 벌크 에칭이 종료된 후의 도 2의 스택을 도시한다. 도시된 바와 같이, 벌크 에칭 단계의 고밀도 플라즈마는 반사 방지 코팅 레이어(206), 금속화 레이어(204), 그리고 배리어 레이어(202) 일부를 통해 에칭하였다. 예를 들자면, 상기 세 레이어 부분은 좁은 홈 영역(210)과 개방 영역(212)으로부터 제거되었다. 상기 벌크 에칭은 금속화 레이어(204)가 완전히 에칭되기만하면 도 2의 전도 레이어를 형성하는 세 샌드위치 레이어가 완전히 에칭되기 전에 멈추게 된다. 배리어 레이어(202)의 에칭은 게이트 산화물(216)을 보호하기 위하여 고밀도 플라즈마 벌크 에칭으로 종료되지 않는다. 벌크 에칭을 통해 배리어 레이어가 에칭된다면, 고밀도 플라즈마에 의해 유도되는 전류가 도 1과 관련하여 설명된 바와 같이 산화물 게이트(216)에 해를 입히거나 파괴시킬 수 있다.
고밀도 플라즈마 에칭의 종료 시각이, 게이트 산화물(216)과 같은 전도 레이어의 아래에 놓이는 레이어들의 보호에 중요하다. 한 실시예에서, 벌크 에칭 단계의 소요 시간이 실험을 통해 미리 결정된다. 기언급된 세 개의 샌드위치 레이어가 전도 레이어로 사용된다면, 벌크 에칭 단계의 깊이가 261nm의 광선 방사에서 리덕션을 감지함으로서 모니터될 수 있고, 이는 알루미늄 레이어가 에칭되는 것으로 알 수 있다. 상기 고밀도 에칭은 고밀도 플라즈마로 아래에 놓이는 배리어 레이어를 에칭함을 피하기 위해 즉시 종료된다. 고밀도 에칭은 한 실시예에서, 알루미늄 레이어가 완전히 에칭되어 상기 배리어 레이어를 부분적으로 에칭한 후, 6-10초 동안 진행된다. 레이어 물질의 제거 속도는 좁은 홈(210)에서 보다 개방 영역(212)에서 더 빠르다는 것을 주목해야 한다. 그러므로, 남아있는 배리어 레이어(202)가 좁은 홈 영역(210)에서보다 개방 영역(212)에서 더 얇다. 플라즈마에 의해 유도되는 전류를 일으키는, 반도체 기판의 고밀도 플라즈마 노출을 막기 위하여, 개방 영역(212)에서 배리어 레이어(202)가 완전히 에칭되기 전에 상기 벌크 에칭이 종료되어야한다.
도 4는 클리어링 에칭이 종료된 후 도 3의 스택을 도시한다. 클리어링 에칭동안, 플라즈마 발생 소스, 즉 TCPTM 코일에 가해지는 전력은 감소하거나 0이 되어, 반도체 기판이 플라즈마에 노출되어도 차징 결함을 일으키지 않는 수준까지 제 1 플라즈마 밀도를 감소시킨다. 클리어링 에칭 소스 기체는 한 실시예에서 벌크 에칭 흐름비와는 다른 Cl2:BCl3 흐름비나 벌크 에칭과 같은 Cl2:BCl3 흐름비로 혼합된 Cl2와 BCl3를 포함한다. 또한 다른 에칭 소스 기체 혼합물도 사용할 수 있다.
더 낮은 밀도의 플라즈마로, 배리어 레이어(202)의 나머지는 제거되고, 전도 레이어(201)를 통해 에칭 단계를 종료한다. 저밀도 플라즈마는 고밀도 플라즈마보다 느린 에칭 속도를 가지는 경향이 있다. 이러한 에칭 속도 강하를 보상하기 위하여, 많은 다른 에칭 속도 파라미터를 바꾸면서, 클리어링 에칭 단계의 에칭 속도를 향상시킬 수 있다. 이러한 에칭 속도 개선 파라미터는:
에칭 소스 기체 흐름비를 증가시키거나, 상기 처리 기체 챔버내 압력을 증가시키거나, 바이어스 전력을 증가시키는 과정을 포함한다. 상기 과정이 처리량을 개선시키는 데도 불구하고, 차징 결함으로부터 게이트 산화물(216)과 같은 전도 레이어의 아래에 놓이는 레이어들을 보호하기 위해 이러한 변화에 대한 보호가 필요하지 않다.
본 발명의 벌크 에칭/클리어링 에칭법을 사용하기에 적합한 특정 처리 조건이나 파라미터는, 반응기의 종류와 형태, 전도 레이어의 조성, 전도 레이어의 두께, 사용된 에칭 기체, 기판의 크기 등에 의존한다. 한 특정한 실례에서, 표 1,2는 벌크 에칭 단계와 클리어링 에칭 단계에 대한 근접한 공정 파라미터 범위를 각각 요약하여 보여준다. 표 1,2에서, 전도 레이어 에칭은, 캘리포니아의 람 리서치 코퍼레이션 오브 프레몬트(Lam Research Corporation of Fremont, California)에서 얻을 수 있는, 모델 9600 TCPTM으로 알려진 고밀도 플라즈마 반응기에서 수행된다. 에칭된 기판은 웨이퍼 위에 배치된 3,000-10,000Å 두께의 전도 알루미늄 레이어를 가지는 8 인치 웨이퍼이다. 이 전도 알루미늄 레이어는 0.8-1.5 미크론 두께의 포토레지스트 레이어에 의해 마스크된다. 다음의 모든 범위 대해서 테스트한 것은 아니다. 그러나, 사용된 특정 반응기와 에칭되어질 특정 기판에 따라서는 이들 범위가 유용한 것으로 실험에 의해 밝혀졌다.
표 1에서 나타나는 것과 같이, 벌크 에칭 단계에 대한 TCPTM 코일의 전력은 250 -1,000 W의 범위에 있고, 선호적으로 400 - 700W, 최적 범위는 500 W이다. 이러한 전형적인 전력 범위가 특정 TCPTM 반응기의 사용에 적합하고, 다른 전력 범위는 다른 반응기 시스템의 벌크 에칭 단계에 대해 적합한 고밀도 플라즈마를 발생시키기 위해 사용할 수 있다. 예를 들면, 더 높은 전력 범위(어떤 경우 1,500 - 3,000 W)는 일부 헬리콘이나 ECR 시스템에서 사용될 수 있다.
벌크 에칭의 반응기 챔버 압력은 2mT에서 90mT의 범위에 있고, 선호적으로는 6mT에서 20mT, 최적 범위는 15mT이다. 표 1에서 지적한 바와 같이, 벌크 에칭 단계 동안 반응기 챔버 내의 척(chuck)에 가해지는 바이어스 전력은 50 W에서 500 W의 범위에 있고, 선호적으로는 100 W에서 300 W, 최적 범위는 170 W이다.
이러한 구성을 위한 벌크 에칭 기체 혼합물의 염소 성분은 0 sccm에서 200 sccm의 범위를 가지고, 선호적으로는 10 sccm에서 150 sccm, 최적 범위는 36 sccm이다. 이 경우, BCl3 성분은 0에서 200 sccm의 범위에 있고, 선호적으로는 10 sccm에서 150 sccm, 최적 범위는 18 sccm이다. 벌크 에칭 기체 혼합물의 N2 성분은 0에서 50 sccm의 범위에 있고, 선호적으로는 0에서 25 sccm, 최적 범위는 8 sccm이다.
표 2에서 언급된 바와 같이, 클리어링 에칭 단계에 대한 TCPTM 코일의 전력은 0 - 300 W의 범위에 있고, 선호적으로 0 - 150 W, 최적 범위는 0 W이다. 이러한 구성에서, 클리어링 에칭의 반응기 챔버 압력은 2mT에서 90mT의 범위에 있고, 선호적으로는 6mT에서 50mT, 최적 범위는 35mT이다. 표 2에서 지적하는 바와 같이, 클리어링 에칭 단계 동안 반응기 챔버 내의 척(chuck)에 가해지는 바이어스 전력은 50 W에서 500 W의 범위에 있고, 선호적으로는 100 W에서 400 W, 최적 범위는 350 W이다.
이러한 구성을 위한 클리어링 에칭 기체 혼합물의 염소 성분은 0 sccm에서 200 sccm의 범위를 가지고, 선호적으로는 10 sccm에서 150 sccm, 최적 범위는 100 sccm이다. 이 경우, BCl3 성분은 0에서 200 sccm의 범위에 있고, 선호적으로는 10 sccm에서 150 sccm, 최적 범위는 67 sccm이다. 클리어링 에칭 기체 혼합물의 N2 성분은 0에서 50 sccm의 범위에 있고, 선호적으로는 0에서 25 sccm, 최적 범위는 0 sccm이다.
클리어링 에칭 단계에서 도 4에 도시되는 제 1 플라즈마 발생 소스, 즉 TCPTM 코일(평면, 비평면에 관계없이) 전력, 평행판 또는 ECR 마이크로웨이브에 가해지는 전력을 감소시킴으로써, 플라즈마 밀도가 줄어들 수 있으나, 전도 레이어를 에칭하는 동안 차징 결함으로부터 반도체 기판을 보호할 수 있도록 하기 위한 다른 플라즈마 밀도 감소 기술이 사용될 수 있기도 하다. 벌크 에칭과 클리어링 에칭을 포함하는 본 발명 에칭 과정의 다른 실시예가 하기에서 설명된다. 이 실시예에서, 벌크/클리어링 에칭 사이의 플라즈마 밀도는 기계적 수단에 의해 바뀐다.
도 5는 플라즈마 반응기(500)의 간단한 도식도로서, 실시예를 쉽게 설명한다. 일반적으로, 반응기(500)는 기체 소스 물질, 즉 에칭 소스 기체를 RF에 의해 유도되는 플라즈마 챔버(504)로 분사하는 다수의 구멍을 포함하는 샤워 헤드(502)를 포함한다. 이러한 기체 소스 물질은 챔버 내에 배치되는 기체 링이나 챔버 자체의 벽에 있는 포트로부터 다른 장치에 의해 분사될 수도 있다. 기판(506)은 챔버(504)에 삽입되고, 척(508) 위에 놓이고, 상기 척은 기판을 제 위치에 고정시킨다. 척(508)은 본 발명의 에칭 과정동안 제 위치에 기판을 기계적으로 또는 정전적으로 보지한다. 척(508)은 전극으로도 작용하고, 라디오 주파수(RF) 발생기(510)에 의해 바이어스된다. 헬륨 냉각 기체는 척(508)과 기판(506) 사이의 포트(512)를 통해 압력하에 삽입되어, 상기 과정동안 기판의 온도를 정확하게 제어하는 열 전달 매체로 작용하여, 균일하고 반복적인 에칭 결과를 보장한다.
제 1 플라즈마 발생 소스를 나타내는 제 2 전극(514)은 챔버(504) 위에 배채되고, 코일의 형태를 취한다. 그러나, 제 1 플라즈마 발생 소스는 마이크로웨이브 소스와 평행 판을 사용하는 것을 포함하여 다른 종래의 방식으로 실시될 수 있기도 하다. 코일 전극(514)은 매칭 네크워크(matching network; 종래의 것으로 도 5에 도시되지 않음)를 통해 RF 발생기(516)에 의해 에너지화된다. RF 발생기(510,516)는, 전극(514)과 척(508)을 통해, 기판(506)을 에칭하기 위하여 챔버(504)내에서 에칭 소스 기체 내의 플라즈마를 때리도록 사용되어 기판(506)을 에칭하도록 한다.
기판(506)과 제 1 플라즈마 발생 소스, 전극(514) 사이의 갭(518)은 에칭 과정동안 플라즈마의 밀도를 기계적으로 제어하기 위해 변경된다. 몇몇 시스템에서, 전극(514)과 샤워 헤드(502)는 필요하지는 않지만 함께 움직일 수 있다. 상대적인 플라즈마 밀도는 갭을 증가시킴으로서 감소되며, 도 4와 관련하여 설명된 바와 같이 에칭 속도를 최적화하기 위하여 모든 다른 파라미터를 같게 유지하거나 바꿀 수 있다. 클리어링 에칭 단계 동안 플라즈마 밀도를 감소시키기 위하여, 고밀도 플라즈마 벌크 에칭 단계중에 사용된 갭보다 갭(518)의 길이가 증가 된다.
도 5에 따르면, 플라즈마 밀도 제어의 기계적 방법은 본 벌크/클리어링 에칭 발명에 가해진다. 전도 레이어가 부분적으로 에칭되면, 벌크 에칭은 중단된다. 벌크 에칭 단계는 상대적으로 고밀도인 플라즈마로 기판 위에서 실행된다. 벌크 에칭시, 고밀도 플라즈마는 한 실시예에서, 선택된 지역의 배리어 레이어 일부, 금속화 레이어, 반사 방지 코팅을 에칭한다. 고밀도 플라즈마 벌크 에칭의 파라미터 세팅은 TCPTM 코일에 가하는 전력, 챔버 압력, 바이어스 전력, Cl2 흐름비, BCl3 흐름비, N2 흐름비와, 샤워헤드(502)와 기판(506) 사이의 갭(518)을 포함한다. 에칭의 깊이는 한 실시예에서, 261nm의 광선 방사에서 리덕션을 감시함으로서, 결정되고, 상기 감소는 알루미늄 레이어가 에칭되는 것을 의미한다. 배리어 레이어는 벌크 에칭시 에칭되지 않아, 고밀도 플라즈마에 의해 유도되는 전류의 차징 결함을 피한다.
도 5에 관련하여, 벌크 에칭 후, 기판은 클리어링 에칭 단계를 통해 전도 레이어의 나머지를 제거하여, 에칭된 영역 내 필드 옥사이드와 반도체 기판을 노출시킨다. 클리어링 에칭시, 챔버(504) 내의 플라즈마 밀도는 제 1 플라즈마 발생 소오스, 전극(514), 그리고 기판(506) 사이의 갭(518)을 증가시킴으로서 감소된다. 반도체 기판에 차징 결함을 일으키기에 충분한 전류를 유도하지 않는 수준까지 플라즈마 밀도를 감소시키기 위하여, TCPTM 코일에 가해지는 전력, 챔버 압력, 바이어스 전력, Cl2 흐름비, BCl3 흐름비, 그리고 N2 흐름비를 포함하는 다른 파라미터는 반드시 변경되어야만 할 필요는 없다. 그러나, 이러한 파라미터의 일부는 다른 목적을 이루기 위하여, 즉 시스템 처리량을 증가시키기 위하여, 변경될 수도 있다. 더 큰 갭(518)을 가질 때, 더 낮은 플라즈마 밀도의 클리어링 에칭이 촉진된다.
이전의 실시예가 단일 기계 내의 벌크/클리어링 에칭을 기술하였으나, 본 발명의 또다른 실시예에서, 클리어링 에칭이 한 에칭 챔버에서 수행되는 동안, 벌크 에칭이 다른 에칭 챔버에서 수행될 수 있다. 다른 에칭 단계를 위해 다른 기계를 사용할 때의 장점은, 일부 플라즈마 반응기가 고밀도 플라즈마 에칭을 위해 더욱 적합할 때, 다른 플라즈마 반응기 설계가 더 낮은 밀도의 플라즈마 에칭을 위해 더욱 적합한 것에 있다. 특히, 클리어링 에칭시의 에칭 균일성은 반응 이온 에칭(RIE) 기계와 같은 저밀도 플라즈마 에칭을 위해 특별히 고안된 기계를 사용함으로서 개선된다. 고밀도 플라즈마 에칭 기계가 저밀도 플라즈마 에칭을 수행할 수 있을 때, 벌크/클리어링 에칭 단계를 위해 각각의 기계를 사용함으로서 더 좋은 효과를 얻을 수 있다.
도 6은, 본 발명의 한 양태에 따라, 창의적인 에칭 공정(600)에 연관된 단계를 도시한다. 단계 602에서, 기판은 재래식 예비 에칭 단계에서 에칭하기 위해 준비된다. 예비 에칭 단계는 일례로 척상에 기판을 고정하고, 플라즈마 처리 챔버 내의 압력을 안정시키고, 그리고 헬륨 냉각 기체를 기판 후면부에 공급하는 이상의 단계로 이루어져, 기판과 척 사이의 열전달을 촉진시킨다.
단계 604에서, 스택은 벌크 에칭 단계의 파라미터를 사용하여 에칭된다. 언급한 바와 같이, 벌크 에칭 파라미터는 전도 레이어를 통해 고밀도 플라즈마 에칭을 달성하도록 설계된다. 한 실시예에서, 플라즈마 밀도가 10-10 cm-3 이상이면, 플라즈마가 고밀도라고 간주된다.
벌크 에칭 단계 604 이후, 클리어링 에칭 단계 606이 실행된다. 클리어링 에칭 단계 604에서, 스택은 클리어링 에칭 파라미터를 사용하여 에칭된다. 클리어링 에칭 파라미터는, 벌크 에칭 단계 604가 수행될 때의 플라즈마 밀도보다 더 낮은 밀도의 플라즈마를 사용하여 스택을 에칭하도록 설계된다. 한 실시예에서, 플라즈마는 그 밀도가 10-10 cm-3 이하이면, 플라즈마가 저밀도라고 간주된다. 언급된 바와 같이, 플라즈마 밀도는, 한 실시예에서 제 1 플라즈마 발생 소오스, 즉 TCPTM 코일, 평행 판 또는 ECR 마이크로웨이브에 공급되는 전력을 감소시킴으로서, 감소된다. 또다른 실시예에서, 제 1 플라즈마 발생 소오스와 기판 사이의 갭은 플라즈마 밀도를 감소시키기 위하여 증가한다. 클리어링 에칭 단계는, 도 1에서 도시되는 바와 같이 차징 결함을 일으키는 고밀도 플라즈마로부터 반도체 기판을 보호하는 동안, 전도 레이어 에칭을 마치기 위해 클린업 에칭(clean up etch)으로 사용된다.
추가적인 공정 단계 608은 다른 증착 또는 에칭 단계를 포함하고, 이로서 원하는 장치의 제작을 마칠 수 있다. 추가적으로, 부가적인 공정 단계 606은 디클램핑이 이어지는 냉각 강하 단계(cool-down step)와 제거 단계(기판이 플라즈마 공정 챔버로부터 제거되는 단계)를 포함한다. 추가적으로, 추가적인 공정 단계 608은, 종래의 집적회로 기술을 사용하여 웨이퍼를 다이즈(dies)로 자르고 그 다이즈를 처리함으로서, 하나 이상의 집적 회로를 만들어내는 데 기판이 사용되는 단계를 포함한다. 선택적으로, 기판은 여러 장치, 즉 액정 디스플레이 패널이나 반도체 IC 장치로 처리될 수 있다. 이러한 장치는 전자 제품, 즉 컴퓨터를 포함하는 잘 알려진 상업적, 공업적 또는 소비적 전자제품에서 더욱 구체화된다.
본 발명이 여러 가지 선호되는 실시예를 들어 기술되고 있지만, 본 발명의 범위 내에서 변경물, 교환물, 그리고 등가물이 가능하다. 예를 들어, 전도 레이어가 다중 레이어를 포함해도, 전도 레이어는 단일 레이어, 즉 단일 알루미늄 레이어가 될 수 있다. 추가적으로, 창의적인 기술은, 금속이나 내부 연결 레이어의 에칭에 적용될 뿐만 아니라, 전도 폴리실리콘과 같은 적합한 전도 물질로 이루어지는 전도 게이트 물질이 에칭되는 게이트 에칭에도 적용된다. 물론 에칭 소오스 기체나 에칭 파라미터는 에칭될 때 최적화되어야 한다.
본 발명의 방법을 실행하는 여러 변형된 방법이 있다는 것도 알아야 한다. 다음의 청구항은, 본 발명의 진실한 정신과 범위내에서 모든 변경물, 교환물, 등가물을 포함하여 해석되어야 할 것이다.
추가적으로, 이해를 돕기 위해서 금속 산화물 반도체(MOS) 장치를 참고하여 특정 실시예가 기술됨에도 불구하고, 플라즈마에 의해 유도되는 차징 결함을 줄이기 위한 창의적인 기술은 다른 종류의 장치의 제작에도 적용되고, 여기서 에칭시 에칭되는 레이어의 아래에 놓인 레이어의 차징 결함을 최소화시키는 것이 바람직하다. 예를 들면, 기판으로부터 평면 패널 디스플레이를 형성하는 장치의 에칭시, 창의적인 기술은 사용된다. 또다른 예로서, 정적 랜덤 액세스 메모리(SRAM) 장치의 내부 연결 레이어(제 1 내부 연결 레이어)의 에칭시, 창의적인 기술이 사용된다. 트랜지스터 게이트 에칭(게이트를 포함하는 전도 폴리실리콘 레이어와 같은 전도 레이어의 에칭)이나 리지스티브 에칭(SRAM 장치의 폴리실리콘 리지스티브 레이어의 에칭)시, 창의적인 기술은 역시 유용하다.

Claims (59)

  1. 고밀도 플라즈마 챔버내에서 플라즈마로, 기판 위의 전도 레이어의 선택된 부분을 통해 에칭을 할 때, 상기 기판을 통해 플라즈마에 의해 유도되는 차징 결함으로부터(전류 흐름에 의한 결함을 일으키는 것으로부터) 반도체 기판을 보호하기 위한 방법으로서,
    상기 반도체 기판을 준비하고, 상기 반도체 기판(200)에 한 표면이 있으며, 상기 표면에 얇은 게이트 산화물 레이어에 의해 커버되는 게이트 산화물 영역(gate oxide region)(216)이 있고, 상기 표면이 한 필드 산화물 레이어에 의해 커버되는 필드 산화물 영역(field oxide region)(214)을 가지며, 그리고 상기 표면이 제 1영역(212)을 갖고,
    상기 필드 산화물 영역(214)이 상기 게이트 산화물 영역(216)과 상기 제 1영역(212)사이에 위치하고, 상기 전도 레이어(201)가 상기 얇은 게이트 산화물위에서, 상기 필드 산회물위에서 그리고 상기 기판 표면의 제 1영영위에서 상기 기판과 레이어를 커버하도록 하며,
    상기 전도 레이어(201)위에서 에칭 마스크를 제공하고, 상기 에칭 마스크(208)가 상기 얇은 게이트 산화물 영역(216)위에서 상기 전도 레이어를 보호하여, 상기 에칭 마스크가 상기 전도 레이어의 선택된 부분을 노출시키는 오픈닝을 갖도록 하며, 상기 전도 레이어의 선택된 부분이 상기 제 1 영역 위로 그리고 상기 필드 산화물 영역 일부분 위로 연장되도록 하는 단계,
    고밀도 플라즈마 챔버의 플라즈마 발생 소스를 위한 제 1 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 적어도 부분적으로 벌크 에칭을 수행하며, 상기 전도 레이어의 선택된 부분이 아직 에칭되어지도록 남아 있는 동안 상기 벌크 에칭을 종료시키는 단계 그리고,
    상기 플라즈마 발생 소스를 위한 제 2 전력 세팅을 사용하여 전도 레이어의 선택된 부분 나머지를 통해 클리어링 에칭을 수행하고, 따라서 상기 제 2 전력 세팅을 사용하는 동안 상기 기판 표면의 제 1 영역을 상기 플라즈마에 노출시키며, 상기 제 2 전력 세팅이 최소화되어 상기 얇은 게이트 산화물 영역중 한 부분을 통해 그리고 상기 기판을 통해 상기 전도 레이어로부터 상기 기판 표면의 제 1 영역으로 상기 플라즈마에 의해 유도된 전류가 흐르는 것을 줄이므로써 차징 결함을 줄이도록 하는 단계로 이루어짐을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  2. 제 1 항에 있어서,
    상기 제 2 전력 세팅이 0 W에서 300 W까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  3. 제 2 항에 있어서,
    상기 제 2 전력 세팅은 0 W에서 150 W까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  4. 제 3 항에 있어서,
    상기 제 2 전력 세팅은 0 W인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  5. 제 1 항에 있어서,
    상기 고밀도 플라즈마 챔버는 유도성 연결(inductively coupled) 플라즈마 챔버인것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  6. 제 1 항에 있어서,
    고밀도 플라즈마 챔버가 전자 사이클로트론 공진 챔버(electron cyclotron resonance chamber)인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  7. 제 1 항에 있어서,
    전도 레이어가 게이트 산화물 레이어 위에 놓이며, 상기 방법이 상기 플라즈마에 의해 유도되는 유해한 양의 전류가 상기 게이트 산화물 레이어를 통해 흐르는 것을 방지하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  8. 제 1 항에 있어서,
    클리어링 에칭시 상기 고밀도 플라즈마 챔버 내의 챔버 압력이 벌크 에칭시 고밀도 플라즈마 챔버 내의 압력보다 큰 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  9. 제 8 항에 있어서,
    상기 클리어링 에칭시 상기 고밀도 플라즈마 챔버 내의 챔버 압력이 2 mTorr에서90 mTorr사이인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  10. 제 9 항에 있어서,
    상기 클리어링 에칭시 고밀도 플라즈마 챔버의 챔버 압력이6 mTorr에서 50 mTorr까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  11. 제 10 항에 있어서,
    상기 클리어링 에칭시 고밀도 플라즈마 챔버 내의 챔버 압력이 35 mTorr인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  12. 제 1 항에 있어서, 벌크 에칭시 고밀도 플라즈마 챔버 내의 에칭 소스 기체 혼합물의 흐름 속도가 클리어링 에칭시보다 낮은 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  13. 제 12 항에서,
    클리어링 에칭시 Cl2의 흐름비가 0 sccm(분당 표준 입방 센티미터)에서 200 sccm까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  14. 제 13항에 있어서, 클리어링 에칭시 상기 Cl2의 흐름비가 10 sccm에서 150 sccm까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  15. 제 1 항에 있어서,
    반도체 기판 상의 전도 레이어가 티타늄 나이트라이드의 제 1 레이어, 알루미늄의 레이어, 그리고 티타늄 나이트라이드의 제 2 레이어를 포함하는 샌드위치 물질로 이루어지는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  16. 제 15 항에 있어서,
    벌크 에칭시 사용되는 에칭 소스 기체는 Cl2와 BCl3를 포함하는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  17. 제 1 항에 있어서,
    상기 전도 레이어가 SRAM 장치를 제작하기 위해 사용되는 전도 레이어인 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  18. 제 1 항에 있어서,
    상기 전도 레이어가 CMOS 논리 장치를 제작하기 위해 사용되는 전도 레이어인 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  19. 기판 위의 전도 레이어의 한 선택된 부분을 통해 에칭시, 상기 기판을 통해 플라즈마에 의해 유도되는 전류의 차징 결함으로부터 상기 기판을 보호하기 위한 방법으로서,
    제 1 플라즈마 챔버에서, 상기 제 1 플라즈마 챔버의 제 1 플라즈마 발생 소스를 위한 제 1 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 적어도 부분적으로 벌크 에칭을 행하는(따라서 상기 전도 레이어의 선택된 부분이 아직 에칭되어지도록 남아 있는 동안 상기 벌크 에칭을 종료시키는) 단계 그리고
    제 2 플라즈마 챔버에서, 상기 제 2 플라즈마 챔버의 제 2 플라즈마 발생 소스를 위한 제 2 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 클리어링 에칭을 행하는 단계 - 이때 상기 제 2 전력 세팅은 차징 결함을 감소시키기 위해서 제 1 전력 세팅보다 낮음 - 로 이루어지는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  20. 제 19 항에 있어서,
    상기 제 1 고밀도 플라즈마 챔버와 상기 제 2 고밀도 플라즈마 챔버 중 하나 이상이 변압기에 연결된 플라즈마 챔버인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  21. 제 19 항에 있어서,
    전도 레이어가 게이트 산화물 레이어 위에 놓이며, 상기 방법은 플라즈마에 의해 유도되는 유해가 되는 양의 전류가 게이트 산화물 레이러를 통해 흐르는 것을 방지하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  22. 제 19 항에 있어서,
    상기 제 2 전력 세팅은 0 W에서 150 W까지인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  23. 제 22 항에 있어서,
    상기 제 2 전력 세팅은 0 W인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  24. 제 1 플라즈마 발생 소스를 포함하는 고밀도 플라즈마 챔버에서, 기판 위의 전도 레이어의 선택된 부분을 통해 에칭시, 상기 기판을 통해 플라즈마에 의해 유도되는 전류에 의한 차징 결함으로부터 기판을 보호하기 위한 방법으로서,
    상기 기판(506)과 제 1 플라즈마 발생 소스(514) 사이의 제 1 갭(gap) 거리로 전도 레이어의 선택된 부분을 통해 적어도 부분적으로 벌크 에칭을 실시하는(따라서 상기 전도 레이어의 선택된 부분이 아직 에칭되어지도록 남아 있는 동안 상기 벌크 에칭을 종료시키는) 단계 그리고
    제 1 갭 거리보다 큰, 제 1 플라즈마 발생 소스와 상기 기판 사이의 제 2 갭 거리로 전도 레이어의 선택된 부분을 통해 클리어링 에칭을 실시하여, 상기 전도 레이어의 선택된 부분이 벌크 에칭시 사용되는 플라즈마보다 클리어링 에칭시 더 낮은 밀도의 플라즈마를 사용하여 에칠될 수 있도록 함을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  25. 제 24 항에 있어서,
    상기 고밀도 플라즈마 챔버는 변압기에 연결된 플라즈마 챔버인 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  26. 제 24 항에 있어서,
    상기 고밀도 플라즈마 챔버가 전자 사이클론 공진 챔버인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  27. 제 24 항에 있어서,
    전도 레이어가 게이트 산화물 레이어 위에 놓이며,
    상기 플라즈마에 의해 유도되는 유해가 되는 양의 전류가 게이틀 산화물 레이어를 통해 흐르는 것을 방지하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  28. 제 24 항에 있어서,
    상기 벌크 에칭은 고밀도 플라즈마 챔버의 플라즈마 발생 소스를 위한 제 1 전력 세팅으로 수행되고, 상기 제 1 전력 세팅은 클리어링 에칭시 사용되는 플라즈마 발생 소스를 위한 제 2 전력 세팅보다 높은 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  29. 제 24 항에 있어서,
    상기 전도 레이어가 금속화 레이어인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  30. 제 24 항에 있어서,
    상기 전도 레이어가 전도 폴리실리콘 레이어인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  31. 고밀도 플라즈마 챔버에서, 반도체기판(그 위에 전도 레이어를 가짐)으로부터 반도체 장치를 제작하기 위한 방법으로서,
    고밀도 플라즈마 챔버의 플라즈마 발생 소스를 위한 제 1 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 적어도 부분적으로 벌크 에칭을 행하는(따라서 상기 전도 레이어의 선택된 부분이 아직 에칭되어지도록 남아 있는 동안 상기 벌크 에칭을 종료시키는) 단계 그리고
    플라즈마 발생 소스를 위한 제 2 전력 세팅을 사용하여 전도 레이어의 선택된 부분을 통해 클리어링 에칭을 행하며, 상기 의 제 2 전력 세팅이 최소화되어 기판을 통해 플라즈마에 의해 유도되는 전류에 의한 차징 결함을 감소시키도록 하는 단계로 이루어지는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  32. 제 31 항에 있어서,
    고밀도 플라즈마 챔버는 변압기에 연결된 플라즈마 챔버인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  33. 제 31 항에 있어서,
    상기 벌크 에칭은 상기 기판과 플라즈마 발생 소스 사이의 제 1 갭 거리로 실시되고, 상기 제 1 갭 거리는 상기 기판과 플라즈마 발생 소스 사이에서 클리어링 에칭시 사용되는 제 2 갭 거리보다 큰 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  34. 기판 위의 전도 레이어의 선택된 부분을 통해 에칭을 할 때, 반도체 기판을 차징 결함으로부터 보호하기 위한 방법으로서, 상기 에칭이 플라즈마 챔버 내에서 플라즈마로 수행되고, 상기 차징 결함이 상기 기판을 통해 플라즈마에 의해 유도되는 전류로부터 형성되는, 플라즈마에 의해 유도되는 차징 결함으로부터 반도체 기판을 보호하기 위한 방법으로서,
    상기 반도체 기판을 준비하고, 상기 반도체 기판(200)에 한 표면이 있으며, 상기 표면이 얇은 게이트 산화물 레이어에 의해 커버되는 게이트 산화물 영역(gate oxide region)(216), 한 필드 산화물 레이어에 의해 커버되는 필드 산화물 영역(field oxide region)(214), 그리고 제 1영역(212)을 갖고, 상기 전도 레이어가 상기 기판을 커버하고 상기 얇은 게이트 산화물위에, 상기 필드 산화물위에 그리고 상기 기판 표면의 제 1 영역위에 놓이며,
    상기 전도 레이어(201)위에서 에칭 마스크를 제공하고, 상기 에칭 마스크(208)가 상기 얇은 게이트 산화물 영역(216)위에서 상기 전도 레이어를 보호하여, 상기 에칭 마스크가 상기 전도 레이어의 선택된 부분을 노출시키는 오픈닝을 갖도록 하며, 상기 전도 레이어의 선택된 부분이 상기 제 1 영역 위로 그리고 상기 필드 산화물 영역 일부분 위로 연장되도록 하는 단계,
    고밀도 플라즈마를 사용하여 전도 레이어의 선택된 부분을 통해 적어도 부분적으로 벌크 에칭을 수행하며, 상기 전도 레이어의 선택된 부분이 아직 에칭되어지도록 남아 있는 동안 상기 벌크 에칭을 종료시키는 단계 그리고,
    저 밀도 플라즈마를 사용하여 전도 레이어의 선택된 부분 나머지를 통해 클리어링 에칭을 수행하고, 따라서 상기 저 밀도 플라즈마를 사용하는 동안 상기 기판 표면의 제 1 영역을 상기 플라즈마에 노출시키며, 상기 저 밀도 플라즈마의 밀도는 최소화되어 상기 얇은 게이트 산화물 영역중 한 부분을 통해 그리고 상기 기판을 통해 상기 전도 레이어로부터 상기 기판 표면의 제 1 영역으로 상기 플라즈마에 의해 유도된 전류가 흐르는 것을 줄이도록 하는 단계로 이루어짐을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  35. 제 34 항에 있어서, 벌크 에칭은 상기 고밀도 플라즈마 유도를 위해 상기 플라즈마 챔버의 플라즈마 발생 소스에 제 1 전력 세팅을 적용하고, 클리어링 에칭은 상기 저밀도 플라즈마 유도를 위해 상기 플라즈마 챔버의 상기 플라즈마 발생 소스에 제 2 전력 세팅을 적용하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  36. 제 35 항에 있어서, 상기 제 2 전력 설정이 상기 제 1 전력 설정보다 상당히 낮은 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  37. 제 34 항에 있어서, 상기 벌크 에칭과 클리어링 에칭간의 플라즈마의 밀도가 기계적으로 변경됨을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  38. 제 37항에 있어서, 상기 기판과 상기 플라즈마 챔버의 프라즈마 발생 소스사이의 갭(gap)이 상기 벌크 에칭과 클리어링 에칭중에 플라즈마의 밀도를 기계적으로 조절하기 위해 변경됨을 특징으로하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  39. 제 38 항에 있어서, 상기 벌크 에칭은 상기 플라즈마 발생 소스와 상기 기판 사이 제 1 갭으로 수행되고, 상기 클리어링 에칭은 상기 플라즈마 발생 소스와 상기 기판간 제 2 갭으로 수행되며, 이때 제 2 갭이 제 1 갭보다 더 큰 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  40. 제 34 항에 있어서, 벌크 에칭과 클리어링 에칭이 단일 플라즈마 챔버에서 실행되는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  41. 제 34 항에 있어서, 벌크 에칭은 고밀도 플라즈마 에칭에 적합한 제 1 플라즈마 챔버에서 실행되고, 클리어링 에칭은 저밀도 플라즈마 에칭에 적합한 제 2 플라즈마 챔버에서 실행되는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  42. 제 34 항에 있어서, 플라즈마 챔버가 변압기에 연결된 플라즈마 챔버인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  43. 제 34 항에 있어서, 플라즈마 챔버가 전자 사이클로트론 공진 챔버인 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  44. 제 34 항에 있어서, 상기 전도 레이어가 금속 레이어를 나타내는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  45. 제 34 항에 있어서, 상기 전도 레이어가 전도 폴리실리콘 레이어를 나타내는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  46. 제 34 항에 있어서, 상기 반도체 기판위의 전도 레이어가 티타늄 나이트라이드 레이어, 알루미늄 레이어, 그리고 제 2의 티타늄 나이트라이드 레이어를 포함하는 샌드위치 물질로 만들어지는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  47. 제 34 항에 있어서, 상기 전도 레이어가 SRAM 장치를 제작하기 위해 사용된 전도 레이어인 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  48. 제 34 항에 있어서, 상기 전도 레이어가 CMOS 장치를 제작하기 위해 사용된 전도 레이어인 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  49. 마스크 레이어 아래와 기판위에 배치된 전도 레이어를 통한 에칭방법으로서,
    - 제 1 플라즈마 밀도의 플라즈마를 이용하여 상기 마스크 레이어를 통해 상기 전도 레이어의 일부분을 에칭하는 벌크 에칭 단계를 실행하고,
    - 상기 전도 레이어의 나머지가 아직 에칭되도록 남아 있을 때 상기 벌크 에칭 단계를 종료하며,
    - 제 2 플라즈마 밀도의 플라즈마를 이용하여 상기 전도 레이어의 나머지를 통해 에칭을 행하는 클리어링 에칭 단계를 실행하고, 그리고
    - 제 2 밀도가 제 1 밀도에 비해 최소화되어, 상기 전도 레이어로부터 아래 기판까지 흘러들어가는 전류에 의해 생기는 차징 결함을 감소시키도록 하는 단계를 포함하는 것을 특징으로 하는 기판 위, 마스크 레이어 아래에 놓이는 전도 레이어를 에칭 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  50. 제 49 항에 있어서, 상기 전도 레이어가 세개의 레이어로 구성됨을 특징으로하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  51. 제 50 항에 있어서, 상기 전도 레이어가 반사방지 코팅 레이어, 배리어레이어, 그리고 상기 반사방지 코팅 레이어와 상기 배리어 레이어 사이에 놓이는 금속화 레이어로 구성됨을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  52. 제 51 항에 있어서, 벌크 에칭 단계는 반사방지 코팅 레이어, 금속화레이어, 그리고 배리어 레이어 일부를 통해 에칭되는 것을 포함함을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  53. 제 51 항에 있어서, 벌크 에칭 단계는 상기 배리어 에칭이 끝나기 전에 종료되는 것임을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  54. 제 51 항에 있어서, 반사방지 코팅 레이어가 티타늄 나이트라이드로 만들어지고, 금속화레이어가 알루미늄으로 만들어지며, 배리어 레이어가 티타늄 니이트라이드로 만들어지는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  55. 제 49 항에 있어서, 동일한 에칭 화학물질이 벌크 에칭 단계와 클리어링 에칭 단계 실행에 사용되는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  56. 제 55 항에 있어서, 상기 에칭 물질이 Cl2 를 포힘함을 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  57. 제 49 항에 있어서, 벌크 에칭 단계는 고밀도 플라즈마 유도를 위해 플라즈마 발생 소스에 제 1 전력 세팅을 적용하고, 클리어링 에칭단계는 저밀도 플라즈마 유도를 위해 상기 플라즈마 발생 소스에 제 2 전력 세팅을 적용하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  58. 제 49 항에 있어서, 플라즈마 발생 소스와 기판 사이 갭을 증가시킴으로서 클리어링 에칭 단계 중 플라즈마 밀도가 감소하는 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
  59. 제 49 항에 있어서, 제 1 플라즈마 밀도가 1010cm-3보다 크고, 제 2 플라즈마 밀도가 1010cm-3보다 작은 것을 특징으로 하는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법.
KR10-1999-7005109A 1996-12-18 1997-12-18 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법 KR100535961B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/768,618 1996-12-18
US08/768,618 US6309979B1 (en) 1996-12-18 1996-12-18 Methods for reducing plasma-induced charging damage
US8/768,618 1996-12-18

Publications (2)

Publication Number Publication Date
KR20000057465A KR20000057465A (ko) 2000-09-15
KR100535961B1 true KR100535961B1 (ko) 2005-12-09

Family

ID=25083007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7005109A KR100535961B1 (ko) 1996-12-18 1997-12-18 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법

Country Status (8)

Country Link
US (1) US6309979B1 (ko)
EP (1) EP0954877B1 (ko)
JP (1) JP2001506421A (ko)
KR (1) KR100535961B1 (ko)
AT (1) ATE458272T1 (ko)
DE (1) DE69739768D1 (ko)
TW (1) TW380285B (ko)
WO (1) WO1998027581A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309979B1 (en) * 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage
TW451344B (en) * 2000-03-15 2001-08-21 Winbond Electronics Corp Profile controlling method to etch metal layer
DE10050047B4 (de) * 2000-10-10 2006-07-13 Promos Technologies, Inc. Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen
DE10111989C2 (de) * 2001-03-13 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt
US6686254B2 (en) * 2001-04-27 2004-02-03 Motorola, Inc. Semiconductor structure and method for reducing charge damage
US7109122B2 (en) * 2002-11-29 2006-09-19 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage
US7098141B1 (en) 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US6869542B2 (en) * 2003-03-12 2005-03-22 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
KR20050033216A (ko) * 2003-10-06 2005-04-12 동부아남반도체 주식회사 고밀도 플라즈마 설비
US7164095B2 (en) * 2004-07-07 2007-01-16 Noritsu Koki Co., Ltd. Microwave plasma nozzle with enhanced plume stability and heating efficiency
US7806077B2 (en) 2004-07-30 2010-10-05 Amarante Technologies, Inc. Plasma nozzle array for providing uniform scalable microwave plasma generation
US20060021980A1 (en) * 2004-07-30 2006-02-02 Lee Sang H System and method for controlling a power distribution within a microwave cavity
US7271363B2 (en) * 2004-09-01 2007-09-18 Noritsu Koki Co., Ltd. Portable microwave plasma systems including a supply line for gas and microwaves
US7189939B2 (en) * 2004-09-01 2007-03-13 Noritsu Koki Co., Ltd. Portable microwave plasma discharge unit
US20060052883A1 (en) * 2004-09-08 2006-03-09 Lee Sang H System and method for optimizing data acquisition of plasma using a feedback control module
KR100584781B1 (ko) * 2004-12-02 2006-05-29 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 이용한 박막 제조 방법
CN100413034C (zh) * 2005-12-08 2008-08-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种能够防止器件等离子体损伤的多晶硅刻蚀工艺
JP4678688B2 (ja) * 2006-02-27 2011-04-27 次世代半導体材料技術研究組合 プラズマ処理終了方法
US7846800B2 (en) * 2008-03-06 2010-12-07 Chartered Semiconductor Manufacturing, Ltd. Avoiding plasma charging in integrated circuits
US20100326954A1 (en) * 2009-06-26 2010-12-30 Zhen Yu Zhuo Method of etching a multi-layer
GB2495256B (en) 2010-06-25 2014-07-23 Anastasios J Tousimis Integrated processing and critical point drying systems for semiconductor and mems devices
JP6504755B2 (ja) * 2014-06-25 2019-04-24 キヤノン株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102318A (ja) * 1986-10-20 1988-05-07 Tokyo Electron Ltd プラズマエツチング方法
US4808259A (en) * 1988-01-25 1989-02-28 Intel Corporation Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
DE4132564C2 (de) 1991-09-30 1994-11-03 Siemens Ag Verfahren zum Plasmaätzen mit mikrowellenenergiegespeister Voranregung der Ätzgase bei der Herstellung integrierter Halbleiterschaltungen und Verwendung des Verfahrens
US5242532A (en) 1992-03-20 1993-09-07 Vlsi Technology, Inc. Dual mode plasma etching system and method of plasma endpoint detection
JP3211391B2 (ja) 1992-07-29 2001-09-25 松下電器産業株式会社 ドライエッチング方法
JP3360404B2 (ja) 1994-04-01 2002-12-24 ソニー株式会社 プラズマエッチング方法
US5582679A (en) 1994-09-12 1996-12-10 Chartered Semiconductor Manufacturing Pte Ltd. Enhanced metal etch process
EP0731501A1 (en) 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US5667630A (en) 1995-04-28 1997-09-16 Vanguard International Semiconductor Corporation Low charge-up reactive ion metal etch process
US6309979B1 (en) * 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer

Also Published As

Publication number Publication date
EP0954877B1 (en) 2010-02-17
EP0954877A1 (en) 1999-11-10
DE69739768D1 (de) 2010-04-01
KR20000057465A (ko) 2000-09-15
WO1998027581A1 (en) 1998-06-25
TW380285B (en) 2000-01-21
ATE458272T1 (de) 2010-03-15
US6309979B1 (en) 2001-10-30
JP2001506421A (ja) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100535961B1 (ko) 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
Nojiri Dry etching technology for semiconductors
Graves Plasma processing
KR100635693B1 (ko) 플라즈마 처리 챔버 포커스 링
Armacost et al. Plasma-etching processes for ULSI semiconductor circuits
US5783496A (en) Methods and apparatus for etching self-aligned contacts
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
WO1997045866A1 (en) Mechanism for uniform etching by minimizing effects of etch rate loading
EP0596593B1 (en) Plasma etch process
WO1998028785A1 (en) Methods for improving photoresist selectivity and reducing etch rate loading
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
EP1042797A1 (en) Self-aligned contacts for semiconductor device
US6017825A (en) Etch rate loading improvement
US6080681A (en) Method of forming wiring pattern
US5952244A (en) Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
WO1998001900A1 (en) Method for etching layers on semiconductor wafers
US6506687B1 (en) Dry etching device and method of producing semiconductor devices
EP0993685B1 (en) Method for improving microloading while etching a substrate
Pu Plasma Etch Equipment
US5904862A (en) Methods for etching borophosphosilicate glass
JP2000164580A (ja) プラズマ処理装置及びそれを用いた処理方法
JP3038984B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 11