CN101645414B - 双镶嵌结构形成方法 - Google Patents

双镶嵌结构形成方法 Download PDF

Info

Publication number
CN101645414B
CN101645414B CN2008101177268A CN200810117726A CN101645414B CN 101645414 B CN101645414 B CN 101645414B CN 2008101177268 A CN2008101177268 A CN 2008101177268A CN 200810117726 A CN200810117726 A CN 200810117726A CN 101645414 B CN101645414 B CN 101645414B
Authority
CN
China
Prior art keywords
resist layer
dielectric layer
hole
layer
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101177268A
Other languages
English (en)
Other versions
CN101645414A (zh
Inventor
王新鹏
沈满华
孙武
尹晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101177268A priority Critical patent/CN101645414B/zh
Publication of CN101645414A publication Critical patent/CN101645414A/zh
Application granted granted Critical
Publication of CN101645414B publication Critical patent/CN101645414B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双镶嵌结构形成方法,包括:在基底上形成介质层及贯穿所述介质层的通孔;形成覆盖所述介质层并填充所述通孔的抗蚀剂层;图形化所述抗蚀剂层,暴露所述介质层的部分表面及填充所述通孔的抗蚀剂层;以覆盖所述介质层的部分表面的抗蚀剂层为掩模,执行主刻蚀操作,去除部分深度的所述介质层及填充所述通孔的抗蚀剂层,使填充所述通孔的抗蚀剂层高于剩余的所述介质层;利用氟碳气体执行平行于所述基底的刻蚀操作;去除部分深度的填充所述通孔的抗蚀剂层,使获得的填充所述通孔的抗蚀剂层与剩余的所述介质层高度相同;去除剩余的所述抗蚀剂层。可减少形成双镶嵌结构时刻面缺陷及栏式缺陷的产生。

Description

双镶嵌结构形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种双镶嵌结构形成方法。
背景技术
在集成电路设计和制造中,随着铜在芯片性能方面取得明显的优势,铜互连线逐渐取代铝金属化成为集成电路互连技术发展的新趋势。由于应用常规的等离子体刻蚀工艺,不易使铜形成图形,且干法刻蚀铜时,在它的化学反应期间不产生挥发性的副产物,因此,通常采用双镶嵌工艺形成铜互连线,即,首先,形成双镶嵌结构;继而,在所述双镶嵌结构中填充铜。
通常,形成双镶嵌结构的具体步骤包括,步骤11:如图1所示,在基底10上形成介质层20及贯穿所述介质层20的通孔22;步骤12:如图2所示,形成覆盖所述介质层20并填充所述通孔22的抗蚀剂层30;步骤13:如图3所示,图形化所述抗蚀剂层30,暴露所述介质层20的部分表面及填充所述通孔22的抗蚀剂层32;步骤14:如图4所示,以覆盖所述介质层20的部分表面的抗蚀剂层30为掩模,去除部分深度的所述介质层20及填充所述通孔22的抗蚀剂层32;步骤15:如图5所示,去除所述抗蚀剂层30和32。
然而,实际生产发现,如图6、图7、图8所示,形成的双镶嵌结构通常具有刻面缺陷42(facet)及/或栏式缺陷44(fence),继而,在所述双镶嵌结构中填充铜后,影响铜互连的质量。如何减少所述刻面缺陷及栏式缺陷的产生成为本领域技术人员亟待解决的问题。
2005年8月17日公告的公告号为“CN1215551C”的中国专利中提供了一种双镶嵌方法,通过阻障层先行沉积于沟渠以及开口的表面,继而导电层形成在所述阻障层上和回填于开口和沟渠内,使得在沟渠的两侧壁面的粗糙面获得改善并消除凸起结构。但是,应用所述方法减少所述刻面缺陷及栏式缺陷的产生时,需使获得的双镶嵌结构发生结构改变,即,在所述沟渠侧壁面增加了阻障层,继而,将导致互连结构的改变,进而,导致包含欧姆电阻在内的器件电学性能的改变。
发明内容
本发明提供了一种双镶嵌结构形成方法,可减少形成双镶嵌结构时刻面缺陷及栏式缺陷的产生。
本发明提供的一种双镶嵌结构形成方法,包括:
在基底上形成介质层及贯穿所述介质层的通孔;
形成覆盖所述介质层并填充所述通孔的抗蚀剂层;
图形化所述抗蚀剂层,暴露所述介质层的部分表面及填充所述通孔的抗蚀剂层;
以覆盖所述介质层的部分表面的抗蚀剂层为掩模,执行主刻蚀操作,去除部分深度的所述介质层及填充所述通孔的抗蚀剂层,使填充所述通孔的抗蚀剂层高于剩余的所述介质层;
利用氟碳气体执行平行于所述基底的刻蚀操作;
去除部分深度的填充所述通孔的抗蚀剂层,使获得的填充所述通孔的抗蚀剂层与剩余的所述介质层高度相同;
去除剩余的所述抗蚀剂层。
可选地,所述介质层为低介电常数材料;可选地,所述抗蚀剂层为ArF光刻胶;可选地,去除部分深度的所述介质层及填充所述通孔的抗蚀剂层时采用等离子体刻蚀工艺,执行所述等离子体刻蚀操作时,应用的反应气体对所述介质层的刻蚀速率高于其对所述抗蚀剂层的刻蚀速率;可选地,所述反应气体包含刻蚀气体CF4和溅蚀气体Ar,所述刻蚀气体的流速小于所述溅蚀气体的流速;可选地,所述氟碳气体包括CF4,以及,C4F8或C4F6中的至少一种;可选地,执行平行于所述基底的刻蚀操作时,偏置功率为零;可选地,执行平行于所述基底的刻蚀操作时的源功率高于执行主刻蚀操作时的源功率;可选地,去除部分深度的填充所述通孔的抗蚀剂层时,采用氧气灰化工艺;可选地,去除部分深度的填充所述通孔的抗蚀剂层时,氧气的流速小于去除剩余的所述抗蚀剂层时氧气的流速。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的双镶嵌结构形成方法,通过在执行主刻蚀操作时,使填充所述通孔的抗蚀剂层高于剩余的所述介质层,可减少传统技术中由于填充所述通孔的抗蚀剂层低于剩余的所述介质层时导致的靠近通孔的所述介质层被侧蚀的现象的发生,即,可减少刻面缺陷的产生;继而,利用氟碳气体执行平行于所述基底的刻蚀操作,以去除经过主刻蚀操作后附着于高出的填充所述通孔的抗蚀剂层侧壁上的副产物,再去除剩余的所述抗蚀剂层,可减少去除抗蚀剂层后所述副产物的残留,即,可减少栏式缺陷的产生,且不改变互连结构;
上述技术方案提供的双镶嵌结构形成方法的可选方式,执行平行于所述基底的刻蚀操作时,通过选用包含C4F8或C4F6中的至少一种的氟碳气体,可在经过主刻蚀操作后获得的所述介质层内壁上形成聚合物,以保护所述内壁在所述平行于所述基底的刻蚀操作中不受损伤;
上述技术方案提供的双镶嵌结构形成方法的可选方式,执行平行于所述基底的刻蚀操作时,使偏置功率为零,以及,使其源功率高于执行主刻蚀操作时的源功率,可使所述刻蚀操作的横向速率大于纵向速率,增强所述刻蚀操作的刻蚀效果,并减少不必要的纵向刻蚀损伤。
附图说明
图1~图5为说明现有技术中双镶嵌结构形成过程的结构示意图;
图6为采用现有技术形成的具有刻面缺陷的双镶嵌结构示意图;
图7为采用现有技术形成的具有栏式缺陷的双镶嵌结构示意图;
图8为采用现有技术形成的同时具有刻面缺陷和栏式缺陷的双镶嵌结构示意图;
图9为说明本发明第一实施例的形成双镶嵌结构的流程示意图;
图10~图16为本发明第一实施例中双镶嵌结构形成过程的结构示意图;
图17为应用本发明实施例形成的双镶嵌结构的检测示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
由于,实际生产发现,形成的双镶嵌结构通常具有刻面缺陷及/或栏式缺陷,继而,在所述双镶嵌结构中填充金属层(如,铜)后,影响金属互连的质量。如何减少所述刻面缺陷及栏式缺陷的产生成为本发明解决的主要问题。
本发明的发明人从分析所述刻面缺陷及栏式缺陷的产生原因为基点,通过对产生所述刻面缺陷及栏式缺陷的相关工艺进行改进,而从根本上减少所述刻面缺陷及栏式缺陷的产生。
本发明的发明人分析后认为,产生所述刻面缺陷及栏式缺陷的原因在于:传统工艺中,经过主刻蚀操作后,填充所述通孔的抗蚀剂层通常低于或高于剩余的所述介质层;所述抗蚀剂层低于剩余的所述介质层时,靠近所述通孔的所述介质层由于暴露于刻蚀环境下,将易于被侧蚀;所述抗蚀剂层高于剩余的所述介质层时,所述主刻蚀操作的副产物将附着于高出的填充所述通孔的抗蚀剂层侧壁上,继而,在后续去除剩余的抗蚀剂层时,所述副产物由于难以被去除而易形成残留;上述介质层被侧蚀后即形成所述刻面缺陷,所述副产物的残留即形成所述栏式缺陷。
因此,本发明的发明人提供了一种双镶嵌结构形成方法,通过在执行主刻蚀操作时,首先使填充所述通孔的抗蚀剂层高于剩余的所述介质层,以减少所述介质层被侧蚀,即,减少刻面缺陷的产生;继而,利用氟碳气体执行平行于所述基底的刻蚀操作,以去除附着于高出的填充所述通孔的抗蚀剂层侧壁上的副产物,以减少去除抗蚀剂层后所述副产物的残留,即,减少栏式缺陷的产生。
如图9所示,形成双镶嵌结构的具体步骤包括:
步骤91:如图10所示,在基底100上形成介质层120及贯穿所述介质层120的通孔122。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后,形成基底100。
此外,在衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后,进而沉积第一层间介质层(即金属前介质层,PMD),继续在所述第一层间介质层内形成第一层通孔及第一金属层后,仍可形成基底100;或者,在沉积第一层间介质层后,继续形成第一层通孔(via)及沟槽(trench)、并向所述通孔及沟槽填充第一金属层后,仍可形成基底100。
可扩展地,在沉积第N-1层间介质层后,继续形成第N-1层通孔及第N-1金属层后,形成基底100;或者,在沉积第N-1层间介质层后,继续形成第N-1层通孔及沟槽、并向所述通孔及沟槽填充第N-1金属层后,仍可形成基底100。显然,所述层间介质层的数目N可为任意自然数,如1、3、5、7或9等,所述层间介质层的具体数目根据产品要求确定。所述金属前介质层覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝;所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。所述衬底包含但不限于包括元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
可采用PECVD(等离子体增强化学气相淀积)、SACVD(亚常压化学气相淀积)或LPCVD(低压化学气相淀积)等工艺形成所述介质层。所述介质层可为低介电常数材料,所述低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coral中的一种。所述介质层材料也可包含但不限于未掺杂的二氧化硅(SiO2)、磷硅玻璃(phosphosilicateglass,PSG)、硼硅玻璃(borosilicate,BSG)、硼磷硅玻璃(borophosphosilicate,BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。可采用等离子刻蚀工艺形成贯穿所述介质层120的通孔122。
步骤92:如图11所示,形成覆盖所述介质层120并填充所述通孔122的抗蚀剂层140。
形成所述抗蚀剂层140包含所述抗蚀剂层140的涂覆、烘干等操作,可采用旋涂工艺涂覆所述抗蚀剂层140,相关工艺可应用各种传统的方法,应用的所述抗蚀剂层140可选用任何可应用于半导体制程中的抗蚀剂材料,如,所述抗蚀剂层140可为ArF光刻胶。
形成覆盖所述介质层120并填充所述通孔122的抗蚀剂层140的步骤包括:形成覆盖所述介质层120并填充所述通孔122的底抗蚀剂层;在所述底抗蚀剂层上形成抗反射层;在所述抗反射层上形成顶抗蚀剂层。
通过引入所述抗反射层,可优化后续图形化操作的效果。
步骤93:如图12所示,图形化所述抗蚀剂层140,暴露所述介质层120的部分表面及填充所述通孔122的抗蚀剂层142。
形成图形化的抗蚀剂层包含所述抗蚀剂层的曝光、显影及检测等步骤。
步骤94:如图13所示,以覆盖所述介质层120的部分表面的抗蚀剂层140为掩模,执行主刻蚀操作,去除部分深度的所述介质层120及填充所述通孔122的抗蚀剂层142,使填充所述通孔122的抗蚀剂层142高于剩余的所述介质层120。
实践中,在高出的填充所述通孔122的抗蚀剂层142的侧壁上形成有刻蚀副产物160。
去除部分深度的所述介质层120及填充所述通孔122的抗蚀剂层142时采用等离子体刻蚀工艺,执行所述等离子体刻蚀操作时,应用的反应气体对所述介质层120的刻蚀速率高于其对所述抗蚀剂层142的刻蚀速率;可选择其对所述介质层120的刻蚀选择比高于其对所述抗蚀剂层142的刻蚀选择比的反应气体实现上述操作;具体的选择方法可采用任何传统工艺,在此不再赘述。
所述反应气体包含刻蚀气体CF4和溅蚀气体Ar,所述刻蚀气体的流速小于所述溅蚀气体的流速。原因在于:增加所述溅蚀气体Ar的流速,即,增加Ar在CF4和Ar的混合气体中的比例,将提高所述反应气体对所述介质层120和抗蚀剂层142的刻蚀选择比,可使在相同的时间内,被去除的所述介质层120的厚度高于被去除的所述抗蚀剂层142的厚度。
作为本发明的实施例,执行所述主刻蚀操作的工艺参数包括:反应腔室内压力为200mT;源功率为400W;偏压功率为400W;刻蚀气体CF4的流量为140sccm;溅蚀气体Ar的流量范围为200sccm。
在上述实施例的教导下,执行所述主刻蚀操作的工艺参数可扩展为:反应腔室内压力范围为100mT~500mT,如300mT或400mT;源功率范围为100W~500W,如200W、300W;偏压功率范围为100W~500W,如200W、300W;刻蚀气体CF4的流量范围为100sccm~200sccm,如120sccm或160sccm;溅蚀气体Ar的流量范围为100sccm~500sccm,如300sccm或400sccm。
步骤95:如图14所示,利用氟碳气体执行平行于所述基底的刻蚀操作。
此步骤用以去除经历主刻蚀操作后在高出的填充所述通孔122的抗蚀剂层142的侧壁上形成有刻蚀副产物160。
所述氟碳气体包括CF4,以及,C4F8或C4F6中的至少一种。执行平行于所述基底的刻蚀操作时,通过选用包含C4F8或C4F6中的至少一种的氟碳气体,可在经过主刻蚀操作后获得的所述介质层内壁上形成聚合物,以保护所述内壁在所述平行于所述基底的刻蚀操作中不受损伤。
作为本发明的实施例,执行平行于所述基底的刻蚀操作的工艺参数包括:反应腔室内压力为200mT;源功率为400W;CF4的流量为80sccm;C4F8的流量为20sccm。
在上述实施例的教导下,执行平行于所述基底的刻蚀操作的工艺参数可扩展为:反应腔室内压力范围为100mT~500mT,如300mT或400mT;源功率范围为100W~500W,如200W、300W;CF4的流量范围为10sccm~200sccm,如50sccm、100sccm或120sccm;C4F8的流量范围为5sccm~50sccm,如10sccm或30sccm。
执行平行于所述基底的刻蚀操作时,偏置功率为零。执行平行于所述基底的刻蚀操作时,使偏置功率为零,以及,使其源功率高于执行主刻蚀操作时的源功率,可使所述刻蚀操作的横向速率大于纵向速率,增强所述刻蚀操作的刻蚀效果,并减少不必要的纵向刻蚀损伤。本文件内,所述“偏置功率”意指用以增强等离子体定向性的功率设置;所述“源功率”意指用以解离刻蚀气体以使其形成等离子体的功率设置。
此外,执行平行于所述基底的刻蚀操作时的源功率高于执行主刻蚀操作时的源功率。作为示例,若执行主刻蚀操作时的源功率为300W时,执行平行于所述基底的刻蚀操作时的源功率可为400W。
步骤96:如图15所示,去除部分深度的填充所述通孔122的抗蚀剂层142,使获得的填充所述通孔122的抗蚀剂层142与剩余的所述介质层120高度相同。
去除部分深度的填充所述通孔122的抗蚀剂层142时,采用氧气灰化工艺。
去除部分深度的填充所述通孔122的抗蚀剂层142时,氧气的流速小于去除剩余的所述抗蚀剂层140时氧气的流速。作为示例,若去除剩余的所述抗蚀剂层140时氧气的流速为20000sccm时,去除部分深度的填充所述通孔122的抗蚀剂层142时氧气的流速可为200sccm。可使所述去除反应缓和、精确地进行,利于使获得的填充所述通孔122的抗蚀剂层142与剩余的所述介质层120高度相同。本文件内,所述“相同”意指被比较的两者间的差值在选定的工艺条件下可被忽略。
步骤97:如图16所示,去除剩余的所述抗蚀剂层140。
通过在执行主刻蚀操作时,使填充所述通孔的抗蚀剂层高于剩余的所述介质层,可减少传统技术中由于填充所述通孔的抗蚀剂层低于剩余的所述介质层时导致的靠近通孔的所述介质层被侧蚀的现象的发生,即,可减少刻面缺陷的产生;继而,利用氟碳气体执行平行于所述基底的刻蚀操作,以去除经过主刻蚀操作后附着于高出的填充所述通孔的抗蚀剂层侧壁上的副产物,再去除剩余的所述抗蚀剂层,可减少去除抗蚀剂层后所述副产物的残留,即,可减少栏式缺陷的产生。具有减少了刻面缺陷和栏式缺陷的双镶嵌结构如图17所示。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。此外,本文件内提供的各工艺参数均可在采用美国应用材料公司出品的适用于90纳米工艺的刻蚀设备时选用。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (9)

1.一种双镶嵌结构形成方法,其特征在于,包括:
在基底上形成介质层及贯穿所述介质层的通孔;
形成覆盖所述介质层并填充所述通孔的抗蚀剂层;
图形化所述抗蚀剂层,暴露所述介质层的部分表面及填充所述通孔的抗蚀剂层;
以覆盖所述介质层的部分表面的抗蚀剂层为掩模,执行主刻蚀操作,去除部分深度的所述介质层及填充所述通孔的抗蚀剂层,使填充所述通孔的抗蚀剂层高于剩余的所述介质层,
所述去除部分深度的所述介质层及填充所述通孔的抗蚀剂层时采用等离子体刻蚀工艺,执行所述等离子体刻蚀操作时,应用的反应气体对所述介质层的刻蚀速率高于其对所述抗蚀剂层的刻蚀速率;
利用氟碳气体执行平行于所述基底的刻蚀操作;
去除部分深度的填充所述通孔的抗蚀剂层,使获得的填充所述通孔的抗蚀剂层与剩余的所述介质层高度相同;
去除剩余的所述抗蚀剂层。
2.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:所述介质层为低介电常数材料。
3.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:所述抗蚀剂层为ArF光刻胶。
4.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:所述反应气体包含刻蚀气体CF4和溅蚀气体Ar,所述刻蚀气体的流速小于所述溅蚀气体的流速。
5.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:所述氟碳气体包括CF4,以及,C4F8或C4F6中的至少一种。
6.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:执行平行于所述基底的刻蚀操作时,偏置功率为零。
7.根据权利要求6所述的双镶嵌结构形成方法,其特征在于:执行平行于所述基底的刻蚀操作时的源功率高于执行主刻蚀操作时的源功率。
8.根据权利要求1所述的双镶嵌结构形成方法,其特征在于:去除部分深度的填充所述通孔的抗蚀剂层时,采用氧气灰化工艺。
9.根据权利要求8所述的双镶嵌结构形成方法,其特征在于:去除部分深度的填充所述通孔的抗蚀剂层时,氧气的流速小于去除剩余的所述抗蚀剂层时氧气的流速。
CN2008101177268A 2008-08-04 2008-08-04 双镶嵌结构形成方法 Expired - Fee Related CN101645414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101177268A CN101645414B (zh) 2008-08-04 2008-08-04 双镶嵌结构形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101177268A CN101645414B (zh) 2008-08-04 2008-08-04 双镶嵌结构形成方法

Publications (2)

Publication Number Publication Date
CN101645414A CN101645414A (zh) 2010-02-10
CN101645414B true CN101645414B (zh) 2011-05-04

Family

ID=41657223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101177268A Expired - Fee Related CN101645414B (zh) 2008-08-04 2008-08-04 双镶嵌结构形成方法

Country Status (1)

Country Link
CN (1) CN101645414B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022100B (zh) * 2011-09-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的结构及其形成方法
CN102610496B (zh) * 2012-03-31 2017-11-07 上海集成电路研发中心有限公司 大高宽比结构的去胶方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
CN1728358A (zh) * 2004-07-29 2006-02-01 三星电子株式会社 双金属镶嵌互连的制造方法
CN1925130A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种降低半导体大马士革铜工艺中表面反射率的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
CN1728358A (zh) * 2004-07-29 2006-02-01 三星电子株式会社 双金属镶嵌互连的制造方法
CN1925130A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种降低半导体大马士革铜工艺中表面反射率的方法

Also Published As

Publication number Publication date
CN101645414A (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
JP6906107B2 (ja) 3d nand及びdram応用のための−nh2官能基を含有するヒドロフルオロカーボン
KR100801308B1 (ko) 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
TWI693641B (zh) 圖案化低介電常數介電膜之方法
JP5273482B2 (ja) 半導体処理のための方法
US10062602B2 (en) Method of etching a porous dielectric material
CN101593686B (zh) 金属栅极形成方法
JP2010503207A5 (zh)
US7029992B2 (en) Low oxygen content photoresist stripping process for low dielectric constant materials
CN101459111A (zh) 浅沟槽隔离区形成方法及介质层形成方法
CN101645414B (zh) 双镶嵌结构形成方法
CN101764059B (zh) 双镶嵌结构的形成方法及沟槽形成方法
US6214725B1 (en) Etching method
CN101645408B (zh) 焊盘及其形成方法
CN104425222A (zh) 图形化方法
TW202006820A (zh) 使用含硫原子之氣體分子之電漿蝕刻方法
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN103117244B (zh) Ic内连线和层间介质层之间的空气间隔形成方法
JPH04237125A (ja) ドライエッチング方法
US7858515B2 (en) Method for forming metal line in semiconductor device
US20120122310A1 (en) Method of manufacturing semiconductor device
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构
CN103094088B (zh) 改善rf ldmos栅极金属硅化物形成的工艺方法
CN102610496A (zh) 大高宽比结构的去胶方法
JPH0513381A (ja) ドライエツチング方法
CN101577290A (zh) 顶部带有硬质掩膜层的多晶硅栅极结构及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20180804