CN114823293A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823293A
CN114823293A CN202110070488.5A CN202110070488A CN114823293A CN 114823293 A CN114823293 A CN 114823293A CN 202110070488 A CN202110070488 A CN 202110070488A CN 114823293 A CN114823293 A CN 114823293A
Authority
CN
China
Prior art keywords
layer
mask
forming
blocking
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110070488.5A
Other languages
English (en)
Inventor
崔元钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110070488.5A priority Critical patent/CN114823293A/zh
Publication of CN114823293A publication Critical patent/CN114823293A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，形成方法包括：提供基底，基底包括图形材料层；在图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层；以第一掩膜层为掩膜进行离子掺杂，形成多个间隔的掺杂层，剩余的图形材料层作为图形层；去除第一掩膜层；形成覆盖图形层且露出部分掺杂层的第二掩膜层；去除第二掩膜层露出的掺杂层，形成第一凹槽；去除第二掩膜层；去除图形层，形成第二凹槽。本发明实施例中，图形层上先后形成有第一掩膜层和第二掩膜层，图形层与有机材料层的接触时间较少，第一掩膜层和第二掩膜层中的C不易扩散到图形层中，去除图形层时，图形层不易存在残留，相应的第二凹槽的形貌质量较佳，有利于优化半导体结构的电学性能。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路的集成度不断提高，集成电路向亚微米、深亚微米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。因此，对如何实现细线宽图案进行深入研究以适应半导体工艺的新要求已成为一个刻不容缓的课题。
光刻技术(Lithograph)是实现集成电路图案的关键工艺技术。在光刻技术中，将感光材料(光刻胶)涂覆于基底的薄膜上，采用与光刻胶感光特性相应的波段的光，透过具有特定图案的掩膜板照射至光刻胶表面，经显影后形成与掩膜板上的图案相对应的光刻胶图形。在集成电路的后续工艺中，以此光刻胶图形作为阻挡层对其下的薄膜进行选择性刻蚀，便可以将掩膜板上的图案完整地转移到基底的薄膜上。集成电路的图案线宽越细，要求光刻胶的成像分辨率越高，而光刻胶的成像分辨率与曝光光源的波长成反比，因此，缩小曝光光源的波长成为实现细线宽图案的主要途径。
在采用光刻工艺实现集成电路图案化的过程中，为了提高图形传递的精确度，光刻胶层的下方会依次沉积有抗反射涂层和有机材料层，通常与有机材料层接触的膜层的耐刻蚀度会提高，易降低图形传递的精度。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高图形传递精度，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括：衬底、位于所述衬底上的衬底掩膜材料层以及位于所述衬底掩膜材料层上的图形材料层；在所述图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层，所述第一方向和第二方向相垂直；以所述第一掩膜层为掩膜对所述图形材料层进行离子掺杂，形成掺杂层，剩余的所述图形材料层作为图形层，所述图形层和掺杂层具有刻蚀选择比；形成所述掺杂层后，去除所述第一掩膜层；去除所述第一掩膜层后，形成覆盖所述图形层且露出部分所述掺杂层的第二掩膜层；去除所述第二掩膜层露出的所述掺杂层，形成第一凹槽；形成所述第一凹槽后，去除所述第二掩膜层；去除所述第二掩膜层后，去除所述图形层，形成第二凹槽。
可选的，采用离子注入工艺对所述图形材料层进行离子掺杂，形成所述掺杂层。
可选的，对所述图形材料层进行离子掺杂的步骤中，掺杂离子包括B和C中的一种或两种。
可选的，所述第一掩膜层的材料包括：有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
可选的，所述半导体结构的形成方法包括：去除所述图形层前，在所述第一凹槽的侧壁上形成侧墙层。
可选的，所述侧墙层的材料包括：TiO。
可选的，在所述第一凹槽的侧壁上形成侧墙层的步骤包括：形成保形覆盖所述第一凹槽以及所述图形层的侧墙材料层；去除所述第一凹槽底面以及所述图形层顶部的所述侧墙材料层，剩余的位于所述第一凹槽侧壁的所述侧墙材料层，作为侧墙层。
可选的，采用原子层沉积工艺或者化学气相沉积工艺形成所述侧墙材料层。
可选的，采用无掩膜干法刻蚀工艺去除所述第一凹槽底面以及所述图形层顶部的所述侧墙材料层。
可选的，所述第二掩膜层的材料包括：有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
可选的，采用湿法刻蚀工艺去除所述图形层，形成第二凹槽。
可选的，所述半导体结构的形成方法还包括：形成第二方向阻断所述第一凹槽的第一阻断层；形成第二方向阻断所述第二凹槽的第二阻断层；以所述第一阻断层、第二阻断层和侧墙层为掩膜刻蚀所述衬底掩膜材料层，形成衬底掩膜层；以第一阻断层、第二阻断层、侧墙层以及衬底掩膜层为掩膜刻蚀所述衬底，在所述衬底中形成开口。
可选的，所述第一阻断层的材料包括：TiO或氧化硅。
可选的，所述第二阻断层的材料包括：TiO或氧化硅。
可选的，形成第二方向阻断所述第一凹槽的第一阻断层的步骤包括：在所述第一凹槽中填充第一阻断材料层；在所述第一阻断材料层上形成第一阻断掩膜层；以所述第一阻断掩膜层为掩膜刻蚀所述第一阻断材料层，形成所述第一阻断层。
可选的，形成第二方向阻断所述第二凹槽的第二阻断层的步骤包括：在所述第二凹槽中填充第二阻断材料层；在所述第二阻断材料层上形成第二阻断掩膜层；以所述第二阻断掩膜层为掩膜刻蚀所述第二阻断材料层，形成所述第二阻断层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，在所述图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层，以所述第一掩膜层为掩膜对所述图形材料层进行离子掺杂，形成多个掺杂层；形成所述掺杂层后，去除所述第一掩膜层；去除所述第一掩膜层后，形成覆盖所述图形层且露出部分所述掺杂层的第二掩膜层；去除所述第二掩膜层露出的所述掺杂层，形成第一凹槽；形成所述第一凹槽后，去除所述图形层，形成第二凹槽。所述第一掩膜层和第二掩膜层均包括有机材料层，有机材料层与图形层接触，有机材料层中含有有机大分子，有机大分子中具有C。与直至去除图形层，形成第二凹槽的过程中，图形层上先后形成五个掩膜层的情况相比，本发明实施例提供的半导体结构的形成方法中，直至去除所述图形层，形成第二凹槽，图形层上先后形成有第一掩膜层和第二掩膜层，相应的图形层与位于其上的有机材料层的接触时间较少，相应的，第一掩膜层和第二掩膜层中的C不易扩散到图形层中，从而在去除所述图形层的过程中，所述图形层不易存在残留，使得第二凹槽的形貌质量较佳，提高后续基于第二凹槽进行图形传递的精度，有利于优化半导体结构的电学性能。
可选方案中，所述半导体结构的形成方法还包括：形成第二方向阻断所述第一凹槽的第一阻断层；形成第二方向阻断所述第二凹槽的第二阻断层；以所述第一阻断层、第二阻断层和侧墙层为掩膜刻蚀所述第一凹槽和第二凹槽露出的衬底掩膜材料层，形成衬底掩膜层；以第一阻断层、第二阻断层、侧墙层以及衬底掩膜层为掩膜刻蚀所述衬底，在所述衬底中形成开口。因为去除所述图形层的步骤中，图形层不易存在残留，相应的，所述第二凹槽的形貌质量较佳，在以所述第一阻断层、第二阻断层和侧墙层为掩膜刻蚀所述第一凹槽和第二凹槽露出的衬底掩膜材料层的过程中，形成的衬底掩膜层的形貌质量较佳，使得以第一阻断层、第二阻断层、侧墙层以及衬底掩膜层为掩膜刻蚀所述衬底，形成的开口的形貌质量较佳，有利于提高半导体结构的电学性能。
附图说明
图1至图13是一种半导体结构的形成方法中各步骤对应的结构示意图；
图14至图27是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
图1至图13，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1和图2所示，图2为图1在BB处的剖面图，提供基底，所述基底包括：衬底1、位于所述衬底1上的衬底掩膜材料层2以及位于衬底掩膜材料层2上的图形材料层(图中未示出)；在所述图形材料层上形成第一掩膜层7；在所述第一掩膜层7露出的所述图形材料层中掺杂离子，形成掺杂层8，剩余的所述图形材料层作为图形层3，所述图形层3包括第一图形层3a和第二图形层3b。所述半导体结构的形成方法还包括：形成掺杂层8后，去除所述第一掩膜层7。
如图3和图4所示，图4为图3在AA处的剖面图，去除所述第一掩膜层7后，在所述掺杂层8和图形层3上形成第二掩膜层9，以所述图形层3的延伸方向为纵向(图3中y方向)，以垂直于所述图形层3的延伸方向为横向(图3中x方向)；以所述第二掩膜层9为掩膜刻蚀所述第一图形层3a，形成横向断开所述第一图形层3a的第一开口10。所述半导体结构的形成方法还包括：形成所述第一开口10后，去除所述第二掩膜层9。
如图5所示，去除所述第二掩膜层9后，在所述掺杂层8和图形层3上形成第三掩膜层(图中未示出)；以所述第三掩膜层为掩膜刻蚀第二图形层3b，形成横向断开另一个所述图形层3的第二开口11。
如图6和图7所示，图7为图6在DD处的剖面图，去除所述第三掩膜层后，在所述掺杂层8和图形层3上形成第四掩膜层13；以所述第四掩膜层13为掩膜去除所述掺杂层8，形成第一凹槽12。所述半导体结构的形成方法还包括：形成所述第一凹槽12后，去除所述第四掩膜层13。
如图8所示，图8为基于图7剖面的示意图，在所述图形层3和所述图形层3露出的所述衬底掩膜材料层2上形成第一阻挡材料层14。
如图9和图10所示，图10为图9在DD处的剖面图，去除所述图形层3顶部以及所述衬底掩膜材料层2表面的所述第一阻挡材料层14，剩余的位于所述图形层3侧壁的所述第一阻挡材料层14作为侧墙层15，剩余的位于所述第一开口10和第二开口11中的所述第一阻挡材料层14作为第一阻挡层16。
如图11和图12所示，图12为图11在EE处的剖面图，在所述第一凹槽12中形成第二阻挡材料层(图中未示出)；在所述第二阻挡材料层上形成第五掩膜层17；以所述第五掩膜层17为掩膜刻蚀所述第二阻挡材料层，形成第二阻挡层18。
如图13所示，去除所述第五掩膜层17，去除所述第五掩膜层17后，去除所述图形层3，形成第二凹槽19。后续以第一阻断层16、第二阻断层18和侧墙层15为掩膜刻蚀衬底掩膜材料层2，形成衬底掩膜层；以第一阻断层16、第二阻断层18、侧墙层15以及衬底掩膜层为掩膜刻蚀衬底1，在衬底1中形成用于填充互连结构的开口。
所述第一掩膜层7、第二掩膜层9、第三掩膜层、第四掩膜层13和第五掩膜层17均为包括：有机材料层4、位于所述有机材料层4上的抗反射涂层5以及位于所述抗反射涂层5上的光刻胶层6，所述有机材料层4与所述图形层3的顶部直接接触，有机材料层4中的C会扩散到图形层3中，在去除所述图形层3，形成第二凹槽10的过程中，所述图形层3的被刻蚀难度较大，所述图形层3易存在残留，所述第二凹槽的形貌质量不佳，后续以第一阻断层16、第二阻断层18和侧墙层15为掩膜刻蚀衬底掩膜材料层2的过程中，残留的图形层3会干扰衬底掩膜层的形成，图形传递精度不佳，导致衬底掩膜层的形成质量较差，相应的，继续刻蚀衬底1形成的开口形成质量不佳，进而后续形成在开口中的互连结构的形貌质量不佳，导致半导体结构的电学性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括：衬底、位于所述衬底上的衬底掩膜材料层以及位于所述衬底掩膜材料层上的图形材料层；在所述图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层，所述第一方向和第二方向相垂直；以所述第一掩膜层为掩膜对所述图形材料层进行离子掺杂，形成掺杂层，剩余的所述图形材料层作为图形层，所述图形层和掺杂层具有刻蚀选择比；形成所述掺杂层后，去除所述第一掩膜层；去除所述第一掩膜层后，形成覆盖所述图形层且露出部分所述掺杂层的第二掩膜层；去除所述第二掩膜层露出的所述掺杂层，形成第一凹槽；形成所述第一凹槽后，去除所述第二掩膜层；去除所述第二掩膜层后，去除所述图形层，形成第二凹槽。
本发明实施例所提供的半导体结构的形成方法中，在所述图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层，以所述第一掩膜层为掩膜对所述图形材料层进行离子掺杂，形成多个掺杂层；形成所述掺杂层后，去除所述第一掩膜层；去除所述第一掩膜层后，形成覆盖所述图形层且露出部分所述掺杂层的第二掩膜层；去除所述第二掩膜层露出的所述掺杂层，形成第一凹槽；形成所述第一凹槽后，去除所述图形层，形成第二凹槽。所述第一掩膜层和第二掩膜层均包括有机材料层，有机材料层与图形层接触，有机材料层中含有有机大分子，有机大分子中具有C。与直至去除图形层，形成第二凹槽的过程中，图形层上先后形成五个掩膜层的情况相比，本发明实施例提供的半导体结构的形成方法中，直至去除所述图形层，形成第二凹槽，图形层上先后形成有第一掩膜层和第二掩膜层，相应的图形层与位于其上的有机材料层的接触时间较少，相应的，第一掩膜层和第二掩膜层中的C不易扩散到图形层中，从而在去除所述图形层的过程中，所述图形层不易存在残留，使得第二凹槽的形貌质量较佳，提高后续基于第二凹槽进行图形传递的精度，有利于优化半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图14至图27是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图14和图15，图15为图14在BB处的剖面图，提供基底，所述基底包括衬底100、位于所述衬底100上的衬底掩膜材料层101以及位于所述衬底掩膜材料层101上的图形材料层102。
本实施例中，所述衬底100包括介电层。后续刻蚀所述衬底100，在所述介电层中形成开口。
所述介电层的材料为低k介质材料，有利于降低后续形成的金属连线之间的寄生电容，进而有利于减小后段RC延迟。
本实施例中，所述介电层的材料包括SiCOH。其他实施例中，介电层的材料还可以为氧化硅。
需要说明的是，所述衬底100还包括晶体管，晶体管通常形成在所述介电层的底部，所述晶体管包括栅极结构、位于栅极结构两侧的源漏结构，所述基底中还形成有与所述源漏结构相接触的接触孔插塞(图中未示出)。
所述衬底掩膜材料层101用于为后续刻蚀介电层做准备。所述衬底掩膜材料层101材料的耐刻蚀度较高，在后续刻蚀所述介电层的过程中，介电层和所述衬底掩膜材料层101的材料具有较大的刻蚀选择比。
本实施例中，所述衬底掩膜材料层101的材料为钛化硅。其他实施例中，所述衬底掩膜材料层的材料还可以为氮化硅或无定型硅。
所述图形材料层102用于为后续形成刻蚀衬底掩膜材料层101的掩膜提供工艺平台。
本实施例中，所述图形材料层102的材料为无定形硅(a-Si)。其他实施例中，所述图形材料层的材料还可以为氧化硅。无定形硅是工艺中常用的材料，形成工艺简单，有利于降低半导体结构的工艺成本。
参考图16和图17，图17为图16在BB处的剖面图，在所述图形材料层102上形成多个沿第一方向(y方向)延伸且在第二方向(x方向)相间隔的第一掩膜层108(如图17所示)，所述第一方向和第二方向相垂直。
所述第一掩膜层108用于作为后续形成掺杂层的掺杂掩膜。
本实施例中，所述第一掩膜层108包括有机材料层105、位于所述有机材料层105上的抗反射涂层106以及位于所述抗反射涂层106上的光刻胶层107。
本实施例中，所述有机材料层105包括ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料或者SOC(spinon carbon)材料。
本实施例中，抗反射涂层106的材料包括BARC(bottom anti-reflectivecoating，底部抗反射涂层)材料或者Si-ARC(Silicon anti-reflective coating，含硅抗反射涂层)材料。
继续参考图16和图17，以所述第一掩膜层108为掩膜对所述图形材料层102进行离子掺杂，形成掺杂层103，剩余的所述图形材料层102作为图形层104，所述图形层104和掺杂层103具有刻蚀选择比。
对所述图形材料层102掺杂离子，使得被掺杂离子的图形材料层102的材料发生改性，所述掺杂层103的耐刻蚀度大于所述图形层104的耐刻蚀度。在形成所述掺杂层103后，去除所述第一掩膜层108；去除所述第一掩膜层108后，形成覆盖所述图形层104且露出部分所述掺杂层103的第二掩膜层，以所述第二掩膜层为掩膜去除所述掺杂层，形成第一凹槽，形成第一凹槽的过程中，有部分掺杂层103被保留，在后续去除所述图形层104，形成第二凹槽的过程中，剩余的所述掺杂层103不易受损伤。
本实施例中，采用离子注入工艺对所述图形材料层102进行离子掺杂，形成掺杂层103。离子注入工艺具有操作简单，工艺成本低等特点。
本实施例中，对所述图形材料层102进行离子掺杂的步骤中，掺杂离子包括B和C中的一种或两种。B和C均能够使得图形材料层102的材料发生改性，所述掺杂层103的耐刻蚀程度大于所述图形层104的耐刻蚀程度。
本实施例中，对所述图形材料层102进行离子掺杂形成掺杂层103的过程中，所述第一掩膜层108的顶部虽受损伤，但所述光刻胶层107仍然存留部分厚度。其他实施例中，对所述图形材料层进行离子掺杂形成掺杂层的过程中，所述光刻胶层和部分厚度的所述抗反射涂层还可以被去除。
所述半导体结构的形成方法还包括：形成所述掺杂层103后，去除所述第一掩膜层108。去除所述第一掩膜层108为后续形成第二掩膜层做准备。
本实施例中，采用灰化工艺(ash)去除所述第一掩膜层108。
参考图18和图19，图19为图18在BB处的剖面图，去除所述第一掩膜层108后，形成覆盖所述图形层104，且露出部分所述掺杂层103的第二掩膜层113。
所述第二掩膜层113作为后续去除部分所述掺杂层103的刻蚀掩膜。
本实施例中，所述第二掩膜层113包括有机材料层105、位于所述有机材料层105上的抗反射涂层106以及位于所述抗反射涂层106上的光刻胶层107。
本实施例中，所述有机材料层105包括ODL材料、DUO材料或者SOC材料。
本实施例中，抗反射涂层106的材料包括BARC材料或者Si-ARC材料。
继续参考图18和图19，去除所述第二掩膜层113露出的所述掺杂层103，形成所述第一凹槽109。
形成所述第一凹槽109，为后续形成在所述第一凹槽109的侧壁上形成侧墙层做准备。
本实施例中，以所述第二掩膜层113为掩膜采用干法刻蚀工艺去除部分所述掺杂层103，形成第一凹槽109。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，能够获得相当准确的图形转换，有利于使所述第一凹槽109的形貌满足工艺需求，且还有利于提高所述掺杂层103的去除效率。且采用干法刻蚀工艺去除所述掺杂层103，形成第一凹槽109的过程中，能够以衬底掩膜材料层101的顶部为刻蚀停止位置，降低对其他膜层结构的损伤。
需要说明的是，因为所述第二掩膜层113露出部分所述掺杂层103，因此，去除所述第二掩膜层113露出的所述掺杂层103后，仍有部分所述掺杂层103被保留，被保留的所述掺杂层103在图中没有示出。
所述半导体结构的形成方法还包括：形成所述第一凹槽109后，去除所述第二掩膜层113。
去除所述第二掩膜层113，露出所述图形层104，为去除所述图形层104做准备，也为后续形成侧墙材料层提供工艺空间。
本实施例中，采用灰化工艺去除所述第二掩膜层113。
参考图20至图23，图21为图20在DD处的剖面图，图23为图22在DD处的剖面图，所述半导体结构的形成方法包括：去除所述第二掩膜层113后，去除所述图形层104前，在所述第一凹槽109的侧壁上形成侧墙层110(如图23所示)。
后续去除所述图形层104，形成第二凹槽，所述侧墙层110用于阻隔第一凹槽109和第二凹槽。
具体的，所述侧墙层110的材料包括：TiO。
在所述第一凹槽109的侧壁上形成侧墙层110的步骤包括：形成保形覆盖所述第一凹槽109以及所述图形层104的侧墙材料层111；去除所述第一凹槽109底面以及所述图形层104顶部的所述侧墙材料层111，剩余的位于所述第一凹槽109侧壁的所述侧墙材料层111，作为侧墙层110。
本实施例中，采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述侧墙材料层111。化学气相沉积工艺是利用含有薄膜元素的一种或几种气相化合物或单质进行化学反应生成薄膜的方法，具有良好的台阶覆盖性，且化学气相沉积工艺能够控制侧墙材料层111的沉积厚度，能够获得使得侧墙材料层111的薄膜纯度较高。其他实施例中，还可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)形成所述侧墙材料层。
本实施例中，采用无掩膜干法刻蚀工艺去除所述第一凹槽109底面以及所述图形层104顶部的所述侧墙材料层111。无掩膜干法刻蚀工艺具有各向异性刻蚀的特性，有利于保证将所述图形层104顶端以及所述衬底掩膜材料层101上的侧墙材料层101完全去除的同时，对图形层104侧壁上的侧墙材料层101的损伤较小，使得形成在第一凹槽109侧壁上的侧墙层110的厚度不易减薄，从而能够省去一张光罩(mask)，降低了形成所述侧墙层110的工艺成本。
参考图24和图25，图25为图24在DD处的剖面图，去除所述第二掩膜层113后，去除所述图形层104，形成第二凹槽112。
本发明实施例所提供的半导体结构的形成方法中，在所述图形材料层102上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层108，以所述第一掩膜层108为掩膜对所述图形材料层102进行离子掺杂，形成多个掺杂层103；形成所述掺杂层103后，去除所述第一掩膜层108；去除所述第一掩膜层108后，形成覆盖所述图形层104且露出部分所述掺杂层103的第二掩膜层113；去除所述第二掩膜层113露出的所述掺杂层103，形成第一凹槽109；形成所述第一凹槽109后，去除所述图形层104，形成第二凹槽112。所述第一掩膜层108和第二掩膜层113均包括有机材料层，有机材料层与图形层104接触，有机材料层中含有有机大分子，有机大分子中具有C，与直至去除图形层，形成第二凹槽的过程中，图形层上先后形成五个掩膜层的情况相比，本发明实施例中提供的半导体结构的形成方法中，直至去除所述图形层104，形成第二凹槽112，图形层104上先后形成有第一掩膜层108和第二掩膜层113，相应的图形层104与位于其上的有机材料层的接触时间较少，相应的，第一掩膜层108和第二掩膜层113中的C不易扩散到图形层104中，从而去除所述图形层104的过程中，所述图形层104不易存在残留，使得第二凹槽112的形貌质量较佳，提高后续基于第二凹槽112进行图形传递的精度，优化半导体结构的电学性能。
本实施例中，采用湿法刻蚀工艺去处所述图形层104，形成第二凹槽112。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
具体的，所述图形层104的材料包括无定形硅，相应的湿法刻蚀溶液包括四甲基氢氧化铵(TMAH)溶液。
需要说明的是，在去除所述图形层104的过程中，因为所述掺杂层103的耐刻蚀程度大于所述图形层104的耐刻蚀程度，因此，去除所述第二掩膜层113露出的所述掺杂层103的过程中，被保留的掺杂层103，不易受损伤。
还需要说明的是，所述第一凹槽109的侧壁上形成侧墙层110，相应的，去除所述图形层104，形成第二凹槽112的步骤中，所述第一凹槽109和第二凹槽112由侧墙层110阻隔开。
参考图26，所述半导体结构的形成方法还包括：形成第二方向(x方向)阻断所述第一凹槽109的第一阻断层114，所述第二方向与所述第一方向相垂直。
所述第一阻断层114用于阻断所述第一凹槽109。
本实施例中，所述第一阻断层114的材料包括氧化硅。其他实施例中，所述第一阻断层的材料还可以包括：TiO。
形成第二方向阻断所述第一凹槽109的第一阻断层114的步骤包括：在所述第一凹槽109中填充第一阻断材料层(图中未示出)；在所述第一阻断材料层上形成第一阻断掩膜层(图中未示出)；以所述第一阻断掩膜层为掩膜刻蚀所述第一阻断材料层，形成所述第一阻断层114。
本实施例中，第一阻断材料层在较低的温度下形成，相应的第一阻断材料层的材料为LTO(low temperature oxide，低温氧化硅)。该材料的填充性较好，有利于提高第一阻断材料层在第一凹槽109中的填充质量，而且，该材料为易于被去除的材料，降低了刻蚀形成第一阻断层114的工艺难度。
继续参考图26，形成第二方向阻断所述第二凹槽112的第二阻断层115。
本实施例中，所述第二阻断层115的材料包括：氧化硅。其他实施例中，所述第二阻断层的材料包括TiO。
形成第二方向阻断所述第二凹槽112的第二阻断层115的步骤包括：在所述第二凹槽112中填充第二阻断材料层(图中未示出)；在所述第二阻断材料层上形成第二阻断掩膜层(图中未示出)；以所述第二阻断掩膜层为掩膜刻蚀所述第二阻断材料层，形成所述第二阻断层115。
本实施例中，第二阻断材料层在较低的温度下形成，具体的第二阻断材料层的材料为LTO(low temperature oxide，低温氧化硅)。该材料的填充性较好，有利于提高第二阻断材料层在第二凹槽112中的填充质量，而且，该材料为易于被去除的材料，降低了刻蚀形成第二阻断层115的工艺难度。
参考图27，图27为基于图25的剖视图，所述半导体结构的形成方法还包括：以侧墙层110、第一阻断层114和第二阻断层115为掩膜刻蚀所述第一凹槽109和第二凹槽112露出的所述衬底掩膜材料层101，形成衬底掩膜层118；以所述侧墙层110、第一阻断层114、第二阻断层115和衬底掩膜层118为掩膜刻蚀所述衬底100，形成多个间隔的开口116和位于所述开口116之间的衬底隔层117。
因为去除所述图形层104的步骤中，图形层104不易存在残留，相应的，所述第二凹槽的112形貌质量较佳，在以所述第一阻断层114、第二阻断层115和侧墙层110为掩膜刻蚀所述第一凹槽109和第二凹槽112露出的衬底掩膜材料层102的过程中，形成的衬底掩膜层118的形貌质量较佳，使得以第一阻断层114、第二阻断层115、侧墙层110以及衬底掩膜层118为掩膜刻蚀所述衬底100，形成的开口116的形貌质量较佳，有利于提高半导体结构的电学性能。
后续过程在所述开口116中形成后段的互连结构。具体的，所述开口116位于所述介电层中。
本实施例中，以侧墙层110、第一阻断层114和第二阻断层115为掩膜采用干法刻蚀工艺刻蚀所述衬底掩膜材料层101，形成衬底掩膜层118。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述衬底掩膜层118的形貌满足工艺需求。
本实施例中，以所述侧墙层110、第一阻断层114、第二阻断层115和衬底掩膜层118为掩膜采用干法刻蚀工艺刻蚀所述衬底100，形成多个间隔的开口116和位于所述开口116之间的衬底隔层117。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述开口116的形貌满足工艺需求，此外，采用干法刻蚀工艺有利于精确控制所述开口116的形成深度。
后续形成的互连结构位于所述开口116中，所述介电层的材料为低k介质材料，有利于降低互连结构之间的寄生电容，进而有利于减小后段RC延迟。
所述半导体结构的形成方法还包括：形成所述开口116后，去除所述侧墙层110、第一阻断层114、第二阻断层115和衬底掩膜层118。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括：衬底、位于所述衬底上的衬底掩膜材料层以及位于所述衬底掩膜材料层上的图形材料层；
在所述图形材料层上形成多个沿第一方向延伸且在第二方向相间隔的第一掩膜层，所述第一方向和第二方向相垂直；
以所述第一掩膜层为掩膜对所述图形材料层进行离子掺杂，形成掺杂层，剩余的所述图形材料层作为图形层，所述图形层和掺杂层具有刻蚀选择比；
形成所述掺杂层后，去除所述第一掩膜层；
去除所述第一掩膜层后，形成覆盖所述图形层且露出部分所述掺杂层的第二掩膜层；
去除所述第二掩膜层露出的所述掺杂层，形成第一凹槽；
形成所述第一凹槽后，去除所述第二掩膜层；
去除所述第二掩膜层后，去除所述图形层，形成第二凹槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺对所述图形材料层进行离子掺杂，形成所述掺杂层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述图形材料层进行离子掺杂的步骤中，掺杂离子包括B和C中的一种或两种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括：有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：去除所述图形层前，在所述第一凹槽的侧壁上形成侧墙层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料包括：TiO。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一凹槽的侧壁上形成侧墙层的步骤包括：
形成保形覆盖所述第一凹槽以及所述图形层的侧墙材料层；
去除所述第一凹槽底面以及所述图形层顶部的所述侧墙材料层，剩余的位于所述第一凹槽侧壁的所述侧墙材料层，作为侧墙层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或者化学气相沉积工艺形成所述侧墙材料层。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，采用无掩膜干法刻蚀工艺去除所述第一凹槽底面以及所述图形层顶部的所述侧墙材料层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料包括：有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述图形层，形成第二凹槽。
12.如权利要求5所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：
形成第二方向阻断所述第一凹槽的第一阻断层；
形成第二方向阻断所述第二凹槽的第二阻断层；
以所述第一阻断层、第二阻断层和侧墙层为掩膜刻蚀所述第一凹槽和第二凹槽露出的衬底掩膜材料层，形成衬底掩膜层；
以第一阻断层、第二阻断层、侧墙层以及衬底掩膜层为掩膜刻蚀所述衬底，在所述衬底中形成开口。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一阻断层的材料包括：TiO或氧化硅。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二阻断层的材料包括：TiO或氧化硅。
15.如权利要求12所述的半导体结构的形成方法，其特征在于，形成第二方向阻断所述第一凹槽的第一阻断层的步骤包括：
在所述第一凹槽中填充第一阻断材料层；
在所述第一阻断材料层上形成第一阻断掩膜层；
以所述第一阻断掩膜层为掩膜刻蚀所述第一阻断材料层，形成所述第一阻断层。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，形成第二方向阻断所述第二凹槽的第二阻断层的步骤包括：
在所述第二凹槽中填充第二阻断材料层；
在所述第二阻断材料层上形成第二阻断掩膜层；
以所述第二阻断掩膜层为掩膜刻蚀所述第二阻断材料层，形成所述第二阻断层。
CN202110070488.5A 2021-01-19 2021-01-19 半导体结构的形成方法 Pending CN114823293A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110070488.5A CN114823293A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110070488.5A CN114823293A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823293A true CN114823293A (zh) 2022-07-29

Family

ID=82524515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110070488.5A Pending CN114823293A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823293A (zh)

Similar Documents

Publication Publication Date Title
US7648918B2 (en) Method of pattern formation in semiconductor fabrication
KR20110071084A (ko) 자가-정렬 트렌치 형성
CN112017946B (zh) 半导体结构的形成方法、晶体管
CN114446769B (zh) 半导体器件的制备方法
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
CN109427651B (zh) 半导体结构及其形成方法
CN110690117B (zh) 半导体结构及其形成方法
KR20090070674A (ko) 반도체 소자의 금속 배선 형성 방법
CN109494149B (zh) 半导体结构的制作方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN114823293A (zh) 半导体结构的形成方法
CN112018034B (zh) 半导体结构及其形成方法
KR20150066196A (ko) 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
US11309184B2 (en) Semiconductor structure and formation method thereof
US8124534B2 (en) Multiple exposure and single etch integration method
CN112908836B (zh) 半导体结构及其形成方法
CN111370309B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN114388430A (zh) 半导体结构的形成方法以及掩膜版
CN112928057A (zh) 半导体结构及其形成方法
CN112670168B (zh) 半导体结构的形成方法、晶体管
TWI833601B (zh) 基底的處理方法
CN111383920B (zh) 半导体结构及其形成方法
TWI774007B (zh) 圖案化的方法
CN112951726A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination