CN105826270B - 闪存的形成方法 - Google Patents
闪存的形成方法 Download PDFInfo
- Publication number
- CN105826270B CN105826270B CN201510007252.1A CN201510007252A CN105826270B CN 105826270 B CN105826270 B CN 105826270B CN 201510007252 A CN201510007252 A CN 201510007252A CN 105826270 B CN105826270 B CN 105826270B
- Authority
- CN
- China
- Prior art keywords
- side wall
- groove
- forming
- fleet plough
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000002955 isolation Methods 0.000 claims abstract description 58
- 238000007667 floating Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000005641 tunneling Effects 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 40
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 239000000377 silicon dioxide Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种闪存的形成方法。其中，所述闪存的形成方法包括：提供半导体衬底，所述半导体衬底包括核心区域和周边区域；在所述半导体衬底中形成多个分立的浅沟槽隔离结构，相邻两个所述浅沟槽隔离结构之间为凹槽；在所述浅沟槽隔离结构两侧形成侧墙；在所述凹槽的底部形成隧穿介质层；在所述凹槽内形成填充满所述凹槽的浮栅，所述浮栅覆盖所述侧墙和所述隧穿介质层。所述形成方法形成的闪存可靠性提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存的形成方法。
背景技术
快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器的主流。根据结构不同，闪存可分为或非闪存(NOR Flash)和与非闪存(NAND Flash)两种。或非闪存因为读取速度快，适合于手机或主板等需要记录系统编码的应用。而与非闪存因为高密度及高写入速度，特别适合多媒体资料存储。
闪存另一种分类方式可分为浮栅结构闪存(floating gate Flash)和电荷能陷存储结构闪存(CTF，charge-trapping Flash)两类。对于浮栅结构闪存，由于浮栅的存在，使闪存可以完成信息的读、写、擦除，即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。
然而，现有闪存的形成方法所形成的闪存存在可靠性问题。
发明内容
本发明解决的问题是提供一种闪存的形成方法，以提高闪存的可靠性。
为解决上述问题，本发明提供一种闪存的形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成多个分立的浅沟槽隔离结构，相邻两个所述浅沟槽隔离结构之间为凹槽；
在所述浅沟槽隔离结构两侧形成侧墙；
在所述凹槽的底部形成隧穿介质层；
在所述凹槽内形成填充满所述凹槽的浮栅，所述浮栅覆盖所述侧墙和所述隧穿介质层。
可选的，所述侧墙的厚度范围为
可选的，在所述浅沟槽隔离结构两侧形成所述侧墙后，且在形成所述隧穿介质层前，还包括对所述凹槽的清洗步骤。
可选的，形成所述侧墙包括以下步骤：
所述凹槽的底部和侧壁以及所述浅沟槽隔离结构上表面形成侧墙材料层；
采用干法刻蚀工艺回刻蚀所述侧墙材料层，剩余位于凹槽侧壁的所述侧墙材料层保留为所述侧墙。
可选的，所述侧墙材料层的材料为多晶硅。
可选的，在形成所述凹槽后，且在形成所述隧穿介质层前，还包括：
所述半导体衬底包括核心区域和周边区域，在所述核心区域和所述周边区域的所述半导体衬底上形成第一栅介质层；
去除位于所述核心区域中的第一栅介质层。
可选的，在形成所述第一栅介质层前，还包括对所述半导体衬底进行清洗的步骤。
可选的，在形成所述第一栅介质层和形成所述隧穿介质层过程中，同时氧化所述侧墙。
可选的，在形成所述第一栅介质层或形成所述隧穿介质层过程中，同时氧化所述侧墙。
可选的，在形成所述隧穿介质层后，采用炉管氧化工艺氧化所述侧墙。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在形成浅沟槽隔离结构之后，在浅沟槽隔离结构两侧形成侧墙，侧墙可以在后续的多个清洗和刻蚀步骤中保护浅沟槽隔离结构，从而防止凹槽的形貌发生不利的变化，从而保证后续形成的浮栅易于填充在凹槽中，并且防止所形成的浮栅内部出现空洞，从而提高所形成的闪存的可靠性。
进一步，侧墙的厚度范围可以为侧墙需要具有一定的厚度，以起到相应的保护作用。为此，设置侧墙的厚度在以上，以满足在后续相应工艺过程起到保护浅沟槽隔离结构的作用。然而，如果侧墙的厚度太大，会造成凹槽的宽度太小，不利于后续浮栅填充在凹槽中。因此，需要将侧墙的厚度控制在以下，从而保证后续浮栅能够较好地填充在凹槽中，并且防止浮栅内部出现空洞。
附图说明
图1至图2是现有闪存的形成方法各步骤对应结构示意图；
图3至图10是本发明实施例所提供的闪存的形成方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述，现有闪存的形成方法易造成浮栅内部存在空洞，从而影响闪存的可靠性。
图1至图2示出了现有闪存的形成方法各步骤对应结构示意图。
请参考图1，提供半导体衬底100，所述半导体衬底100包括核心区域和周边区域，图1仅显示了半导体衬底100的核心区域，周边区域未示出。在半导体衬底100中形成多个分立的浅沟槽隔离结构101，相邻两个所述浅沟槽隔离结构101之间为凹槽1011。
请继续参考图1，在所述凹槽1011的底部形成隧穿介质层102。
请参考图2，在凹槽1011内形成填充满所述凹槽1011的浮栅103，所述浮栅103覆盖隧穿介质层102。
然而，由于图1中的凹槽1011经历了隧穿介质层102形成前的清洗工艺，并且通常还经历高压栅介质层(未示出)的形成和去除工艺，即：在形成位于周边区域的高压栅介质层时，通常会在图1所示的核心区域的半导体衬底100表面同时形成高压栅介质层，然后再重新去除核心区域上的高压栅介质层，保留位于周边区域的高压栅介质层。所述高压栅介质层的形成和去除工艺会进一步对凹槽1011侧壁的浅沟槽隔离结构101造成损伤，从而形成倒锥形的浅沟槽隔离结构101顶部，如图2中虚线框104包围部分所示，亦即此时凹槽的侧壁向两侧凹陷。这种具有凹陷侧壁的凹槽不利于后续浮栅103的填充，由于浮栅材料层需要先填充相应的凹陷，因此在浮栅103填充所述凹槽后，浮栅103的内部极易出现空洞105，如图2所示。而一旦浮栅103内部出现空洞105，就容易导致相邻浮栅之间的串扰或者浮栅出现漏电流现象，降低了闪存的可靠性。
为此，本发明提供一种新闪存的形成方法，所述方法在形成浅沟槽隔离结构之后，在相邻浅沟槽隔离结构侧壁形成侧墙，侧墙可以在后续的多个清洗和刻蚀步骤中保护浅沟槽隔离结构，从而防止凹槽的形貌发生不利的变化，从而保证后续形成的浮栅易于填充在凹槽中，并且防止所形成的浮栅内部出现空洞，从而防止相邻浮栅之间的串扰或者浮栅出现漏电流现象，从而提高所形成的闪存的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种闪存的形成方法，请结合参考图3至图10。
请参考图3，提供半导体衬底200，半导体衬底200包括核心区域和周边区域。图3仅显示了半导体衬底200的核心区域，周边区域未示出。在半导体衬底200中形成多个分立的浅沟槽隔离结构201，相邻两个浅沟槽隔离结构201之间为凹槽2021。
本实施例中，半导体衬底200为硅衬底。在本发明的其它实施例中，半导体衬底200也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。
本实施例中，浅沟槽隔离结构201的顶部高于半导体衬底200，或者说，将浅沟槽隔离结构201中高出半导体衬底200约以上的部分称为浅沟槽隔离结构201的顶部。
本实施例中，形成各浅沟槽隔离结构201的形成过程可以为：在半导体衬底200上形成垫氧化层202和图案化的硬掩膜层(未示出)，其中，可以采用光刻胶对硬掩膜层进行图案化；然后，以所述图案化的硬掩膜层为掩模刻蚀所述垫氧化层202和半导体衬底200，从而形成多个浅沟槽(未示出)；而后在所述浅沟槽内填充绝缘材料(所述绝缘材料可以为氧化硅)，并进行平坦化处理，从而形成上表面与所述硬掩膜层上表面齐平的各浅沟槽隔离结构201；之后可以去除所述硬掩膜层。其中，所述硬掩膜层的材料可以为氮化硅，垫氧化层202的材料可以为氧化硅。去除所述硬掩膜层后，各浅沟槽隔离结构201之间存在图3所示凹槽2021。
请结合参考图4和图5，在图3所示浅沟槽隔离结构201两侧形成侧墙204。
具体的，在图3所示的凹槽2021的底部和侧壁以及浅沟槽隔离结构201上表面形成侧墙材料层203，再采用干法刻蚀工艺回刻蚀侧墙材料层203，剩余位于凹槽2021侧壁的侧墙材料层203保留为侧墙204，即在浅沟槽隔离结构201两侧形成侧墙204。
本实施例中，侧墙材料层203的材料可以为多晶硅。侧墙材料层203需要与浅沟槽隔离结构201具有较大的刻蚀选择比，以防止在刻蚀侧墙材料层203时，对浅沟槽隔离结构201也造成破坏，因此，侧墙材料层203通常选择与浅沟槽隔离结构201不同的材料。而多晶硅满足形成工艺成熟，并且与氧化硅(浅沟槽隔离结构201的材料主要为氧化硅)之间能够存在较大的刻蚀选择比的条件，因此，侧墙材料层203的材料可以选择多晶硅。
本实施例中，所述干法刻蚀工艺采用的气体可以为HBr、Cl2和HCl的其中一种或多种。干法刻蚀工艺是一种各向异性刻蚀工艺。因此，采用干法刻蚀工艺能够使位于浅沟槽隔离结构201上表面及凹槽2021底部的侧墙材料层203被刻蚀去除，而保留位于凹槽2021侧壁的侧墙材料层203作为侧墙204。同时，HBr、Cl2和HCl对多晶硅和氧化硅的刻蚀选择比较高，可以在对多晶硅快速刻蚀的同时，保证氧化硅不被刻蚀损伤。
本实施例中，侧墙204的厚度范围可以为形成侧墙204是了为防止后续工艺(包括第一栅介质层形成前的清洗工艺和隧穿介质层形成前的清洗工艺等)对凹槽2021的侧壁造成损害，因此，侧墙204需要具有一定的厚度，以起到相应的保护作用。为此，设置侧墙204的厚度在以上，以满足在后续相应工艺过程起到保护浅沟槽隔离结构201的作用。然而，如果侧墙204的厚度太大，会造成凹槽2021的宽度太小，不利于后续浮栅填充在凹槽2021中。因此，需要将侧墙204的厚度控制在以下，从而保证后续浮栅能够较好地填充在凹槽2021中，并且防止浮栅内部出现空洞。
请参考图6，在核心区域和周边区域的半导体衬底200上形成第一栅介质层(未示出)，并去除位于核心区域中的第一栅介质层。由于图6示出的是半导体衬底200的核心区域，因此，第一栅介质层未在各图中显示。具体的，在工艺过程中，是在图6所示凹槽2021的底部形成所述第一栅介质层，然后又采用去除工艺去除所述第一栅介质层。
第一栅介质层通常为高压栅介质层，这是因为第一栅介质层通常用于周边区域的器件中，而周边区域的器件所采用的栅极电极较高。
需要说明的是，在图6所示凹槽2021的底部形成所述第一栅介质层之前，通常还包括对凹槽2021的清洗步骤。如果没有形成侧墙204，所述清洗步骤会对凹槽2021两侧的浅沟槽隔离结构201造成侵蚀，导致凹槽2021侧壁向两侧凹陷。但是，由于本实施例中，形成了侧墙204，侧墙204能够在所述清洗步骤中保护浅沟槽隔离结构201不受清洗工艺的影响，从而保证凹槽2021的形貌良好。
需要说明的是，在图6所示凹槽2021的底部形成所述第一栅介质层之前，通常还包括去除凹槽2021的底部的垫氧化层202的步骤。如果没有形成侧墙204，所述去除凹槽2021底部垫氧化层202的步骤会对凹槽2021两侧的浅沟槽隔离结构201造成侵蚀，导致凹槽2021侧壁向两侧凹陷。但是，由于本实施例中，形成了侧墙204，侧墙204能够在所述去除步骤中保护浅沟槽隔离结构201不受相应刻蚀工艺的影响，从而保证凹槽2021的形貌良好。
本实施例中，具体可以采用炉管氧化工艺形成所述第一栅介质层，采用炉管氧化工艺形成所述第一栅介质层还能够同时对多晶硅材料的侧墙204进行一定的氧化作用，达到节省工艺时间的效果。并且，当形成第一栅介质层的炉管氧化工艺的氧化时间足够时，可以直接在形成所述第一栅介质层的过程中，同时氧化侧墙204，使侧墙204的材料由多晶硅全部转化为氧化硅。
需要说明的是，在本发明的其它实施例中，也可以采用高温热氧化法形成所述第一栅介质层。
请继续参考图6，在去除所述第一栅介质层之后(此时凹槽2021底部的垫氧化层202已经被去除)，在凹槽2021底部形成隧穿介质层202a。
同样的，形成隧穿介质层202a之前，通常需要对凹槽2021进行清洗的步骤。如果没有形成侧墙204，所述清洗步骤会对凹槽2021两侧的浅沟槽隔离结构201造成侵蚀，导致凹槽2021侧壁向两侧凹陷。但是，由于本实施例中，形成了侧墙204，侧墙204能够在所述清洗步骤中保护浅沟槽隔离结构201不受清洗工艺的影响，从而保证凹槽2021的形貌良好。
本实施例中，隧穿介质层202a的材料可以为氧化硅。隧穿介质层202a的厚度可以为
在上述清洗步骤之后，可以采用炉管氧化工艺形成隧穿介质层202a。采用炉管氧化工艺形成隧穿介质层202a还能够同时对侧墙204进行进一步的氧化作用，达到节省工艺时间的效果。并且，当形成隧穿介质层202a的炉管氧化工艺的氧化时间足够时，可以直接在形成隧穿介质层202a的过程中，同时氧化侧墙204，从而使侧墙204被完全氧化。
需要说明的是，在本发明的其它实施例中，也可以采用高温热氧化法形成隧穿介质层202a。
当形成第一栅介质层和形成隧穿介质层202a的过程中，未对侧墙204进行氧化时(例如第一栅介质层和形成栅介质层均采用沉积方法形成时)，或者未完全氧化侧墙204中的多晶硅时，可以单独采用炉管氧化工艺对侧墙204进行氧化，从而形成侧墙205。
前面提到，本发明中，或者在形成第一栅介质层和形成隧穿介质层202a的两个步骤中氧化侧墙204，以形成氧化硅的侧墙205，或者在形成第一栅介质层和形成隧穿介质层202a的其中一个步骤中氧化侧墙204，以形成氧化硅的侧墙205，再或者在形成第一栅介质层和形成隧穿介质层202a的两个步骤之后，单独采用氧化工艺氧化侧墙204，以形成氧化硅的侧墙205。这是为了保证使多晶硅材料的侧墙204全部氧化成为氧化硅材料的侧墙205，从而使得侧墙205可以在后续去除浅沟槽隔离结构201顶部时一并被去除，进而避免侧墙205对闪存结构造成任何影响。
请参考图7，在凹槽2021内形成填充满凹槽2021的浮栅206，浮栅206覆盖侧墙205和隧穿介质层202a。
本实施例中，浮栅206的材料可以为多晶硅。浮栅206的形成过程可以为：形成浮栅材料层(未示出)填充凹槽2021，并且浮栅材料层覆盖在各浅沟槽隔离结构201上表面，即在各浅沟槽隔离结构201和各隧穿介质层202a上形成浮栅材料层；然后，可以采用化学机械研磨工艺对所述浮栅材料层进行平坦化，从而形成上表面与各沟槽隔离结构上表面齐平的浮栅206。
请参考图8，去除浅沟槽隔离结构201的顶部，形成沟槽207。在此步骤中，侧墙205也会被同时去除，因为侧墙205已经变成氧化硅，与浅沟槽隔离结构201的材质相同。
本实施例中，可以采用湿法刻蚀工艺，去除浅沟槽隔离结构201的顶部。所述湿法刻蚀工艺采用的溶液可以为氢氟酸(HF)。氢氟酸的湿法刻蚀工艺对各浅沟槽隔离结构201的刻蚀均一性比较好，形成的各沟槽207深度大小较为均一。
需要说明的是，在本发明的其它实施例中，也可以采用其它方法去除浅沟槽隔离结构201的顶部，例如采用缓冲氧化硅刻蚀工艺(BOE)或者干法刻蚀。
请参考图9，在沟槽207的底部和侧壁以及浮栅206上表面形成栅介质层208。
本实施例中，栅介质层208的材料可以为氧化硅层或者是氮化硅-氧化硅-氮化硅(oxide-nitride-oxide，ONO)层。
请参考图10，在栅介质层208上形成控制栅209，控制栅209填充满沟槽207。
本实施例中，控制栅209的材料可以为多晶硅。
图中虽未显示，但是，在形成控制栅209之后，还可以在半导体衬底200(有源区)上形成相应的源区和漏区，以形成完整的闪存。
本实施例所提供的闪存的形成方法中，在形成浅沟槽隔离结构201之后，在相邻浅沟槽隔离结构201构成的凹槽2021侧壁形成侧墙204，侧墙204可以在后续的多个清洗和刻蚀步骤中保护浅沟槽隔离结构201，从而防止凹槽2021的形貌发生不利的变化，从而保证后续形成的浮栅206易于填充在凹槽2021中，并且防止所形成的浮栅206内部出现空洞，从而提高所形成的闪存的可靠性。并且在浮栅206形成之前，将多晶硅材料的侧墙204氧化成氧化硅材料的侧墙205，从而使得侧墙205在随后去除浅沟槽隔离结构201顶部时一并被去除，以防止对闪存的结构造成不利影响。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种闪存的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成多个分立的浅沟槽隔离结构，相邻两个所述浅沟槽隔离结构之间为凹槽；
在所述浅沟槽隔离结构两侧形成侧墙，所述侧墙的材料为多晶硅；
在形成侧墙后，在所述凹槽的底部形成隧穿介质层，在形成隧穿介质层过程中同时氧化所述侧墙或者在形成隧穿介质层后氧化所述侧墙，氧化后的侧墙与浅沟槽隔离结构的材质相同；
在所述凹槽内形成填充满所述凹槽的浮栅，所述浮栅覆盖所述侧墙和所述隧穿介质层；
形成浮栅后，同时去除所述浅沟槽隔离结构和氧化后的侧墙。
2.如权利要求1所述的形成方法，其特征在于，所述侧墙的厚度范围为
3.如权利要求1所述的形成方法，其特征在于，在所述浅沟槽隔离结构两侧形成所述侧墙后，且在形成所述隧穿介质层前，还包括对所述凹槽的清洗步骤。
4.如权利要求1所述的形成方法，其特征在于，形成所述侧墙包括以下步骤：
所述凹槽的底部和侧壁以及所述浅沟槽隔离结构上表面形成侧墙材料层；
采用干法刻蚀工艺回刻蚀所述侧墙材料层，剩余位于凹槽侧壁的所述侧墙材料层保留为所述侧墙。
5.如权利要求1所述的形成方法，其特征在于，在形成所述凹槽后，且在形成所述隧穿介质层前，还包括：
所述半导体衬底包括核心区域和周边区域，在所述核心区域和所述周边区域的所述半导体衬底上形成第一栅介质层；
去除位于所述核心区域中的第一栅介质层。
6.如权利要求5所述的形成方法，其特征在于，在形成所述第一栅介质层前，还包括对所述半导体衬底进行清洗的步骤。
7.如权利要求5所述的形成方法，其特征在于，在形成所述第一栅介质层过程中，同时氧化所述侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510007252.1A CN105826270B (zh) | 2015-01-07 | 2015-01-07 | 闪存的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510007252.1A CN105826270B (zh) | 2015-01-07 | 2015-01-07 | 闪存的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105826270A CN105826270A (zh) | 2016-08-03 |
| CN105826270B true CN105826270B (zh) | 2019-01-22 |
Family
ID=56514300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510007252.1A Active CN105826270B (zh) | 2015-01-07 | 2015-01-07 | 闪存的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105826270B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610856A (zh) * | 2019-09-20 | 2019-12-24 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914291B2 (en) * | 2002-11-18 | 2005-07-05 | Ching-Yuan Wu | Self-aligned floating-gate structure for flash memory device |
| KR20070118348A (ko) * | 2006-06-12 | 2007-12-17 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법 |
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
| CN104078412A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | 浅沟槽隔离工艺 |
| CN104112654A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 一种减少浮栅孔洞的工艺方法 |
| CN104167384A (zh) * | 2014-09-02 | 2014-11-26 | 上海华力微电子有限公司 | 消除浅沟槽隔离凹坑的方法 |
-
2015
- 2015-01-07 CN CN201510007252.1A patent/CN105826270B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914291B2 (en) * | 2002-11-18 | 2005-07-05 | Ching-Yuan Wu | Self-aligned floating-gate structure for flash memory device |
| KR20070118348A (ko) * | 2006-06-12 | 2007-12-17 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법 |
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
| CN104112654A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 一种减少浮栅孔洞的工艺方法 |
| CN104078412A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | 浅沟槽隔离工艺 |
| CN104167384A (zh) * | 2014-09-02 | 2014-11-26 | 上海华力微电子有限公司 | 消除浅沟槽隔离凹坑的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105826270A (zh) | 2016-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106952919B (zh) | 快闪存储器及其制作方法 | |
| JP2008277736A (ja) | フラッシュメモリ素子の製造方法 | |
| CN101097892A (zh) | 用于形成闪存器件的隔离结构的方法 | |
| CN104157616B (zh) | 闪存存储单元及其形成方法 | |
| KR100807112B1 (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| KR100870339B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20130015694A (ko) | 3차원 구조의 비휘발성 메모리 소자 제조 방법 | |
| CN105826271B (zh) | 闪存的形成方法 | |
| KR20080067442A (ko) | 플래시 메모리 소자의 형성 방법 | |
| CN105826270B (zh) | 闪存的形成方法 | |
| CN103904036A (zh) | Nor闪存的制造方法 | |
| KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| CN106783865A (zh) | 一种存储单元的制作方法 | |
| CN105336590B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| TWI508232B (zh) | 非揮發性記憶胞及其造方法 | |
| KR20080040214A (ko) | 반도체 메모리 소자의 게이트 전극 제조방법 | |
| KR20090092927A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
| JP2006157010A (ja) | 非揮発性メモリ素子及びその製造方法 | |
| TWI559459B (zh) | 快閃記憶體及其製造方法 | |
| KR100789610B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN108206190B (zh) | 一种改善闪存编程能力的方法 | |
| KR101002550B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| TWI455289B (zh) | 記憶胞、記憶裝置及記憶胞的製造方法 | |
| KR100880227B1 (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |