CN101097892A - 用于形成闪存器件的隔离结构的方法 - Google Patents

用于形成闪存器件的隔离结构的方法 Download PDF

Info

Publication number
CN101097892A
CN101097892A CNA2006101564558A CN200610156455A CN101097892A CN 101097892 A CN101097892 A CN 101097892A CN A2006101564558 A CNA2006101564558 A CN A2006101564558A CN 200610156455 A CN200610156455 A CN 200610156455A CN 101097892 A CN101097892 A CN 101097892A
Authority
CN
China
Prior art keywords
layer
insulating barrier
bed course
insulating
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101564558A
Other languages
English (en)
Other versions
CN100511649C (zh
Inventor
李承彻
晋圭安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101097892A publication Critical patent/CN101097892A/zh
Application granted granted Critical
Publication of CN100511649C publication Critical patent/CN100511649C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

一种用于形成闪存器件的隔离结构的方法，包括：提供衬底结构，其中形成隧道绝缘层、导电层、以及垫层；蚀刻所述垫层、所述导电层、所述隧道绝缘层以及所述衬底以形成沟槽；形成所述衬底结构之上的第一绝缘层并且填充部分所述沟槽；形成所述衬底结构之上的第二绝缘层；形成所述衬底结构之上的第三绝缘层以填充所述沟槽；使用所述垫层作为抛光停止层而抛光所述第一、第二以及第三绝缘层；去除所述垫层并且同时使所述第三绝缘层凹陷以使所述第一和第二绝缘层突出；以及蚀刻所述第一和第二绝缘层，同时使所述第三绝缘层凹陷以在所述导电层的侧壁上形成保护层。

Description

用于形成闪存器件的隔离结构的方法
相关申请的交叉引用
本发明要求2006年6月29日提交的韩国专利申请号10-2006-0059855的优先权，其通过引用整体结合在这里。
技术领域
本发明涉及半导体制造技术，并且更具体地涉及用于形成闪存器件的隔离结构的方法。
随着半导体存储器件制造技术的发展，半导体存储器件的线宽变得越来越小。相应地，有源区之间的场区宽度也减小。这导致形成在场区中的沟槽的纵横比增加，并且因此将隔离结构进入沟槽的填充过程变得很难。
因此，为了改进隔离结构的填充特性，已提出了一种技术：将聚硅氮烷(PSZ)填充到沟槽中，而不是通常高密度等离子体未掺杂硅酸盐玻璃。其中PSZ是使用旋涂方法沉积的一种电介质上旋涂(SOD)层。但是PSZ具有这种材料特性，如高的湿蚀刻率和不均匀蚀刻，使得在采用湿蚀刻过程的情形中有效场氧化物高度(EFH)不均匀。
为了解决上面列出的PSZ的局限性，最近已引入了另一技术，其中使填充沟槽的PSZ层凹陷到给定深度，并且之后将HDP层沉积在所得结构上。此技术也应用到自对准浅沟槽隔离(SA-STI)工艺，其是一种在闪存器件中形成浮动栅的方法。
但是，当使用用于形成隔离结构的通常方法执行SA-STI工艺时，晶片应该经过两次化学机械抛光(CMP)过程，以平坦化PSZ层和HDP层。即，应分别在PSZ层的沉积和HDP层的沉积之后执行CMP过程。这增加了形成在晶片中央部分中的隔离结构与形成在晶片边缘部分中的隔离结构之间的EFH差。在垫氮化物层的去除过程和用于控制形成存储器单元区中的隔离结构的EFH的蚀刻过程期间，根据晶片位置的隔离结构的EFH差导致EFH的大的变化。因此，可能难于适当地控制EFH。
同时，随着有源区之间的间隔变小，隔离结构的宽度可能被更多地减小，使得在60nm或更小的闪存器件中的存储器单元之间的干扰容限可能变得不足。由于此干扰容限的不足通常是导致闪存器件的特性恶化的最重要因素之一，很有必要克服上述限制。
发明内容
本发明的实施例涉及提供一种用于形成闪存器件的隔离结构的方法，其可以容易地控制在存储器单元区中形成的隔离结构的有效场氧化物高度(EFH)。
本发明的其他实施例涉及提供一种用于形成闪存器件的隔离结构的方法，其可以增加闪存器件的存储器单元之间的干扰容限。
根据本发明的一方面，提供一种用于形成闪存器件的隔离结构的方法，该方法包括：提供衬底结构，其中形成隧道绝缘层、用于浮动栅的导电层、以及垫层(padding layer)；蚀刻垫层、导电层、隧道绝缘层以及该衬底的一部分以形成沟槽；在衬底结构之上形成第一绝缘层并且填充部分沟槽；在衬底结构之上形成第二绝缘层；使用旋涂方法在衬底结构之上形成第三绝缘层以填充该沟槽；使用垫层作为抛光停止层而抛光第一、第二以及第三绝缘层；去除垫层并且同时使第三绝缘层凹陷以使第一和第二绝缘层突出；以及在使第三绝缘层凹陷时将第一和第二绝缘层蚀刻到给定厚度以在导电层的侧壁上形成包括第一和第二绝缘层的保护层。
附图说明
图1到8示出了一横截面图，显示了根据本发明一实施例的形成闪存器件的隔离结构的方法。
具体实施方式
图1到8示出了横截面图，显示了根据本发明一实施例的形成闪存器件的隔离结构的方法。为了方便说明，将说明采用自对准浅沟槽隔离(SA-STI)工艺形成闪存器件的隔离结构的方法。另外，为了简明的原因仅示出存储器单元区的一部分而不是晶片的整个区域。
参见图1，隧道绝缘层11、充当用于浮动栅的导电层的多晶硅层12、缓冲层13、以及垫层14形成在衬底10之上。隧道绝缘层11和缓冲层13可以包括基于氧化物的材料，并且垫层14可以包括基于氮化物的材料。下文中，隧道绝缘层11被称为隧道氧化物层11，缓冲层13被称为缓冲氧化物层13，以及垫层14被称为垫氮化物层(pad nitride layer)14。垫氮化物层14、缓冲氧化物层13、多晶硅层12、隧道氧化物层11以及部分衬底10被蚀刻到给定深度，从而在衬底10中形成沟槽15。
参见图2，执行氧化以沿沟槽15的内表面形成氧化物层17。下文中，氧化物层17被称为壁氧化物层17。例如，使用炉氧化或自由基氧化工艺在范围从大约700℃到大约900℃的过程温度可以形成范围从大约30到大约80厚度的壁氧化物层17。壁氧化物层17可以共形地形成到大约30的厚度。
参见图3，衬垫高密度等离子体(HDP)层18沉积在所得结构(包括壁氧化物层17)上，使其部分地填充沟槽15。这里，衬垫HDP层18充当保护层，用于保护多晶硅层12的两个侧壁。衬垫HDP层18被形成范围从大约1000到大约1300的总厚度。特别地，由于衬垫HDP层18具有使得沉积特性在水平方向上好于垂直方向的层特性，衬垫HDP层18沉积在沟槽15的侧壁上大约100的厚度而其沉积在沟槽15的底部上的厚度远大于大约100。例如，衬垫HDP层18在沟槽15的底部上形成范围从大约200到大约1000的厚度。在衬垫HDP层18中氢浓度可以是大约100sccm。
参见图4，高温氧化物(HTO)层19沿所得结构的轮廓沉积在包括衬HDP层18的该所得结构上。这里，HTO层19充当用于保护多晶硅层12的侧壁的另一保护层。使用二氯硅烷(SiH2Cl2，DCS)作为源气，HTO层19被沉积到范围从大约100到大约150的厚度。HTO层19可以沉积到大约150的厚度。因此，形成在沟槽15的侧壁上的衬垫HDP层18和HTO层19的最终厚度是大约250。
参见图5，聚硅氮烷(PSZ)层20形成在HTO层19上使沟槽15被填充。PSZ层20是通过旋涂方法形成的一种电介质上旋涂(SOD)层。这里，PSZ层20形成为范围从大约5500到大约6000的厚度。
在PSZ层20上执行固化过程，并且之后执行退火过程以使PSZ层20密实。执行退火过程的原因是要在之后的湿蚀刻过程期间通过使PSZ层20密实而使PSZ层20的损失最小。退火过程可以在大约900℃使用氮(N2)气体执行大约60分钟，并且固化过程可以在大约350℃执行大约2小时。
参见图6，执行CMP过程来抛光PSZ层20以形成抛光的PSZ层20A。使用垫氮化物层14作为抛光停止层来执行CMP过程。特别地，如此控制抛光目标使得垫氮化物层14的厚度(其在CMP过程期间将会损失)应该在大约5到大约15的范围中。例如，为了控制氧化物层和氮化物层之间的抛光选择性，依次使用低选择性浆(LSS)和高选择性浆(HSS)来执行CMP过程。
具体地，在CMP过程期间仅使用氨来执行清洗过程。即，这里省略了使用氟化氢(HF)的清洗过程。原因是要最大限度地防止由HF导致的抛光的PSZ层20A的损失，因为相对于HF，PSZ层20具有高的湿蚀刻率。
参见图7，执行湿清洗过程以去除垫氮化物层14。在湿清洗过程中，HTO层19和HDP层18的损失被最小化，但是，与垫氮化物层14一起，抛光的PSZ层20A被蚀刻到给定深度，因为HTO层19和抛光的PSZ层20A之间存在蚀刻选择性差。参考符号20B、19A、以及18A分别指示蚀刻的PSZ层、蚀刻的HTO层、以及蚀刻的HDP层。因此，间隔物翼W(以翼的形状向上突出)形成在缓冲氧化物层13上，使保护层向上突出。这里，从缓冲氧化物层1 3的顶表面突出的间隔物翼W的高度是大约200或更小。
通过使用其中HF和氟化铵(NH4F)以大约300∶1的比例混合的缓冲的氧化物蚀刻剂(BOE)溶液或以大约100∶1的比例H2O稀释的HF溶液将抛光的PSZ层20A凹陷到给定深度。这里，该抛光的PSZ层20A的给定蚀刻深度在外围区中比形成存储器单元的存储器单元区中要小，因为外围区的图案密度低于存储器单元区的图案密度。例如，外围区中抛光的PSZ层20A的蚀刻深度大约是存储器单元区中抛光的PSZ层20A的蚀刻深度的一半。尽管没有示出，外围区封闭层(PCL)掩膜被形成以选择性地覆盖除半导体存储器单元之外的外围区。
参见图8，使用PLC掩膜执行干蚀刻过程，使得在形成半导体存储器单元的单元区中蚀刻的PSZ层20B被选择性地蚀刻。因此，单元区的蚀刻的PSZ层20B被选择性地蚀刻到给定深度，并且同时间隔物翼W和缓冲氧化物层13被去除以形成保留的PSZ层20C、保留的HTO层19B、以及保留的HDP层18B。此时，外围区的间隔物翼W仍然被保留。这里，通过不执行湿蚀刻过程而是执行干蚀刻过程，蚀刻的PSZ层20B可以被适当地蚀刻以具有所需的EFH。与上述类似，执行使用PCL掩膜的蚀刻过程，以控制形成在单元区中的隔离结构21的EFH。
PCL掩膜通过执行剥离过程被去除，并且随后执行清洗过程。执行清洗过程是为了最终控制单元区和外围区两者的EFH。因此，具有最佳EFH的隔离结构21形成在单元区中，并且起到保护多晶硅层12的侧壁作用的间隔物22形成在多晶硅层12的两个侧壁上。间隔物22可以具有大约150的厚度。另外，隔离结构21的顶表面的高度可以等于或小于隧道氧化物层11的顶表面。因此，依靠间隔物22的形成可以保证闪存器件的干扰容限。另外可以改进器件特性。
如上面描述的，本发明可以提供如下的几个有利的优点。可以改进器件特性，因为当采用SA-STI工艺时保护层自然地形成在用于浮动栅的导电层的侧壁上。另外，通过对隔离结构的最上层的SOD层进行干蚀刻并通过仅执行一次CMP过程来控制隔离结构的EFH，可以使依赖晶片的位置的EFH变化最小。因此，可以容易地控制隔离结构的EFH。
尽管已经关于特定实施例描述了本发明，对于本领域技术人员来说很明显可以在不脱离如后面的权利要求所限定的本发明的精神和范围的情况下进行各种变化和修改。

Claims (16)

1.一种用于形成闪存器件的隔离结构的方法，所述方法包括：
提供衬底结构，其中形成隧道绝缘层、用于浮动栅的导电层、以及垫层；
蚀刻所述垫层、所述导电层、所述隧道绝缘层以及所述衬底的一部分以形成沟槽；
在所述衬底结构上形成第一绝缘层并且填充部分所述沟槽；
在所述衬底结构上形成第二绝缘层；
使用旋涂方法在所述衬底结构上形成第三绝缘层以填充所述沟槽；
使用所述垫层作为抛光停止层而抛光所述第一、第二以及第三绝缘层；
去除所述垫层并且同时使所述第三绝缘层凹陷以使所述第一和第二绝缘层突出；以及
蚀刻所述第一和第二绝缘层到给定厚度且使所述第三绝缘层凹陷以在所述导电层的侧壁上形成包括所述第一和第二绝缘层的保护层。
2.如权利要求1的方法，其中所述第三绝缘层包括聚硅氮烷(PSZ)层。
3.如权利要求1的方法，其中所述第一绝缘层包括高密度等离子体(HDP)层。
4.如权利要求1的方法，其中所述第二绝缘层包括高温氧化物(HTO)层。
5.如权利要求1的方法还包括在形成所述第一绝缘层之前在所述沟槽的内表面上形成氧化物层。
6.如权利要求5的方法，使用炉氧化或自由基氧化工艺以范围从大约700℃到大约900℃的处理温度形成范围从大约30到大约80厚度的所述氧化物层。
7.如权利要求1的方法还包括在形成所述导电层之后形成所述导电层和所述垫层之间的缓冲层。
8.如权利要求1的方法还包括在抛光所述第一、第二和第三绝缘层之前：
在所述第三绝缘层上执行固化过程；以及
在所述第三绝缘层上执行退火过程。
9.如权利要求8的方法，其中使用氮(N2)气执行退火过程。
10.如权利要求1的方法，其中抛光所述第一、第二和第三绝缘层包括执行清洗过程。
11.如权利要求10的方法，其中执行所述清洗过程包括使用氨气。
12.如权利要求9的方法，其中形成所述保护层包括执行干蚀刻过程。
13.如权利要求1的方法还包括在形成所述保护层之后执行清洗过程。
14.如权利要求1的方法，其中所述隧道绝缘层包括基于氧化物的材料。
15.如权利要求1的方法，其中所述垫层包括基于氮化物的材料。
16.如权利要求7的方法，其中所述缓冲层包括基于氧化物的材料。
CNB2006101564558A 2006-06-29 2006-12-31 用于形成闪存器件的隔离结构的方法 Expired - Fee Related CN100511649C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060059855 2006-06-29
KR1020060059855A KR100799151B1 (ko) 2006-06-29 2006-06-29 플래시 메모리 소자의 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
CN101097892A true CN101097892A (zh) 2008-01-02
CN100511649C CN100511649C (zh) 2009-07-08

Family

ID=38877193

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101564558A Expired - Fee Related CN100511649C (zh) 2006-06-29 2006-12-31 用于形成闪存器件的隔离结构的方法

Country Status (4)

Country Link
US (1) US20080003739A1 (zh)
JP (1) JP2008010863A (zh)
KR (1) KR100799151B1 (zh)
CN (1) CN100511649C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103507A (zh) * 2013-04-15 2014-10-15 北京兆易创新科技股份有限公司 一种同步刻蚀浮栅的制作工艺
CN105336701A (zh) * 2014-07-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 用于减少硅损耗的方法
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106154753A (zh) * 2015-03-26 2016-11-23 上海微电子装备有限公司 一种工件台干涉仪切换偏差校准方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100994891B1 (ko) * 2007-02-26 2010-11-16 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
KR100946116B1 (ko) * 2007-06-27 2010-03-10 주식회사 하이닉스반도체 플래시 메모리 소자의 소자 분리막 형성 방법
KR101026382B1 (ko) * 2007-12-28 2011-04-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20110024629A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조 방법
US9799527B2 (en) * 2014-10-21 2017-10-24 Sandisk Technologies Llc Double trench isolation
CN108735750B (zh) * 2017-04-19 2021-04-20 华邦电子股份有限公司 存储器结构及其制造方法
US20230140646A1 (en) * 2021-11-03 2023-05-04 Winbond Electronics Corp. Semiconductor structure and method of forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002262369A (ja) * 2001-02-27 2002-09-13 Canon Inc データ無線通信システムおよび周辺装置の運用状態表示方法
JP2002289683A (ja) * 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6559008B2 (en) * 2001-10-04 2003-05-06 Hynix Semiconductor America, Inc. Non-volatile memory cells with selectively formed floating gate
US6825097B2 (en) * 2002-08-07 2004-11-30 International Business Machines Corporation Triple oxide fill for trench isolation
TW556316B (en) * 2002-09-25 2003-10-01 Nanya Technology Corp A method of fabricating a shallow trench isolation with high aspect ratio
US6576530B1 (en) * 2002-10-01 2003-06-10 Nanya Technology Corporation Method of fabricating shallow trench isolation
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
JP3748867B2 (ja) * 2003-09-29 2006-02-22 沖電気工業株式会社 半導体装置の製造方法
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100642461B1 (ko) * 2004-10-01 2006-11-02 주식회사 하이닉스반도체 플래쉬 메모리소자의 소자분리막 형성방법
KR100650846B1 (ko) * 2004-10-06 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 소자 분리막 형성방법
US20060157080A1 (en) * 2005-01-20 2006-07-20 Teng-Chun Tsai Cleaning method for semiconductor wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103507A (zh) * 2013-04-15 2014-10-15 北京兆易创新科技股份有限公司 一种同步刻蚀浮栅的制作工艺
CN105336701A (zh) * 2014-07-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 用于减少硅损耗的方法
CN105336701B (zh) * 2014-07-31 2018-09-04 中芯国际集成电路制造(上海)有限公司 用于减少硅损耗的方法
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106154753A (zh) * 2015-03-26 2016-11-23 上海微电子装备有限公司 一种工件台干涉仪切换偏差校准方法
CN106154753B (zh) * 2015-03-26 2019-04-12 上海微电子装备（集团）股份有限公司 一种工件台干涉仪切换偏差校准方法

Also Published As

Publication number Publication date
US20080003739A1 (en) 2008-01-03
KR20080001413A (ko) 2008-01-03
KR100799151B1 (ko) 2008-01-29
JP2008010863A (ja) 2008-01-17
CN100511649C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN100511649C (zh) 用于形成闪存器件的隔离结构的方法
US20080003773A1 (en) Method for forming isolation structure of semiconductor device
CN100521157C (zh) 闪存装置制造方法
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
KR20080001381A (ko) 낸드 플래시 메모리 소자의 제조방법
CN100517637C (zh) 形成半导体装置的隔离结构的方法
US7803691B2 (en) Nonvolatile memory device and method for fabricating the same
KR100650846B1 (ko) 플래시 메모리 소자의 소자 분리막 형성방법
CN101335245A (zh) 制造快闪存储器件的方法
US20090004820A1 (en) Method of Forming Isolation Layer in Flash Memory Device
US8012831B2 (en) Method of forming isolation layer of flash memory device
CN105336590B (zh) 一种半导体器件及其制作方法和电子装置
KR100643572B1 (ko) 플래시 메모리 소자의 제조방법
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
CN100466233C (zh) 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR100622030B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20040005230A (ko) 플래시 메모리 제조방법
KR20070036526A (ko) 플래쉬 메모리 제조 방법
KR20080060366A (ko) 비휘발성 메모리 소자 제조방법
KR20080029566A (ko) 플래시 메모리 소자 제조방법
KR20080063891A (ko) 반도체소자의 스토리지노드콘택 형성 방법
CN102683425A (zh) 非易失性存储器件及其制造方法
KR20080060325A (ko) 비휘발성 메모리 소자 제조방법
KR20080039070A (ko) 플래시 메모리 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20101231