CN101335245A - 制造快闪存储器件的方法 - Google Patents

制造快闪存储器件的方法 Download PDF

Info

Publication number
CN101335245A
CN101335245A CNA2007103063267A CN200710306326A CN101335245A CN 101335245 A CN101335245 A CN 101335245A CN A2007103063267 A CNA2007103063267 A CN A2007103063267A CN 200710306326 A CN200710306326 A CN 200710306326A CN 101335245 A CN101335245 A CN 101335245A
Authority
CN
China
Prior art keywords
layer
insulating barrier
coating
gas
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103063267A
Other languages
English (en)
Other versions
CN101335245B (zh
Inventor
申承祐
金恩洙
金奭中
赵种慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101335245A publication Critical patent/CN101335245A/zh
Application granted granted Critical
Publication of CN101335245B publication Critical patent/CN101335245B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了制造半导体快闪存储器件的方法，所述方法避免并防止对浮置栅极的导电层的损伤。所公开的方法可防止电荷捕获密度性能的降低并改善器件的良品率。

Description

制造快闪存储器件的方法
相关申请的交叉引用
本发明要求2007年6月28日提交的韩国专利申请2007-64438的优先权，其公开内容全部通过引用并入本文。
技术领域
本发明一般地涉及制造快闪存储器件的方法，更具体涉及避免和防止损伤浮置栅极的导电层的制造快闪存储器件的方法。
背景技术
快闪存储器件的存储单元阵列包括多个存储单元串。每个存储单元串包括多个存储单元和选择晶体管。在串之间形成隔离层以隔离在串单元中的每个存储单元串中形成的存储单元。
通常，在半导体衬底上形成隔离层。其后，形成存储单元。存储单元具有由隧道绝缘层、浮置栅极、介电层和控制栅极组成的堆叠结构。因为半导体存储器件的日益增加的高集成度，栅极图案化工艺已经变得困难。更具体地说，随着这些器件变得更高度集成，栅极宽度和栅极之间的距离已经减小。已经开发自对准浅沟槽隔离(以下称为“自对准STI”)方案试图解决该难题。
根据自对准STI方案，在半导体衬底上形成隧道绝缘层和浮置栅极导电层，在实施图案化工艺时同时形成隔离层，使得能防止浮置栅极和隔离区之间的对准误差。更具体地说，在制造快闪存储器件时，顺序地在半导体衬底上形成隧道绝缘层、用于浮置栅极的第一导电层、缓冲层和蚀刻停止层。利用具有对应于隔离区的开口和图案的掩模顺序图案化蚀刻停止层、缓冲层、第一导电层、和隧道绝缘层，并蚀刻暴露的半导体衬底以形成沟槽。在沟槽中形成用于隔离层的绝缘层并完全地填充沟槽。该绝缘层可以由通过实施氧化过程得到的氧化物层形成。
具体地，在绝缘层由高密度等离子体(HDP)层形成时，第一导电层的暴露表面可以快速地氧化。当实施用于隔离层的蚀刻工艺时除去第一导电层的氧化部分，结果，蚀刻工艺可能损伤第一导电层。后续刻蚀工艺可引起对第一导电层的额外的损伤。因此，对第一导电层的这种损伤可导致快闪存储器件失效。
发明内容
本发明公开了制造快闪存储器件的方法。所述方法一般地包括提供半导体衬底，所述衬底具有在其上层叠形成有隧道绝缘层和第一导电层的有源区以及在其上形成有沟槽的隔离区。所述方法还包括在沟槽中形成第一绝缘层，沿第一导电层和第一绝缘层的表面形成保护层以保护第一导电层，和在第一绝缘层上形成第二绝缘层以形成隔离层。
此外，在各种优选实施方案中，所述方法还包括蚀刻第二绝缘层，和在第二绝缘层的未蚀刻部分上形成第三绝缘层。另外，在优选实施方案中，所述方法还包括在第一导电层上形成蚀刻停止层，和在第一导电层和蚀刻停止层之间形成缓冲层。在另外的优选实施方案中，所述方法包括在形成隔离层之后除去蚀刻停止层、沿第一导电层和隔离层的表面形成介电层和在介电层上形成第二导电层。
根据以下结合附图的详细说明以及所附的权利要求，本发明的其它特征变得对本领域技术人员而言是显而易见的。
附图说明
当结合附图考虑时，参考以下详细说明，本发明的上述及其他特征和优点对于本领域技术人员而言是明显的，其中：
图1A～1G是快闪存储器件的截面图，其共同说明根据本发明的一个实施方案的制造快闪存储器件的方法；和
图2A～2G是快闪存储器件的截面图，其共同说明所述方法的另一个实施方案。
公开的方法可以有各种形式的实施方案，在附图中只是举例说明了本发明的具体的实施方案(将在下文描述)，应理解所述公开为说明性的，不用于限制本发明到本发明中描述和举例说明的具体的实施方案。
具体实施方式
本发明公开了制造快闪存储器件的方法。所述方法一般地包括提供半导体衬底，所述衬底具有在其上层叠形成有隧道绝缘层和第一导电层的有源区以及在其上形成沟槽的隔离区。所述方法还包括在沟槽中形成第一绝缘层，沿第一导电层和第一绝缘层的表面形成保护层以保护第一导电层，和在第一绝缘层上形成第二绝缘层以形成隔离层。此外，在多种优选实施方案中，所述方法还包括蚀刻所述第二绝缘层，和在第二绝缘层的未蚀刻部分上形成第三绝缘层。另外，在优选实施方案中，所述方法还包括在第一导电层上形成蚀刻停止层，和在第一导电层和蚀刻停止层之间形成缓冲层。在另外的优选实施方案中，所述方法包括在形成隔离层之后除去蚀刻停止层、沿第一导电层和隔离层的表面形成介电层和在介电层上形成第二导电层。
图1A～1G是快闪存储器件的截面图，其共同说明根据本发明的一个实施方案的制造快闪存储器件的方法。参考图1A，在半导体衬底100上顺序形成隧道绝缘层102、用于浮置栅极的第一导电层104、用于保护第一导电层104的缓冲层106、和蚀刻停止层108。优选地，隧道绝缘层102由通过实施氧化过程得到的氧化物层形成，第一导电层104优选由多晶硅层形成，缓冲层106优选由氧化物层形成，蚀刻停止层108优选由氮化物层形成。
参考图1B，在蚀刻停止层108上形成具有对应于隔离区的开口的掩模图案(未显示)，并根据掩模图案(未显示)实施蚀刻工艺以图案化蚀刻停止层108、缓冲层106、第一导电层104和隧道绝缘层102。然后蚀刻暴露的半导体衬底100以形成沟槽109。随后，除去掩模图案(未显示)。尽管图1B中未显示，但在形成沟槽109之后，可以沿其中形成有沟槽109的半导体衬底100的表面形成绝缘层(未显示)，以保护沟槽109和保护第一导电层104的表面。
参考图1C，形成用于隔离层的第一绝缘层110以填充沟槽109的下部。优选第一绝缘层110具有由氧化物层组成的双层结构或可流动(flowable)氧化物层的单层结构。例如，因为可流动氧化物层可以由旋涂玻璃(SOG)层形成，因此易于填充沟槽109的下部。随后，实施湿蚀刻工艺以除去第一绝缘层110。但是保留填充沟槽109下部的第一绝缘层110的一部分。由于上述工艺，可以降低沟槽109的宽深比。通过蚀刻工艺暴露第一导电层104的侧壁的一部分，使得第一绝缘层110具有U形截面，第一绝缘层优选具有一定深度以防止暴露隧道绝缘层102。
参考图1D，为防止第一导电层104的氧化，沿在其上形成有第一导电层104的半导体衬底100的表面形成保护层112。更具体地说，在沟槽109中在第一绝缘层上、沿限定沟槽109的侧壁、和在蚀刻停止层108上形成保护层112。另外，可以形成保护层112以防止第一导电层104的表面在后续湿蚀刻工艺期间受损。因此，保护层112优选由氧化物层形成。另一方面，保护层112可以由氧化物层和氮化物层形成，或其可以通过在形成氮化物层之后氧化氮化物层的表面而形成。尤其是，优选通过自由基氧化工艺或化学气相沉积(CVD)方法形成氧化物层。因为在自由基氧化工艺中不产生快速的氧化反应，因此可以在第一导电层104的表面上稳定地形成保护层112。可以在600℃～800℃的温度下实施CVD方法。然而，如果利用二氯硅烷(SiH2Cl2:：DCS)气体和一氧化二氮(N2O)气体的气体混合物，则CVD方法优选在750℃～800℃的温度下进行。如果利用硅烷(SiH4)气体和一氧化二氮(N2O)气体的气体混合物则CVD方法优选在730℃～780℃的温度下进行，如果保护层由氧化物层形成则优选在600℃～700℃温度下进行，该氧化物层通过溶解TEOS(形成原硅酸四乙酯)气体形成。
在后续蚀刻工艺中容易除去保护层112以暴露第一导电层104。因此，为防止除去保护层和暴露第一导电层，随后对在其上形成有保护层112的半导体衬底100进行热处理过程。热处理过程提高保护层112的密度，以降低在后续蚀刻工艺中保护层112的蚀刻率。热处理过程在850℃～900℃的温度下进行至少30分钟，优选30分钟～60分钟。保护层112应该具有足以防止第一导电层104在后续形成高密度等离子体(HDP)氧化物层的工艺中被氧化的厚度。优选，保护层112具有至少
Figure A20071030632600071
的厚度。然而，应该考虑到HDP氧化物层的形成来确定保护层的最大厚度。例如，保护层112理想的是具有
Figure A20071030632600072
的厚度。
参考图1E，形成用于隔离层的第二绝缘层114。优选地，第二绝缘层114由HDP层形成。当实施用于形成第二绝缘层114的工艺时，形成悬挂(over hang)，使得难以用绝缘层完全填充沟槽(图1D中的109)，其中在所述悬挂中形成在蚀刻停止层108上的绝缘层比形成在沟槽(图1D中的109)下部中的绝缘层厚。因此，在形成第二绝缘层114之后实施蚀刻工艺以除去厚厚地形成在蚀刻停止层108上的第二绝缘层114的部分，从而可以容易地实施后续填隙(gap fill)工艺。随后，形成用于隔离层的第三绝缘层116。优选第三绝缘层116由HDP层形成。这样，尽管通过重复实施形成绝缘层的工艺和蚀刻工艺形成第二绝缘层114和第三绝缘层116，但第一导电层104由保护层112保护使得能防止第一导电层104被氧化。
参考图1F，进行抛光处理(例如，化学机械抛光(CMP)工艺)以暴露蚀刻停止层(图1E中的108)。然后除去蚀刻停止层(图1E中的108)和缓冲层(图1E中的106)。实施蚀刻工艺以调节隔离层117的有效场氧化物高度(EFH)。
由于用于调节隔离层117的EFH的蚀刻工艺是除去氧化物层的工艺，所以甚至形成在导电层104的表面上的保护层112也被除去。然而，如上关于图1E所述，在形成隔离层117过程中，保护层112防止第一导电层104被氧化，因此能防止第一导电层104的损失。
参考图1G，沿隔离层117和第一导电层104的表面形成介电层118，然后在介电层118上形成用于控制栅极的第二导电层120。
2A～2G是快闪存储器件的截面图，其共同说明所述制造快闪存储器件的方法的另一个实施方案。
参考图2A，在半导体衬底200上顺序形成隧道绝缘层202、用于浮置栅极的第一导电层204、用于保护第一导电层204的缓冲层206和蚀刻停止层208。优选隧道绝缘层202由通过实施氧化过程得到的氧化物层形成，优选第一导电层204由多晶硅层形成，优选缓冲层206由氧化物层形成，和优选蚀刻停止层208由氮化物层形成。
参考图2B，在蚀刻停止层208上形成具有对应于隔离区的开口的掩模图案(未显示)，根据掩模图案(未显示)实施蚀刻工艺以图案化所述蚀刻停止层208、缓冲层206、第一导电层204和隧道绝缘层202。然后蚀刻暴露的半导体衬底200以形成沟槽209。随后，除去掩模图案(未显示)。尽管图2C中未显示，在形成沟槽209之后，可以沿其中形成有沟槽209的半导体衬底200的表面形成绝缘层(未显示)，以保护沟槽209和第一导电层204的表面。
参考图2C，形成用于隔离层的第一绝缘层210以填充沟槽209的下部。优选第一绝缘层210具有由氧化物层和可流动氧化物层组成双层结构或可流动氧化物层的单层结构。例如，因为可流动氧化物层可以由具有极好流动性能的SOG层形成，因此容易填充沟槽209的下部。随后，进行湿蚀刻工艺以除去第一绝缘层210。然而，保留填充沟槽209下部的第一绝缘层210的一部分。因为可流动氧化物层具有极好的流动性能，所以用可流动氧化物层易于填充沟槽209的下部，所以沟槽209的深宽比可以降低。通过用于第一绝缘层210的蚀刻工艺暴露第一导电层204的一部分。更具体地说，通过蚀刻工艺暴露第一导电层204侧壁的一部分，使得第一绝缘层210具有U形截面，第一绝缘层优选具有一定的深度以防止暴露隧道绝缘层202。
参考图2D，为防止第一导电层204的氧化，沿在其上形成有第一导电层204的半导体衬底200的表面形成第一保护层212。更具体地说，第一保护层212形成在位于沟槽209中的第一绝缘层210上，在限定沟槽209的侧壁上和在蚀刻停止层208上。优选第一保护层212由氧化物层形成，并具有
Figure A20071030632600091
的厚度。尤其是，优选通过自由基氧化工艺或CVD方法形成氧化物层。因为在自由基氧化工艺中不产生快速氧化反应，所以能稳定地在第一导电层204的表面上形成第一保护层212。CVD方法可以在600℃～800℃的温度下进行。然而，如果利用二氯硅烷(SiH2Cl2:：DCS)气体和一氧化二氮(N2O)气体的气体混合物，则优选CVD方法在750℃～800℃温度下进行。如果利用硅烷(SiH4)气体和一氧化二氮(N2O)气体的气体混合物，则优选在730℃～780℃的温度下实施CVD方法，如果第一保护层由氧化物层形成，则优选在600℃～700℃的温度下实施CVD方法，该氧化物层通过溶解TEOS气体形成。
之后，沿第一保护层212的表面进一步形成第二保护层214。优选第二保护层214由氮化物层形成，所述氮化物层具有比形成HDP氧化物层工艺中的氧化物层相对高的耐氧化性。优选氮化物层具有至少
Figure A20071030632600092
的厚度。然而，形成第二保护层214使得形成在限定沟槽209的侧壁上并彼此面对的第二保护层214的部分不相互接触。例如，第二保护层214优选具有
Figure A20071030632600093
的厚度。优选，通过在650℃～750℃温度下的CVD方法形成第二保护层，并可利用二氯硅烷(SiH2Cl2:：DCS)气体和氨(NH3)气体的气体混合物或硅烷(SiH4)气体和氨(NH3)气体的气体混合物。
参考图2E，形成用于隔离层的绝缘层。当形成绝缘层时，难以填充沟槽(图2D中的209)而不产生空隙，因此可需要通过多个工艺形成绝缘层。例如，在其上形成有第二保护层(图2D中的214)的半导体衬底200上形成第二绝缘层216。优选，第二绝缘层216由HDP氧化物层形成。尤其是，在形成第二绝缘层216的过程中，优选为氮化物层的第二保护层(图2D中的214)转变为第二保护层214a，其是氮化物层的氧化物。上述现象由在形成HDP氧化物层过程中的氧化所引起，并且氧化第一和第二保护层212和214a而不是第一导电层204，这样上述保护层可保护第一导电层204。由于上述现象，第一和第二保护层212和214a变为氧化物层215。
形成第二绝缘层216之后，实施用于除去厚厚地形成在蚀刻停止层208上的悬挂第二绝缘层216的蚀刻工艺。这样，通过重复实施形成绝缘层的工艺和蚀刻工艺，可降低沟槽(图2D中的209)的深宽比。随后，形成用于隔离层的第三绝缘层218。优选第三绝缘层218由氧化物层形成。
如上所述，当实施用于形成第二绝缘层216和第三绝缘层218的工艺时，通过第一和第二保护层212和214保护第一导电层204，使得第一导电层204的表面不再氧化。
参考图2F，进行抛光处理(例如CMP方法)以暴露蚀刻停止层(图2E中的208)。然后除去蚀刻停止层(图2E中的208)和缓冲层(图2E中的206)。随后，进行蚀刻工艺以调节隔离层219的EFH。
由于用于调节隔离层219的EFH的蚀刻工艺是除去氧化物层的工艺，所以甚至除去形成在导电层204表面上的第一和第二保护层212和214a。然而，如上关于图2E所述，因为在形成隔离层219的过程中第一和第二保护层212和214a防止第一导电层204被氧化，所以可防止第一导电层204的损失。
参考图2G，沿隔离层219和第一导电层204的表面形成介电层220，然后在介电层220上形成用于控制栅极的第二导电层222。
通过在用于浮置栅极的导电层的表面上形成保护层，能防止在实施形成用于隔离层的绝缘层的工艺时对导电层的损伤。因此，本发明可防止电荷捕获密度性能的降低，使得可以改善半导体器件的良品率。
尽管本发明中已经参考许多说明性的实施方案描述了实施方案，但是很清楚本领域技术人员可以知道很多的其它改变和实施方案，这些也在本公开的原理的精神和范围内。更具体地，在公开、附图和所附的权利要求的范围内，在本发明的组合排列的构件和/或结构中可能具有各种的变化和改变。除构件和/或结构的变化和改变之外，对本领域技术人员而言，可替代的用途是显而易见的。

Claims (22)

1.一种制造快闪存储器件的方法，所述方法包括：
提供具有有源区和隔离区的半导体衬底，在所述有源区上层叠形成隧道绝缘层和第一导电层，在所述隔离区上形成沟槽；
在所述沟槽中形成第一绝缘层；
沿所述第一导电层和所述第一绝缘层的表面形成保护层以保护所述第一导电层；和，
在所述第一绝缘层上形成第二绝缘层以形成隔离层。
2.权利要求1的方法，其中所述保护层由氧化物层形成。
3.权利要求1的方法，其中所述保护层(i)由氧化物层和氮化物层形成，或(ii)通过形成氮化物层然后氧化所述氮化物层的表面形成。
4.权利要求2的方法，还包括实施自由基氧化工艺以形成所述氧化物层。
5.权利要求2的方法，还包括实施化学气相沉积(CVD)方法以形成所述氧化物层。
6.权利要求5的方法，其中所述CVD方法利用(i)二氯硅烷(SiH2Cl2::DCS)气体和一氧化二氮(N2O)气体的气体混合物、(ii)硅烷(SiH4)气体和一氧化二氮(N2O)气体的气体混合物、或(iii)原硅酸四乙酯(TEOS)气体，同时进行加热。
7.权利要求3的方法，其中所述氮化物层具有
Figure A2007103063260002C1
～
Figure A2007103063260002C2
的厚度。
8.权利要求3的方法，其中通过CVD方法形成所述氮化物层。
9.权利要求8的方法，其中在650℃～750℃温度下实施所述CVD方法，并利用二氯硅烷(SiH2Cl2::DCS)气体和氨(NH3)气体的气体混合物，或硅烷(SiH4)气体和氨(NH3)气体的气体混合物。
10.权利要求3的方法，其中在形成所述第二绝缘层的时候，所述氮化物层转化为氧化物层。
11.权利要求1的方法，还包括在形成所述保护层之后进行热处理过程的步骤。
12.权利要求11的方法，其中在850℃～900℃的温度下进行所述热处理过程30～60分钟。
13.权利要求1的方法，其中所述第一绝缘层由可流动的氧化物层形成。
14.权利要求13的方法，其中所述可流动的氧化物层由旋涂玻璃(SOG)层形成。
15.权利要求1的方法，还包括在形成所述第二绝缘层之后，实施蚀刻工艺以降低深宽比。
16.权利要求15的方法，还包括在实施所述蚀刻工艺之后，在所述第二绝缘层的未蚀刻部分上形成第三绝缘层。
17.权利要求1的方法，其中所述第二绝缘层和所述第三绝缘层的密度均大于所述第一绝缘层的密度。
18.如权利要求17的方法，其中所述第二绝缘层和所述第三绝缘层由高密度等离子体(HDP)氧化物层形成。
19.权利要求1的方法，其中所述提供半导体衬底的步骤还包括在所述第一导电层上形成蚀刻停止层。
20.权利要求19的方法，还包括在所述第一导电层和所述蚀刻停止层之间形成缓冲层的步骤。
21.权利要求20的方法，其中所述缓冲层由氧化物层形成。
22.权利要求19的方法，还包括：
在形成所述隔离层的步骤之后除去所述蚀刻停止层；
沿所述第一导电层和所述隔离层的表面形成介电层；和，
在所述介电层上形成第二导电层。
CN2007103063267A 2007-06-28 2007-12-28 制造快闪存储器件的方法 Expired - Fee Related CN101335245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070064438 2007-06-28
KR10-2007-0064438 2007-06-28
KR1020070064438A KR100972881B1 (ko) 2007-06-28 2007-06-28 플래시 메모리 소자의 형성 방법

Publications (2)

Publication Number Publication Date
CN101335245A true CN101335245A (zh) 2008-12-31
CN101335245B CN101335245B (zh) 2011-03-30

Family

ID=40161083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103063267A Expired - Fee Related CN101335245B (zh) 2007-06-28 2007-12-28 制造快闪存储器件的方法

Country Status (4)

Country Link
US (1) US20090004818A1 (zh)
JP (1) JP2009010316A (zh)
KR (1) KR100972881B1 (zh)
CN (1) CN101335245B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448700A (zh) * 2014-05-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105789133A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储单元及制作方法
CN107731849A (zh) * 2017-08-25 2018-02-23 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532751B1 (ko) * 2008-09-19 2015-07-02 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 형성 방법
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
KR101085620B1 (ko) 2009-06-25 2011-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 게이트 패턴 형성방법
KR20210021420A (ko) 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6787409B2 (en) * 2002-11-26 2004-09-07 Mosel Vitelic, Inc. Method of forming trench isolation without grooving
KR20050002318A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 절연층 형성 방법
KR100613278B1 (ko) * 2003-12-27 2006-08-18 동부일렉트로닉스 주식회사 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
KR100580117B1 (ko) * 2004-09-03 2006-05-12 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 소자의 소자 분리막 형성방법
KR100556527B1 (ko) * 2004-11-04 2006-03-06 삼성전자주식회사 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448700A (zh) * 2014-05-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105789133A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储单元及制作方法
CN107731849A (zh) * 2017-08-25 2018-02-23 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存
CN107731849B (zh) * 2017-08-25 2019-02-12 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存

Also Published As

Publication number Publication date
KR20090000399A (ko) 2009-01-07
US20090004818A1 (en) 2009-01-01
JP2009010316A (ja) 2009-01-15
KR100972881B1 (ko) 2010-07-28
CN101335245B (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
US7682904B2 (en) Method of fabricating flash memory device
US9806204B2 (en) Semiconductor devices
KR100633820B1 (ko) 반도체 장치 및 그 제조 방법
US8372732B2 (en) Method for fabricating non-volatile memory device
CN101335245B (zh) 制造快闪存储器件的方法
US8921922B2 (en) Nonvolatile memory device and method for fabricating the same
KR100871753B1 (ko) 반도체 장치 및 그 제조 방법
US8629035B2 (en) Method of manufacturing semiconductor device
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
US20120064707A1 (en) Methods of manufacturing semiconductor devices
KR102293874B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN101847637A (zh) 具有垂直晶体管的半导体装置及其制造方法
US20080003739A1 (en) Method for forming isolation structure of flash memory device
US7579237B2 (en) Nonvolatile memory device and method of manufacturing the same
US20070196997A1 (en) Method of forming isolation structure of semiconductor device
US7932159B2 (en) Flash memory device and method of fabricating the same
KR20080099460A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR101038355B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
JP4823248B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20120040761A (ko) 비휘발성 메모리 소자의 제조 방법
CN101393896A (zh) 快闪存储器的制造方法
JP2013191680A (ja) 不揮発性半導体記憶装置の製造方法
US7592222B2 (en) Method of fabricating flash memory device
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
KR20120124728A (ko) 비휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20131228