CN101847637A - 具有垂直晶体管的半导体装置及其制造方法 - Google Patents

具有垂直晶体管的半导体装置及其制造方法 Download PDF

Info

Publication number
CN101847637A
CN101847637A CN200910175779A CN200910175779A CN101847637A CN 101847637 A CN101847637 A CN 101847637A CN 200910175779 A CN200910175779 A CN 200910175779A CN 200910175779 A CN200910175779 A CN 200910175779A CN 101847637 A CN101847637 A CN 101847637A
Authority
CN
China
Prior art keywords
effect post
effect
post
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910175779A
Other languages
English (en)
Other versions
CN101847637B (zh
Inventor
辛钟汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101847637A publication Critical patent/CN101847637A/zh
Application granted granted Critical
Publication of CN101847637B publication Critical patent/CN101847637B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种具有垂直晶体管的半导体装置，其包括：多个作用柱；围绕该作用柱的侧壁的多个垂直栅极；具有表面高于该作用柱的露出侧壁且将相邻的垂直栅极连接在一起的多条字线；及在垂直栅极上方围绕该字线的该露出侧壁的多个间隔物。

Description

具有垂直晶体管的半导体装置及其制造方法
相关申请的交叉参考
本发明要求于2009年3月23日申请的韩国专利申请第10-2009-0024475号的优先权，其内容全部以引用的方式并入本文中。
背景技术
本发明涉及一种半导体装置，且更具体地，涉及一种具有垂直晶体管的半导体装置及其制造方法。
在次60nm(sub-60nm)DRAM工艺中，需要形成垂直晶体管以增加内存单元中的晶体管的集成密度，从而简化制造工艺且改良装置特性。垂直晶体管包括作用柱(active pillar)及围绕该作用柱的垂直栅极。由于该垂直栅极，晶体管的通道垂直地形成。
通常，作用柱具有颈部柱及顶部柱，且栅极围绕该颈部柱。然而，颈部柱的支撑力较弱，以使得该作用柱可能在后续工艺中崩陷。为解决颈部柱结构的限制，已提出形成无颈部作用柱的方法。
图1A及图1B示出了用于制造具有垂直晶体管的半导体装置的传统方法的截面图。参看图1A，通过将衬垫层13用作蚀刻阻挡物而蚀刻基板11来形成无颈部作用柱12。衬垫层13为堆叠衬垫氧化物层13A及衬垫氮化物层13B的层。沟道区域12A及漏极区域12B被限定于作用柱12中。
埋入式位线(BBL)14通过将掺杂离子注入到作用柱12之间的基板11中而形成。
形成栅极介电层15，且沿着所得结构的轮廓在该栅极介电层15上方形成栅极导电层16。
参看图1B，栅极导电层16经回蚀以形成围绕作用柱12的沟道区域12A的垂直栅极16A。
栅极导电层16仅可沉积至特定厚度，不完全填充作用柱12之间的间隔(例如，作用柱12之间的空间)。因此，可容易地形成垂直栅极16A。
由于在执行若干次蚀刻工艺及化学机械抛光(CMP)工艺时使用形成于作用柱12上方的衬垫氮化物层13B作为阻挡物，故该衬垫氮化物层13B需要具有
Figure B200910175779XD0000021
或
Figure B200910175779XD0000022
以上的高度以用于后续工艺。
然而，由于作用柱的高度相对较高，因此难以移除围绕沟道区域12A外部的区域的栅极导电层16(见参考符号“A”)。即使移除栅极导电层16，也可能在后续工艺中极大地损害衬垫氮化物层13B(见参考符号“B”)。结果，可能不能获得稳定结构。
此外，由于半导体装置收缩成更小尺寸，因而将形成的作用柱的纵横比增加，因此难以形成稳定的作用柱。
同时，因为应用离子注入以用于在具有垂直晶体管的半导体装置中形成埋入式位线14，因此埋入式位线14的电阻相对极高。
为克服这些限制，硅化物或金属层形成于埋入式位线14上方。
然而，由于作用柱相对过高，因此由于高纵横比而难以应用用于形成硅化物的金属层的间隙填充。更有可能在剥离金属层的工艺中引起作用柱之间的桥接。
发明内容
本发明的例示性实施例旨在提供一种即使纵横比增加也能够防止作用柱崩陷的半导体装置及其制造方法。
本发明的例示性实施例还旨在提供一种能够容易地移除栅极导电层而非沟道区域的半导体装置及其制造方法。
本发明的例示性实施例还旨在提供一种能够减少位线及字线的电阻的半导体装置及其制造方法。
根据本发明的一个方面，提供一种半导体装置，其包括：多个作用柱；围绕该作用柱的侧壁的多个垂直栅极；具有表面高于该作用柱的露出侧壁且将相邻垂直栅极连接在一起的多条字线；及在该垂直栅极上方围绕该字线的该露出侧壁的多个间隔物。
根据本发明的另一方面，提供一种半导体装置，其包括：多个第一作用柱；围绕该第一作用柱的侧壁的多个垂直栅极；具有表面高于该第一作用柱的露出侧壁且将相邻垂直栅极连接在一起的多条字线；在该垂直栅极上方围绕该字线的该露出侧壁的多个间隔物；及形成于该第一作用柱上方的多个第二作用柱。
该第二作用柱可包括外延层。
该间隔物可包括氮化物层。
根据本发明的又一方面，提供一种用于制造半导体装置的方法，该方法包括：蚀刻基板以形成多个第一作用柱；形成围绕该第一作用柱的侧壁的多个栅极导电层；形成埋入在该栅极导电层之间以连接相邻栅极导电层的多条字线；通过部分地蚀刻该栅极导电层的上部部分以部分地露出该字线的侧壁而形成多个垂直栅极；及在该第一作用柱上方生长多个第二作用柱。
根据本发明的另一方面，提供一种用于制造半导体装置的方法，该方法包括：通过将衬垫层用作蚀刻阻挡物而蚀刻基板来形成多个第一作用柱；形成围绕该第一作用柱及该衬垫层的侧壁的多个栅极导电层；形成埋入在该栅极导电层之间以连接相邻栅极导电层的多条字线；移除该衬垫层；通过部分地蚀刻该栅极导电层的上部部分以部分地露出该字线的侧壁而形成多个垂直栅极；在包括该垂直栅极的所得结构上方形成蚀刻阻挡物层；在该蚀刻阻挡物层上方形成层间介电层；通过蚀刻该层间介电层而形成多个接触孔，其中该蚀刻在该蚀刻阻挡物层处终止；蚀刻在该接触孔下方的蚀刻阻挡物层以露出该第一作用柱的表面；及在该露出的第一作用柱上方形成多个第二作用柱。
根据本发明的另一方面，提供一种用于制造半导体装置的方法，该方法包含：通过将衬垫层用作蚀刻阻挡物而蚀刻基板来形成多个第一作用柱；形成围绕该第一作用柱及该衬垫层的侧壁的多个栅极导电层；形成埋入于该等栅极导电层之间以连接相邻栅极导电层的多条字线；移除该衬垫层；通过部分地蚀刻该栅极导电层的上部部分以部分地露出该字线的侧壁而形成多个垂直栅极；形成在该垂直栅极上方围绕该字线的露出侧壁的多个间隔物；及在该第一作用柱上方形成多个第二作用柱。
附图说明
图1A和图1B是示出了用于制造具有垂直晶体管的半导体装置的传统方法的横截面图；
图2是根据本发明的第一实施例的具有垂直晶体管的半导体装置的横截面图；
图3A至图3L是示出用于制造图2的半导体装置的方法的横截面图；
图4是根据本发明的第二实施例的半导体装置的横截面图；
图5A是示出形成垂直栅极的状态的平面图；
图5B是示出形成间隔物的状态的平面图；
图5C是示出形成第二作用柱的状态的平面图；
图6A至图6D是示出用于制造根据本发明的第三实施例的半导体装置的方法的横截面图；以及
图7是根据本发明的第四实施例的半导体装置的横截面图。
具体实施方式
本发明的其它目标及优点可通过以下描述而理解，且通过参考本发明的实施例而变得明显。
参看示图，层及区域的示出厚度为例示性的且可能不精确。当第一层被称作在第二层“上”或在基板“上”时，其可意谓该第一层直接形成于该第二层或该基板上，或其也可以意味着第三层可存在于该第一层与该基板之间。此外，虽然相同或相似参考数字出现于本发明的不同实施例或图式中，但其表示相同或相似组成元件。
图2为根据本发明的第一实施例的具有垂直晶体管的半导体装置的横截面图。参看图2，该半导体装置包括多个第一作用柱22、多个垂直栅极27A、多条字线32及多个间隔物34A。第一作用柱22设置于基板21上方。垂直栅极27A围绕该第一作用柱22的侧壁。字线32具有其表面高于第一作用柱22的露出侧壁且与相邻垂直栅极27A连接在一起。间隔物34A在垂直栅极27A上方围绕字线32的露出侧壁。此外，该半导体装置进一步包括多个第二作用柱37及多个埋入式位线25。第二作用柱37设置于第一作用柱22上方且成为垂直晶体管的漏极区域。埋入式位线25在第一作用柱22之间设置于基板21中且通过沟槽29而彼此分离。栅极介电图案26A设置于垂直栅极27A与第一作用柱22之间，且第二层间介电层30A埋入于分离埋入式位线25的沟槽中。第一层间介电层28A设置于相邻垂直栅极27A之间。第二作用柱37可包括通过外延生长而生长的硅外延层以部分地填充由第三层间介电层35限定的接触孔，且该接触孔的剩余部分可由储存节点接触38填充。
间隔物34A可包括氮化物层，且垂直栅极27A及字线32可包括金属层。
第一作用柱22成为垂直晶体管的沟道区域，且第二作用柱37成为垂直晶体管的漏极区域。间隔物34A用以使第二作用柱37能够稳定地生长，且防止第二作用柱37与字线32之间的桥接。如将稍后描述，间隔物34A还充当阻挡物以实现自对准接触(SAC)。
图3A至图3L是示出用于制造图2的半导体装置的方法的横截面图。参看图3A，在基板21上形成第一作用柱22。第一作用柱22具有柱状结构，其以点矩阵形式排列，且为将形成晶体管的沟道的作用区域。第一作用柱22具有杆式无颈部结构。由于该无颈部结构，因此可获得具有强抗崩陷性的稳定结构。第一作用柱22具有
Figure B200910175779XD0000051
或小于
Figure B200910175779XD0000052
的高度H1。当第一作用柱22的高度H1为或
Figure B200910175779XD0000054
以上时，可能在后续工艺中发生崩陷。第一作用柱22的高度H1减小至
Figure B200910175779XD0000055
或小于
Figure B200910175779XD0000056
以便将该第一作用柱22限制至沟道区域将形成的高度。如下文将描述，在后续工艺中形成用于漏极区域的第二作用柱。根据先前技术，考虑到沟道区域及源极区域而形成高作用柱。然而，根据本发明的实施例，首先形成充当沟道区域的第一作用柱，且接着在后续工艺中形成充当漏极区域的第二作用柱。以此方式，由于首先形成充当沟道区域的第一作用柱22，故该等第一作用柱22的高度可减少。
由于第一作用柱22被形成以用于沟道区域，故其高度最大地减少。第一作用柱22的高度在约至约的范围内，特别地，在约
Figure B200910175779XD0000059
至约
Figure B200910175779XD00000510
的范围内。
第一作用柱22通过使用衬垫层23的蚀刻工艺而形成。
基板21可包括硅基板。当基板21为硅基板时，可通过单独使用Cl2气体或HBr气体或者使用Cl2气体与HBr气体的混合气体的干式蚀刻工艺来执行用于形成作用柱22的蚀刻工艺。
衬垫层23具有堆栈结构，其中顺序地形成衬垫氧化物层23A及衬垫氮化物层23B。衬垫氧化物层23A具有在约
Figure B200910175779XD00000511
至约
Figure B200910175779XD00000512
的范围内的高度，且衬垫氮化物层23B具有在约
Figure B200910175779XD00000513
至约
Figure B200910175779XD00000514
的范围内的高度。特别地，衬垫氮化物层23B以小于
Figure B200910175779XD00000515
的高度H2形成以防止其在后续工艺中崩陷。衬垫层23的总高度适应第一作用柱22的形成。因此，衬垫层23可能未形成为相对较厚，因此，有可能防止第一作用柱22由于衬垫层23的重量而崩陷。
参看图3B，通过将杂质离子于第一作用柱22之间注入至基板21中而形成埋入式位线(BBL)25。该等埋入式位线25可通过以1×1015原子/立方公分或1×1015原子/立方公分以上的杂质浓度注入例如磷(P)离子或砷(As)离子的N型杂质离子而形成。
虽然埋入式位线25可在环形垂直栅极之后形成，但其亦可在形成第一作用柱22之后立即形成，此可容易地确保用于形成埋入式位线的区域具有充分低的电阻，且可对其充分地执行硅化物工艺等。
可在形成牺牲间隔物24之后执行用于形成埋入式位线25的离子注入工艺。由于牺牲间隔物24是在沉积氧化物层之后通过间隔物蚀刻工艺而形成，故可形成该等牺牲间隔物24以覆盖第一作用柱22及衬垫层23的侧壁。在使用牺牲间隔物24的离子注入中，有可能防止杂质离子被注入至第一作用柱22的侧壁中。牺牲间隔物24具有在约
Figure B200910175779XD0000061
至约
Figure B200910175779XD0000062
的范围内的厚度。同时，可在沉积氧化物层之后形成牺牲间隔物24，无需任何间隔物蚀刻工艺。因此，牺牲间隔物24可充当保护基板21的表面不受离子注入工艺的冲击侵蚀的钝化层(passivation layer)。
如以上所提及，在形成埋入式位线25之后，可形成硅化物层25A以用于进一步减少该埋入式位线25的薄层电阻。该硅化物层25A可包括硅化钛层、硅化钴层或硅化镍层。如所知，可通过沉积诸如钛层、钴层或镍层的金属层、对所沉积金属层执行热处理且在金属层与基板之间(在此处形成埋入式位线25)诱发反应而形成硅化物层25A。可通过湿蚀刻工艺而移除由硅化物形成的未反应的金属层。
参看图3C，移除牺牲间隔物24且形成栅极介电层26。栅极介电层26可通过沉积工艺、热氧化工艺或自由基氧化工艺而形成。栅极介电层26具有在约
Figure B200910175779XD0000063
至约
Figure B200910175779XD0000064
的范围内的厚度。
沿着包括栅极介电层26的所得结构的轮廓形成栅极导电层27，并对其进行回蚀。因此，围绕第一作用柱22及衬垫层23的侧壁的栅极导电层27继续存在。即，由于第一作用柱22的较低高度而正常地形成栅极导电层27。栅极导电层27的沉积厚度在约
Figure B200910175779XD0000065
至约
Figure B200910175779XD0000066
的范围内。特别地，栅极导电层27可包括金属氮化物层。举例而言，栅极导电层27包括氮化钛(TiN)层或氮化钽(TaN)层。在此状况下，栅极导电层27可通过堆叠氮化钽层及氮化钛层来形成。在堆叠氮化钽层及氮化钛层的状况下，该氮化钽层形成至在约至约
Figure B200910175779XD0000072
的范围内的较小厚度且充当扩散阻挡物。
进一步蚀刻栅极导电层27以在后续工艺中围绕第一作用柱22的侧壁，且成为围绕第一作用柱22的侧壁的垂直栅极。
参看图3D，在包括栅极导电层27的所得结构上方形成层间介电层。在此状况下，形成层间介电层以填充第一作用柱22之间的间隙，且对该层间介电层执行使用CMP的平坦化工艺以使其仅继续存在于第一作用柱22之间的间隔中，从而形成第一层间介电层28。在平坦化工艺中，形成于衬垫层23上的栅极介电层26也被平坦化且作为残余栅极介电图案26A继续存在。
第一层间介电层28可由氧化物形成，例如，高密度电浆(HDP)氧化物、硼磷硅玻璃(BPSG)、旋涂式介电质(SOD)、正硅酸四乙酯(TEOS)、未掺杂硅玻璃(USG)及原子层沉积(ALD)氧化物。特别地，第一层间介电层28由诸如SOD或BPSG的可流动氧化物形成。第一层间介电层28具有在约
Figure B200910175779XD0000073
至约
Figure B200910175779XD0000074
的范围内的厚度。
可执行使用CMP的平坦化工艺直至衬垫层23完全露出，或可执行使用CMP的平坦化工艺直至衬垫层23保持在特定厚度。在执行平坦化工艺直至衬垫层23完全露出的状况下，可将氧化物层进一步沉积至在约
Figure B200910175779XD0000075
至约
Figure B200910175779XD0000076
的范围内的厚度以在用于隔离后续埋入式位线25的沟槽形成工艺中衬垫氮化物层23B的损耗最小化。
使用研磨浆来执行CMP工艺，该研磨浆具有二氧化硅或二氧化铈研磨颗粒且具有介于氧化物层与氮化物层之间的为40或40以上的抛光选择性。因此，当露出衬垫氮化物层23B时，终止抛光，或仅抛光第一层间介电层28，使得继续存在于衬垫层23上的第一层间介电层28均匀地留下。
在当前实施例中，可执行平坦化工艺以露出衬垫层23。
隔离埋入式位线25。即，通过经由BBL屏蔽工艺而将第一层间介电层28、栅极介电层26及基板21蚀刻至特定深度而形成隔离埋入式位线25的沟槽29(未图示)。
形成对沟槽29进行间隙填充的层间介电层。对沟槽29进行间隙填充的该层间介电层可包括氧化物层。举例而言，该层间介电层包括HDP氧化物、BPSG、SOD、TEOS、USG、ALD氧化物。特别地，层间介电层包括诸如SOD或BPSG的可流动氧化物。
对沟槽29进行间隙填充的层间介电层执行使用CMP的平坦化工艺以形成仅继续存在于第一作用柱22之间的间隙中的第二层间介电层30。
可执行使用CMP的平坦化工艺以完全露出衬垫层23。使用研磨浆来执行CMP工艺，该研磨浆具有二氧化硅或二氧化铈研磨颗粒且在氧化物层与氮化物层之间具有40或40以上的抛光选择性。因此，当衬垫氮化物层23B露出时，终止抛光。经由该抛光，移除栅极介电层26之上部部分以形成第一栅极介电图案26A。
参看图3E，执行用于形成镶嵌字线的蚀刻工艺以形成镶嵌图案31。当在平面中观看时，光阻图案(未图标)以与埋入式位线25相交的方向形成。通过干蚀刻工艺部分地移除在栅极导电层27之间进行间隙填充的第二层间介电层30和第一层间介电层28。通过湿蚀刻工艺移除继续存在于栅极导电层27上的第二层间介电层30和第一层间介电层28。以此方式，由于继续存在于栅极导电层27上的层间介电层的移除，后续字线及垂直栅极直接接触在一起，因此处于低电阻的字线得以维持。
在形成镶嵌图案31之后，如由参考符号28A及30A分别指示地，第一层间介电层及第二层间介电层继续存在。
参看图3F，在于所得结构上方沉积字线导电层之后执行隔离工艺以填充镶嵌图案31。因此，形成填充于镶嵌图案31内的字线32，且该字线32连接相邻栅极导电层27。字线32可由氮化钛(TiN)或钨(W)形成。字线32可通过CMP工艺而隔离。由于字线32由金属形成，故执行金属CMP工艺以使得衬垫层23的抛光在该衬垫层23处终止。可使用研磨浆来执行金属CMP工艺，该研磨浆具有烟雾状二氧化硅或胶状二氧化硅或氧化铝研磨颗粒，具有为6或6以下的pH值，且具有介于钨层与氮化物层之间的为10或10以上的抛光选择性。当衬垫氮化物层23B露出时，终止抛光。
由于字线32通过镶嵌工艺而形成，故其可以恒定高度形成。因此，字线32的薄层电阻(Rs)的变化可保持最小。
参看图3G，移除衬垫层23。由于衬垫层23具有衬垫氮化物层23B及衬垫氧化物层23A的堆叠结构，故可使用湿蚀刻工艺用于移除该衬垫氮化物层23B及该衬垫氧化物层23A。可使用磷酸溶液(H3PO4)来移除衬垫氮化物层23B，且可使用含有HF的溶液来移除衬垫氧化物层23A。
当湿蚀刻衬垫氧化物层23A时，也部分地移除衬垫层23的侧壁上的第一栅极介电图案26A以形成第二栅极介电图案26B。因此，第二栅极介电图案26B足够高以覆盖第一作用柱22的侧壁。
因而，通过移除衬垫层23而露出第一作用柱22的顶表面。
参看图3H，选择性地蚀刻栅极导电层27的一部分以形成高度低于第一作用柱22的垂直栅极27A。通过干蚀刻工艺蚀刻栅极导电层27以实现栅极导电层27与字线32之间的高选择性。在另一实施例中，在无需选择性的情况下，可通过湿蚀刻工艺同时蚀刻栅极导电层27及字线32。
在形成垂直栅极27A之后，由于第一作用柱22、垂直栅极27A及字线32的高度差，凹槽33形成于垂直栅极27A上方。由于该凹槽33，字线32的侧壁被部分地露出。图5A是示出形成垂直栅极27A的状态的平面图。如自图5A可见，垂直栅极27A围绕第一作用柱22的侧壁。
参看图3I，在所得结构上方形成间隔物层34以对凹槽33进行间隙填充。回蚀该间隔物层34以形成填充凹槽33的间隔物34A。间隔物34A在垂直栅极27A上方覆盖字线32的露出侧壁。
通过将氮化物层沉积至在约
Figure B200910175779XD0000091
至约的范围内的厚度而形成间隔物34A，且执行间隔物蚀刻工艺以露出第一作用柱22的表面。
形成间隔物34A以使得可在后续接触蚀刻工艺中形成自对准接触(SAC)。此外，间隔物34A防止在后续第二作用柱与垂直栅极27A之间或在后续第二作用柱与字线32之间的桥接，且亦充当使后续第二作用柱能够在第一作用柱22上稳定生长的钝化层。
图5B是示出形成间隔物34A的状态的平面图。如自图5B可见，间隔物34A形成于字线32的侧壁上。
参看图3J，在所得结构上方形成第三层间介电层35，且形成接触孔36以露出第一作用柱22的表面。第三层间介电层35包括氧化物层。例如，第三层间介电层35可由例如HDP氧化物、BPSG、SOD、TEOS、USG及ALD氧化物的氧化物形成。特别地，第三层间介电层35由诸如SOD或BPSG的可流动氧化物形成。
参看图3K，在露出于接触孔36下方的第一作用柱22上形成第二作用柱37。可通过外延生长工艺形成第二作用柱37。特别地，可通过选择性外延生长(SEG)工艺或固相外延(SPE)工艺形成第二作用柱37。第二作用柱37可包括通过SEG工艺或SPE工艺形成的硅外延层。
第二作用柱37成为垂直晶体管的漏极区域。因而，考虑到沟道区域及漏极区域两者，该作用柱未一次形成，而是首先形成充当沟道区域的第一作用柱22，接着形成将在后续工艺中形成为漏极区域的第二作用柱37。通过分离地形成第一作用柱22与第二作用柱37，可防止柱的崩陷，从而可获得稳定柱结构。此外，由于仅在形成第一作用柱22时使用衬垫层，故该衬垫层无需为厚的。因此，可进一步防止该柱的崩陷。此外，由于在形成第二作用柱37时未使用衬垫层，因此使衬垫层的损耗最小化。
图5C是示出形成第二作用柱37的状态的平面图。如自图5C可见，第二作用柱37形成于第一作用柱22上方。
参看图3L，在第二作用柱37上形成储存节点接触38。该储存节点接触38可包括多晶硅层、氮化钛层或钨层。例如，储存节点接触38可通过以所提及的次序堆叠多晶硅插塞及阻挡物层或通过以所提及的次序堆叠阻挡物层及钨插塞来形成。此外，储存节点接点38可通过以所提及的次序堆叠钨插塞及阻挡物层来形成。该阻挡物层可包括氮化钛层。
在第一实施例中，储存节点接触38在接触孔36在一次性接触孔工艺中以第二作用柱37部分地填充之后形成。然而，在另一实施例中，形成第二作用柱37以完全填充接触孔36，接着额外执行储存节点接触孔工艺以形成储存节点接点38。
图4为根据本发明的第二实施例的半导体装置的横截面图。储存节点接触可在形成第二作用柱37A直至完全填充接触孔之后形成。在以第二作用柱37A完全填充接触孔的状况下，可通过CMP工艺使所得结构的表面平坦化。
参看图4，形成第二作用柱37A以完全填充通过蚀刻第三层间介电层35而形成的接触孔，且形成第四层间介电层39。形成储存节点接触孔以露出第二作用柱37A。形成储存节点接触40以填充储存节点接触孔。储存节点接触40可由多晶硅、氮化钛或钨形成。例如，储存节点接触40可通过以所提及的次序堆叠多晶硅插塞及阻挡物层或通过以所提及的次序堆叠阻挡物层及钨插塞来形成。此外，储存节点接触40可通过以所提及的次序堆叠钨插塞及阻挡物层来形成。该阻挡物层可包括氮化钛层。
在第二实施例中，分离地执行用于形成第二作用柱37A的接触孔工艺及用于形成储存节点接触40的储存节点接触孔工艺。
图6A至图6D是示出用于制造根据本发明的第三实施例的半导体装置的方法的横截面图。该第三实施例为第一实施例的修改。
如图3A至图3H中所示，执行直至形成蚀刻阻挡物层41的制造工艺。
参看图6A，在所得结构上方形成蚀刻阻挡物层41以对凹槽进行间隙填充。形成蚀刻阻挡物层41以用于在后续蚀刻工艺中达实现自对准，且将氮化物层沉积至在约
Figure B200910175779XD0000111
至约
Figure B200910175779XD0000112
的范围内的厚度。
蚀刻阻挡物层41防止在后续第二作用柱与垂直栅极之间或在第二作用柱与字线之间的桥接。
参看图6B，在所得结构上方形成第三层间介电层42，且形成接触孔43以露出第一作用柱22的表面。为形成接触孔43，蚀刻第三层间介电层42以使得该蚀刻在蚀刻阻挡物层41处终止，且继续地，蚀刻该蚀刻阻挡物层41以露出第一作用柱22的表面。经部分地蚀刻的蚀刻阻挡物层41成为蚀刻阻挡物41A。
第三层间介电层42包括氧化物层。例如，第三层间介电层42可由例如HDP氧化物、BPSG、SOD、TEOS、USG或ALD氧化物的氧化物形成。特别地，第三层间介电层42由诸如SOD或BPSG的可流动氧化物形成。
参看图6C，通过外延工艺在露出于接触孔下方的第一作用柱22上形成第二作用柱44。可通过SEG工艺或SPE工艺形成第二作用柱44。例如，第二作用柱44可包括通过SEG工艺或SPE工艺形成的硅外延层。
第二作用柱44成为垂直晶体管的漏极区域。因而，关于沟道区域及漏极区域两者，该作用柱未一次形成，而是首先形成充当沟道区域的第一作用柱22，接着在后续工艺中形成将形成为漏极区域的第二作用柱44。通过分离地形成第一作用柱22与第二作用柱44，可防止柱的崩陷，从而可获得稳定柱结构。此外，由于仅在形成第一作用柱22时使用衬垫层，故该衬垫层无需为厚的。因此，可进一步防止柱的崩陷。此外，由于在形成第二作用柱44时未使用衬垫层，从而使衬垫层的损耗最小化。
参看图6D，在第二作用柱44上形成储存节点接触45。该储存节点接触45可包括多晶硅层、氮化钛层或钨层。例如，储存节点接触45可通过以所提及的次序堆叠多晶硅插塞及阻挡物层或通过以所提及的次序堆叠阻挡物层及钨插塞来形成。此外，储存节点接点45可通过以所提及的次序堆叠钨插塞及阻挡物层来形成。该阻挡物层可包括氮化钛层。
在第三实施例中，储存节点接触45在一次性接触孔工艺中以第二作用柱44部分地填充接触孔之后形成。然而，在另一实施例中，形成第二作用柱44直至完全填充接触孔，接着额外执行储存节点接触孔工艺以形成储存节点接触。
图7为根据本发明的第四实施例的半导体装置的横截面图。储存节点接触47可在形成第二作用柱44A直至完全填充接触孔之后形成。在通过第二作用柱44A完全填充接触孔的状况下，可通过CMP工艺使所得结构的表面平坦化。
参看图7，形成第二作用柱44A以完全填充通过蚀刻第三层间介电层42而形成的接触孔，且形成第四层间介电层46。形成储存节点接触孔以露出第二作用柱44A。
形成储存节点接触47以填充储存节点接触孔。储存节点接触47可通过以所提及的次序堆叠多晶硅插塞及阻挡物层或通过以所提及的次序堆叠阻挡物层及钨插塞来形成。此外，储存节点接触47可通过以所提及的次序堆叠钨插塞及阻挡物层来形成。该阻挡物层可包括氮化钛层。
如以上所提及，在第四实施例中，分离地执行用于形成第二作用柱44A的接触孔工艺及用于形成储存节点接触47的储存节点接触孔工艺。
根据本发明的实施例，由于分离地形成充当垂直晶体管的沟道区域的第一作用柱与充当垂直晶体管的漏极区域的第二作用柱，故可防止柱的崩陷，从而获得稳定柱结构。
此外，由于仅在形成第一作用柱时使用衬垫层，因此该衬垫层无需为厚的，从而可进一步防止柱的崩陷。由于在形成第二作用柱时未使用衬垫层，从而使衬垫层的损耗最小化。此外，由于在形成具有较小高度的第一作用柱之后形成垂直栅极，因此易于移除栅极导电层而非沟道区域。
此外，由于使用间隔物或蚀刻阻挡物层，故可防止由未对准所引起的桥接。
因此，即使作用柱的纵横比增加，也可获得稳定柱结构且可恒定地维持垂直栅极的沟道长度。此外，可减小位线及字线的电阻且可改良电阻的均匀性。
虽然本发明已描述了特定实施例，但本领域技术人员应当了解，在不脱离如在以下权利要求中所界定的本发明的精神及范畴的情况下可进行各种改变及修改。

Claims (34)

1.一种半导体装置，其包含：
多个作用柱；
围绕所述作用柱的侧壁的多个垂直栅极；
具有其表面高于所述作用柱的露出侧壁且将相邻的所述垂直栅极连接在一起的多条字线；以及
在所述垂直栅极上方且围绕所述字线的所述露出侧壁的多个间隔物。
2.如权利要求1所述的半导体装置，其中所述间隔物包含氮化物层。
3.如权利要求1所述的半导体装置，其进一步包含在所述作用柱之间埋入在基板内且由沟槽分离的多条埋入式位线。
4.如权利要求3所述的半导体装置，其进一步包含在所述埋入式位线上方的硅化物。
5.一种半导体装置，其包含：
多个第一作用柱；
围绕所述第一作用柱的侧壁的多个垂直栅极；
具有其表面高于所述第一作用柱的露出侧壁且将相邻的所述垂直栅极连接在一起的多条字线；
在所述垂直栅极上方且围绕所述字线的所述露出侧壁的多个间隔物；以及
形成于所述第一作用柱上方的多个第二作用柱。
6.如权利要求5所述的半导体装置，其中所述第二作用柱包含外延层。
7.如权利要求5所述的半导体装置，其中所述间隔物包含氮化物层。
8.如权利要求5所述的半导体装置，其进一步包含在所述第一作用柱之间埋入在基板内且由沟槽分离的多条埋入式位线。
9.如权利要求8所述的半导体装置，其进一步包含在所述埋入式位线上方的硅化物。
10.一种用于制造半导体装置的方法，所述方法包含：
蚀刻基板以形成多个第一作用柱；
形成围绕所述第一作用柱的侧壁的多个栅极导电层；
形成埋入于所述栅极导电层之间以连接相邻的所述栅极导电层的多条字线；
通过蚀刻所述栅极导电层的上部部分以部分地露出所述字线的侧壁而形成多个垂直栅极；以及
在所述第一作用柱上方生长多个第二作用柱。
11.如权利要求10所述的方法，其进一步包含在形成所述第二作用柱之前，形成在所述垂直栅极上方且围绕所述字线的所述露出侧壁的多个间隔物。
12.如权利要求11所述的方法，其中通过沉积氮化物层且回蚀所述所沉积的氮化物层而形成所述间隔物。
13.如权利要求10所述的方法，其中所述第二作用柱通过外延生长工艺来形成。
14.如权利要求11所述的方法，其中生长所述多个第二作用柱包含：
在包括所述间隔物的所得结构上方形成层间介电层；
通过蚀刻所述层间介电层而形成露出所述第一作用柱的表面的多个接触孔以使得所述接触孔在所述间隔物中自对准；以及
通过外延生长工艺在所述接触孔内形成所述第二作用柱。
15.如权利要求13所述的方法，其中使用选择性外延生长(SEG)工艺或固相外延(SPE)工艺来执行所述外延生长工艺。
16.如权利要求10所述的方法，其中所述垂直栅极通过干蚀刻或湿蚀刻所述栅极导电层以使得所述垂直栅极低于所述第一作用柱的表面而形成。
17.如权利要求10所述的方法，其进一步包含，在形成所述栅极导电层之前：
形成覆盖所述第一作用柱的所述侧壁的牺牲间隔物；
通过掺杂离子注入在所述基板内形成埋入式位线；以及
移除所述牺牲间隔物。
18.如权利要求17所述的方法，其进一步包含在所述埋入式位线上方形成硅化物。
19.如权利要求17所述的方法，其进一步包含，在形成所述多条字线之前，形成沟槽以分离所述埋入式位线。
20.一种用于制造半导体装置的方法，所述方法包含：
通过将衬垫层用作蚀刻阻挡物而蚀刻基板来形成多个第一作用柱；
形成围绕所述第一作用柱及所述衬垫层的侧壁的多个栅极导电层；
形成埋入于所述栅极导电层之间以连接相邻的所述栅极导电层的多条字线；
移除所述衬垫层；
通过蚀刻所述栅极导电层的上部部分以部分地露出所述字线的侧壁而形成多个垂直栅极；
形成在所述垂直栅极上方围绕所述字线的露出侧壁的多个间隔物；以及
在所述第一作用柱上方形成多个第二作用柱。
21.如权利要求20所述的方法，其中使用外延生长工艺形成所述第二作用柱。
22.如权利要求20所述的方法，其中形成所述多个第二作用柱包含：
在包括所述间隔物的所得结构上方形成层间介电层；
通过蚀刻所述层间介电层而形成露出所述第一作用柱的表面的多个接触孔以使得所述接触孔在所述间隔物中对准；以及
通过外延生长工艺在所述接触孔内形成所述第二作用柱。
23.如权利要求21所述的方法，其中使用选择性外延生长(SEG)工艺或固相外延(SPE)工艺来执行所述外延生长工艺。
24.如权利要求20所述的方法，其中所述垂直栅极通过干蚀刻或湿蚀刻所述栅极导电层以使得所述垂直栅极低于所述第一作用柱的表面而形成。
25.如权利要求20所述的方法，其进一步包含，在形成所述栅极导电层之前：
形成覆盖所述第一作用柱的所述侧壁的牺牲间隔物；
通过掺杂离子注入在所述基板内形成埋入式位线；以及
移除所述牺牲间隔物。
26.如权利要求25所述的方法，其进一步包含在所述埋入式位线上方形成硅化物。
27.如权利要求25所述的方法，其进一步包含，在形成所述多条字线之前，形成沟槽以分离所述埋入式位线。
28.一种用于制造半导体装置的方法，所述方法包含：
通过将衬垫层用作蚀刻阻挡物而蚀刻基板来形成多个第一作用柱；
形成围绕所述第一作用柱及所述衬垫层的侧壁的多个栅极导电层；
形成埋入于所述栅极导电层之间以连接相邻的所述栅极导电层的多条字线；
移除所述衬垫层；
通过蚀刻所述栅极导电层的上部部分以部分地露出所述字线的侧壁而形成多个垂直栅极；
在包括所述垂直栅极的所得结构上形成蚀刻阻挡物层；
在所述蚀刻阻挡物层上方形成层间介电层；
通过蚀刻所述层间介电层而形成多个接触孔，其中所述蚀刻在所述蚀刻阻挡物层处终止；
蚀刻所述接触孔下方的所述蚀刻阻挡物层以露出所述第一作用柱的表面；以及
在所述露出的第一作用柱上方形成多个第二作用柱。
29.如权利要求28所述的方法，其中所述第二作用柱通过外延生长工艺而形成。
30.如权利要求29所述的方法，其中使用选择性外延生长(SEG)工艺或固相外延(SPE)工艺来执行所述外延生长工艺。
31.如权利要求28所述的方法，其中所述垂直栅极通过干蚀刻或湿蚀刻所述栅极导电层以使得所述垂直栅极低于所述第一作用柱的表面而形成。
32.如权利要求28所述的方法，其进一步包含，在形成所述栅极导电层之前：
形成覆盖所述第一作用柱的所述侧壁的牺牲间隔物；
通过掺杂离子注入在所述基板内形成埋入式位线；及
移除所述牺牲间隔物。
33.如权利要求32所述的方法，其进一步包含在所述埋入式位线上方形成硅化物。
34.如权利要求32所述的方法，其进一步包含，在形成所述多条字线之前，形成沟槽以分离所述埋入式位线。
CN200910175779XA 2009-03-23 2009-10-13 具有垂直晶体管的半导体装置及其制造方法 Expired - Fee Related CN101847637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090024475A KR101075492B1 (ko) 2009-03-23 2009-03-23 수직트랜지스터를 구비한 반도체장치 및 그 제조 방법
KR10-2009-0024475 2009-03-23

Publications (2)

Publication Number Publication Date
CN101847637A true CN101847637A (zh) 2010-09-29
CN101847637B CN101847637B (zh) 2012-08-29

Family

ID=42736762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910175779XA Expired - Fee Related CN101847637B (zh) 2009-03-23 2009-10-13 具有垂直晶体管的半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US8105902B2 (zh)
KR (1) KR101075492B1 (zh)
CN (1) CN101847637B (zh)
TW (1) TW201036146A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543847A (zh) * 2010-09-30 2012-07-04 希捷科技有限公司 垂直晶体管stram阵列
CN103531479A (zh) * 2012-07-04 2014-01-22 爱思开海力士有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
CN104124336A (zh) * 2013-04-25 2014-10-29 爱思开海力士有限公司 阻变存储器件及其制造方法
CN106646179A (zh) * 2016-11-18 2017-05-10 武汉新芯集成电路制造有限公司 一种半导体阵列器件测试方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094371B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 수직트랜지스터를 구비한 반도체장치 제조 방법
KR101607265B1 (ko) * 2009-11-12 2016-03-30 삼성전자주식회사 수직 채널 트랜지스터의 제조방법
KR101669261B1 (ko) * 2010-06-14 2016-10-25 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
KR101802220B1 (ko) * 2010-12-20 2017-11-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR101827549B1 (ko) * 2011-01-03 2018-03-23 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
US9401363B2 (en) * 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US20150318286A1 (en) * 2012-11-15 2015-11-05 Nan Wu Semiconductor device and method of manufacturing the same
KR102427133B1 (ko) 2015-08-31 2022-08-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9735161B2 (en) * 2015-09-09 2017-08-15 Micron Technology, Inc. Memory device and fabricating method thereof
US9859388B1 (en) 2016-06-17 2018-01-02 International Business Machines Corporation Uniform vertical field effect transistor spacers
US10164057B1 (en) 2017-06-02 2018-12-25 Samsung Electronics Co., Ltd. Vertical tunneling field effect transistor and method for manufacturing the same
KR102314006B1 (ko) 2017-09-11 2021-10-18 삼성전자주식회사 수직 전계 트랜지스터 및 이를 포함하는 반도체 장치
US20190181222A1 (en) * 2017-12-08 2019-06-13 Nanya Technology Corporation Semiconductor memory structure and method for preparing the same
CN110246841B (zh) * 2018-03-08 2021-03-23 联华电子股份有限公司 半导体元件及其制作方法
CN108493188B (zh) * 2018-05-09 2023-10-13 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件
TWI810062B (zh) * 2022-09-13 2023-07-21 南亞科技股份有限公司 半導體結構及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977579A (en) * 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US6475863B1 (en) * 2002-05-17 2002-11-05 Advanced Micro Devices, Inc. Method for fabricating self-aligned gate of flash memory cell
US6894339B2 (en) 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
TWI223377B (en) 2003-06-02 2004-11-01 Nanya Technology Corp Method for isolating the active area of a memory cell with partial vertical channel
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100618875B1 (ko) 2004-11-08 2006-09-04 삼성전자주식회사 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법
US7323418B1 (en) * 2005-04-08 2008-01-29 Spansion Llc Etch-back process for capping a polymer memory device
KR100800469B1 (ko) * 2005-10-05 2008-02-01 삼성전자주식회사 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법
KR100660881B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
TWI305675B (en) 2006-04-03 2009-01-21 Nanya Technology Corp Semiconductor device and fabrication thereof
KR100771871B1 (ko) * 2006-05-24 2007-11-01 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자
KR100869353B1 (ko) * 2007-06-26 2008-11-19 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
KR100905789B1 (ko) * 2008-01-02 2009-07-02 주식회사 하이닉스반도체 수직형 트랜지스터를 구비한 반도체 소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543847A (zh) * 2010-09-30 2012-07-04 希捷科技有限公司 垂直晶体管stram阵列
CN103531479A (zh) * 2012-07-04 2014-01-22 爱思开海力士有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
CN103531479B (zh) * 2012-07-04 2017-10-31 爱思开海力士有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
CN104124336A (zh) * 2013-04-25 2014-10-29 爱思开海力士有限公司 阻变存储器件及其制造方法
CN104124336B (zh) * 2013-04-25 2018-01-30 爱思开海力士有限公司 阻变存储器件及其制造方法
CN106646179A (zh) * 2016-11-18 2017-05-10 武汉新芯集成电路制造有限公司 一种半导体阵列器件测试方法

Also Published As

Publication number Publication date
US8105902B2 (en) 2012-01-31
US8492257B2 (en) 2013-07-23
KR101075492B1 (ko) 2011-10-21
US20120100704A1 (en) 2012-04-26
KR20100106048A (ko) 2010-10-01
US20120098053A1 (en) 2012-04-26
US20100237405A1 (en) 2010-09-23
TW201036146A (en) 2010-10-01
CN101847637B (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN101847637B (zh) 具有垂直晶体管的半导体装置及其制造方法
US11538812B2 (en) Semiconductor device with air gap and method for fabricating the same
US10727115B2 (en) Three-dimensional semiconductor device and method of fabricating the same
US10790358B2 (en) Three-dimensional semiconductor memory devices
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US20200402991A1 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
US9899394B2 (en) Vertical memory devices having contact plugs contacting stacked gate electrodes
CN102034759B (zh) 具有掩埋位线的半导体器件及其制造方法
US9472561B2 (en) Manufacturing method for semi-floating gate device
US8048737B2 (en) Semiconductor device and method of fabricating the same
CN101944508B (zh) 具有垂直晶体管的半导体器件的制造方法
KR102661930B1 (ko) 집적회로 소자
CN102769030A (zh) 半导体器件及其制造方法
US10818689B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
CN102082095A (zh) 制造半导体器件的方法
US10403641B2 (en) Semiconductor devices
CN101335245B (zh) 制造快闪存储器件的方法
US20130049085A1 (en) Dynamic random access memory and method for fabricating the same
KR100955175B1 (ko) 수직형 반도체 소자 및 그 제조 방법
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
KR101183627B1 (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR20090106158A (ko) 수직게이트 형성 방법 및 그를 이용한 반도체장치 제조방법
KR20100079798A (ko) 수직게이트를 구비한 반도체장치 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829

Termination date: 20131013