CN108493188B - 集成电路存储器及其形成方法、半导体集成电路器件 - Google Patents

集成电路存储器及其形成方法、半导体集成电路器件 Download PDF

Info

Publication number
CN108493188B
CN108493188B CN201810438196.0A CN201810438196A CN108493188B CN 108493188 B CN108493188 B CN 108493188B CN 201810438196 A CN201810438196 A CN 201810438196A CN 108493188 B CN108493188 B CN 108493188B
Authority
CN
China
Prior art keywords
active
integrated circuit
forming
active pillars
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810438196.0A
Other languages
English (en)
Other versions
CN108493188A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810438196.0A priority Critical patent/CN108493188B/zh
Publication of CN108493188A publication Critical patent/CN108493188A/zh
Application granted granted Critical
Publication of CN108493188B publication Critical patent/CN108493188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Abstract

本发明提供了一种集成电路存储器及其形成方法、半导体集成电路器件。采用竖直设置在衬底上的有源柱体以构成的立式存储晶体管，从而有利于减小立式存储晶体管在衬底上的单元配置尺寸，进而能够进一步缩减存储器的尺寸。并且，竖直结构的立式存储晶体管具有更好的排布灵活性，例如能够实现多个立式存储晶体管的六方密集排布，以提高存储器中存储单元的排布密集度。此外，本发明中所采用的有源柱体呈现上宽下窄的结构，从而使字线中环绕有源柱体底端部的部分具备较大的厚度，有利于提高立式存储晶体管的性能。

Description

集成电路存储器及其形成方法、半导体集成电路器件
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种集成电路存储器及其形成方法，以及一种半导体集成电路器件。
背景技术
半导体集成电路器件越做越小，使其更加小巧以适合移动计算运用，且能消耗更少能量，让充电间的电池使用时间得以延长。以及，随着半导体器件尺寸的减小亦可相应的提高电路密集度，从而使半导体器件可具有更强大的计算能力。
然而，现今的技术发展一直受到当时可取得的微影设备的解析度的限制。具体的说，半导体集成电路器件的尺寸，例如线宽CD(Critical Dimension)和线距S(spaces)的最小尺寸取决于微影设备的解析能力，因此，在微影设备可获得的最小特征尺寸的限制下，小于最小特征尺寸的图形无法稳定地获得。这将限制半导体器件尺寸的进一步缩减，并无法再次提高半导体器件中单元元件的排布密集度。
针对集成电路存储器(例如，动态随机存储器DRAM)而言，其内部阵列区中存储单元包括存储晶体管和与之连接的存储元件。所述存储晶体管的源区、沟道区和漏区沿着平行于衬底表面的方向水平分布，在所述存储单元的存储晶体管正常导通的情况下，其沟道电流总体上沿着水平方向在源区和漏区之间流通。那么，当所述存储晶体管缩减至预定尺寸时，将极易产生存储晶体管的短沟道效应。可见，现有的存储器的尺寸不仅受到微影设备的解析度的限制，同时还需要考量缩减尺寸之后所带来的短沟道效应。
发明内容
本发明的目的在于提供一种集成电路存储器，以缩减存储器的尺寸并能够提高存储器中存储单元的排布密集程度。
为解决上述技术问题，本发明提供一种集成电路存储器，包括：
一衬底；
多条位线，形成在所述衬底上并沿着第一方向延伸；
多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的部分共同构成所述存储器的立式存储晶体管。
可选的，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。
可选的，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。
可选的，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。
可选的，所述栅极管具有外栅极侧壁，所述外栅极侧壁与所述字线在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角，所述第三夹角大于所述第一夹角。
可选的，所述有源柱体的所述顶端部的截面尺寸大于等于35nm。
可选的，所述存储器的所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
可选的，所述存储器还包括多个存储元件，形成在所述立式存储晶体管的上方，并与所述有源柱体的所述顶端部电性连接。
可选的，所述有源柱体的所述底端部中形成有第一掺杂区，连接于所述位线上，所述有源柱体的所述顶端部中形成有第二掺杂区，用以连接存储元件，所述第一掺杂区和所述第二掺杂区分别构成所述立式存储晶体管的漏区和源区。
可选的，所述集成电路存储器还包括：一绝缘介质层，形成在所述衬底上，所述绝缘介质层填充相邻的所述位线之间的间隙并覆盖所述位线，所述字线部分形成在所述绝缘介质层上。
可选的，所述绝缘介质层还环绕所述有源柱体的部分底端部；并且，所述绝缘介质层的顶表面高于所述位线的顶表面，并低于所述有源柱体的所述第一掺杂区的顶部边界。
可选的，所述字线的所述栅极管的顶表面低于所述有源柱体的顶表面，并高于所述有源柱体的所述第二掺杂区的底部边界。
可选的，所述存储器还包括：一间隔介质层，形成在所述衬底上并填充相邻的所述字线之间的间隙并部分覆盖所述字线。
可选的，所述字线的所述栅极管的顶表面低于所述间隔介质层的顶表面和所述有源柱体的顶表面，并界定出一环形槽在所述栅极管的上方；所述存储器还包括：一隔离层，覆盖所述间隔介质层，并填充所述环形槽以覆盖所述字线的所述栅极管。
可选的，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向在所述衬底上投影相交并具有一第二夹角，所述第二夹角的角度介于50°～70°。
可选的，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
本发明的又一目的在于提供一种集成电路存储器的形成方法，包括：
提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；
形成多个有源柱体在所述位线上，所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
形成多条字线(400)在所述衬底上，所述字线沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。
可选的，所述有源柱体的形成方法包括：
形成一牺牲层在所述衬底上，并形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中开设有多个开口，所述开口暴露出所述牺牲层；
以所述第一掩膜层为掩膜执行刻蚀工艺，在刻蚀过程中刻蚀剂刻蚀所述牺牲层以形成多个凹槽，并且所述刻蚀剂进一步钝化所述凹槽的侧壁并继续刻蚀所述凹槽，直至贯穿所述牺牲层以形成多个通孔，所述通孔底部的开口尺寸小于所述通孔顶部的开口尺寸；以及，
填充有源材料在所述通孔中以形成所述有源柱体，并去除所述牺牲层。
可选的，所述刻蚀工艺包括：
第一刻蚀步骤，利用第一刻蚀剂刻蚀所述牺牲层以形成多个所述凹槽；以及，
第二刻蚀步骤，利用所述第一刻蚀剂和第二刻蚀剂继续刻蚀所述凹槽，并且在刻蚀过程中，所述第二刻蚀剂钝化所述凹槽的侧壁。
可选的，利用所述第一刻蚀步骤形成的所述凹槽的深度值小于等于所述牺牲层的高度值的20％。
可选的，在所述第二刻蚀步骤中，所述第二刻蚀剂的含量随着刻蚀过程逐渐增加。
可选的，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。
可选的，在形成所述有源柱体在所述位线上之后，还包括：部分去除所述有源柱体的顶端部。
可选的，在部分去除所述有源柱体之前，所述有源柱体的所述顶端部的最大宽度尺寸大于等于40nm；在部分去除所述有源柱体之后，所述有源柱体的所述顶端部的最大宽度尺寸大于等于35nm。
可选的，所述字线的形成方法包括：
填充一字线材料层在相邻的所述有源柱体之间的间隙中，所述字线材料层还填充所述有源柱体的所述底端部的凹陷区域；
形成一第二掩膜层在所述衬底上，所述第二掩膜层中形成有多条沿着第二方向延伸的线条，以所述第二掩膜层为掩膜对所述字线材料层执行第一回刻蚀工艺，以形成多条与所述线条对应的过渡字线；以及，
对所述过渡字线执行第二回刻蚀工艺，以降低同一条所述过渡字线中位于相邻所述有源柱体之间的高度，以形成所述字线。
可选的，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。
可选的，在形成所述字线之后，还包括：
形成一间隔介质层在所述衬底上，所述间隔介质层填充相邻的所述字线之间的间隙，并部分覆盖所述字线。
可选的，所述字线中环绕所述有源柱体侧壁的所述栅极管从所述间隔介质层中暴露出；以及，在形成所述间隔介质层之后，还包括：
刻蚀所述栅极管，以降低所述栅极管的高度，并界定出一环形槽在所述栅极管的上方。
可选的，在刻蚀所述栅极管以降低所述栅极管的高度之后，还包括：
形成一隔离层在所述衬底上，所述隔离层覆盖所述间隔介质层和所述有源柱体，并填充所述环形槽以覆盖所述栅极管。
可选的，所述隔离层的形成方法包括:
形成第一隔离层所述衬底上，所述第一隔离层覆盖所述间隔介质层和所述有源柱体，并填充所述环形槽以覆盖所述栅极管；
对所述第一隔离层、所述有源柱体和所述间隔介质层执行平坦化工艺，以部分去除所述第一隔离层，并暴露出所述有源柱体，以及部分去除所述有源柱体的顶端部；以及，
形成一第二隔离层在所述衬底，所述第二隔离层覆盖所述有源柱体，以及覆盖所述间隔介质层和所述第一隔离层，并与所述第一隔离层共同构成所述隔离层。
可选的，在形成所述字线之后，还包括：执行离子注入工艺，以形成第二掺杂区在所述有源柱体的顶端部中。
可选的，在形成所述有源柱体之后，以及形成所述字线之前，还包括：
形成一绝缘介质层在所述衬底上，所述绝缘介质层填充相邻所述位线之间的间隙并覆盖所述位线。
可选的，在形成所述字线之后，还包括：
形成一存储元件在所述立式存储晶体管的上方，所述存储元件与所述有源柱体的所述顶端部电性连接。
可选的，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。
可选的，所述有源柱体的形状包括锥形柱体。
可选的，所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
可选的，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向空间相交并具有一第二夹角，所述第二夹角的角度介于50°～70°。
可选的，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
基于如上所述的集成电路存储器，本发明还提供了一种半导体集成电路器件，包括：
一衬底；
多条第一传导线，形成在所述衬底上并沿着第一方向延伸；
多个有源柱体，形成在所述第一传导线上，以使所述有源柱体的底端部连接至所述第一传导线上，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
多条第二传导线，形成在所述衬底上并沿着第二方向延伸，所述第二传导线在其延伸方向上环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述第二传导线环绕于相应的有源柱体的所述底端部的厚度。
在本发明提供的存储器中，采用竖直设置在衬底上的有源柱体构成立式存储晶体管的有源区，并且能够利用位于有源柱体下方的位线，使有源柱体的底端部能够从有源柱体的底部引出，以及结合环绕有源柱体侧壁的字线构成立式存储晶体管的栅极管，从而能够形成竖直结构的立式存储晶体管(即，源区、沟道区和漏区沿着高度方向竖直排布)。竖直结构的立式存储晶体管，其在衬底上的单元配置尺寸较小，因此可相应的使存储器的尺寸进一步减小。并且，竖直结构的立式存储晶体管还具备更好的排布灵活性，从而有利于实现多个立式存储晶体管的密集排布。例如，可使多个立式存储晶体管呈六方密集排布，相应的使存储器中的多个存储单元也呈六方密集排布。
并且，本发明的存储器中，有源柱体其顶部端的截面尺寸大于其底端部的截面尺寸(即，有源柱体呈上宽下窄)，从而可在有源柱体靠近底端部的区域中界定出一凹陷区域，进而使字线能够相应的填充所述凹陷区域，如此即可增加字线中环绕有源柱体侧壁的栅极管的厚度，有利于提高对应立式存储晶体管的性能。同时，基于上宽下窄的有源柱体，其虽然增加了字线的栅极管的厚度，然而也并不会对整个立式存储晶体管的尺寸造成影响。
附图说明
图1为一种集成电路存储器的结构示意图；
图2a为本发明实施例一中的集成电路存储器的俯视图；
图2b为本发明实施例一中的集成电路存储器省略其存储元件后的结构示意图；
图3a为图2a所示的本发明实施例一中的集成电路存储器沿着bb’方向的剖面示意图；
图3b为图2a所示的本发明实施例一种的集成电路存储器沿着aa’方向的剖面示意图；
图3c为本发明实施例一中的集成电路存储器其相邻两个立式存储晶体管的局部放大图；
图4为本发明实施例二中的集成电路存储器的形成方法的流程示意图；
图5a为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S100时的俯视图；
图5b为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S100时的剖面示意图；
图6a为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S200时的俯视图；
图6b～图6d为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S200时的剖面示意图；
图7a为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S201时的俯视图；
图7b为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S201时的剖面示意图；
图8a～图9a为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S300时的俯视图；
图8b～图8d和图9b～图9c为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S300时的剖面示意图；
图10a～图10c为本发明实施例二中的集成电路存储器的形成方法在其执行步骤S301时的剖面示意图。
其中，附图标记如下：
10-有源区； 20-字线；
30-位线；
100-衬底； 200-位线；
300-有源柱体；
300D-第一掺杂区； 300S-第二掺杂区；
301-底端部； 302-顶端部；
300W-倾斜侧壁；
300N-牺牲层； 300M-第一掩膜层；
400-字线； 400W-外栅极侧壁；
400a-字线材料层； 400b-过渡字线；
410-栅极功函数层； 410a-功函数材料层；
420-栅极导电层； 420a-导电材料层；
400G-栅极管； 400L-连接部；
400M-第二掩膜层； 400D-环形槽；
500-栅极介质层； 600-绝缘介质层；
700-间隔介质层； 800-隔离层；
810-第一隔离层； 900-节点接触层；
α-第一夹角； θ-第二夹角；
β-第三夹角；
H-通孔；
U-存储单元；
C-存储元件；
T-立式存储晶体管；
D1-存储晶体管在垂直于位线方向上的宽度尺寸；
D2-存储晶体管在垂直于字线方向上的宽度尺寸。
具体实施方式
如背景技术所述，现有的存储器中(例如，动态随机存储器DRAM中)，其存储晶体管为水平结构，从而会限制存储晶体管尺寸的缩减，并且无法进一步提高存储晶体管的排布密集程度。
图1为一种存储器的结构示意图，如图1所述，所述存储器包括：
一衬底，所述衬底中定义有多个有源区10，所述有源区10具有一第一掺杂区和位于所述第一掺杂区两侧的两个第二掺杂区；
多条字线20，形成在所述衬底上并与相应的有源区10相交，所述字线20中与有源区10相交的部分用于构成存储晶体管的栅极管；
多条位线30，形成在所述衬底上并与相应的有源区10的第一掺杂区电性连接，以引出所述第一掺杂区；以及，
可见，现有的存储器中，其存储晶体管的有源区10为水平扩散形成，即其第一掺杂区和第二掺杂区是在平行于衬底表面的方向上呈水平分布的，进而构成水平结构的存储晶体管。
针对图1所示的存储晶体管而言，当缩减存储晶体管的尺寸时，即相应的使有源区10的尺寸缩减，如此将极易增加短沟道效应的风险。此外，即使不考虑存储晶体管的短沟道效应，然而在受到微影设备的解析度的限制下，所述存储晶体管的尺寸仍然也无法进一步缩减。
具体参考图1所示，一个存储晶体管在垂直于字线20方向上的宽度尺寸D2为3F；以及，一个存储晶体管在垂直于位线30方向上的宽度尺寸D1为2F，因此，一个存储晶体管的在所述衬底上所占用的面积即为6F2(3F*2F)，其中F为最小特征尺寸。即，基于现有的微影设备的解析度，所制备出的存储晶体管的单位尺寸仅能够达到6F2，而无法继续缩减。
需要说明的是，此处所述的“最小特征尺寸F”为：基于当前的微影设备的解析度，能够获得的最小极限线宽尺寸和最小极限线距尺寸。其中，最小极限线宽尺寸和最小极限线距尺寸相等。
此外，图1所示的存储器中，在其有源区的上方还需要额外制备出接触窗，以利用所述接触窗暴露出所述有源区10的所述第二掺杂区。如此，在后续的工艺中，即可在所述衬底上形成存储元件(例如，存储电容器)，所述存储元件能够通过所述接触窗与所述有源区的所述第二掺杂区电性连接。可见，在引出所述第二掺杂区以利于其与后续所形成的存储元件电性连接时，需要额外的制备出接触窗，从而使制备工艺较为繁杂。
为此，本发明提供了一种存储器，所述存储器中采用竖直设置在衬底上的有源柱体取代传统的水平扩散的有源区，并将位线设置在有源柱体的下方，从而实现有源柱体的底端部连接至位线；以及，存储元件能够与所述有源柱体的顶端部电性连接。并且，有源柱体的底端部还相对于其顶端部凹陷，从而使环绕在所述有源柱体侧壁上的字线，其对应有源柱体底端部的部分能够填充所述凹陷区域，进而具备较大的厚度。
即，本发明提供的存储器，不仅能够进一步缩减存储晶体管的单元配置尺寸，并且还可有效降低尺寸缩减之后的立式存储晶体管发生短沟道效应的风险；以及，竖直结构的立式存储晶体管还具备排布更为灵活的特性；同时，还能够在缩减立式存储晶体管尺寸的基础上，使字线中环绕有源柱体底端部的厚度增加，有效降低了字线的电阻值，有利于进一步提高立式存储晶体管的操作速度。
以下结合附图和具体实施例对本发明提出的存储器及其形成方法、半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a为本发明实施例一中的集成电路存储器的俯视图，图2b为本发明实施例一中的集成电路存储器省略其存储元件后的结构示意图，图3a为图2a所示的本发明实施例一中的集成电路存储器沿着aa’方向的剖面示意图，图3b为图2a所示的本发明实施例一种的集成电路存储器沿着bb’方向的剖面示意图，图3c为本发明实施例一中的存储器其相邻两个立式存储晶体管的局部放大图。
结合图2a～图2b和图3a～图3b所示，所述存储器包括一衬底100、多条位线200、多个有源柱体300以及多条字线400。并且，由所述有源柱体300和所述字线400中环绕所述有源柱体300侧壁的栅极管400G，共同构成集成电路存储器的立式存储晶体管T。
其中，所述衬底100例如可以为硅衬底或绝缘衬底硅等(Silicon-On-Insulator，SOI)。
多条所述位线200形成在所述衬底100上，并沿着第一方向延伸。其中，所述位线200可以为叠层结构，例如所述位线200包括依次堆叠在所述衬底100上的位线隔离层(图中未示出)、位线导电层(图中未示出)、位线功函数层(图中未示出)以及位线接触层(图中未示出)。具体的，所述位线隔离层的材质例如包括氮化硅(SiN)，所述位线导电层的材质例如包括钨(W)，所述位线功函数层的材质例如包括氮化钛(TiN)，以及所述位线接触层的材料例如包括掺杂多晶硅(Poly)。
需说明的是，所述位线接触层的掺杂多晶硅层，其掺杂离子的导电类型可根据立式存储晶体管T的导电类型相应的调整，例如立式存储晶体管T的导电类型为N型，则所述位线接触层中掺杂多晶硅层也可相应的为N型掺杂。
继续参考图3a和图3b所示，多个有源柱体300形成在所述位线200上，以使所述有源柱体300的底端部301连接至所述位线200。本实施例中，所述有源柱体300的底端部301与所述位线200的位线接触层连接，由于位线接触层可以为掺杂有导电离子的膜层，从而可有效降低位线200与所述有源柱体300的接触电阻，进而有利于减小器件的漏电流现象。
进一步的，所述有源柱体300的所述底端部301的截面尺寸小于所述有源柱体300的顶端部302的截面尺寸，从而使所述底端部301相对于所述顶端部301凹陷。即，所述有源柱体300在靠近底端部301至底端部的区域中能够界定出一凹陷。如此，可使字线能够相应的填充所述凹陷，以增加所述字线的厚度。
需要说明的是，此处所述的“有源柱体的截面尺寸”指的是：有源柱体在垂直于高度方向上所获得的截面，所述截面的最大宽度尺寸。例如，当所述有源柱体的截面形状为圆形，则其截面尺寸即为圆形截面的直径；当所述有源柱体的截面形状为矩形，则其截面尺寸即为矩形截面的对角线尺寸。
具体的，所述有源柱体300在垂直于高度方向上的截面尺寸从所述顶端部302至所述底端部301逐渐减小，相应的，可使凹陷的尺寸从所述底端部301至所述顶端部302逐渐增大。本实施例中，所述有源柱体300具有相对于高度方向倾斜的倾斜侧壁300W，所述倾斜侧壁300W与所述位线表面具有第一夹角α，所述第一夹角α为锐角。由此，则在所述有源柱体300底端部的区域中所界定出的凹陷，其相应的具备倾斜边界，所述凹陷的倾斜边界即对应所述有源柱体300的倾斜侧壁300W。进一步的，所述字线400中环绕所述有源柱体300的栅极管400G具有外栅极侧壁400W，所述外栅极侧壁400W为远离所述有源柱体的侧壁，以及，所述外栅极侧壁400W与所述字线400在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角β，所述第三夹角β大于所述第一夹角α。可以理解为，所述外栅极侧壁400W的延伸方向相对于所述有源柱体的所述倾斜侧壁300W更接近于高度方向。例如，所述字线的外栅极侧壁400W平行于高度方向。
可选的方案中，所述有源柱体300的形状例如包括锥形柱体，进一步可以为圆锥形柱体。以及，所述有源柱体300的顶端部302的截面尺寸可以达到小于最小特征尺寸F，例如为大于等于35nm。具体以圆锥形的有源柱体300为例，此时所述有源柱体300的圆形截面，其直径可以大于最小特征尺寸F。
继续参考图3c所示，所述有源柱体300可用于构成立式存储晶体管T的导电沟道，因此所述有源柱体300的可相应的采用沟道材料形成，例如，有源柱体300的材质包括铟砷化镓(InGaAs)和砷化镓(GaAs)中的一种或其组合。此外，所述有源柱体300的两个端部还用于形成立式存储晶体管T的源区和漏区，因此在所述有源柱体300的所述底端部301中还可形成有第一掺杂区300D，在所述有源柱体300的所述顶端部302中还可形成有第二掺杂区300S，所述第一掺杂区300D和所述第二掺杂区300S可分别构成立式存储晶体管T的漏区和源区。其中，可根据所述立式存储晶体管T的导电类型，设置相应导电类型的第一掺杂区300D和第二掺杂区300S。
本实施例中，所述立式存储晶体管T为N型晶体管，则所述第一掺杂区300D和所述第二掺杂区300D可相应的为注入有砷(As)离子或磷(P)离子的掺杂区。
多条字线400形成在所述衬底100上并沿着第二方向延伸。本实施例中，所述字线400相对于所述位线200倾斜延伸，从而所述字线400延伸的第二方向和所述位线200延伸的第一方向在衬底上投射相交时所形成的第二夹角θ，其角度例如可介于50°～70°。如此，以实现存储器中存储单元的密集排布。
结合图3a、图3b和图3c所示，所述字线400在其延伸方向上一体连接并配置有多个直立的栅极管400G，所述栅极管400G环绕相应的有源柱体300的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管400G环绕于相应的有源柱体的所述底端部的厚度。可以理解为，所述字线400中环绕所述有源柱体300外侧壁的部分构成所述栅极管400G，从而所述字线400延伸连接多个所述相应的有源柱体300。因此，所述字线400一方面用于构成立式存储晶体管T的栅极管400G，另一方面用于实现栅极管的引出。
具体的，所述字线400包括栅极管400G和连接部400L，所述栅极管400G环绕所述有源柱体300的侧壁，所述连接部400L用于连接相邻的所述有源柱体300上的所述栅极管400G。在可选的方案中，所述连接部400L的顶表面可进一步低于所述栅极管400G的顶表面，此时所述栅极管400G和所述连接部400L即可界定出一空隙在相邻的所述有源柱体300之间。
需说明的是，由于有源柱体300对应底端部301的部分能够界定出凹陷，因此，所述字线400的所述栅极管400G进一步填充所述凹陷，从而使所述栅极管400G中环绕所述有源柱体底端部301的厚度增加。即，所述栅极管400G沿着从所述有源柱体的外缘向所述有源柱体的内部的方向填充凹陷区域，从而能够在不改变栅极管400G和有源柱体300的整体尺寸的基础上，使所述字线400中环绕所述有源柱体300侧壁的栅极管400G具备较大的厚度(例如，使所述栅极管400G中对应所述凹陷的厚度增加)，进而可有效降低所述字线的所述栅极管400G的电阻。进一步的，还可使所述栅极管400G中环绕所述有源柱体底端部的厚度大于所述栅极管400G中环绕所述有源柱体顶端部301的厚度。
或者，也可以认为，当有源柱体底端部的截面尺寸与有源柱体顶端部的截面尺寸相等时(例如，有源柱体为圆柱形结构，其侧壁垂直于位线表面)，此时有源柱体的底端部不会相对于其顶端部凹陷，基于此，字线中环绕在有源柱体侧壁上的栅极管，其厚度通常在考量整体尺寸的基础上会受到限制，从而使字线的栅极管的厚度无法进一步增加。而本实施例中能够在不改变整体尺寸的基础上，实现栅极管的厚度的增加，以进一步减小字线400的栅极管400G的电阻，从而可相应的提高所构成的立式存储晶体管T的操作速度。
其中，所述字线400也为叠层结构，其包括依次堆叠的栅极功函数层410和栅极导电层420。所述栅极功函数层410的材料例如包括钛(Ti)或氮化钛(TiN)中的一种或其组合，所述栅极导电层420的材料例如包括多晶硅(Poly)和钨(W)中的一种或其组合。
此外，所述存储器还包括一栅极介质层500，所述栅极介质层500保形的形成在所述衬底100上并覆盖所述有源柱体300的侧壁，以及所述字线400形成在所述栅极介质层500上，因此所述字线400的所述栅极管400G间隔所述栅极介质层500而覆盖所述有源柱体300的侧壁。所述栅极介质层410的材料例如包括氧化硅(SiO)。
继续参考图3a、图3b和图3c所示，所述字线400未覆盖所述有源柱体300的顶表面，可以理解为，所述有源柱体300的顶端部302从所述字线400中暴露出。具体的，所述有源柱体300的底端部301和顶端部302可分别用于构成漏区(第一掺杂区300D)和源区(第二掺杂区300S)，其中所述有源柱体300的漏区连接至位线200，所述源区从所述字线400中暴露出，以用于连接至存储元件C(例如，存储电容器等)。
由于所述存储晶体管T采用柱状结构的有源层形成其源区、沟道区和漏区，并且其源区和漏区是沿着高度方向竖直分布的，进而形成竖直结构的存储晶体管T。相比于传统的水平结构的存储晶体管而言(传统的存储晶体管其源区和漏区是沿着垂直于高度方向而水平分布的)，竖直结构的存储晶体管在衬底100上所占用的面积更小，有利于实现立式存储晶体管T尺寸的缩减。并且，竖直结构的立式存储晶体管能够有效利用衬底100上方的空间区域，例如可通过改变所述有源柱体300的高度，以调整所述立式存储晶体管T的沟道长度，以降低立式存储晶体管T发生短沟道效应的风险。
具体的，本实施例的存储器中，一个立式存储晶体管T在所述衬底100上的单元配置尺寸能够达到最小特征尺寸的平方的4倍(2F*2F＝4F2，其中F为最小特征尺寸)。需说明的是，此处所述的“单元配置尺寸”指的是：针对一个存储单元而言需要在衬底上为其配置的单元配置尺寸，具体包括：一个存储单元在衬底上实际需要占用的尺寸，以及该存储单元与相邻的存储单元之间所需要预留的间隔尺寸。单元配置尺寸例如是，N个立式存储晶体管在所述衬底上所占用的尺寸为M，那么一个立式存储晶体管在所述衬底100上的单元配置尺寸即为N/M。
重点参考图2b所示，基于竖直结构的立式存储晶体管T而言，多条所述字线400和多条所述位线200空间相交并具有多个交叠区域，其中，一个交叠区域即对应一个立式存储晶体管T(相应的，对应一个有源柱体300)。根据现有制备工艺能够形成具有最小特征尺寸F的位线200和字线400，以及使所形成的相邻位线和相邻字线之间的线间距也大于等于最小特征尺寸F，那么一个立式存储晶体管T在垂直于位线方向上的宽度尺寸D1即为2F，在垂直于字线方向上的宽度尺寸D2也为2F，因此可相应的使所述立式存储晶体管T的单元配置尺寸达到4F2(2F*2F)。即，所述立式存储晶体管T的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
并且，由于存储晶体管T采用竖直结构，从而使多个立式存储晶体管T的排布方式更为灵活，有利于实现立式存储晶体管阵列的更密集排布。例如，可使所述立式存储晶体管阵列呈六方排布方式(相应的，多个所述有源柱体300也为六方排布方式)。具体的，所述立式存储晶体管阵列的六方排布方式例如为：多个所述立式存储晶体管中等距相邻同一立式存储晶体管的六个立式存储晶体管呈现六方阵列排布。相应的，可使多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
继续参考图3a和图3b所示，所述存储器还包括：多个存储元件C，形成在所述立式存储晶体管T的上方，并与所述有源柱体300的所述顶端部302电性连接。可以理解的是，一个所述立式存储晶体管T和一个所述存储元件C构成所述集成电路存储器的一个存储单元U。如上所述，由于所述有源柱体300的第二掺杂区300S直接从所述字线400中暴露出，从而使所述第二掺杂区300S可不通过接触窗即能够与存储元件C电性连接。其中，所述存储元件C例如为存储电容器。所述存储电容器可以利用半导体制程制备形成。
可见，所述存储元件C也是充分利用立式存储晶体管T上方的空间区域，而形成在所述立式存储晶体管T的上方，并且所述存储元件C与所述立式存储晶体管T能够实现一一对应的关系(例如，存储元件C的位置与所述立式存储晶体管T的位置对应)，从而由所述立式存储晶体管T和存储元件C构成的存储单元U也为竖直结构(或上下结构)。因此，一个存储单元U在衬底100上的单元配置尺寸即取决于一个立式存储晶体管T在衬底100上的单元配置尺寸，相应的，当立式存储晶体管T在所述衬底100上的单元配置尺寸缩减时，即有利于实现整个存储单元U的单元配置尺寸的缩减。
因此，本实施例中，所述立式存储晶体管T在衬底上的单元配置尺寸能够达到4F2，则所述存储单元U在衬底上的单元配置尺寸也能够达到4F2；以及，多个立式存储晶体管T呈六方密集排布时，则所述存储单元U也相应的呈六方密集排布。本实施例中的这种上下结构的存储单元能够以极高的密度排列，特别适用于微小化、密集排列且高速率运算的内存集成电路存储器。尤其是，针对动态随机存取集成电路存储器(Dynamic Random AccessMemory，DRAM)而言，由于DRAM集成电路存储器的结构简单(即，一个存储单元通常仅需要一个存储电容器和一个存储晶体管)，因此采用上述结构的存储单元对于DRAM集成电路存储器而言，其尺寸缩减更为明显、排布密集程度的增加也尤为突出。
接着参考图3a～图3c所示，所述集成电路存储器还包括一绝缘介质层600，形成在所述衬底100上，所述绝缘介质层600填充相邻的所述位线200之间的间隙并覆盖所述位线200。即，利用所述绝缘介质层600隔离相邻的位线200，并可使所述位线200与字线400相互隔离，进而改善位线200和字线400之间的寄生电容。
本实施例中，所述绝缘介质层600的顶表面高于所述位线200的顶表面，以使所述绝缘介质层600能够覆盖位线200。此时，所述绝缘介质层600还能够相应的环绕所述有源柱体300的部分底端部301。由于绝缘介质层600的存在，其能够对所形成的字线400的底部位置造成直接或间接的影响。基于此，本实施例中，在使所述绝缘介质层600的顶表面高于所述位线200的顶表面的基础上，进一步使绝缘介质层600的顶表面低于所述有源柱体300的所述第一掺杂区300D的顶部边界。如此，即可使所述字线400的底部低于所述第一掺杂区300D的顶部边界，从而确保所述字线400的栅极管400G能够至少部分覆盖所述第一掺杂区300D，以保障所述立式存储晶体管T的性能。
类似的，所述字线400的所述栅极管400G的顶表面高于所述有源柱体300的所述第二掺杂区300S的底部边界，此时所述栅极管400G相应的能够至少部分覆盖所述第二掺杂区300S，从而可实现利用所述栅极管400G控制第一掺杂区300D和第二掺杂区300S之间的电流导通。进一步的，所述栅极管400G的顶表面还可进一步低于所述有源柱体300的顶表面，即，所述栅极导电层400G没有完全覆盖延伸至有源柱体侧壁的第二掺杂区300S，而是部分覆盖所述第二掺杂区300S，如此即能够有效改善立式存储晶体管的漏电流现象。
继续参考图3a～3c所示，所述存储器还包括：一间隔介质层700。所述间隔介质层700形成在衬底100上并填充相邻字线400之间的间隙，以及部分覆盖所述字线400。此外，在本实施例中，对应同一字线400上的栅极管400G和连接部400L界定出一空隙在相邻的所述有源柱体300之间，因此所述间隔介质层700进一步填充由所述栅极管400G和所述连接部400L界定出所述空隙(即，所述间隔介质层700覆盖所述连接部400L，并延伸覆盖所述栅极管400G的侧壁)。可以理解为，利用所述间隔介质层700填充相邻的立式存储晶体管T之间的空隙，以使相邻的立式存储晶体管T之间相互分隔。其中，所述间隔介质层700的材质例如包括氧化硅(SiO)。
可选的方案中，所述间隔介质层700的顶表面不高于所述有源柱体300顶表面，本实施例中，所述间隔介质层700的顶表面与所述有源柱体300顶表面齐平。
进一步的，在所述立式存储晶体管T和所述存储元件C之间还设置有一隔离层800，以利用所述隔离层800隔离所述立式存储晶体管T和所述存储元件C之间不需要连接的部分。具体的，所述隔离层800覆盖所述间隔介质层700并覆盖所述字线400的所述栅极管400G和所述有源柱体300的部分顶端部302。此外，本实施例中，所述字线400的栅极管400G的顶表面低于所述有源柱体300的顶表面，以及所述有源柱体300的顶表面和所述间隔介质层700的顶表面齐平，因此所述字线400的栅极管400G相对于所述有源柱体300和所述间隔介质层700内凹而界定出一环形槽(即，所述环形槽相应的环绕所述有源柱体的顶端部302)，此时所述隔离层800进一步填充所述环形槽，以覆盖所述字线的所述栅极管400G的顶表面。如此，有利于进一步提高对所述栅极管400G的隔离效果。其中，所述隔离层800的材质例如包括氮化硅(SiN)。
此外，本实施例中，在所述有源柱体300的顶端部302上还形成有节点接触层900，所述节点接触层900贯穿所述隔离层800以和所述有源柱体300的第二掺杂区300S连接，并用于连接至存储元件C。即，所述有源柱体300的第二掺杂区300S的通过所述节点接触层900连接至所述存储元件C，如此，有利于减小存储元件C与所述有源柱体300之间的接触电阻，以进一步提高整个存储器的性能。其中，所述节点接触层900的材质例如包括钨(W)。
实施例二
图4为本发明实施例二中的存储器的形成方法的流程示意图，参考图4所示，本实施例中，所述存储器的形成方法包括：
步骤S100，提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；
步骤S200，形成多个有源柱体在所述位线上，所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；
步骤S300，形成多条字线在所述衬底上，所述字线沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁，并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的部所述栅极管共同构成所述存储器的立式存储晶体管。
基于如上所述的存储器的形成方法，能够形成竖直结构的立式存储晶体管。采用竖直结构的立式存储晶体管，一方面有利于实现单个立式存储晶体管尺寸的缩减，例如可使所形成的立式存储晶体管在衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍(4F2)，进而可有效缩减整个存储器的尺寸；另一方面，有利于提高多个立式存储晶体管的排布灵活性，从而能够提高存储器中存储单元的排布密集程度，例如可以实现多个立式存储晶体管呈六方排布方式。同时，采用上宽下窄的有源柱体，还可进一步增加字线中环绕有源柱体部分的厚度，如此即可有效提高立式存储晶体管的操作性能。
以下结合附图对本实施例中的形成方法的各个步骤进行详细说明。
图5a为本发明实施例二中的存储器的形成方法在其执行步骤S100时的俯视图，图5b为本发明实施例二中的存储器的形成方法在其执行步骤S100时的剖面示意图。
在步骤S100中，具体参考图5a和图5b所示，提供一衬底100，并形成多条位线200在所述衬底100上，所述位线200沿着第一方向延伸。
如实施例一所述的，所述位线200可以为叠层结构，其包括依次形成在所述衬底100上的位线隔离层、位线导电层和位线接触层。所述位线接触层用于与后续形成的有源柱体的底端部连接。
图6a为本发明实施例二中的存储器的形成方法在其执行步骤S200时的俯视图，图6b～图6d为本发明实施例二中的存储器的形成方法在其执行步骤S200时的剖面示意图。
在步骤S200中，具体参考图6a和图6d所示，形成多个有源柱体300在所述位线200上，所述有源柱体300的底端部301连接至所述位线200，并且所述有源柱体300的所述底端部301的截面尺寸小于所述有源柱体300的顶端部302的截面尺寸，以使所述底端部302相对于所述顶端部301凹陷。
其中，所述有源柱体300用于构成立式存储晶体管的源区、沟道区和漏区，并且可使所形成的源区、沟道区和漏区沿着高度方向竖直排布，进而构成竖直结构的立式存储晶体管，因此所述有源柱体300的排布方式将直接影响后续所形成的整个存储单元的排布方式。
本实施例中，多个有源柱体300呈六方排布方式，即多个所述有源柱体300中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。如此，即可使后续所形成的立式存储晶体管(存储单元)也呈六方排布方式，以提高所述存储单元的排布密集程度。
进一步参考图6b～图6d所示，所述有源柱体300的形成方法包括如下步骤。
首先，参考图6b所示，形成一牺牲层300N在所述衬底100上，并形成一第一掩膜层300M在所述牺牲层300N上，所述第一掩膜层300M中开设有多个开口，所述开口暴露出所述牺牲层。
接着，继续参考图6b所示，以所述第一掩膜层300M为掩膜执行刻蚀工艺，在刻蚀过程中刻蚀剂刻蚀所述牺牲层300N以形成多个凹槽，并且所述刻蚀剂进一步钝化所述凹槽的侧壁并继续刻蚀所述凹槽，直至贯穿所述牺牲层300N以形成多个通孔H，所述通孔底部的开口尺寸小于所述通孔顶部的开口尺寸。可选的方案中，所述通孔H的尺寸从其底部至顶部逐渐增加。如图6b所示，本实施例中，所述通孔H为锥形通孔，进一步可以为圆锥形通孔。
进一步的，对所述牺牲层300N所执行的刻蚀工艺，具体包括：
第一刻蚀步骤，利用第一刻蚀剂刻蚀所述牺牲层300N以形成多所述凹槽；其中，所述第一刻蚀剂可以包括对所述牺牲层300N具备较大刻蚀速率的刻蚀剂，例如，所述第一刻蚀剂可包括溴化氢(HBr)；以及，
第二刻蚀步骤，利用所述第一刻蚀剂和第二刻蚀剂继续刻蚀所述凹槽，并且在刻蚀过程中，所述第二刻蚀剂钝化所述凹槽的侧壁。其中，所述第二刻蚀剂例如可包括氧气(O2)。
由于所述第二刻蚀剂能够钝化所述凹槽的侧壁，从而可减小第一刻蚀剂和第二刻蚀剂对所述凹槽侧壁的消耗，并继续刻蚀所述凹槽的底部以向下消耗所述牺牲层，如此即能够使所形成的通孔，其顶部开口尺寸大于其底部开口尺寸。
本实施例中，先在牺牲层300N中形成具有较大开口的凹槽，接着在所述凹槽的基础上，调整刻蚀剂以使延续在所述凹槽下方的延伸槽的开口尺寸减小。其中，利用所述第一刻蚀步骤形成的所述凹槽的深度值例如为小于等于所述牺牲层的高度值的20％。需要说明的是，所述牺牲层的高度值可以认为是，从所述牺牲层的顶表面至所述位线的顶表面之间的高度值；也可以认为是，从所述牺牲层的顶表面至所述衬底表面之间的高度值。
以及，可选的方案中，在所述刻蚀工艺的第二刻蚀步骤中，所述第二刻蚀剂的含量可以随着刻蚀过程逐渐增加。例如，第二刻蚀剂的含量可以随着刻蚀过程线性增加；或者，第二刻蚀剂的含量也可以随着刻蚀过程阶段性的增加。即，随着凹槽深度的增加，相应的增加第二刻蚀剂的含量，从而使所形成的通孔H的尺寸变化更为均匀。
在一个具体的实施例中，利用第一刻蚀剂刻蚀牺牲层，以形成深度值为牺牲层的高度值的20％的凹槽；接着，增加第二刻蚀剂，此时所述第二刻蚀剂的含量小于等于20％，所述第一刻蚀剂的含量大于等于80％，并继续刻蚀所述凹槽，以延续所述凹槽并使延续之后的凹槽的深度值达到牺牲层的高度值的30％；接着，增加第二刻蚀剂的含量，例如使所述第二刻蚀剂的含量达到30％，所述第一刻蚀剂的含量小于等于70％，并继续对延伸之后的凹槽进行刻蚀。
此外，对所述牺牲层所执行的刻蚀工艺中，还可进一步包括一第三刻蚀剂，在第一刻蚀步骤和第二刻蚀步骤中均可加入所述第三刻蚀剂。所述第三刻蚀剂例如为轰击气体，其能够实现垂向刻蚀，以向下辅助消耗所述牺牲层300N。具体的，所述第三刻蚀剂例如包括氯气(Cl2)。
接着，具体参考图6c和图6d所示，填充有源材料在所述通孔H中，以形成所述有源柱体300，并去除所述牺牲层300N。此时，所形成的有源柱体300即相应的继承所述通孔H的形貌，进而呈现为上宽下窄的结构。本实施例中，所述有源柱体300也相应的锥形柱体。
进一步的，由于所述有源柱体300用于构成立式存储晶体管源区、沟道区和漏区，因此在填充所述通孔H时，可相应的填充掺杂有导电离子的有源材料在所述通孔H中。具体的，在填充所述通孔H的底部时，例如可采用原位掺杂工艺，以形成第一掺杂区300D在所述有源柱体300的底端部301中。
优选的方案中，在形成所述有源柱体300之后，还包括步骤S201：形成一绝缘介质层在所述衬底100上。
图7a为本发明实施例二中的存储器的形成方法在其执行步骤S201时的俯视图，图7b为本发明实施例二中的存储器的形成方法在其执行步骤S201时的剖面示意图。
在步骤S201中，具体参考图7a和图7b所示，形成一绝缘介质层600在所述衬底100上，所述绝缘介质层600填充相邻所述位线200之间的间隙并覆盖所述位线200。
通过形成所述绝缘介质层600，以使位线200与后续形成的字线隔离。此外，还可通过调整所述绝缘介质层600的厚度，以进一步改善位线200和后续形成的字线之间的寄生电容。如图7b所示，所述绝缘介质层600的顶表面高于所述位线200的顶表面，并低于所述有源柱体300的第一掺杂区300S的底部边界。
图8a～图9a为本发明实施例二中的存储器的形成方法在其执行步骤S300时的俯视图，图8b～图8c和图9b～图9c为本发明实施例二中的存储器的形成方法在其执行步骤S300时的剖面示意图。
在步骤S300中，具体参考图8a～图8c和图9a～图9c所示，形成多条字线400在所述衬底100上，所述字线400沿着第二方向延伸，所述字线400在其延伸方向上环绕相应的有源柱体300的侧壁，以延伸连接多个所述相应的有源柱体300，并填充所述有源柱体300的所述底端部301的凹陷区域，以增加所述字线400环绕于相应的有源柱体的所述底端部的厚度。由所述有源柱体300和所述字线400中环绕所述有源柱体侧壁的部分共同构成所述存储器的立式存储晶体管。
其中，所述字线400中环绕在所述有源柱体300侧壁的部分用于构成立式存储晶体管的栅极管，此时，即相应的使所述立式存储晶体管的所述栅极管具备较大的厚度，有利于提高所述立式存储晶体管的性能。进一步的，使所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。以及，本实施例中，基于竖直结构的立式存储晶体管而言，多条所述字线400和多条所述位线200空间相交而具有多个交叠区域，并且一个交叠区域即对应一个所述有源柱体300，相应的对应一个立式存储晶体管。
进一步的，在形成所述字线400之前，还包括：形成一栅极介质层500在所述衬底100上，所述栅极介质层500能够保形的形成在所述有源柱体300上，以及覆盖所述绝缘介质层600中对应在相邻所述有源柱体300之间的部分。
可选的方案中，所在字线400的形成方法可包括如下步骤。
第一步骤，具体参考图8a和图8b所示，填充一字线材料层400a在相邻的所述有源柱体之间的间隙中，所述字线材料层400a还填充所述有源柱体的所述底端部的凹陷区域。所述字线材料层400a相应的形成在所述栅极介质层500上。其中，所述字线材料层400a可依次包括一功函数材料层410a和一导电材料层420a，所述功函数材料层410a保形的覆盖所述有源柱体300的顶壁和侧壁，并覆盖相邻有源柱体之间的膜层表面；所述导电材料层420a填充相邻的有源柱体300之间的间隙。
第二步骤，继续参考图8a～8c所示，形成一第二掩膜层400M在所述衬底100上，所述第二掩膜层400M中形成有多条沿着第二方向延伸的线条，并以所述第二掩膜层400M为掩膜对所述字线材料层400a执行第一回刻蚀工艺，以形成多条与所述线条对应的所述过渡字线400b。
如图8a所示，本实施例中，所述第二掩膜层400M中的所述线条即对应所述字线400。因此，在利用所述第二掩膜层400M对字线材料层400a执行第一回刻蚀工艺时，即能够去除字线材料层400a中非对应所述线条的部分(例如，字线材料层400a中对应在相邻所述线条之间的部分)，并保留与所述线条对应的字线材料层，以形成过渡字线400b。
本实施例中，通过执行第一回刻蚀工艺，以部分去除所述字线材料层400a中的导电材料层420a，并由剩余的导电材料层构成所述过渡字线400b。此时，对应同一过渡字线400b且位于相邻有源柱体300之间的区域中仍填充有导电材料，即所述过渡字线400b的顶表面不低于所述有源柱体300的顶表面。而不同的过渡字线400b之间，其导电材料层相互断开。
需说明的是，本实施例中，即使所述第二掩膜层400M的所述线条没有完全遮盖所述有源柱体300上方的字线材料层(包括有源柱体侧壁上的字线材料层)，然而，由于所采用的刻蚀工艺为回刻蚀工艺，因此在刻蚀工艺之后，并不会完全去除形成在有源柱体300侧壁上的字线材料层，而是能够自对准的保留所述字线材料层中位于所述有源柱体侧壁上的部分。
第三步骤，具体参考图8c～8d所示，对所述过渡字线400b执行第二回刻蚀工艺，以降低同一条所述过渡字线400b中位于相邻所述有源柱体300之间的高度，以形成所述字线400。即，通过所述第二回刻蚀工艺部分去除导电材料层420a，以形成栅极导电层420，应当认识到，此时对应同一字线400上的栅极导电层420仍然是相互连接的。
本实施例中，通过执行所述第二回刻蚀工艺，还可进一步去除暴露出的功函数材料层410a，以最终形成栅极功函数层410。具体的，可包括去除所述功函数材料层410a中位于相邻的字线400之间的部分；以及，还可包括去除所述功函数材料层410a中覆盖所述有源柱体300顶表面的部分，从而可暴露出所述栅极介质层500。
由此，即形成所述字线400，所述字线400未覆盖所述有源柱体300的顶表面，可以认为，有源柱体300的顶端部能够从所述字线400中暴露出。以及，所形成的字线400中环绕在有源柱体300侧壁上的栅极管，其对应有源柱体底端部的部分相对于其对应有源柱体顶端部的部分具备较大的厚度，从而在不改变有源柱体和字线的整体尺寸的基础上，增加了字线的栅极管的厚度，从而使所形成的立式存储晶体管具备更好的性能。并且，基于如上所述的制备过程，所述字线400的形貌是采用回刻蚀工艺而自对准定义出的，因此上述形成方法的制备工艺较为简单，易于实现。
具体参考图9a和图9b所示，在形成所述字线之后，还可进一步包括：填充一间隔介质层700在相邻的所述有源柱体300之间的间隙。本实施例中，所述间隔介质层700填充相邻字线400之间的间隙。此外，对应同一字线400的栅极管和连接部界定出一空隙在相邻的所述有源柱体300之间，因此所述间隔介质层700进一步填充由所述栅极管和所述连接部界定出所述空隙。
本实施例中，所述间隔介质层700的顶表面与所述字线400的栅极管的顶部齐平，从而使字线的栅极管暴露出。
优选的方案中，具体参考图9c所示，在形成所述间隔介质层700并暴露出所述字线400的栅极管之后，还可进一步包括：刻蚀所述栅极管，以降低所述字线的栅极管的高度，并界定出一环形槽400D在所述字线400的栅极管的上方。
具体的，可利用回刻蚀工艺刻蚀所述字线400的栅极管。此外，本实施例中，在刻蚀所述字线的栅极管的同时，可能还会部分消耗所述间隔介质层700，从而使间隔介质层700的高度降低。当然，在其他实施例中，通过该步骤的刻蚀，可能还会使暴露出的栅极介质层被去除。
通过部分去除所述字线400的栅极管，以使所述第二掺杂区300S扩散至有源柱体侧壁的部分不会被所述栅极管完全覆盖，有利于减小所形成的立式存储晶体管的漏电流现象。同时，还可相应的控制所述字线400的所述栅极管的高度，使栅极管的顶表面高于所述第二掺杂区300S的底部边界，以确保所述栅极管与所述第二掺杂区300S之间存在空间交叠区域，保障立式存储晶体管的功能。
进一步的，在形成所述字线400之后，还包括步骤S301，形成一隔离层在所述衬底上。所述隔离层覆盖所述间隔介质层700，以及覆盖所述有源柱体300和所述字线400。
图10a～图10c为本发明实施例二中的存储器的形成方法在其执行步骤S301时的剖面示意图。具体参考图10a～图10c所示，在步骤S301中，形成一隔离层800在所述衬底100上，所述隔离层800覆盖所述间隔介质层700和所述有源柱体300，并填充所述环形槽400D，以覆盖所述栅极管。即，通过所述隔离层800避免所述字线400的所述栅极管暴露出，从而可防止字线400与后续形成的存储元件电性连接。其中，所述隔离层800的材质例如包括氮化硅(SiN)。
其中，所述隔离层800可结合平坦化工艺形成，从而使所形成的隔离层800具备平坦的表面，如此即可为后续形成存储元件时，提供一平坦的表面。
具体的，本实施例中的隔离层800的形成方法可包括如下步骤。
步骤一，形成一隔离材料层在所述衬底100上，所述隔离材料层覆盖所述间隔介质层700和所述有源柱体300，并填充字线400上方的环形槽400D，以覆盖所述字线400的栅极管。
步骤二，具体参考图10a所示，对所述隔离材料层执行第一平坦化工艺，以平坦化所述隔离材料层的顶表面，从而使所形成的第一隔离层810具备平坦的表面。所述第一隔离层810的平坦表面例如为：相对于由所述间隔介质层700和所述有源柱体300所构成的表面而言，所述第一隔离层810的顶表面更为平坦。此时，所述第一隔离层810仍然覆盖所述间隔介质层700和所述有源柱体300，并填充字线400上方的环形槽400D，以覆盖所述字线400的栅极管。
此时，可直接利用所述第一隔离层810构成所述隔离层800。
优选的方案中，在利用平坦化工艺形成所述隔离层800的同时，还可进一步结合平坦化工艺调整所述有源柱体300的高度，以部分去除所述有源柱体300中具备较大尺寸的顶端部，从而可使最终保留下的有源柱体300的尺寸减小。
即，本实施例中，所述隔离层800的形成方法包括如上所述的步骤一和步骤二，还包括如下步骤。
步骤三，具体参考图10b所示，对所述第一隔离层810、所述有源柱体300和所述间隔介质层700执行第二平坦化工艺，以部分去除所述第一隔离层810，并暴露出所述有源柱体300，以及部分去除所述有源柱体300的顶端部。
进一步的，在通过所述第二平坦化工艺之后，形成在所述有源柱体300顶表面上的栅极介质层500相应的被去除，以及剩余的所述第一隔离层810仅填充在环形槽中，以覆盖所述字线。
本实施例中，所述有源柱体300从其顶端部至其底端部的截面尺寸逐渐减小，即所述有源柱体300中，越靠近顶表面的部分其截面尺寸越大。因此，通过第二平坦化工艺，部分去除所述有源柱体的顶端部之后，即相应的使保留下的有源柱体300其整体尺寸得以缩减。或者，也可以理解为，相邻有源柱体300之间的间距增大。
尤其是，在现有的工艺条件下制备所述有源柱体时，往往会受到工艺能力的限制，使所能够获得的有源柱体的尺寸大于等于现有工艺条件下的极限尺寸，而无法继续做到更小尺寸。而针对已经为极限尺寸下的有源柱体而言，本实施例中，结合所述有源柱体300的特殊形貌，并通过部分去除其部分顶端部，从而实现最终所获得的有源柱体300的尺寸能够小于极限尺寸，克服了由于工艺条件的限制而制约了有源柱体尺寸的缩减的问题。
例如，在所述第二平坦化工艺之前，基于现有工艺的极限能力的限制下，所述有源柱体300的顶端部的宽度尺寸最小仅能够达到40nm(即，有源柱体300的顶端部的宽度尺寸大于等于40nm)；然而，通过执行第二平坦化工艺之后，例如去除所述有源柱体中靠近顶部的20％的部分，此时，即可使剩余的有源柱体的顶端部的宽度尺寸进一步缩减至35nm(即，剩余的有源柱体的顶端部的宽度尺寸大于等于35nm)。
步骤四，具体参考图10c所示，形成一第二隔离层在所述衬底100，所述第二隔离层覆盖所述有源柱体300，以及覆盖所述间隔介质层700和所述第一隔离层，并与所述第一隔离层共同构成所述隔离层800。
此外，可选的方案中，在执行步骤三，并暴露出所述有源柱体300的顶表面之后，还可进一步包括：执行离子注入工艺，以形成第二掺杂区300S在所述有源柱体300的顶端部中。
需说明的是，以上所述的“回刻蚀字线的栅极管，以降低所述字线的栅极管高度”的步骤、“执行平坦化工艺，以部分去除有源柱体的顶端部”的步骤、以及“执行离子注入工艺以形成第二掺杂区”的步骤中，在其他实施例中，这三个步骤的执行顺序可以根据实际需求进行调整，此处并不限定这三者的先后执行顺序。例如，可以在形成有源柱体至位线上之后，于任何步骤中，部分去除所述有源柱体的顶端部。
进一步的，还可形成一节点接触层900在所述有源柱体300的顶端部上，所述节点接触层900嵌入所述隔离层800以和所述有源柱体300的第二掺杂区300S连接，并用于与后续所形成的存储元件电性连接。
可以认为，至此基本完成了立式存储晶体管的制备过程。在后续的工艺中，即可在所述立式存储晶体管的上方形成存储元件。
即，执行步骤S400，形成一存储元件在所述立式存储晶体管的上方，所述存储元件与所述有源柱体300的所述顶端部302电性连接。其中，所述存储元件例如为存储电容器。
此外，在半导体领域中存在有多种半导体器件，并且多种半导体器件中也存在有需要引出有源区。其中，需要引出的有源区也可以采用本发明提供的有源柱体取代，以使半导体器件中的有源区能够以竖直方式排布，并引出。
具体的，本发明还提供了一种半导体器件，包括：
一衬底；
多条第一传导线，形成在所述衬底上并沿着第一方向延伸；
多个有源柱体，形成在所述第一传导线上，以使所述有源柱体的底端部连接至所述第一传导线上，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
多条第二传导线，形成在所述衬底上并沿着第二方向延伸，所述第二传导线在其延伸方向上环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述第二传导线环绕于相应的有源柱体的所述底端部的厚度。进一步的，可使所述第二传导线中环绕所述有源柱体底端部的厚度大于所述第二传导线中环绕所述有源柱体顶端部的厚度。
即，半导体器件中，有源柱体的底端部可以利用位于其下方的第一传导线从下方引出；有源柱体的顶端部从第二传导线中暴露出，因此可以直接引出有源柱体的顶端部；以及，部分第二传导线环绕所述有源柱体的侧壁，因此，一种实施例中，可以利用所述第二传导线引出所述有源柱体靠近中间的部分；或者，另一种实施例中，可以通过所述第二传导线输送控制信号，以控制有源柱体的两个端部之间的电流导通。
综上所述，本发明提供的存储器中，采用竖直设置在衬底上的有源柱体，从而能够构成竖直结构的立式存储晶体管，不仅有利于实现立式存储晶体管的单元配置尺寸的缩减(例如大于等于4F2)，并且还能够进一步提高立式存储晶体管的排布密集度(例如，六方密集排布)。如此，即能够相应的缩减存储器的尺寸。同时，本发明中的有源柱体采用上款下窄的结构，从而使字线中环绕有源柱体侧壁的部分，相应的具备更大的厚度，因此能够在不影响有源柱体和字线的整体尺寸的基础上，增加字线的栅极管的尺寸，从而可提高立式存储晶体管的性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (36)

1.一种集成电路存储器，其特征在于，包括：
一衬底；
多条位线，形成在所述衬底上并沿着第一方向延伸；
多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管和连接部，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管，所述连接部连接相邻的所述栅极管。
2.如权利要求1所述的集成电路存储器，其特征在于，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。
3.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。
4.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。
5.如权利要求4所述的集成电路存储器，其特征在于，所述栅极管具有外栅极侧壁，所述外栅极侧壁与所述字线在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角，所述第三夹角大于所述第一夹角。
6. 如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体的所述顶端部的最大宽度尺寸界于60 nm~30nm，所述有源柱体的所述底端部的最大宽度尺寸界于40nm~10nm。
7.如权利要求1所述的集成电路存储器，其特征在于，所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
8.如权利要求1所述的集成电路存储器，其特征在于，所述集成电路存储器还包括：多个存储元件，形成在所述立式存储晶体管的上方，并与所述有源柱体的所述顶端部电性连接。
9.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体的所述底端部中形成有第一掺杂区，连接于所述位线上，所述有源柱体的所述顶端部中形成有第二掺杂区，用以连接存储元件，所述第一掺杂区和所述第二掺杂区分别构成所述立式存储晶体管的漏区和源区。
10.如权利要求9所述的集成电路存储器，其特征在于，还包括：
一绝缘介质层，形成在所述衬底上，所述绝缘介质层填充相邻的所述位线之间的间隙并覆盖所述位线，所述字线中沿着所述第二方向延伸的部分形成在所述绝缘介质层上。
11.如权利要求10所述的集成电路存储器，其特征在于，所述绝缘介质层还环绕所述有源柱体的部分底端部；并且，所述绝缘介质层的顶表面高于所述位线的顶表面，并低于所述有源柱体的所述第一掺杂区的顶部边界。
12.如权利要求9所述的集成电路存储器，其特征在于，所述字线的所述栅极管的顶表面低于所述有源柱体的顶表面，并高于所述有源柱体的所述第二掺杂区的底部边界。
13.如权利要求1所述的集成电路存储器，其特征在于，还包括：
一间隔介质层，形成在所述衬底上，所述间隔介质层填充相邻的所述字线之间的间隙并部分覆盖所述字线。
14.如权利要求13所述的集成电路存储器，其特征在于，所述字线的所述栅极管的顶表面低于所述间隔介质层的顶表面和所述有源柱体的顶表面，以界定出一环形槽在所述栅极管的上方；所述存储器还包括：
一隔离层，覆盖所述间隔介质层，并填充所述环形槽以覆盖所述字线的所述栅极管的顶表面。
15.如权利要求1所述的集成电路存储器，其特征在于，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向在所述衬底上投射相交并具有一第二夹角，所述第二夹角的角度介于50°~70°。
16.如权利要求1~15任一项所述的集成电路存储器，其特征在于，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
17.一种集成电路存储器的形成方法，其特征在于，包括：
提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；
形成多个有源柱体在所述位线上，所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
形成多条字线在所述衬底上，所述字线沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。
18.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述有源柱体的形成方法包括：
形成一牺牲层在所述衬底上，并形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中开设有多个开口，所述开口暴露出所述牺牲层；
以所述第一掩膜层为掩膜执行刻蚀工艺，在刻蚀过程中刻蚀剂刻蚀所述牺牲层以形成多个凹槽，并且所述刻蚀剂进一步钝化所述凹槽的侧壁并继续刻蚀所述凹槽，直至贯穿所述牺牲层以形成多个通孔，所述通孔底部的开口尺寸小于所述通孔顶部的开口尺寸；以及，
填充有源材料在所述通孔中以形成所述有源柱体，并去除所述牺牲层。
19.如权利要求18所述的集成电路存储器的形成方法，其特征在于，所述刻蚀工艺包括：
第一刻蚀步骤，利用第一刻蚀剂刻蚀所述牺牲层以形成多个所述凹槽；以及，
第二刻蚀步骤，利用所述第一刻蚀剂和第二刻蚀剂继续刻蚀所述凹槽，并且在刻蚀过程中，所述第二刻蚀剂钝化所述凹槽的侧壁。
20.如权利要求19所述的集成电路存储器的形成方法，其特征在于，利用所述第一刻蚀步骤形成的所述凹槽的深度值小于等于所述牺牲层的高度值的20%。
21.如权利要求19所述的集成电路存储器的形成方法，其特征在于，在所述第二刻蚀步骤中，所述第二刻蚀剂的含量随着刻蚀过程逐渐增加。
22.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。
23.如权利要求22所述的集成电路存储器的形成方法，其特征在于，在形成所述有源柱体在所述位线上之后，还包括：部分去除所述有源柱体的顶端部。
24.如权利要求23所述的集成电路存储器的形成方法，其特征在于，在部分去除所述有源柱体之前，所述有源柱体的所述顶端部的最大宽度尺寸大于等于40nm；在部分去除所述有源柱体之后，所述有源柱体的所述顶端部的最大宽度尺寸大于等于35nm。
25.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述字线的形成方法包括：
填充一字线材料层在相邻的所述有源柱体之间的间隙中，所述字线材料层还填充所述有源柱体的所述底端部的凹陷区域；
形成一第二掩膜层在所述衬底上，所述第二掩膜层中形成有多条沿着第二方向延伸的线条，以所述第二掩膜层为掩膜对所述字线材料层执行第一回刻蚀工艺，以形成多条与所述线条对应的过渡字线；以及，
对所述过渡字线执行第二回刻蚀工艺，以降低同一条所述过渡字线中位于相邻所述有源柱体之间的高度，以形成所述字线。
26.如权利要求17所述的集成电路存储器的形成方法，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。
27.如权利要求17所述的集成电路存储器的形成方法，其特征在于，在形成所述字线之后，还包括：
形成一间隔介质层在所述衬底上，所述间隔介质层填充相邻的所述字线之间的间隙，并部分覆盖所述字线。
28.如权利要求27所述的集成电路存储器的形成方法，其特征在于，所述字线中环绕所述有源柱体侧壁的所述栅极管从所述间隔介质层中暴露出；以及，在形成所述间隔介质层之后，还包括：
刻蚀所述栅极管，以降低所述栅极管的高度，并界定出一环形槽在所述栅极管的上方。
29.如权利要求28所述的集成电路存储器的形成方法，其特征在于，在刻蚀所述栅极管以降低所述栅极管的高度之后，还包括：
形成一隔离层在所述衬底上，所述隔离层覆盖所述间隔介质层和所述有源柱体，并填充所述环形槽以覆盖所述栅极管的顶表面。
30.如权利要求29所述的集成电路存储器的形成方法，其特征在于，所述隔离层的形成方法包括：
形成第一隔离层所述衬底上，所述第一隔离层覆盖所述间隔介质层和所述有源柱体，并填充所述环形槽，以覆盖所述栅极管；
对所述第一隔离层、所述有源柱体和所述间隔介质层执行平坦化工艺，以部分去除所述第一隔离层，并暴露出所述有源柱体，以及部分去除所述有源柱体的顶端部；以及，
形成一第二隔离层在所述衬底，所述第二隔离层覆盖所述有源柱体，以及覆盖所述间隔介质层和所述第一隔离层，并与所述第一隔离层共同构成所述隔离层。
31.如权利要求17所述的集成电路存储器的形成方法，其特征在于，在形成所述字线之后，还包括：
形成一存储元件在所述立式存储晶体管的上方，所述存储元件与所述有源柱体的所述顶端部电性连接。
32.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。
33.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。
34.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向在所述衬底上投射相交并具有一第二夹角，所述第二夹角的角度介于50°~70°。
35.如权利要求17~34任一项所述的集成电路存储器的形成方法，其特征在于，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。
36.一种半导体集成电路器件，其特征在于，包括：
一衬底；
多条第一传导线，形成在所述衬底上并沿着第一方向延伸；
多个有源柱体，形成在所述第一传导线上，以使所述有源柱体的底端部连接至所述第一传导线上，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，
多条第二传导线，形成在所述衬底上并沿着第二方向延伸，所述第二传导线在其延伸方向上环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述第二传导线环绕于相应的有源柱体的所述底端部的厚度，使得所述第二传导线环绕所述底端部的厚度大于所述第二传导线环绕所述顶端部的厚度。
CN201810438196.0A 2018-05-09 2018-05-09 集成电路存储器及其形成方法、半导体集成电路器件 Active CN108493188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810438196.0A CN108493188B (zh) 2018-05-09 2018-05-09 集成电路存储器及其形成方法、半导体集成电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810438196.0A CN108493188B (zh) 2018-05-09 2018-05-09 集成电路存储器及其形成方法、半导体集成电路器件

Publications (2)

Publication Number Publication Date
CN108493188A CN108493188A (zh) 2018-09-04
CN108493188B true CN108493188B (zh) 2023-10-13

Family

ID=63353768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810438196.0A Active CN108493188B (zh) 2018-05-09 2018-05-09 集成电路存储器及其形成方法、半导体集成电路器件

Country Status (1)

Country Link
CN (1) CN108493188B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216463B (zh) * 2018-09-20 2021-07-27 中国科学院微电子研究所 一种半导体器件及其形成方法
US11201154B2 (en) * 2019-12-27 2021-12-14 Micron Technology, Inc. Methods of forming an apparatus including device structures including pillar structures, and related memory devices, and electronic systems
CN113540088B (zh) 2020-04-16 2024-02-13 长鑫存储技术有限公司 存储器结构及存储器结构的形成方法
CN112214957B (zh) * 2020-09-14 2021-07-06 广芯微电子（广州）股份有限公司 一种用于芯片的蛋糕式集成电路布局方法及系统
CN115148674A (zh) * 2021-03-30 2022-10-04 长鑫存储技术有限公司 存储器的制作方法
CN115568204A (zh) 2021-07-01 2023-01-03 长鑫存储技术有限公司 半导体结构及其制作方法
CN115568203A (zh) 2021-07-01 2023-01-03 长鑫存储技术有限公司 半导体结构及其制作方法
CN115666132A (zh) * 2021-07-09 2023-01-31 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN115942754A (zh) * 2021-08-30 2023-04-07 长鑫存储技术有限公司 存储器件及其制备方法
CN115996560A (zh) * 2021-10-15 2023-04-21 长鑫存储技术有限公司 一种存储器及其制造方法
EP4213210A4 (en) * 2021-11-30 2023-08-23 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURE THEREOF
CN116209241A (zh) * 2021-11-30 2023-06-02 长鑫存储技术有限公司 半导体结构及其制作方法
CN117979683A (zh) * 2022-10-18 2024-05-03 长鑫存储技术有限公司 半导体结构的形成方法、半导体结构及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
JP2001244433A (ja) * 2000-02-24 2001-09-07 Promos Technol Inc Ｄｒａｍおよびその製造方法
CN1917212A (zh) * 2005-08-18 2007-02-21 奇梦达股份公司 具有mos晶体管的半导体存储单元阵列及其制造方法
CN102522407A (zh) * 2011-12-23 2012-06-27 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN107819031A (zh) * 2017-10-30 2018-03-20 睿力集成电路有限公司 晶体管及其形成方法、半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727540B2 (en) * 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
KR100660881B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
KR101075492B1 (ko) * 2009-03-23 2011-10-21 주식회사 하이닉스반도체 수직트랜지스터를 구비한 반도체장치 및 그 제조 방법
KR20140017272A (ko) * 2012-07-31 2014-02-11 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
JP2001244433A (ja) * 2000-02-24 2001-09-07 Promos Technol Inc Ｄｒａｍおよびその製造方法
CN1917212A (zh) * 2005-08-18 2007-02-21 奇梦达股份公司 具有mos晶体管的半导体存储单元阵列及其制造方法
CN102522407A (zh) * 2011-12-23 2012-06-27 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN107819031A (zh) * 2017-10-30 2018-03-20 睿力集成电路有限公司 晶体管及其形成方法、半导体器件

Also Published As

Publication number Publication date
CN108493188A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108493188B (zh) 集成电路存储器及其形成方法、半导体集成电路器件
CN108461496B (zh) 集成电路存储器及其形成方法、半导体集成电路器件
CN110957319A (zh) 集成电路存储器及其形成方法、半导体集成电路器件
US9496383B2 (en) Semiconductor device and method of forming the same
WO2022213534A1 (zh) 动态随机存取存储器及其形成方法
US7759198B2 (en) Method of forming semiconductor devices having a vertical channel transistor
US7120046B1 (en) Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
CN208127209U (zh) 集成电路存储器及半导体集成电路器件
US8558306B2 (en) Semiconductor device and method of manufacturing the same
WO2023130883A1 (zh) 半导体结构及其制造方法
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US20110070716A1 (en) Manufacturing method of capacitor in semiconductor device
US9461049B2 (en) Semiconductor device
US20120012925A1 (en) Semiconductor device and method for manufacturing the same
KR20090010486A (ko) 반도체 메모리 소자 및 그 형성방법
TW201913896A (zh) 動態隨機存取記憶體及其製造方法
US8324054B2 (en) Semiconductor device and method for forming the same
US20210358916A1 (en) Word line structure, manufacturing method thereof and semiconductor memory
TWI455290B (zh) 記憶體元件及其製造方法
US8492833B2 (en) Semiconductor device having a buried gate
JP2012054453A (ja) 半導体装置の製造方法
CN115701210A (zh) 半导体结构及其制造方法
US20230171947A1 (en) Semiconductor structure and manufacturing method thereof
US20120146136A1 (en) Vertical semiconductor device and method of manufacturing the same
CN113437069B (zh) 动态随机存取存储器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180928

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant