JP2009010316A - フラッシュメモリ素子の形成方法 - Google Patents

フラッシュメモリ素子の形成方法 Download PDF

Info

Publication number
JP2009010316A
JP2009010316A JP2007324220A JP2007324220A JP2009010316A JP 2009010316 A JP2009010316 A JP 2009010316A JP 2007324220 A JP2007324220 A JP 2007324220A JP 2007324220 A JP2007324220 A JP 2007324220A JP 2009010316 A JP2009010316 A JP 2009010316A
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
flash memory
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007324220A
Other languages
English (en)
Inventor
Shiyouyu Shin
承 祐 申
Onshiyu Kin
恩 洙 金
Suk Joong Kim
▲スク▼ 中 金
Jong Hye Cho
種 慧 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009010316A publication Critical patent/JP2009010316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

【課題】フローティングゲート用導電膜の表面に保護膜を形成し、素子分離膜の形成およびエッチング工程を行うことにより、導電膜の損失を抑制することが可能なフラッシュメモリ素子の形成方法の提供。
【解決手段】活性領域にトンネル絶縁膜および第１導電膜が積層され、素子分離領域にトレンチが形成された半導体基板を提供する段階と、前記トレンチ内に第１絶縁膜を形成する段階と、前記第１導電膜および前記第１絶縁膜の表面に沿って前記第１導電膜を保護する保護膜を形成する段階と、前記第１絶縁膜の上部に第２絶縁膜を形成して素子分離膜を形成する段階とを含む、フラッシュメモリ素子の形成方法を提供する。
【選択図】図４

Description

本発明は、フラッシュメモリ素子の形成方法に係り、特に、素子分離膜形成工程の際にフローティングゲート用導電膜の損傷を防止するためのフラッシュメモリ素子の形成方法に関する。
半導体メモリ素子の集積度が増加するにつれて、ゲートの幅だけでなく、ゲート間の間隔も狭くなっている。このように微細なパターンを形成するために半導体メモリ素子の形成工程も開発されているが、フラッシュメモリ素子を例として挙げると、次の通りである。
フラッシュメモリ素子のメモリセルアレイは、多数のメモリセルストリングを含む。それぞれのメモリセルストリングは、多数のメモリセルおよびセレクトトランジスタを含む。それぞれのメモリセルストリングに形成されているメモリセルがストリング単位で隔離されるために、ストリングとストリングとの間に素子分離膜が形成されている。
従来では、半導体基板に素子分離膜を先ず形成した後、トンネル絶縁膜、フローティングゲート、誘電体膜およびコントロールゲートが積層された構造のメモリセルを形成した。ところが、半導体メモリ素子の集積度の増加によってゲートパターニング工程が難しくなった。これを解決するために、自己整列素子分離方法(Self Align STI scheme)が開発された。
自己整列素子分離方法は、半導体基板上にトンネル絶縁膜およびフローティングゲート用導電膜を形成し、パターニング工程を行うときに素子分離領域を同時に形成するので、フローティングゲートと素子分離領域間の整列誤差発生を防止することができる。より具体的に説明すると、次の通りである。
フラッシュメモリ素子を製造する場合、半導体基板上にトンネル絶縁膜、フローティングゲート用第１導電膜、バッファ膜およびエッチング停止膜を順次形成する。素子分離領域が開放されたマスクパターンを用いてエッチング停止膜、バッファ膜、第１導電膜、およびトンネル絶縁膜を順次パターニングし、露出した半導体基板をエッチングしてトレンチを形成する。トレンチの内部に素子分離用絶縁膜を形成するが、絶縁膜は酸化工程を行って酸化膜で形成することができる。トレンチの内部に絶縁膜を完全に充填するために、絶縁膜形成工程を行う。
特に、絶縁膜でＨＤＰ酸化膜を形成する場合には、急速酸化によって第１導電膜の露出面が酸化できる。
しかしながら、第１導電膜の酸化部分は、素子分離膜のエッチング工程の際に共に除去されて損傷するおそれがある。このような第１導電膜の損傷は、後続のエッチング工程を行うほどさらに増加して欠陥(fail)を誘発するおそれがある。
そこで、本発明の目的は、フローティングゲート用導電膜の表面に保護膜を形成し、素子分離膜の形成およびエッチング工程を行うことにより、導電膜の損失を抑制することが可能なフラッシュメモリ素子の形成方法を提供することにある。
上記目的を達成するために、本発明は、活性領域にトンネル絶縁膜および第１導電膜が積層され、素子分離領域にトレンチが形成された半導体基板を提供する。トレンチ内に第１絶縁膜を形成する。第１導電膜および第１絶縁膜の表面に沿って第１導電膜を保護する保護膜を形成する。第１絶縁膜の上部に第２絶縁膜を形成して素子分離膜を形成する段階とを含む、フラッシュメモリ素子の形成方法を提供する。
保護膜は酸化膜で形成し、保護膜は酸化膜および窒化膜で形成し、または窒化膜の形成後に窒化膜の表面を酸化させて形成する。
酸化膜はラジカル酸化工程で形成し、酸化膜はＣＶＤ法（化学的気相蒸着法）で形成する。
ＣＶＤ法は、熱を加えながらＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮ２Ｏガスとの混合ガス、またはＳｉＨ４ガスとＮ２Ｏガスとの混合ガス、またはＴＥＯＳガスを用いる。
窒化膜は３０Å〜１００Åの厚さに形成し、窒化膜はＣＶＤ法で形成する。
ＣＶＤ法は、６５０℃〜７５０℃の温度を加えてＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮＨ３ガスとの混合ガス、またはＳｉＨ４ガスとＮＨ３ガスとの混合ガスを用いる。
窒化膜は、前記第２絶縁膜を形成するとき、酸化膜に変形され、保護膜を形成した後、熱処理工程を行う段階をさらに含む。
熱処理工程は、８５０℃〜９００℃の温度を加えて３０分〜６０分間行う。
第１絶縁膜は流動性酸化膜で形成し、流動性酸化膜はＳＯＧ膜で形成する。
第２および第３絶縁膜は第１絶縁膜より膜質が緻密な膜で形成し、膜質が緻密な膜はＨＤＰ酸化膜で形成する。
第２絶縁膜を形成した後に、エッチング工程を行ってアスペクト比を低め、エッチング工程を行った後に、残留する前記第２絶縁膜の上部に第３絶縁膜を形成する段階をさらに含む。
半導体基板を提供する段階において、第１導電膜の上部にエッチング停止膜を形成する段階をさらに含み、第１導電膜とエッチング停止膜との間にバッファ膜を形成し、バッファ膜は酸化膜で形成する。
エッチング停止膜を形成する場合、素子分離膜を形成する段階の後にエッチング停止膜を除去する。第１導電膜および素子分離膜の表面に沿って誘電体膜を形成する。誘電体膜の上部に第２導電膜を形成する段階をさらに含む。
本発明は、フローティングゲート用導電膜の表面に保護膜を形成することにより、素子分離膜用酸化膜を形成する工程の際に、導電膜が損失してしまうことを防止することができ、これによりフローティングゲートの電荷トラップ特性の低下を防止することができるので、半導体素子の収率を向上させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。尚、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。
図１〜図７は本発明の一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図である。
図１に示すように、半導体基板１００の上部の活性領域にトンネル絶縁膜１０２、フローティングゲート用第１導電膜１０４、第１導電膜１０４を保護するためのバッファ膜１０６、およびエッチング停止膜１０８を順次形成する。トンネル絶縁膜１０２は酸化工程を行って酸化膜で形成することが好ましい。第１導電膜１０４はポリシリコン膜で形成することが好ましい。バッファ膜１０６は酸化膜で形成することが好ましく、エッチング停止膜１０８は窒化膜で形成することが好ましい。
図２に示すように、エッチング停止膜１０８の上部に素子分離領域が開放されたマスクパターン（図示せず）を形成し、マスクパターン（図示せず）に応じてエッチング工程を行ってエッチング停止膜１０８、バッファ膜１０６、第１導電膜１０４およびトンネル絶縁膜１０２をパターニングし、露出した半導体基板１００をエッチングしてトレンチ１０９を形成する。
次いで、マスクパターン（図示せず）は除去する。図示してはいないが、トレンチ１０９を形成した後、トレンチ１０９および第１導電膜１０４の表面を保護するために、トレンチ１０９が形成された半導体基板１００の表面に沿って絶縁膜（図示せず）を形成することもできる。
図３に示すように、トレンチ１０９の下部を充填するために素子分離膜用第１絶縁膜１１０を形成する。第１絶縁膜１１０は、酸化膜および流動性酸化膜(flowable oxide)の複層で形成し、または流動性酸化膜の単層で形成することが好ましい。流動性酸化膜は、例えばＳＯＧ(Spinon glass)膜で形成することができるため、トレンチ１０９の下部を充填することが容易である。その後、ウェットエッチング工程を行って第１絶縁膜１１０を除去するが、トレンチ１０９の下部を充填する第１絶縁膜１１０は残留させる。これにより、トレンチ１０９のアスペクト比を低めることができる。第１絶縁膜１１０は、エッチング工程によって第１導電膜１０４の側壁の一部が露出してしまうＵ字状になり、トンネル絶縁膜１０２が露出しない深さとなるようにすることが好ましい。
図４に示すように、第１導電膜１０４の酸化を防止するために、第１導電膜１０４が形成された半導体基板１００の表面に沿って保護膜１１２を形成する。また、保護膜１１２は、後続のウェットエッチング工程の際に、第１導電膜１０４の表面損傷を防止するために形成したりもする。これにより、保護膜１１２は酸化膜で形成することが好ましい。
また、保護膜１１２は、酸化膜および窒化膜で形成し、または前記窒化膜の形成後に前記窒化膜の表面を酸化させて形成することができる。特に、酸化膜はラジカル(radical)酸化工程またはＣＶＤ(chemical vapor deposition)法で形成することが好ましい。ラジカル酸化工程は急速な酸化反応を起こさないので、第１導電膜１０４の表面に安定的に保護膜１１２を形成することができる。ＣＶＤ法は、６００℃〜８００℃の温度の熱を加えて行うことができるが、ＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮ２Ｏガスの混合ガスを用いる場合には、７３０℃〜７８０℃の温度で行うことが好ましい。また、ＳｉＨ４ガスとＮ２Ｏガスの混合ガスを用いる場合には、７３０℃〜７８０℃の温度で行うことが好ましく、ＴＥＯＳ(tetraethyl ortho silicate)ガスを分解させて作った酸化膜で形成する場合には、６００℃〜７００℃の温度で行うことが好ましい。
次いで、保護膜１１２が後続のエッチング工程の際に容易に除去されて第１導電膜１０４が露出してしまうことを防止するために、保護膜１１２が形成された半導体基板１００に熱処理工程を行う。熱処理工程は、保護膜１１２の物性（密度）を堅くして後続のエッチング工程の際に保護膜１１２のエッチング速度を遅める。熱処理工程は、８５０℃〜９００℃の温度の熱を加えて少なくとも３０分間行い、好ましくは３０分〜６０分間行う。保護膜１１２は、後続で形成するＨＤＰ酸化膜の形成工程において第１導電膜１０４の酸化を防止することができるほどの厚さに形成しなければならないので、少なくとも３０Åの厚さに形成するが、ＨＤＰ酸化膜の形成を考慮して最大厚さを選定するようにする。例えば、保護膜１１２は３０Å〜１００Åの厚さに形成することが好ましい。
図５に示すように、素子分離膜用第２絶縁膜１１４を形成する。第２絶縁膜１１４はＨＤＰ酸化膜で形成することが好ましい。第２絶縁膜１１４を形成する工程の際に、トレンチ（図４の１０９）の下部よりエッチング停止膜１０８の上部領域でさらに厚く形成するオーバーハング(overhang)が発生し、トレンチ（図４の１０９）を完全に充填することが難しい。これにより、第２絶縁膜１１４を形成した後、エッチング工程を行い、エッチング停止膜１０８の上部に厚く形成された第２絶縁膜１１４を一部除去することにより、後続のギャップフィル工程を容易に行うことを可能にする。次いで、素子分離膜用第３絶縁膜１１６を形成する。第３絶縁膜１１６は、第１絶縁膜１１０よりも膜質が緻密なＨＤＰ酸化膜で形成することが好ましい。このように、絶縁膜形成工程とエッチング工程を繰り返し行って第２絶縁膜１１４と第３絶縁膜１１６を形成しても、第１導電膜１０４は保護膜１１２によって保護される。よって、第１導電膜１０４の酸化を防止することができる。
図６に示すように、エッチング停止膜（図５の１０８）が現れるように研磨工程（例えば、化学的機械的研磨工程（ＣＭＰ））を行った後、エッチング停止膜（図５の１０８）およびバッファ膜（図５の１０６）を除去する。素子分離膜１１７のＥＦＨ(effective field oxide height)調節のためのエッチング工程を行う。
素子分離膜１１７のＥＦＨ調節のためのエッチング工程は酸化膜を除去する工程なので、第１導電膜１０４の表面に形成された保護膜１１２まで除去される。ところが、保護膜１１２は、図５に示すように、素子分離膜１１７を形成する過程で第１導電膜１０４の酸化を抑制したため、第１導電膜１０４の損失を防止することができる。
図７に示すように、素子分離膜１１７および第１導電膜１０４の表面に沿って誘電体膜１１８を形成した後、誘電体膜１１８の上部にコントロールゲート用第２導電膜１２０を形成する。
〔他の実施例〕
図８〜図１４は本発明の他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図である。
図８に示すように、半導体基板２００の上部の活性領域にトンネル絶縁膜２０２、フローティングゲート用第１導電膜２０４、第１導電膜２０４を保護するためのバッファ膜２０６、およびエッチング停止膜２０８を順次形成する。トンネル絶縁膜２０２は酸化工程を行って酸化膜で形成することが好ましい。第１導電膜２０４はポリシリコン膜で形成することが好ましい。バッファ膜２０６は酸化膜で形成することが好ましく、エッチング停止膜２０８は窒化膜で形成することが好ましい。
図９に示すように、エッチング停止膜２０８の上部に素子分離領域が開放されたマスクパターン（図示せず）を形成し、マスクパターン（図示せず）に応じてエッチング工程を行ってエッチング停止膜２０８、バッファ膜２０６、第１導電膜２０４、およびトンネル絶縁膜２０２をパターニングし、露出した半導体基板２００をエッチングしてトレンチ２０９を形成する。
次いで、マスクパターン（図示せず）は除去する。図示してはいないが、トレンチ２０９を形成した後、トレンチ２０９および第１導電膜２０４の表面を保護するために、トレンチ２０９が形成された半導体基板２００の表面に沿って絶縁膜（図示せず）を形成することもできる。
図１０に示すように、トレンチ２０９の下部を充填するために、素子分離膜用第１絶縁膜２１０を形成する。第１絶縁膜２１０は、酸化膜および流動性酸化膜の複層で形成し、流動性酸化膜の単層で形成することが好ましい。流動性酸化膜は、例えば、流動性に優れたＳＯＤ(spin on glass)膜で形成することができる。次いで、ウェットエッチング工程を行って第１絶縁膜２１０を除去するが、トレンチ２０９の下部には第１絶縁膜２１０を残留させる。これは、流動性酸化膜が流動性に優れるため、トレンチ２０９の下部を充填することが容易であり、これによりトレンチ２０９のアスペクト比(aspectratio)を減らすことができる。第１絶縁膜２１０のエッチング工程によって第１導電膜２０４の一部が露出してしまう。具体的に、第１絶縁膜２１０はエッチング工程によって第１導電膜２０４の側壁の一部が露出してしまうＵ字状となり、トンネル絶縁膜２０２が露出しない深さとなるようにすることが好ましい。
図１１に示すように、第１導電膜２０４の酸化を防止するために、第１導電膜２０４が形成された半導体基板２００の表面に沿って第１保護膜２１２を形成する。第１保護膜２１２は酸化膜で形成することが好ましく、１０Å〜１００Åの厚さに形成することが好ましい。特に、酸化膜はラジカル酸化工程(radical oxidation)またはＣＶＤ(chemical vapor deposition)法によって形成することが好ましい。ラジカル酸化工程は、急速な酸化反応をしないので、第１導電膜２０４の表面に安定的に第１保護膜２１２を形成することができる。ＣＶＤ法は６００℃〜８００℃の温度の熱を加えて行うことができるが、ＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮ２Ｏガスの混合ガスを用いる場合には７５０℃〜８００℃の温度で行うことが好ましい。また、ＳｉＨ４ガスとＮ２Ｏガスの混合ガスを用いる場合には、７３０℃〜７８０℃の温度で行うことが好ましく、ＴＥＯＳ(tetraethyl ortho silicate)ガスを分解させて作った酸化膜で形成する場合には、６００℃〜７００℃の温度で行うことが好ましい。
次いで、第１保護膜２１２の表面に沿って第２保護膜２１４をさらに形成する。第２保護膜２１４は、ＨＤＰ酸化膜の形成過程において酸化膜に比べて相対的に酸化耐性がさらに高い窒化膜で形成することが好ましい。このために、窒化膜は少なくとも３０Åの厚さに形成するが、トレンチ２０９の側壁に対向して形成された第２保護膜２１４が互いに接しない厚さの範囲内で形成する。例えば、第２保護膜２１４は３０Å〜１００Åの厚さに形成することが好ましい。形成方法は、ＣＶＤ法を使用するが、この際、６５０℃〜７５０℃の温度の熱を加えてＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮＨ３ガスの混合ガス、およびＳｉＨ４ガスとＮＨ３ガスの混合ガスを用いることができる。
図１２に示すように、素子分離膜用絶縁膜を形成する。絶縁膜を形成するとき、ボイドなしでトレンチ（図１１の２０９）を完全に充填することが難しいので、絶縁膜は、多数の工程に分けて形成することが好ましい。例えば、第２保護膜（図１１の２１４）が形成された半導体基板２００上に第２絶縁膜２１６を形成する。第２絶縁膜２１６は、ＨＤＰ酸化膜で形成することが好ましい。特に、第２絶縁膜２１６を形成する工程において、窒化膜としての第２保護膜（図１１の２１４）が酸化膜の第２保護膜２１４ａに変わる。これはＨＤＰ酸化膜の形成工程中に発生する酸化現象である。第１保護膜２１２および第２保護膜２１４ａは第１導電膜２０４の代わりに酸化して第１導電膜２０４を保護することができる。これにより、第１保護膜２１２および第２保護膜２１４ａは酸化膜２１５になる。
第２絶縁膜２１６を形成した後は、エッチング停止膜２０８の上部領域に厚く形成された第２絶縁膜２１６を除去するためのエッチング工程を行う。このように、絶縁膜の形成工程とエッチング工程を繰り返し行うことにより、トレンチ（図１１の２０９）のアスペクト比を低めることができる。次いで、素子分離膜用第３絶縁膜２１８を形成する。第３絶縁膜２１８は第１絶縁膜２１０よりも膜質が緻密なＨＤＰ酸化膜で形成することが好ましい。
上述したように、素子分離膜用第２絶縁膜２１６および第３絶縁膜２１８を形成する工程の際に、第１導電膜２０４は第１保護膜２１２および第２保護膜２１４によって保護されるので、第１導電膜２０４の表面がさらに酸化しない。
図１３に示すように、エッチング停止膜（図１２の２０８）が露出するように研磨工程（例えば、化学的機械的研磨工程（ＣＭＰ））を行った後、エッチング停止膜（図１２の２０８）およびバッファ膜（図１２の２０６）を除去する。次いで、素子分離膜２１９のＥＦＨ(effective field oxide height)調節のためのエッチング工程を行う。
素子分離膜２１９のＥＨＦ調節のためのエッチング工程は、酸化膜を除去する工程なので、第１導電膜２０４の表面に形成された第１保護膜２１２および第２保護膜２１４ａまで除去される。ところが、第１保護膜２１２および第２保護膜２１４ａは、図１２の説明で詳述したように、素子分離膜２１９を形成する過程において第１導電膜２０４の酸化を抑制したため、第１導電膜２０４の損失を防止することができる。
図１４に示すように、素子分離膜２１９および第１導電膜２０４の表面に沿って誘電体膜２２０を形成した後、誘電体膜２２０の上部にコントロールゲート用第２導電膜２２２を形成する。
本発明の技術的思想は好適な実施例で具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに注意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲な内で多様な変形を加え得ることが理解できるであろう。
一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 一実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。 他の実施例に係るフラッシュメモリ素子の形成方法を説明するための断面図。
符号の説明
１００…半導体基板、１０２…トンネル絶縁膜、１０４…第１導電膜、１０６…バッファ膜、１０８…エッチング停止膜、１０９…トレンチ、１１０…第１絶縁膜、１１２…保護膜、１１４…第２絶縁膜、１１６…第３絶縁膜、１１７…素子分離膜、１１８…誘電体膜、１２０…第２導電膜、２００…半導体基板、２０２…トンネル絶縁膜、２０４…第１導電膜、２０６…バッファ膜、２０８…エッチング停止膜、２０９…トレンチ、２１０…第１絶縁膜、２１２…第１保護膜、２１４…第２保護膜、２１６…第２絶縁膜、２１８…第３絶縁膜、２１９…素子分離膜、２２０…誘電体膜、２２２…第２導電膜

Claims (22)

  1. 活性領域にトンネル絶縁膜および第１導電膜が積層され、素子分離領域にトレンチが形成された半導体基板を提供する段階と、
    前記トレンチ内に第１絶縁膜を形成する段階と、
    前記第１導電膜および前記第１絶縁膜の表面に沿って前記第１導電膜を保護する保護膜を形成する段階と、
    前記第１絶縁膜の上部に第２絶縁膜を形成して素子分離膜を形成する段階とを含む、フラッシュメモリ素子の形成方法。
  2. 前記保護膜は酸化膜で形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  3. 前記保護膜は酸化膜および窒化膜で形成し、または前記窒化膜の形成後に前記窒化膜の表面を酸化させて形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  4. 前記酸化膜はラジカル酸化工程で形成することを特徴とする、請求項２に記載のフラッシュメモリ素子の形成方法。
  5. 前記酸化膜はＣＶＤ法で形成することを特徴とする、請求項２に記載のフラッシュメモリ素子の形成方法。
  6. 前記ＣＶＤ法は、熱を加えながらＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮ２Ｏガスとの混合ガス、またはＳｉＨ４ガスとＮ２Ｏガスとの混合ガス、またはＴＥＯＳガスを用いることを特徴とする、請求項５に記載のフラッシュメモリ素子の形成方法。
  7. 前記窒化膜は３０Å〜１００Åの厚さに形成することを特徴とする、請求項３に記載のフラッシュメモリ素子の形成方法。
  8. 前記窒化膜はＣＶＤ法で形成することを特徴とする、請求項３に記載のフラッシュメモリ素子の形成方法。
  9. 前記ＣＶＤ法は、６５０℃〜７５０℃の温度を加えてＤＣＳ（ＳｉＨ２Ｃｌ２）ガスとＮＨ３ガスとの混合ガス、またはＳｉＨ４ガスとＮＨ３ガスとの混合ガスを用いることを特徴とする、請求項８に記載のフラッシュメモリ素子の形成方法。
  10. 前記窒化膜は、前記第２絶縁膜を形成するときに酸化膜に変形することを特徴とする、請求項３に記載のフラッシュメモリ素子の形成方法。
  11. 前記保護膜を形成した後、熱処理工程を行う段階をさらに含むことを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  12. 前記熱処理工程は、８５０℃〜９００℃の温度を加えて３０分〜６０分間行うことを特徴とする、請求項１１に記載のフラッシュメモリ素子の形成方法。
  13. 前記第１絶縁膜は流動性酸化膜で形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  14. 前記流動性酸化膜はＳＯＧ膜で形成することを特徴とする、請求項１３に記載のフラッシュメモリ素子の形成方法。
  15. 前記第２絶縁膜および第３絶縁膜は前記第１絶縁膜より膜質が緻密な膜で形成することを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  16. 前記膜質が緻密な膜はＨＤＰ酸化膜で形成することを特徴とする、請求項１５に記載のフラッシュメモリ素子の形成方法。
  17. 前記第２絶縁膜を形成した後に、エッチング工程を行ってアスペクト比を低めることを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  18. 前記エッチング工程を行った後に、残留する前記第２絶縁膜の上部に第３絶縁膜を形成する段階をさらに含むことを特徴とする、請求項１７に記載のフラッシュメモリ素子の形成方法。
  19. 前記半導体基板を提供する段階において、
    前記第１導電膜の上部にエッチング停止膜を形成する段階をさらに含むことを特徴とする、請求項１に記載のフラッシュメモリ素子の形成方法。
  20. 前記第１導電膜と前記エッチング停止膜との間にバッファ膜を形成する段階をさらに含むことを特徴とする、請求項１９に記載のフラッシュメモリ素子の形成方法。
  21. 前記バッファ膜は酸化膜で形成することを特徴とする、請求項２０に記載のフラッシュメモリ素子の形成方法。
  22. 前記エッチング停止膜を形成する場合、
    前記素子分離膜を形成する段階の後に、前記エッチング停止膜を除去する段階と、
    前記第１導電膜および前記素子分離膜の表面に沿って誘電体膜を形成する段階と、
    前記誘電体膜の上部に第２導電膜を形成する段階をさらに含むことを特徴とする、請求項１９に記載のフラッシュメモリ素子の形成方法。
JP2007324220A 2007-06-28 2007-12-17 フラッシュメモリ素子の形成方法 Pending JP2009010316A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064438A KR100972881B1 (ko) 2007-06-28 2007-06-28 플래시 메모리 소자의 형성 방법

Publications (1)

Publication Number Publication Date
JP2009010316A true JP2009010316A (ja) 2009-01-15

Family

ID=40161083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324220A Pending JP2009010316A (ja) 2007-06-28 2007-12-17 フラッシュメモリ素子の形成方法

Country Status (4)

Country Link
US (1) US20090004818A1 (ja)
JP (1) JP2009010316A (ja)
KR (1) KR100972881B1 (ja)
CN (1) CN101335245B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532751B1 (ko) * 2008-09-19 2015-07-02 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 형성 방법
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
KR101085620B1 (ko) 2009-06-25 2011-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 게이트 패턴 형성방법
CN105448700A (zh) * 2014-05-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105789133B (zh) * 2014-12-24 2019-09-20 上海格易电子有限公司 一种闪存存储单元及制作方法
CN107731849B (zh) * 2017-08-25 2019-02-12 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存
KR20210021420A (ko) 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6787409B2 (en) * 2002-11-26 2004-09-07 Mosel Vitelic, Inc. Method of forming trench isolation without grooving
KR20050002318A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 절연층 형성 방법
KR100613278B1 (ko) * 2003-12-27 2006-08-18 동부일렉트로닉스 주식회사 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
KR100580117B1 (ko) * 2004-09-03 2006-05-12 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 소자의 소자 분리막 형성방법
KR100556527B1 (ko) * 2004-11-04 2006-03-06 삼성전자주식회사 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation

Also Published As

Publication number Publication date
KR100972881B1 (ko) 2010-07-28
US20090004818A1 (en) 2009-01-01
CN101335245B (zh) 2011-03-30
CN101335245A (zh) 2008-12-31
KR20090000399A (ko) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100976422B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2006196843A (ja) 半導体装置およびその製造方法
JP2008277736A (ja) フラッシュメモリ素子の製造方法
JP2009010316A (ja) フラッシュメモリ素子の形成方法
JP2007227901A (ja) 半導体素子の素子分離膜形成方法
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2008091368A (ja) 半導体装置及びその製造方法
KR100875079B1 (ko) 플래시 메모리 소자의 제조 방법
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100745954B1 (ko) 플래쉬 메모리 소자의 제조방법
US20150050802A1 (en) Method of manufacturing a nonvolatile memory device
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
US20090170263A1 (en) Method of manufacturing flash memory device
KR20100011483A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
JP2008211173A (ja) 半導体メモリ素子の素子分離膜形成方法
US7674711B2 (en) Method of fabricating flash memory device by forming a drain contact plug within a contact hole below and ILD interface
KR20090078101A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090077299A (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2009152360A (ja) 半導体装置の製造方法
KR100875048B1 (ko) 반도체 소자 및 그 제조 방법
KR100932336B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
US8216899B2 (en) Flash memory device and method manufacturing the same
CN113192959A (zh) 分栅式快闪存储器的制造方法
KR20090048179A (ko) 반도체 소자의 소자 분리막 형성 방법