CN105826271B - 闪存的形成方法 - Google Patents

Abstract

一种闪存的形成方法，包括：提供半导体衬底，所述半导体衬底包括核心区域和周边区域；在所述核心区域和周边区域形成顶部高于所述半导体衬底的浅沟槽隔离结构；在所述半导体衬底上形成隧穿介质层；在所述隧穿介质层上形成浮栅，所述核心区域浮栅的厚度大于所述周边区域浮栅的厚度；在所述浅沟槽隔离结构和浮栅上形成垫平层，所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平；去除所述垫平层以及所述浅沟槽隔离结构的顶部，以形成凹槽，并重新暴露所述浮栅的顶部和侧面；在所述浮栅的上表面及侧面形成栅介质层；在所述栅介质层上形成控制栅。所述方法提高所形成的闪存的数据保留能力，提高闪存的可靠性。

Description

闪存的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种闪存的形成方法。

背景技术

快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器的主流。根据结构不同，闪存可分为或非闪存(NOR Flash)和与非闪存(NAND Flash)两种。或非闪存因为读取速度快，适合于手机或主板等需要记录系统编码的应用。而与非闪存因为高密度及高写入速度，特别适合多媒体资料存储。

闪存的另一种分类方式可分为浮栅结构闪存(floating gate Flash)和电荷能陷存储结构闪存(CTF，charge-trapping Flash)两类。对于浮栅结构闪存，由于浮栅的存在，使闪存可以完成信息的读、写、擦除，即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。

然而，现有闪存的形成方法导致形成的闪存易发生数据保留(data retention)能力下降的现象。

发明内容

本发明解决的问题是提供一种闪存的形成方法，以提高所形成的闪存的数据保留能力，提高闪存的可靠性。

为解决上述问题，本发明提供一种闪存的形成方法，包括：

提供半导体衬底，所述半导体衬底包括核心区域和周边区域；

在所述核心区域和周边区域形成顶部高于所述半导体衬底的浅沟槽隔离结构；

在所述半导体衬底上形成隧穿介质层；

在所述隧穿介质层上形成浮栅，所述浮栅上表面与所述浅沟槽隔离结构的上表面齐平；

在所述浅沟槽隔离结构和浮栅上形成垫平层，所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平；

去除所述垫平层以及所述浅沟槽隔离结构的顶部，以形成凹槽，并重新暴露所述浮栅的顶部和侧面；

在所述浮栅的上表面及侧面形成栅介质层；

在所述栅介质层上形成控制栅。

可选的，所述垫平层的材料为氧化硅。

可选的，采用化学气相沉积法形成所述垫平层。

可选的，所述垫平层的初始厚度范围为

可选的，采用化学机械研磨工艺平坦化所述垫平层，以使所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平。

可选的，在所述化学机械研磨工艺后，所述垫平层的剩余厚度范围为初始厚度的20％～90％。

可选的，采用湿法刻蚀工艺去除垫平层以及高于隧穿介质层上的所述浅沟槽隔离结构。

可选的，所述湿法刻蚀工艺采用的溶液为氢氟酸。

可选的，所述浅沟槽隔离结构的顶部为所述浅沟槽隔离结构高出所述半导体衬底以上的部分。

可选的，所述栅介质层为ONO层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，提供半导体衬底，所述半导体衬底包括核心区域和周边区域；在所述核心区域和周边区域形成顶部高于所述半导体衬底的浅沟槽隔离结构；在所述半导体衬底上形成隧穿介质层；在所述隧穿介质层上形成浮栅，所述浮栅上表面与所述浅沟槽隔离结构的上表面齐平；在所述浅沟槽隔离结构和浮栅上形成垫平层，所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平；去除所述垫平层以及所述浅沟槽隔离结构的顶部，以重新暴露所述浮栅。此时，在浮栅偏薄的区域去除所述浅沟槽隔离结构的顶部所形成的凹槽不会出现尖锐顶角，因此，所形成的闪存中，浮栅不会出现电场集中的情况，也就不会出现电子流失的情况，从而提高闪存的数据保留能力，提高闪存的可靠性。

进一步，垫平层的初始厚度范围可以为且在化学机械研磨工艺后，垫平层的剩余厚度范围可以为初始厚度的20％～90％。垫平层的初始厚度设置在以上，从而保证平坦化后剩余的垫平层仍然能够完成垫平核心区域上方和周边区域上方各浮栅的高度差异，即垫平不同位置浮栅的高度差异。垫平层的初始厚度设置在以下，防止相应的形成工艺时间太长，并且防止后续的去除工艺时间太长。

附图说明

图1至图3是现有闪存的形成方法各步骤对应结构示意图；

图4至图8是本发明实施例提供的闪存的形成方法各步骤对应结构示意图。

具体实施方式

正如背景技术所述，现有闪存的形成方法导致形成的闪存易发生数据保留能力下降的现象，即易发生数据的丢失。

图1至图3示出了现有闪存的形成方法各步骤对应结构示意图。

请参考图1，提供半导体衬底100，半导体衬底100包括核心区域100A和周边区域100B。并在半导体衬底100上形成隧穿介质层，位于核心区域100A上的隧穿介质层为隧穿介质层102a。位于周边区域100B上的隧穿介质层为隧穿介质层102b。核心区域100A和周边区域100B之间以虚线(未标注)隔开，以示区别。

请继续参考图1，在核心区域100A和周边区域100B形成顶部高于隧穿介质层的浅沟槽隔离结构，位于核心区域100A的浅沟槽隔离结构为浅沟槽隔离结构101a。位于周边区域100B的浅沟槽隔离结构为浅沟槽隔离结构101b。浅沟槽隔离结构101a的密度大于浅沟槽隔离结构的密度101b。

请继续参考图1，在浅沟槽隔离结构和隧穿介质层上形成浮栅材料层(未示出)，并平坦化所述浮栅材料层形成浮栅。其中，位于核心区域100A上的浮栅为浮栅103a。位于周边区域100B上的浮栅为浮栅103b。浮栅103a上表面与浅沟槽隔离结构101a的上表面齐平，浮栅103b上表面与浅沟槽隔离结构101b的上表面齐平。

请参考图2，去除浅沟槽隔离结构的顶部，以形成凹槽，其中，位于核心区域100A上的凹槽为凹槽104a。位于周边区域100B上的凹槽为凹槽104b。

请参考图3，在浮栅103a和浮栅103b的上表面及侧面形成栅介质层105。栅介质层105覆盖凹槽104a和凹槽104b的底部及侧壁表面。并在栅介质层105上形成控制栅106，控制栅106填充凹槽104a和凹槽104b。

然而，现有闪存的形成方法中，由于核心区域100A中的浅沟槽隔离结构101a密度大于在周边区域100B的浅沟槽隔离结构101b密度，因此，在平坦化各浮栅材料层形成各浮栅后，核心区域100A浮栅103a的厚度大于周边区域100B浮栅103b的厚度，如图1所示，两者的高度差异通常在的范围。

而在后续刻蚀浅沟槽隔离结构101a和浅沟槽隔离结构101b的顶部时，会造成周边区域100B的凹槽104b的深度太大，甚至出现凹槽104b的底部低于隧穿介质层102b的情况，如图2所示。

最终形成的闪存中，周边区域100B的浮栅103b会出现尖锐顶角(sharp corner)，如图3中的虚线框107包围区域所示，此尖锐顶角的存在会导致闪存的数据保留能力下降，降低闪存的可靠性。因为尖锐顶角会导致电场集中，从而造成浮栅103b内的电子流失，有时还会在应力测试时，导致可靠性失败(reliability fail)。在另外的一些情况下，尖锐顶角还会导致相邻浮栅和控制栅之间的串扰。

为此，本发明提供一种新的闪存的形成方法，所述方法通过形成垫平层，垫平层在核心区域还是在周边区域均具有齐平的上表面，因此，后续去除垫平层以及各浅沟槽隔离结构的顶部之后，无论是在浮栅厚度正常的区域还是在浮栅厚度偏薄的区域，形成的凹槽底部均不会出现尖锐顶角的情况，因此，所形成的闪存中，浮栅不会出现电场集中的情况，也就不会出现电子流失的情况，从而提高闪存的数据保留能力，提高闪存的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种闪存的形成方法，请结合参考图4至图8。

请参考图4，提供半导体衬底200，半导体衬底200包括核心区域200A和周边区域200B。核心区域200A和周边区域200B之间以虚线(未标注)隔开，以示区别。

本实施例中，半导体衬底200为硅衬底。在本发明的其它实施例中，半导体衬底200也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。

请继续参考图4，在核心区域200A和周边区域200B形成顶部高于半导体衬底200的浅沟槽隔离结构，位于核心区域200A的浅沟槽隔离结构为浅沟槽隔离结构201a，位于周边区域200B的浅沟槽隔离结构为浅沟槽隔离结构201b。

本实施例中，浅沟槽隔离结构在核心区域200A的密度大于在周边区域200B的密度，即浅沟槽隔离结构201a的密度大于浅沟槽隔离结构的密度201b。

本实施例中，形成各浅沟槽隔离结构的形成过程可以为：在半导体衬底200上形成垫氧化层(未示出)和图案化的硬掩膜层(未示出)，其中，可以采用光刻胶对硬掩膜层进行图案化；然后，以所述图案化的硬掩膜层为掩膜刻蚀所述垫氧化层和半导体衬底200，从而形成多个浅沟槽(未示出)；而后在所述浅沟槽内填充绝缘材料(所述绝缘材料可以为氧化硅)，并进行平坦化处理，从而形成上表面与所述硬掩膜层上表面齐平的各浅沟槽隔离结构；之后可以去除所述硬掩膜层和垫氧化层。其中，所述硬掩膜层的材料可以为氮化硅，所述垫氧化层的材料可以为氧化硅。

去除所述硬掩膜层和垫氧化层后，各浅沟槽隔离结构之间存在凹槽(未示出)，后续可以在所述凹槽底部形成隧穿介质层，并且所述凹槽可以进一步被后续形成的浮栅填充。

通过制备各浅沟槽隔离结构，本实施例隔离出了有源区(未标注)，例如核心区域200A中，相邻浅沟槽隔离结构201a之间的半导体衬底区域即为所述有源区。并且，由于核心区域200A中的浅沟槽隔离结构201a的存在，后续在核心区域200A内形成的闪存存储单元的浮栅可以具有自对准性质，即浅沟槽隔离结构201a能够将不同闪存存储单元的浮栅隔开，因此相应的浮栅自然形成在相应的有源区上方，并与其它有源区的浮栅隔绝。

请继续参考图4，在半导体衬底200上形成隧穿介质层，位于核心区域200A上的隧穿介质层为隧穿介质层202a。位于周边区域200B上的隧穿介质层为隧穿介质层202b。

本实施例中，正如前面所述，去除所述硬掩膜层和垫氧化层后，各浅沟槽隔离结构之间存在所述凹槽，所述隧穿介质层形成在所述凹槽底部，也就是有源区表面，亦即半导体衬底200的部分表面。

本实施例中，所述隧穿介质层的材料可以为氧化硅。可以采用高温热氧化法(HTO)形成隧穿介质层，并且在沉积形成初始的隧穿介质层之后，还可以对隧穿介质层进行湿法清洗，以调节隧穿介质层的厚度。在其它实施例中，也可以采用炉管氧化工艺形成隧穿介质层。隧穿介质层的厚度可以为

请继续参考图4，在各浅沟槽隔离结构和各隧穿介质层上形成浮栅材料层(未示出)，并平坦化所述浮栅材料层形成各浮栅。其中，位于核心区域200A上的浮栅为浮栅203a。位于周边区域200B上的浮栅为浮栅203b。浮栅203a上表面与浅沟槽隔离结构201a的上表面齐平，浮栅203b上表面与浅沟槽隔离结构201b的上表面齐平。核心区域200A浮栅的厚度大于周边区域200B浮栅的厚度，即浮栅203a的厚度大于浮栅203b的厚度。

本实施例中，各浮栅的材料可以为多晶硅。浮栅的形成过程可以为：正如前面提到的，在去除所述硬掩膜层后，各浅沟槽隔离结构之间存在所述凹槽，此时，形成浮栅材料层填充所述凹槽，并且浮栅材料层覆盖在各浅沟槽隔离结构上表面，即在各浅沟槽隔离结构和各隧穿介质层上形成浮栅材料层；然后，可以采用化学机械研磨工艺对所述浮栅材料层进行平坦化，从而形成上表面与各沟槽隔离结构上表面齐平的各浮栅。

本实施例中，浮栅203a的厚度大于浮栅203b的厚度原因是：半导体衬底200上的膜层的起始厚度是不同的，而半导体衬底200上的膜层的起始厚度不同是因为浅沟槽隔离结构的密度不同，并且浅沟槽隔离结构的高度比有源区(即半导体衬底200部分表面)表面高出约左右；其中，通常位于核心区域200A的浅沟槽隔离结构201a比周边区域200B的浅沟槽隔离结构201b密度高出许多，因此，通常形成在核心区域200A的所述浮栅材料层起始厚度较大，而形成在周边区域200B的所述浮栅材料层起始厚度较小。

为了保证核心区域200A上高于浅沟槽隔离结构201a的所述浮栅材料层被完全去除干净，需要对核心区域200A上的所述浮栅材料层进行一些过研磨，而此过研磨同时对周边区域200B的所述浮栅材料层进行，最终就会导致(周边区域200B的)浮栅203b的厚度小于(核心区域200A的)浮栅203a的厚度。并且，浮栅203a的厚度与浮栅203b的厚度差异通常落在左右。

本实施例中，正如前面所述，由于核心区域200A中的浅沟槽隔离结构201a的存在，浮栅203a具有自对准性质。

请结合参考图5和图6，在各浅沟槽隔离结构和各浮栅上形成垫平层204，如图5所示，并对图5所示垫平层204进行平坦化，从而使剩余垫平层205在核心区域200A上的上表面和在周边区域200B上的上表面齐平，如图6所示。

本实施例中，垫平层204的材料可以为氧化硅。垫平层204的材料选择与浅沟槽隔离结构的材料相同，可以更加方便后续将两者一同进行刻蚀去除工艺。

本实施例中，垫平层204的作用是，在后续平坦化后形成上表面齐平的垫平层205，从而使得无论是在核心区域200A上方，还是周边区域200B上方，各隧穿介质层上都具有相同的介质层。此处所述的介质层，一方面由各浅沟槽隔离结构高于隧穿介质层的部分构成，另一部分则为位于各浅沟槽隔离结构上方的垫平层205构成，因此所述介质层的厚度T如图6中所示。而使得隧穿介质层上具有相同的介质层，是为了保证后续去除垫平层205和各浅沟槽隔离结构的顶部后，所形成的凹槽底部不存在向浮栅侧壁内凹的尖锐顶角，从而保证周边区域200B的浮栅203b不出现尖锐顶角。而浮栅203b不出现尖锐顶角，就能够防止数据从尖锐顶角位置流失，从而提高闪存的数据保留能力，提高闪存的可靠性。

本实施例中，可以采用化学气相沉积法形成垫平层204。由于垫平层204的作用如上所述，因此，通常希望垫平层204质量较好，并且形成过程中的工艺温度较低，从而防止对其它结构造成影响。而化学气相沉积法满足上述要求。

需要说明的是，在本发明的其它实施例中，也可以采用其它的方法形成垫平层204。

本实施例中，可以采用化学机械研磨工艺平坦化垫平层204，以使垫平层205在核心区域200A上的上表面和在周边区域200B上的上表面齐平。化学机械研磨能够对氧化硅材料的垫平层204进行精度高且损伤低的研磨，从而使研磨后的垫平层205的厚度得到准确控制。

需要说明的是，在本发明的其它实施例中，也可以采用其它的方法平坦化垫平层204。

本实施例中，垫平层204的初始厚度范围可以为在化学机械研磨工艺后，垫平层205的剩余厚度范围可以为初始厚度的20％～90％。垫平层204的初始厚度设置在以上，从而保证平坦化后剩余的垫平层205仍然能够完成垫平核心区域200A上方和周边区域200B上方各浮栅的高度差异，即垫平浮栅203a和浮栅203b的高度差异。垫平层204的初始厚度设置在以下，防止相应的形成工艺时间太长，并且防止后续的去除工艺时间太长。

具体的，前面已经提到，浮栅203a的厚度与浮栅203b的厚度差异通常落在左右。当浮栅203a的厚度与浮栅203b的厚度差异为时，垫平层204的厚度可以为并且在化学机械研磨工艺后，垫平层205的剩余厚度范围可以为初始厚度的90％，当浮栅203a的厚度与浮栅203b的厚度差异为时，垫平层204的厚度可以为并且在化学机械研磨工艺后，垫平层205的剩余厚度范围可以为初始厚度的20％，即

请参考图7，去除垫平层205以及浅沟槽隔离结构的顶部，以重新暴露各浮栅。此时，同时形成了暴露浮栅侧面的凹槽206a和凹槽206b。其中，凹槽206a位于核心区域200A，其暴露了浮栅203a的至少部分侧面，凹槽206b位于周边区域200B，其暴露了浮栅203b的至少部分侧面。

本实施例中，沟槽隔离结构的顶部可以指浅沟槽隔离结构高于半导体衬底上表面以上的部分。即去除垫平层205后，继续去除的浅沟槽隔离结构为浅沟槽隔离结构高于半导体衬底上表面以上的部分。

本实施例中，可以采用湿法刻蚀工艺去除垫平层205以及高于隧穿介质层上的浅沟槽隔离结构。

需要说明的是，在本发明的其它实施例中，也可以采用其它方法去除垫平层205以及高于隧穿介质层上的浅沟槽隔离结构，例如采用缓冲氧化硅刻蚀工艺(BOE)或者干法刻蚀工艺等。

本实施例中，由于垫平层205的材料为氧化硅，所述湿法刻蚀工艺采用的溶液可以为氢氟酸(HF)。氢氟酸的湿法刻蚀工艺对各部分的刻蚀均一性比较好，更有利于使凹槽206a和凹槽206b的深度大小较为均匀。

如果没有形成垫平层205，而直接使用现有湿法刻蚀工艺去除浅沟槽隔离结构的顶部(此步骤又称STI recess)，会导致浮栅过薄的区域(即如图6中的浮栅203b)会形成尖锐顶角(可结合参考图2和图3)，尖锐顶角会导致闪存的数据保留能力下降，造成闪存可靠性降低。严重的，尖锐顶角的存在还会损伤隧穿介质层，造成数据保留烘烤实验失败(dataretention bake，DRB fail)，进一步降低闪存的可靠性。

而本实施例中，由于先形成了垫平层205，因此，在去除垫平层205以及高于隧穿介质层上的浅沟槽隔离结构之后，形成的凹槽中，无论是凹槽206a还是凹槽206b，其底部均为平坦结构，不形成尖锐顶角，因此，可以避免浮栅203b的边角发生电场集中的情况，从而防止浮栅203b内的电子流失。同时，还能够防止在应力测试时发生可靠性失败(reliabilityfail)的结构。此外，由于不存在尖锐顶角，还能够避免相邻浮栅和控制栅之间的串扰。由此可知，最终形成的闪存的数据保留能力得到提高，可靠性也得到提高。

需要说明的是，在其它实施例中，也有可能出现核心区域200A中的浮栅厚度小于周边区域200B中浮栅厚度的情况，此时，浮栅易出现尖锐顶角的位置则出现在周边区域200B。然而，采用本实施例所形成的方法同样可以避免周边区域200B的浮栅出现尖锐顶角的情况，并且所采用的步骤和工艺可以与本实施例所提供的步骤和工艺相同。

请参考图8，在浮栅的上表面及侧面形成栅介质层207。栅介质层207同时形成在凹槽206a和凹槽206b的底部和侧壁。并在栅介质层207上形成控制栅208。

本实施例中，栅介质层207的材料可以为氧化硅层或者是氮化硅-氧化硅-氮化硅(oxide-nitride-oxide，ONO)层。

本实施例中，控制栅208的材料可以为多晶硅。

图中虽未显示，但是，在形成控制栅208之后，还可以在半导体衬底200(有源区)上形成相应的源区和漏区，以形成完整的闪存。

本实施例所提供的闪存的形成方法中，通过形成垫平层205，垫平层205在核心区域200A还是在周边区域200B均具有齐平的上表面，因此，后续去除垫平层205以及各浅沟槽隔离结构的顶部之后，形成的凹槽206a和凹槽206b底部均不会出现尖锐顶角的情况，因此，所形成的闪存中，浮栅不会出现电场集中的情况，也就不会出现电子流失的情况，从而提高闪存的数据保留能力，提高闪存的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种闪存的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括核心区域和周边区域；

在所述核心区域和周边区域形成顶部高于所述半导体衬底的浅沟槽隔离结构；

在所述半导体衬底上形成隧穿介质层；

在所述隧穿介质层上形成浮栅，所述浮栅上表面与所述浅沟槽隔离结构的上表面齐平，并且，所述核心区域浮栅的厚度大于所述周边区域浮栅的厚度；

在所述浅沟槽隔离结构和浮栅上形成垫平层，所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平，且所述垫平层的材料与所述浅沟槽隔离结构的材料相同；

刻蚀去除所述垫平层以及所述浅沟槽隔离结构的顶部，以形成凹槽，并重新暴露所述浮栅的顶部和侧面；所述浅沟槽隔离结构的顶部为浅沟槽隔离结构高于半导体衬底上表面以上的部分或高于隧穿介质层上的浅沟槽隔离结构；

在所述浮栅的上表面及侧面形成栅介质层；

在所述栅介质层上形成控制栅。

2.如权利要求1所述的形成方法，其特征在于，所述垫平层的材料为氧化硅。

3.如权利要求1所述的形成方法，其特征在于，采用化学气相沉积法形成所述垫平层。

4.如权利要求1所述的形成方法，其特征在于，所述垫平层的初始厚度范围为

5.如权利要求4所述的形成方法，其特征在于，采用化学机械研磨工艺平坦化所述垫平层，以使所述垫平层在所述核心区域上的上表面和在所述周边区域上的上表面齐平。

6.如权利要求5所述的形成方法，其特征在于，在所述化学机械研磨工艺后，所述垫平层的剩余厚度范围为初始厚度的20％～90％。

7.如权利要求1所述的形成方法，其特征在于，采用湿法刻蚀工艺去除垫平层以及高于隧穿介质层上的所述浅沟槽隔离结构。

8.如权利要求7所述的形成方法，其特征在于，所述湿法刻蚀工艺采用的溶液为氢氟酸。

9.如权利要求1所述的形成方法，其特征在于，所述栅介质层为ONO层。