KR101166810B1 - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101166810B1 KR101166810B1 KR1020060134314A KR20060134314A KR101166810B1 KR 101166810 B1 KR101166810 B1 KR 101166810B1 KR 1020060134314 A KR1020060134314 A KR 1020060134314A KR 20060134314 A KR20060134314 A KR 20060134314A KR 101166810 B1 KR101166810 B1 KR 101166810B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive film
- memory device
- conductive
- floating gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002159 nanocrystal Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 17
- -1 phosphorus ions Chemical class 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 230000001351 cycling effect Effects 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 소자의 게이트 절연막 신뢰성을 향상시켜 싸이클링 특성을 개선시킬 수 있는 비휘발성 메모리 소자 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 소자분리막이 형성된 기판의 활성영역 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되되, 내부에 나노 크리스탈이 형성된 플로팅 게이트용 제1 도전막과, 상기 제1 도전막 상에 형성된 플로팅 게이트용 제2 도전막을 포함하는 비휘발성 메모리 소자를 제공한다.
플래시 메모리 소자, 플로팅 게이트, 폴리실리콘막, 나노 크리스탈, 싸이클링
Description
도 1은 종래기술에 따른 SA-STI(Self Aligned-Shallow Trench Isolation) 스킴을 적용하여 형성된 플래시 메모리 소자를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자를 설명하기 위해 도시한 단면도.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위해 도시한 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 101 : 게이트 절연막
102 : 제1 도전막 103 : 이온주입공정
104 : 나노 크리스탈 105 : 하드마스크 질화막
107 : 트렌치 108 : 소자분리막
109 : 제2 도전막 110 : 열공정
111 : 플로팅 게이트
본 발명은 반도체 메모리 소자 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자(non-volatile memory device), 더욱 구체적으로는 플래시(FLASH) 메모리 소자의 플로팅 게이트(floating gate) 형성방법에 관한 것이다.
최근에는 비휘발성 메모리 소자 중 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 플래시 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라 함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
특히, 소자의 집적도가 증가하면서 이러한 플래시 메모리 소자의 디자인 룰(design rule)이 감소하게 되었고, 이에 따라 여러 가지의 소자분리를 위한 STI(Shallow Trench Isolation) 스킴(scheme)이 새롭게 제안되고 있다. 이 중 70nm급 이하의 소자에 적합한 STI 스킴으로는 SA-STI(Self Aligned-STI) 스킴이 주목받고 있다. 이러한 SA-STI 스킴에 대해 간략히 설명하면 다음과 같다.
도 1은 종래기술에 따른 SA-STI 스킴을 적용하여 형성된 플래시 메모리 소자 를 도시한 단면도이다.
도 1에 도시된 바와 같이, 종래기술에 따른 플래시 메모리 소자는 일부가 기판(10) 상으로 돌출된 소자분리막(13)에 의해 서로 전기적으로 분리된 플로팅 게이트(15)와, 플로팅 게이트(15)를 기판(10)과 전기적으로 분리시키기 위해 플로팅 게이트(15)와 기판(10) 간에 형성된 터널 산화막(11)을 포함한다. 특히, SA-STI 스킴을 적용하여 형성되는 플로팅 게이트(15)는 제1 및 제2 폴리실리콘막(12, 14)이 적층된 형태를 갖는다.
이때, 플로팅 게이트(15)는 불순물 이온이 도핑되지 않은 제1 폴리실리콘막(12) 상에 불순물 이온, 예컨대 인(phosphorus) 이온이 도핑된 제2 폴리실리콘막(14)을 증착한 후, 열공정을 통해 제2 폴리실리콘막(14) 내의 불순물을 확산시켜 도전성을 갖도록 한다.
그러나, 종래기술에 따라 SA-STI 스킴을 적용하여 플래시 메모리 소자의 플로팅 게이트를 형성하다 보면 다음과 같은 문제가 있다.
통상, 상기한 플로팅 게이트(15) 형성공정을 거치다 보면, 제1 폴리실리콘막(12) 내에는 2~3개 정도의 폴리 그레인(poly grain)이 형성되는데, 후속 열공정시 이러한 폴리 그레인의 경계(boundary)를 따라 터널 산화막(11)의 계면에 인 이온이 모여들게(fill-up) 되면서 터널 산화막(11)의 신뢰성(reliability)을 열화시키게 된다. 따라서, 플래시 메모리 소자의 싸이클링(cycling) 특성이 저하되는 문제가 발생한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 비휘발성 메모리 소자의 게이트 절연막 신뢰성을 향상시켜 싸이클링 특성을 개선시킬 수 있는 비휘발성 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 소자분리막이 형성된 기판의 활성영역 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되되, 내부에 나노 크리스탈이 형성된 플로팅 게이트용 제1 도전막과, 상기 제1 도전막 상에 형성된 플로팅 게이트용 제2 도전막을 포함하는 비휘발성 메모리 소자를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 게이트 절연막 및 플로팅 게이트용 제1 도전막을 차례로 형성하는 단계와, 이온주입공정을 실시하여 상기 제1 도전막 내에 나노 크리스탈을 형성하는 단계와, 상기 제1 도전막, 상기 게이트 절연막 및 상기 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내에 매립되는 소자분리막을 형성하는 단계와, 상기 소자분리막에 의해 서로 전기적으로 분리되도록 상기 제1 도전막 상에 플로팅 게이트용 제2 도전막을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자를 설명하기 위해 도시한 단면도이다. 여기서는, 대표적인 예로 SA-STI 스킴을 적용하여 형성된 플래시 메모리 소자에 대해 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 플래시 메모리 소자는 일부가 기판(100) 상으로 돌출된 소자분리막(108)에 의해 서로 전기적으로 분리된 플로팅 게이트(111)와, 플로팅 게이트(111)를 기판(100)과 전기적으로 분리시키기 위해 플로팅 게이트(111)와 기판(100) 사이에 형성된 게이트 절연막(101)과, 플로팅 게이트(111) 내부에 형성된 나노 크리스탈(nano crystal, 104)을 포함한다.
특히, 나노 크리스탈(104)은 플로팅 게이트(111)를 구성하는 제1 도전막(102) 내에 형성되어 있다. 이러한 나노 크리스탈(104)은 제1 도전막(102) 내에 미리 형성되어 있던 그레인을 여러 개로 쪼개어 그레인 사이즈(size)를 감소시킴과 동시에 그레인의 개수를 증가시킨다. 이에 따라, 제1 도전막(102) 내에는 기존보다 그레인이 고르게 분포되므로 제1 도전막(102) 내에 불순물 이온이 확산되는 경로(path)를 고르게 분산시킬 수 있다. 통상, 불순물 이온의 확산 경로는 제1 도전막(102) 내에 형성된 그레인의 경계를 따라 형성된다.
따라서, 나노 크리스탈(104)은 제1 도전막(102) 내 불순물 이온의 농도를 균일하게 하고 게이트 절연막(101) 계면으로 불순물 이온이 집중적으로 몰려드는 현상을 최소화할 수 있게 한다. 이를 통해, 플래시 메모리 소자의 게이트 절연막(101)의 신뢰성을 확보하여 소자의 싸이클링 특성을 개선시킬 수 있다.
이때, 제2 도전막(109)은 도프트(doped) 폴리실리콘막으로 이루어진다. 바람직하게는, 제2 도전막(109)은 인 이온이 도핑된 폴리실리콘막으로 이루어진다. 또한, 제1 도전막(102)은 제2 도전막(109) 내에 도핑된 인 이온이 확산됨에 따라 도전성을 갖게 된다.
이하, 도 2에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법에 대해 설명하기로 한다. 도 3a 내지 도 3g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위해 도시한 공정단면도이다. 여기서는, 대표적인 예로 SA-STI 스킴을 적용하는 플래시 메모리 소자의 제조방법에 대해 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 기판(100) 상에 게이트 절연막(101) 및 플로팅 게이트용 제1 도전막(102)을 차례로 형성한다. 이때, 게이트 절연막(101)은 산화막 물질 또는 질화물을 포함하는 산화막 물질로 형성하고, 제1 도전막(102)은 언도프트(un-doped) 폴리실리콘막으로 형성한다.
이어서, 이온주입공정(103)을 실시하여 제1 도전막(102) 내에 실리콘(Si) 이온을 주입함으로써, 제1 도전막(102) 내에 나노 크리스탈(104)을 형성한다. 예컨대, 실리콘(Si) 또는 게르마늄(Ge) 이온을 언도프트 폴리실리콘막 내에 주입하여 폴리실리콘막 내부의 실리콘 결합을 끊으면서 나노 크리스탈(104)을 형성한다.
따라서, 나노 크리스탈(104)은 제1 도전막(102) 내에 미리 형성되어 있던 폴리 그레인을 여러 개로 쪼개어 폴리 그레인 사이즈를 감소시킴과 동시에 그레인의 개수를 증가시킨다. 이에 따라, 제1 도전막(102) 내에는 기존보다 그레인이 고르게 분포되므로 제1 도전막(102) 내에 불순물 이온이 확산되는 경로를 고르게 분산시킬 수 있다. 통상, 불순물 이온의 확산 경로는 제1 도전막(102) 내에 형성된 그레인의 경계를 따라 형성되는데, 이때 제1 도전막(102) 내에는 후속으로 진행되는 열공정(110, 도 3f 참조)을 통해 불순물 이온을 주입하게 된다.
즉, 불순물 이온이 나노 크리스탈(104) 주변에 몰리도록 유도하여 전체적으로 제1 도전막(102) 내의 불순물 이온 농도를 고르게 하면서, 게이트 절연막(101) 계면으로 불순물 이온이 집중적으로 몰려드는 것을 방지할 수 있는 것이다. 이를 통해, 게이트 절연막(101)의 신뢰성을 향상시켜 소자의 싸이클링 특성을 개선시킬 수 있다.
이어서, 도 3b에 도시된 바와 같이, 제1 도전막(102) 상에 하드마스크 질화막(105)을 형성한다. 이때, 하드마스크 질화막(105) 저부에는 하드마스크 질화막(105)의 제거공정시 제1 도전막(102)의 손상을 방지하기 위하여 버퍼층(buffer layer)으로 산화막을 더 형성할 수도 있다.
이어서, 하드마스크 질화막(105), 제1 도전막(102), 게이트 절연막(101) 및 기판(100)의 일부를 식각하여 일정 깊이의 트렌치(trench, 107)를 형성한다.
이어서, 도 3c에 도시된 바와 같이, 트렌치(107, 도 3b 참조)가 매립되도록 하드마스크 질화막(105) 상부에 소자분리막용 절연막을 증착한 후, 화학적기계적연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시하여 이를 연마한다. 이로써, 트렌치(107) 내에 고립된 형태의 소자분리막(108)이 형성된다.
즉, 하드마스크 질화막(105)을 연마 정지막으로 이용하는 CMP 공정을 실시하여 하드마스크 질화막(105) 상의 소자분리막용 절연막을 제거함으로써, 소자분리막(108) 형성을 완료하는 것이다.
이어서, 도 3d에 도시된 바와 같이, 습식식각공정을 실시하여 하드마스크 질화막(105, 도 3c 참조)을 제거한다. 예컨대, 인산용액(H3PO4)을 이용하여 하드마스크 질화막(105)을 제거한다. 이때, 버퍼층 산화막이 형성된 상태라면 BOE(Buffered Oxide Etchant) 용액을 이용하여 제거한다. 여기서, 버퍼층 산화막의 제거시에는 산화막 물질로 이루어진 소자분리막(108)이 함께 일정 깊이 리세스될 수 있다.
이어서, 도 3e에 도시된 바와 같이, 제1 도전막(102)을 포함한 소자분리막(108) 상에 플로팅 게이트용 제2 도전막(109)을 형성한다. 여기서, 제2 도전막(109)은 도전성을 갖도록 도프트 폴리실리콘막으로 형성한다. 예컨대, 제2 도전막(109)은 인 이온으로 도핑된 폴리실리콘막으로 형성한다.
이어서, 도 3f에 도시된 바와 같이, 열공정(110)을 실시하여 제2 도전 막(109) 내에 도핑되어 있던 불순물 이온, 즉 인 이온을 제1 도전막(102) 내로 확산('A' 경로를 따라)시킨다. 이를 통해, 제1 도전막(102) 내에 인 이온을 도핑시켜 제1 도전막(102) 또한 도전성을 갖도록 한다.
이어서, 도 3g에 도시된 바와 같이, 마스크 공정 및 식각공정을 실시하여 소자분리막(108)이 노출되도록 제2 도전막(109)의 일부를 식각한다. 이로써, 소자분리막(108)에 의해 서로 전기적으로 분리된 복수의 플로팅 게이트(111)가 형성된다.
이후에는, 도면에 도시하진 않았지만, 공지된 플래시 메모리 소자 제조 기술에 따라 플로팅 게이트(111)를 포함한 소자분리막(108) 상에 유전체막 및 콘트롤(control) 게이트 형성공정을 완료한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 비휘발성 메모리 소자의 플로팅 게이트를 구성하는 도전막 내에 나노 크리스탈을 형성함으로써, 도전막 내의 불순물 이온 농도를 균일하게 하고 불순물 이온 확산시 도전막 저부의 게이트 절연막 계면으로 불순물 이온이 집중적으로 몰려드는 현상을 최소화할 수 있게 한다.
이를 통해, 게이트 절연막의 신뢰성을 확보하여 소자의 전압 분포 특성 및 싸이클링 특성을 개선시킬 수 있다.
삭제
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 게이트 절연막 및 플로팅 게이트용 제1 도전막을 차례로 형성하는 단계;이온주입공정을 실시하여 상기 제1 도전막 내에 나노 크리스탈을 형성하는 단계;상기 제1 도전막, 상기 게이트 절연막 및 상기 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치 내에 매립되는 소자분리막을 형성하는 단계;상기 제1 도전막 상에 플로팅 게이트용 제2 도전막을 형성하는 단계;열공정을 수행하여 상기 제2 도전막의 불순물을 상기 제1 도전막으로 확산시키는 단계; 및상기 제2 도전막을 상기 소자분리막에 의해 서로 전기적으로 분리되게 하는 단계를 포함하는 비휘발성 메모리 소자 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,상기 제2 도전막을 형성하는 단계는,상기 제1 도전막을 포함한 상기 소자분리막 상부에 상기 제2 도전막을 증착하는 단계를 포함하고,상기 제2 도전막을 상기 소자분리막에 의해 서로 전기적으로 분리되게 하는 단계는,상기 소자분리막이 노출되도록 상기 제2 도전막을 식각하는 단계를 포함하는비휘발성 메모리 소자 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,상기 제1 도전막을 형성하는 단계는,언도프트 폴리실리콘막을 증착하여 이루어지는 비휘발성 메모리 소자 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,상기 제2 도전막은 도프트 폴리실리콘막으로 형성하는 비휘발성 메모리 소자 제조방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,상기 도프트 폴리실리콘막은 인 이온을 도핑하여 형성하는 비휘발성 메모리 소자 제조방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,상기 이온주입공정은 Si 또는 Ge 이온을 주입하여 이루어지는 비휘발성 메모리 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134314A KR101166810B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134314A KR101166810B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080060350A KR20080060350A (ko) | 2008-07-02 |
| KR101166810B1 true KR101166810B1 (ko) | 2012-07-26 |
Family
ID=39812883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134314A KR101166810B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101166810B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800198B (zh) * | 2010-03-12 | 2013-08-14 | 上海宏力半导体制造有限公司 | 晶体硅存储器制作方法 |
-
2006
- 2006-12-27 KR KR1020060134314A patent/KR101166810B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080060350A (ko) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
| JP4109460B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US20140038396A1 (en) | Semiconductor device and method for manufacturing same | |
| JP5356253B2 (ja) | 不揮発性メモリデバイスを作製する方法 | |
| KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
| JP2008530771A (ja) | 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法 | |
| KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20040103342A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2001189439A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| TW201929197A (zh) | 製造具有抹除閘的分離閘快閃記憶體單元之方法 | |
| CN114335186A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 | |
| KR101277147B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| JPH09116032A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2005525695A (ja) | メモリセルを製作する方法 | |
| KR100573480B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4659677B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005530336A (ja) | フラッシュメモリセルおよびその製造方法 | |
| KR100812080B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2002141425A (ja) | フラッシュ・メモリセル性能を改良するための側壁プロセス | |
| KR101166810B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| JP2010016165A (ja) | Ｎａｎｄ型フラッシュメモリ | |
| JP4117272B2 (ja) | 半導体記憶装置の製造方法 | |
| JP5358121B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2001351993A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3062043B2 (ja) | 不揮発性メモリとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |