CN102842609B - 结终端延伸结构及其制造方法 - Google Patents
结终端延伸结构及其制造方法 Download PDFInfo
- Publication number
- CN102842609B CN102842609B CN201110166489.6A CN201110166489A CN102842609B CN 102842609 B CN102842609 B CN 102842609B CN 201110166489 A CN201110166489 A CN 201110166489A CN 102842609 B CN102842609 B CN 102842609B
- Authority
- CN
- China
- Prior art keywords
- field plate
- extension area
- coating
- region
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 70
- 229920005591 polysilicon Polymers 0.000 claims description 70
- 239000011248 coating agent Substances 0.000 claims description 67
- 238000000576 coating method Methods 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 238000010276 construction Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 25
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000012216 screening Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000802 nitrating effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
Abstract
本发明公开了一种结终端延伸结构，包括：第一导电类型的集电区；集电区上的第二导电类型的漂移区；漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区；延伸区之外的第二导电类型的截止环；以及至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间的至少部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布。通过场板结构屏蔽延伸区及其外侧界面电荷的影响，改善表面电场，保证器件的击穿电压并提高器件的可靠性，可应用于高压(4500V及其以上)IGBT器件的保护终端。
Description
技术领域
本发明涉及半导体制造技术，更具体地说，涉及一种高压IGBT的结终端延伸结构及其制造方法。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。
而要确保IGBT高电压的一个重要前提条件是优良的终端保护结构，目前广泛用于高压(2500V及其以上)IGBT的终端保护结构主要是场限环(FLR)和结终端延伸结构(JTE)。
如图1所示，场限环结构包括内圈的分压保护区101(以包括p1环105和p2环106的结构为例)和外圈的截至环102。当偏压加在电极103上时，随着所加偏压的增大，耗尽层沿着主结区104向场限环的方向向外延伸，主结区104和p1环105距离的选取为主结在雪崩击穿之前，p1环105穿通，这样就减小了主结附近的最大电场，偏压的继续增加由p1环105承担，直到耗尽层穿通了p2环106。然而场限环结构占芯片总面积的比重较大，制造成本高，而且设计时需要考虑场限环的间距、结深、环的宽度及环的个数等因素，设计较为复杂。
对于结终端延伸结构(以p型沟道为例)，如图2所示，包括：P+集电区204、集电区上的N-漂移区205、漂移区205上的P+主结区201、主结区201一侧的P-延伸区202以及延伸区202之外的截止环206，该结构是通过在重掺杂的主结区201附近通过离子注入或扩散的方法获得结深逐渐减小的轻掺杂的延伸区202，来提高击穿电压的，具有较小的面积，设计也相对简单。当偏压加在电极203上时，随着所加偏压的增大，p-n结的耗尽层沿着表面向外(延伸区到截止环的方向)扩展，大大提高击穿电压。
然而，上述结终端延伸结构的问题在于，该终端结构容易受到表面电荷的影响，如受到界面不稳定性和氧化层界面电荷等的影响，使其表面电场受到影响，进而影响器件的击穿电压和可靠性。
发明内容
本发明实施例提供一种结终端延伸结构，屏蔽界面电荷的影响，改善表面电场，保证器件击穿电压并提高可靠性，同时减小终端区域面积，降低制造成本。
为实现上述目的，本发明实施例提供了如下技术方案：
一种结终端延伸结构，包括：
第一导电类型的集电区；
集电区上的第二导电类型的漂移区；
漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区；
延伸区之外的第二导电类型的截止环；以及
至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间的至少部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布。
可选地，所述场板为金属场板、半绝缘多晶硅场板或多晶硅场板与金属场板组合的多级场板。
可选地，所述场板为半绝缘多晶硅场板，半绝缘多晶硅场板位于氧化物层之上，或者氧化物层位于半绝缘多晶硅场板之上。
可选地，所述场板为金属场板，金属场板位于氧化物层之上。
可选地，所述场板为多晶硅场板与金属场板组合的多级场板，所述多晶硅场板位于氧化物层中间，所述金属场板位于氧化物层之上，所述氧化物层较多晶硅场板向截止环一侧延伸，且靠近截止环一侧的氧化物层的厚度大于靠近多晶硅场板一侧的氧化物层的厚度。
此外，本发明还提供了上述结终端延伸结构的制造方法，包括：
提供衬底，所述衬底内具有第二导电类型的漂移区以及漂移区上的第一导电类型的主结区、主结区一侧的第一导电类型的延伸区、延伸区之外的第二导电类型的截止环；
形成至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布。
可选地，所述场板为金属场板、半绝缘多晶硅场板或多晶硅场板与金属场板组合的多级场板。
可选地，所述场板为金属场板，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的氧化物层，以及在氧化物层上形成金属场板。
可选地，所述场板为半绝缘多晶硅场板，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的氧化物层，以及在氧化物层上形成半绝缘多晶硅场板，或者，在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的半绝缘多晶硅场板，以及在半绝缘多晶硅场板上形成氧化物层。
可选地，所述场板为多晶硅场板与金属场板组合的多级场板，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖主结区之外区域的氧化物层；在氧化物层上形成至少位于部分延伸区以及延伸区与截止环之间的至少部分区域之上的多晶硅场板；继续淀积氧化物层，使靠近截止环一侧的氧化物层的厚度大于靠近多晶硅场板一侧的氧化物层的厚度；在氧化物层上形成金属场板。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例的用于高压IGBT的终端保护结构的结终端延伸结构及其制造方法，形成有覆盖所述延伸区和至少部分覆盖延伸区和截止环之间区域的叠层结构，该叠层结构包括场板，通过场板屏蔽界面电荷对结终端延伸结构影响，改善其表面电场分布，保证器件的击穿电压并提高器件的可靠性。同时该终端结构减小了终端区域的面积，降低了芯片制造成本。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为用于IGBT终端保护的场限环结构的示意图；
图2为用于IGBT终端保护的结终端延伸结构的示意图；
图3-图5为本发明实施例公开的结终端延伸结构的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
正如背景技术部分所述，对于结终端延伸结构，延伸区容易受到表面电荷的影响，如受到界面不稳定性和氧化层界面电荷等的影响，使其表面电场受到影响，进而影响器件的击穿电压和可靠性。
为此，本发明提出了一种结终端延伸结构，通过形成至少覆盖延伸区的场板结构，来屏蔽界面电荷，从而改善表面电场，稳定器件的击穿电压和提高器件的可靠性，所述结终端延伸结构包括：
第一导电类型的集电区；
集电区上的第二导电类型的漂移区；
漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区；
延伸区之外的第二导电类型的截止环；以及
至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间的至少部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布。
通过具有场板的叠层结构，来屏蔽延伸区及其外侧界面电荷，改善表面电场分布，稳定器件的击穿电压和提高器件的可靠性，同时具有钝化作用。
此外，相对于场限环结构，结终端延伸结构具有更小的面积，缩小了IGBT器件中终端保护结构的面积，提高了集成度，降低了芯片制造成本，尤其适用于高电压(6500V以上)IGBT器件的终端保护。
基于上述思想，本发明提出了具有上述具有场板的结终端延伸结构，用于高压IGBT器件的终端保护，以下将结合具体的实施例进行详细的描述，在以下实施例中，均以p型沟道为例进行说明，即第一导电类型为p型，第二导电类型为n型，此处仅为示例，本发明同样适用于n型沟道的实施例。
实施例一
在此实施例中，参考图3所示，结终端延伸结构包括：
P+集电区303；
P+集电区303上的N-漂移区302；
N-漂移区302上的P+主结区305，以及主结区305一侧的P-延伸区306；
延伸区之外的N+截止环307；
至少覆盖所述主结区305之外区域的叠层结构400，所述叠层结构400包括半绝缘多晶硅场板(SIPOS)401和氧化物层402，所述氧化物层402可以位于所述半绝缘多晶硅场板401之上，也可以为半绝缘多晶硅场板位于氧化物层之上，所述半绝缘多晶硅场板为位于至少部分所述延伸区306以及延伸区306与截止环307之间区域310的至少部分区域上的连续结构。
在本申请中，所述主结区305之外区域指延伸区306、截止环307以及延伸区与截止环之间的区域310的区域，所述延伸区306以及延伸区306与截止环307之间区域310即为耗尽区向截止环307方向扩散的区域。
在本实施例中，所述半绝缘多晶硅场板(SIPOS)401的厚度可以为1-2μm，所述氧化物层402可以为硼磷硅玻璃、二氧化硅等，其厚度可以为1-2μm，半绝缘多晶硅场板为一个整体而连续的结构覆盖住至少部分的延伸区以及部分的延伸区与截止区之间的区域。
在本实施例的一些实施例中，所述半绝缘多晶硅场板可以完全遮盖延伸区以及完全遮盖所述延伸区306与截止环307之间的区域310，更进一步地，还可以遮盖住截止环307(如图3中所示)；在另一些实施例中，所述半绝缘多晶硅场板可以完全遮盖延伸区以及部分遮盖所述延伸区306与截止环307之间的部分区域(图未示出)；在又一些实施例中，所述半绝缘多晶硅场板可以部分遮盖延伸区以及部分遮盖所述延伸区306与截止环307之间的部分区域(图未示出)。上述实施例中，遮盖延伸区306与截止环307之间区域310的部分区域的场板的长度可以根据具体击穿电压的要求来设计。上述实施例中，氧化物层可以具有同场板相同的覆盖面积，也可以具有更大的覆盖面积，可以根据具体设计要求要决定。
由于SIPOS具有高阻性，具有SIPOS的叠层结构屏蔽被场板结构覆盖区域的界面电荷，改善被场板结构覆盖区域的表面电场，同时起到钝化作用，在保证IGBT器件高击穿电压的同时，提高了器件的可靠性。
以上为本实施例的结终端延伸结构，为了更好地理解本发明，以下结合一个实施例对其制造方法进行详细的描述。
首先，提供衬底，所述衬底上形成有第一导电类型的集电区，所述衬底内形成有第二导电类型的漂移区以及漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区、延伸区之外的第二导电类型的截止环。
在一个实施例中，所述衬底为Si单晶片，具有相对的两个表面，所述衬底可以具有N型的轻掺杂，可以在衬底的一个表面通过P型重掺杂来形成P+集电区303，而后，可以从衬底的另一个表面通过P型重掺杂形成P+主结区、通过P型轻掺杂形成P-的延伸区以及通过N型重掺杂形成N+截止环，其中P+主结区、P-的延伸区及N+截止环之外的衬底部分则为N-漂移区，从而形成了该终端的内部结构。
而后，在衬底表面上形成至少部分覆盖主结区之外区域的叠层结构，所述叠层结构包括半绝缘多晶硅场板和氧化物层，可以通过形成半绝缘多晶硅场板后在半绝缘多晶硅场板上形成氧化物层来形成该叠层结构，还可以形成氧化物层后在氧化物层上形成多晶硅场板来形成该叠层结构。
在一个实施例中，可以通过化学气相淀积PECVD过程掺氧或掺氮淀积形成半绝缘多晶硅场板，厚度可以为1-2μm，而后可以通过PECVD的方法继续淀积形成氧化物层，厚度可以为1-2μm。
或者，可以通过热氧化的方法先形成氧化物层，而后继续通过化学气相淀积PECVD过程掺氧或掺氮淀积形成半绝缘多晶硅场板。
以上实施例的制造方法，仅为示例，本发明并不限于此。
实施例二
在此实施例中，如图4所示，结终端延伸结构包括：
P+集电区303；
P+集电区303上的N-漂移区302；
N-漂移区302上的P+主结区305，以及主结区305一侧的P-延伸区306；
延伸区之外的N+截止环307；
至少覆盖所述主结区之外的叠层结构400，所述场板为金属场板，所述叠层结构400包括氧化物层501和氧化物层501上的金属场板502，所述金属场板502位于氧化物层501之上，为位于至少部分延伸区306以及至少延伸区306与截止环307之间的区域的部分区域之上的连续结构。
在本实施例中，所述金属场板可以完全遮盖延伸区以及完全遮盖所述延伸区306与截止环307之间的区域，更进一步地，还可以遮盖住截止环307(如图3所示)；在另一些实施例中，所述金属场板可以完全遮盖延伸区以及部分遮盖所述延伸区306与截止环307之间的部分区域(图未示出)；在又一些实施例中，所述金属场板可以部分遮盖延伸区以及部分遮挡所述延伸区306与截止环307之间区域310的部分区域(图未示出)。上述实施例中，遮盖延伸区306与截止环307之间部分区域的场板的长度可以根据具体击穿的要求来设计。上述实施例中，氧化物层可以具有同场板相同的面积，也可以具有更大的覆盖面积，可以根据具体设计要求要决定。
其中，所述金属场板502可以为铝或其他合适的金属材料，厚度可以为1-2μm。所述氧化物层501可以为热氧化生成的二氧化硅，其厚度可以为1-2μm，所述金属场板502的厚度可以为1-2μm。
通过具有金属场板的叠层结构，屏蔽界面电荷，改善表面电场分布，在保证IGBT器件高击穿电压的同时，提高了器件的可靠性。
以上为本实施例的结终端延伸结构，为了更好地理解本发明，以下结合一个实施例对其制造方法进行详细的描述。
首先，提供衬底，所述衬底上形成有第一导电类型的集电区，所述衬底内形成有第二导电类型的漂移区以及漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区、延伸区之外的第二导电类型的截止环。
同实施例一的该步骤，不在赘述。
而后，在所述延伸区所在的衬底表面上形成至少部分覆盖所述延伸区和至少部分覆盖延伸区与截止环之间区域的氧化物层和氧化物层上的金属场板，以形成包括氧化物层和其上的金属场板的叠层结构。
在一个实施例中，可以通过热氧化的的方法形成氧化物层，例如二氧化硅，而后通过溅射的方法形成金属场板，例如铝。
以上实施例的制造方法，仅为示例，本发明并不限于此。
实施例三
在此实施例中，通过形成由多晶硅(POLY)场板和金属场板结合的多级场板，多晶硅(POLY)场板和金属场板由氧化物隔开，在屏蔽界面电荷的同时，通过优化氧化物层的厚度对击穿的影响，改善表面电场集中的现象，抑制提前击穿，更好地稳定器件的击穿电压并提高器件的可靠性。
参考图5所示，所述结终端延伸结构包括：
P+集电区303；
P+集电区303上的N漂移区302；
N漂移区302上的P+主结区305，以及主结区305一侧的P-延伸区306；
延伸区之外的N+截止环307；
至少部分覆盖所述主结区305之外区域的叠层结构400，所述叠层结构包括氧化物层603及多晶硅场板601与金属场板602组合的多级场板，所述多晶硅场板601位于氧化物层603中间，所述多晶硅场板和金属场板为位于至少部分延伸区以及延伸区与截止环之间的至少部分区域之上的连续结构，且所述金属场板602位于氧化物层603之上，所述氧化物层603较多晶硅场板601向截止环307一侧延伸，且靠近截止环307一侧的氧化物层603的厚度大于靠近多晶硅场板601一侧的氧化物层603的厚度。
在一个优选实施例中，如图5所示，所述多晶硅场板601位于所述延伸区306以及延伸区与截止环之间区域310的部分区域之上，所述金属场板602位于所述延伸区306以及延伸区306与截止环307之间的区域之上，金属场板602向截止环侧延伸的区域大于多晶硅场板延伸的区域，而且在靠近多晶硅场板一侧氧化层的厚度小于靠近截止环一侧的氧化层的厚度。
可以根据具体击穿电压的要求，来设计所述氧化物层603、多晶硅场板601以及金属场板602的厚度及长度。
在本实施例的中，所述金属场板和多晶硅场板可以具有不同的长度，靠近多晶硅场板一侧的厚度与靠近截止环一侧的氧化物层的厚度不同，也就是说，在氧化物层的厚度上沿耗尽区扩散方向有一个由薄到厚的优化，通过金属场板和多晶硅场板的多级场板，屏蔽界面电荷，改善表面电场分布，在保证IGBT器件高击穿电压的同时，提高了器件的可靠性，此外，通过优化氧化层厚度对击穿的影响，改善表面电场集中的现象，抑制了提前击穿，同时叠层结构起到钝化作用。
以上为本实施例的结终端延伸结构，为了更好地理解本发明，以下结合一个实施例对其制造方法进行详细的描述。
首先，提供衬底，所述衬底上形成有第一导电类型的集电区，所述衬底内形成有第二导电类型的漂移区以及漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区、延伸区之外的第二导电类型的截止环。
同实施例一的该步骤，不在赘述。
而后，在衬底表面上形成至少部分覆盖主结区之外区域的氧化物层；在氧化物层上形成至少位于部分延伸区以及延伸区与截止环之间的至少部分区域之上的多晶硅场板；继续淀积氧化物层，使靠近截止环一侧的氧化物层的厚度大于靠近多晶硅场板一侧的氧化物层的厚度；在氧化物层上形成金属场板。
在一个实施例中，可以通过热氧化的方法形成氧化物层，而后可以通过LPCVD的方法继续淀积形成多晶硅场板，而后可以通过PECVD的方法继续淀积形成氧化物层，而后可以通过溅射的方法形成金属场板，从而形成场板结构。
以上实施例的制造方法，仅为示例，本发明并不限于此。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种结终端延伸结构，其特征在于，包括：
第一导电类型的集电区；
集电区上的第二导电类型的漂移区；
漂移区上的第一导电类型的主结区以及主结区一侧的第一导电类型的延伸区；
延伸区之外的第二导电类型的截止环；以及
至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间的至少部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布；
所述场板为金属场板、半绝缘多晶硅场板或多晶硅场板与金属场板组合的多级场板；
当所述场板为多晶硅场板与金属场板组合的多级场板时，所述多晶硅场板位于氧化物层中间，所述金属场板位于氧化物层之上，且所述金属场板完全覆盖所述氧化层的上表面，所述氧化物层较多晶硅场板向截止环一侧延伸，且靠近截止环一侧的氧化物层的厚度大于靠近多晶硅场板一侧的氧化物层的厚度。
2.根据权利要求1所述的结终端延伸结构，其特征在于，所述场板为半绝缘多晶硅场板，半绝缘多晶硅场板位于氧化物层之上，或者氧化物层位于半绝缘多晶硅场板之上。
3.根据权利要求1所述的结终端延伸结构，其特征在于，所述场板为金属场板，金属场板位于氧化物层之上。
4.一种结终端延伸结构的制造方法，其特征在于，包括：
提供衬底，所述衬底内具有第二导电类型的漂移区以及漂移区上的第一导电类型的主结区、主结区一侧的第一导电类型的延伸区、延伸区之外的第二导电类型的截止环；
形成至少部分覆盖所述主结区之外区域的叠层结构，所述叠层结构包括氧化物层和场板，所述场板为位于至少部分延伸区以及延伸区与截止环之间部分区域之上的连续结构，所述场板用于屏蔽界面电荷、改善表面电场分布；
所述场板为金属场板、半绝缘多晶硅场板或多晶硅场板与金属场板组合的多级场板；
当所述场板为多晶硅场板与金属场板组合的多级场板时，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖主结区之外区域的氧化物层；在氧化物层上形成至少位于部分延伸区以及延伸区与截止环之间的至少部分区域之上的多晶硅场板；继续淀积氧化物层，使靠近截止环一侧的氧化物层的厚度大于靠近多晶硅场板一侧的氧化物层的厚度；在氧化物层上形成金属场板，且所述金属场板完全覆盖所述氧化层的上表面。
5.根据权利要求4所述的制造方法，其特征在于，所述场板为金属场板，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的氧化物层，以及在氧化物层上形成金属场板。
6.根据权利要求4所述的方法，其特征在于，所述场板为半绝缘多晶硅场板，形成所述叠层结构的步骤为：在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的氧化物层，以及在氧化物层上形成半绝缘多晶硅场板，或者，在衬底表面上形成至少部分覆盖所述延伸区以及至少部分覆盖延伸区和截止环之间区域的半绝缘多晶硅场板，以及在半绝缘多晶硅场板上形成氧化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110166489.6A CN102842609B (zh) | 2011-06-20 | 2011-06-20 | 结终端延伸结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110166489.6A CN102842609B (zh) | 2011-06-20 | 2011-06-20 | 结终端延伸结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842609A CN102842609A (zh) | 2012-12-26 |
| CN102842609B true CN102842609B (zh) | 2015-07-22 |
Family
ID=47369818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110166489.6A Active CN102842609B (zh) | 2011-06-20 | 2011-06-20 | 结终端延伸结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102842609B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022146A (zh) * | 2014-06-06 | 2014-09-03 | 西南交通大学 | 一种半导体功率器件的终端结构 |
| CN106158938B (zh) * | 2015-04-09 | 2019-06-25 | 北大方正集团有限公司 | 结终端延伸结构及其制作方法 |
| CN106158920B (zh) * | 2015-04-09 | 2019-03-29 | 北大方正集团有限公司 | 一种功率器件及其制作方法 |
| CN106158919B (zh) * | 2015-04-09 | 2019-11-08 | 北大方正集团有限公司 | 结终端延伸结构及其制作方法 |
| CN106158937A (zh) * | 2015-04-09 | 2016-11-23 | 北大方正集团有限公司 | 结终端延伸结构及其制作方法 |
| CN106298872A (zh) * | 2015-06-25 | 2017-01-04 | 北大方正集团有限公司 | 一种功率器件结终端及其制作方法 |
| CN107452788A (zh) * | 2016-05-31 | 2017-12-08 | 无锡华润微电子有限公司 | 功率器件的终端结构、功率器件及其制造方法 |
| CN109216430A (zh) * | 2017-06-30 | 2019-01-15 | 无锡华润华晶微电子有限公司 | 半导体横向变掺杂终端结构及其制备方法 |
| CN107507859A (zh) * | 2017-08-31 | 2017-12-22 | 中国科学院微电子研究所 | 一种碳化硅器件终端及其制作方法 |
| CN107731905A (zh) * | 2017-09-26 | 2018-02-23 | 中国科学院微电子研究所 | 一种碳化硅功率器件终端结构及其制作方法 |
| CN109935624B (zh) * | 2017-12-15 | 2022-03-22 | 深圳尚阳通科技有限公司 | 功率器件的终端结构 |
| CN110518060B (zh) * | 2019-09-07 | 2021-03-16 | 电子科技大学 | 横向变掺杂结终端结构 |
| CN113314599B (zh) * | 2021-06-22 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 复合终端结构及其制备方法 |
| CN113540222B (zh) * | 2021-07-13 | 2022-10-21 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
| JP2024044679A (ja) * | 2022-09-21 | 2024-04-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100289032A1 (en) * | 2009-05-12 | 2010-11-18 | Qingchun Zhang | Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same |
| CN102005475A (zh) * | 2010-10-15 | 2011-04-06 | 无锡新洁能功率半导体有限公司 | 具有改进型终端的igbt及其制造方法 |
-
2011
- 2011-06-20 CN CN201110166489.6A patent/CN102842609B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100289032A1 (en) * | 2009-05-12 | 2010-11-18 | Qingchun Zhang | Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same |
| CN102005475A (zh) * | 2010-10-15 | 2011-04-06 | 无锡新洁能功率半导体有限公司 | 具有改进型终端的igbt及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| Comparison of DMOS/IGBT-Compatible High-Voltage Termination Structures and Passivation Techniques;Jacek Korec，Raban Held;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;19931031;第40卷(第10期);第1845页-第1854页 * |
| 硅材料功率半导体器件结终端技术的新发展;张彦飞等;《电子器件》;20090630;第32卷(第3期);第538页-第546页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842609A (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842609B (zh) | 结终端延伸结构及其制造方法 | |
| CN102856352B (zh) | 绝缘栅双极晶体管终端及其制作方法 | |
| CN102842598B (zh) | 用于功率半导体器件的改进的锯齿电场漂移区域结构 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| EP2822038B1 (en) | Insulated gate bipolar transistor | |
| US9236460B2 (en) | Semiconductor device having a diffusion region | |
| CN108183130A (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN110047910A (zh) | 一种高耐压能力的异质结半导体器件 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| WO2023071237A1 (zh) | 一种绝缘栅双极晶体管及其制造方法、电子设备 | |
| CN204632762U (zh) | 结终端延伸的终端版图结构及其终端结构 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN102723363A (zh) | 一种vdmos器件及其制作方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN103855200A (zh) | 一种半导体器件及其制作方法 | |
| US20140209971A1 (en) | Insulated gate bipolar transistor | |
| CN103872097A (zh) | 功率半导体设备及其制造方法 | |
| CN110518060B (zh) | 横向变掺杂结终端结构 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN103839978B (zh) | 一种中高压沟槽型功率器件的终端结构及其制作方法 | |
| CN108321192B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| KR102585094B1 (ko) | 분리 버퍼 구조를 갖는 초접합 igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |