CN109935624B - 功率器件的终端结构 - Google Patents
功率器件的终端结构 Download PDFInfo
- Publication number
- CN109935624B CN109935624B CN201711344075.1A CN201711344075A CN109935624B CN 109935624 B CN109935624 B CN 109935624B CN 201711344075 A CN201711344075 A CN 201711344075A CN 109935624 B CN109935624 B CN 109935624B
- Authority
- CN
- China
- Prior art keywords
- conductive material
- region
- terminal
- layer
- material covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率器件的终端结构,终端结构包括:形成于过渡区中的P型环。位于终端区中N型外延层组成终端漂移区,P型环和终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压。在终端漂移区的表面上设置有导电材料覆盖结构,导电材料覆盖结构使终端漂移区的各位置表面上都被导电材料覆盖,用于阻止外界可移动电荷对所述终端漂移区的表面电场的影响,提高终端结构的耐压。本发明能降低或防止外界可移动电荷对终端区的漂移区表面的电场强度的影响,从而能降低器件的漏电,增加器件的击穿电压,且工艺成本低。
Description
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种功率器件的终端结构。
背景技术
功率器件通常分成三部分,分别是电荷流动区即原胞区,过渡区和终端区。原胞区中形成有器件的单元结构即原胞,各原胞在导通时会有电荷流动,故原胞区决定了功率器件芯片的导通电阻,芯片的原胞区面积越大,芯片的导通电阻越小。
终端区围绕在原胞区的周侧,而过渡区则位于原胞区和终端区之间。过渡区会影响器件的抗雪崩耐量的能力。终端区的设计主要是希望器件的击穿电压不会因为终端而降低。
如图1所示,是现有第一种功率器件的终端结构的结构示意图;终端结构包括:
P型环102,形成于所述过渡区中,所述P型环102和所述电荷流动区中的P型阱相接触,所述P型环102和所述P型阱都形成于N型外延层101上。
位于所述终端区中所述N型外延层101组成终端漂移区,所述P型环102和所述终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压。
所述功率器件通常为垂直结构器件,位于所述电荷流动区的所述P型阱底部的所述N型外延层101组成器件区漂移区;所述P型阱和所述器件区漂移区形成垂直结构的PN结,所述P型阱的顶部通过接触孔104连接到由正面金属层组成的第一电极105,所述P型环102的顶部也通过接触孔104连接到所述第一电极105。
所述功率器件能为功率PN结二极管,VDMOS如沟槽MOSFET,IGBT等。
以功率PN结二极管为例,功率PN结二极管的原胞结构直接由所述P型阱和所述器件区漂移区形成垂直结构的PN结组成,所述第一电极为阳极;在所述N型外延层 101形成有背面金属层并组成阴极。
以所述功率器件为VDMOS为例,VDMOS的原胞结构还包括位于所述P型阱中的源区,栅极结构覆盖所述P型阱形成沟道,漏区形成于所述N型外延层101的背面,在漏区背面形成有背面金属层并组成漏极。所述第一电极为源极。
在所述终端区的最外出的所述N型外延层101表面设置有由N+区组成的截止区103。
由图1所述可知,功率器件通常为垂直器件和终端结构则为一个横向器件。终端结构主要用于承受器件的横向电压。而这种横向电压主要是通过所述P型环102和所述终端漂移区组成PN结来承受。实际上,所述P型环102和所述终端漂移区组成PN 结击穿电压比理论上的1维结构的PN结的击穿电压要低很多,原因为所述P型环102 具有曲率效应。如果采用更深的所述P型环102的结深,如增加所述P型环102的掺杂注入的能量,或者是采用更高的热过程,都可以降低曲率效应,从而提高所述P型环102和所述终端漂移区组成的PN结的耐压。但是如果器件的击穿电压很高,超过 100V以上,仅仅增加结深的方法就很难符合要求。
为了降低所述P型环102的曲率,现有方法中有如下几种改进的结构,现分别介绍如下:
如图2所示,是现有第二种功率器件的终端结构的结构示意图;现有第二种结构和现有第一种结构的区别之处为,现有第二种结构中增加了结终端扩展区(JTE)106,所述结终端扩展区106的结深小于所述P型环102的结深,所述结终端扩展区106从所述P型环102中向所述终端漂移区中扩展,用以提高所述P型环102和所述终端漂移区的PN结的宽度,并从而降低曲率效应。
如图3所示,是现有第三种功率器件的终端结构的结构示意图;现有第三种结构和现有第一种结构的区别之处为,现有第三种结构中增加了多个P型掺杂的浮空环 107。所述P型环102和所述浮空环107之所以称为环是因为在俯视面的版图结构上,所述P型环102和所述浮空环107都为环状结构,且都是环绕在位于中间区域的原胞区的周侧。各所述浮空环107之间具有间隔,且各所述浮空环107和所述终端漂移区之间具有间隔,各间距可以相等也可以不相等。各所述浮空环107用于增加对所述终端漂移区的横向耗尽。
如图4所示,是现有第四种功率器件的终端结构的结构示意图;现有第四种结构和现有第一种结构的区别之处为,现有第四种结构中具有特征:所述P型环102的顶部通过接触孔104连接的正面金属层即第一电极105还延伸到所述终端漂移区的表面上方并组成第一场板结构105a,图4中单独用标记105a表示第一场板结构。第一场板结构105a的宽度通常在几微米到几十微米之间,取决于击穿电压的要求。
上述三种结构为通过降低所述P型环102的曲率来提高器件的所述P型环102和所述终端漂移区组成的PN结的耐压的结构。
如图5所示,是现有第五种功率器件的终端结构的结构示意图;现有第五种结构和现有第四种结构的区别之处为,现有第五种结构具有特征:在所述N型外延层101 中具有超结结构,超结结构包括了交替排列的P型柱108和N型柱,N型柱由P型柱 108之间的N型外延层101组成。另外,图1中,所述截止区103的顶部未形成接触孔。通常,在所述截止区103的顶部也能设置接触孔104并连接到由正面金属层形成的电极105b,该电极105b可以直接和漏极相连,图5中则显示了所述截止区103顶部的电极105b的结构。
另外,由于器件的终端结构是一个横向结构。横向结构,电场的峰值在N型外延层101表面。因此外界的可移动电荷很容易影响表面电场,从而影响器件终端结构的击穿电压,从而增加器件的漏电,器件击穿电压的降低。
为了降低外界可移动电荷对电场表面的影响,可以采用比较厚的钝化层,改进钝化层的材料,增加聚酰亚胺(Polyimide)和选用性能更好的塑封料。但是这个都会增加芯片的成本,带来成本的增加。通常,外界可移动电荷包括水汽和水蒸气。
发明内容
本发明所要解决的技术问题是提供一种功率器件的终端结构,能降低或防止外界可移动电荷对终端区的漂移区表面的电场强度的影响,从而能降低器件的漏电,增加器件的击穿电压,且工艺成本低。
为解决上述技术问题,本发明提供的功率器件的终端结构中功率器件的中间区域为电荷流动区,终端区环绕于所述电荷流动区的外周,过渡区位于所述电荷流动区和所述终端区之间;终端结构设置在所述过渡区和所述终端区上,所述终端结构包括:
P型环,形成于所述过渡区中,所述P型环和所述电荷流动区中的P型阱相接触,所述P型环和所述P型阱都形成于N型外延层上。
位于所述终端区中所述N型外延层组成终端漂移区,所述P型环和所述终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压。
在所述终端漂移区的表面上设置有导电材料覆盖结构,所述导电材料覆盖结构使所述终端漂移区的各位置表面上都被导电材料覆盖,用于阻止外界可移动电荷对所述终端漂移区的表面电场的影响,提高所述终端结构的耐压。
进一步的改进是,所述导电材料覆盖结构包括两层以上的导电材料覆盖层,所述终端漂移区的各位置表面至少覆盖有一层所述导电材料覆盖层。
进一步的改进是,所述导电材料覆盖结构包括两层的导电材料覆盖层,第一层导电材料覆盖层的导电材料为多晶硅或金属,第二层导电材料覆盖层的导电材料为金属;在纵向上,所述第一层导电材料覆盖层位于所述第二导电材料覆盖层的底部。
进一步的改进是,所述第一层导电材料覆盖层为分段式结构,在所述第一层导电材料覆盖层的各段之间的区域上被所述第二层导电材料覆盖层覆盖,使得所述终端漂移区的各位置表面都被导电材料覆盖。
所述第二层导电材料覆盖层为分段式结构,在所述第二层导电材料覆盖层的各段之间的区域下方设置有所述第一层导电材料覆盖层的材料,使得所述终端漂移区的各位置表面都被导电材料覆盖。
进一步的改进是,所述第一层导电材料覆盖层浮空设置;或者,所述第一层导电材料覆盖层连接一个固定电位;或者,所述第一层导电材料覆盖层连接一个变动电位。
所述第二层导电材料覆盖层浮空设置;或者,所述第二层导电材料覆盖层连接一个固定电位;或者,所述第二层导电材料覆盖层连接一个变动电位。
进一步的改进是,所述第一层导电材料覆盖层的各段的长度小于等于4微米,各段之间的间距小于等于4微米。
所述第二层导电材料覆盖层的各段的长度小于等于4微米,各段之间的间距小于等于4微米。
进一步的改进是,在所述终端漂移区的表面还设置有P型掺杂的结终端扩展区,所述结终端扩展区的结深小于所述P型环的结深,所述结终端扩展区从所述P型环中向所述终端漂移区中扩展,用以提高所述P型环和所述终端漂移区的PN结的宽度。
进一步的改进是,在所述终端漂移区的表面还设置有多个P型掺杂的浮空环,各所述浮空环之间具有间隔,且各所述浮空环和所述终端漂移区之间具有间隔,各所述浮空环用于增加对所述终端漂移区的横向耗尽。
进一步的改进是,所述功率器件为垂直结构器件,位于所述电荷流动区的所述P型阱底部的所述N型外延层组成器件区漂移区;所述P型阱和所述器件区漂移区形成垂直结构的PN结,所述P型阱的顶部通过接触孔连接到由正面金属层组成的第一电极,所述P型环的顶部也通过接触孔连接到所述第一电极。
进一步的改进是,所述P型环的顶部通过接触孔连接的正面金属层还延伸到所述终端漂移区的表面上方并组成第一场板结构。
进一步的改进是,在所述终端区的最外出的所述N型外延层表面设置有由N+区组成的截止区。
进一步的改进是,所述截止区通过接触孔连接到由正面金属层组成的第二电极。
进一步的改进是,在所述电荷流动地区、所述过渡区和所述终端区的所述N型外延层中形成有超结结构。
进一步的改进是,所述第一层导电材料覆盖层和所述所N型外延层之间隔离有第一氧化层,所述第一层导电材料覆盖层和所述第二层导电材料覆盖层之间隔离有第二氧化层。
进一步的改进是,所述功率器件为功率PN结二极管,VDMOS,IGBT。
本发明通过在终端漂移区的表面上设置有导电材料覆盖结构,导电材料覆盖结构能使终端漂移区的各位置表面上都被导电材料覆盖,从而能阻止外界可移动电荷如水汽和水蒸气对终端漂移区的表面电场的影响,提高终端结构的耐压并降低器件的漏电,提高器件在潮湿环境下的可靠性。
另外,本发明的导电材料覆盖结构能通过两层以上的导电材料覆盖层,完全能够根据现有采用的正面多晶硅层或正面金属层的工艺来实现导电材料覆盖层,进行对正面多晶硅层或正面金属层的工艺的版图进行相应的改变即可,并不需要增加额外的工艺成本如不需要增加额外的光刻工艺以及不需要增加钝化层的厚度等,故本发明还具有工艺成本低的特点。
另外,本发明通过多层导电材料覆盖层如两层导电材料覆盖层的设置,能够使得各层导电材料覆盖层都为分段结构,通过不同层的导电材料覆盖层的段进行横向的交替排列能实现对终端漂移区的各位置的覆盖;而在保证对终端漂移区的各位置实现导电材料覆盖的基础上,能减少各段的宽度和间距,所以能避免较长的段可能对终端漂移区的表面电场造成不利影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有第一种功率器件的终端结构的结构示意图;
图2是现有第二种功率器件的终端结构的结构示意图;
图3是现有第三种功率器件的终端结构的结构示意图;
图4是现有第四种功率器件的终端结构的结构示意图;
图5是现有第五种功率器件的终端结构的结构示意图;
图6是本发明第一实施例功率器件的终端结构的结构示意图;
图7是本发明第二实施例功率器件的终端结构的结构示意图;
图8是本发明第三实施例功率器件的终端结构的结构示意图;
图9是本发明第四实施例功率器件的终端结构的结构示意图。
具体实施方式
如图6所示,是本发明第一实施例功率器件的终端结构的结构示意图;本发明第一实施例功率器件的终端结构中的功率器件的中间区域为电荷流动区,终端区环绕于所述电荷流动区的外周,过渡区位于所述电荷流动区和所述终端区之间;终端结构设置在所述过渡区和所述终端区上,所述终端结构包括:
P型环2,形成于所述过渡区中,所述P型环2和所述电荷流动区中的P型阱相接触,所述P型环2和所述P型阱都形成于N型外延层1上。通常N型外延层1形成于半导体衬底表面,半导体衬底通常为硅衬底,此时所述N型外延层1则采用硅外延层。
位于所述终端区中所述N型外延层1组成终端漂移区,所述P型环2和所述终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压。
在所述终端漂移区的表面上设置有导电材料覆盖结构,所述导电材料覆盖结构使所述终端漂移区的各位置表面上都被导电材料覆盖,用于阻止外界可移动电荷对所述终端漂移区的表面电场的影响,提高所述终端结构的耐压。所述导电材料覆盖结构包括两层以上的导电材料覆盖层,所述终端漂移区的各位置表面至少覆盖有一层所述导电材料覆盖层。图6所示的本发明第一实施例中,所述导电材料覆盖结构包括两层的导电材料覆盖层,第一层导电材料覆盖层5的导电材料为多晶硅,第二层导电材料覆盖层6b的导电材料为金属;在纵向上,所述第一层导电材料覆盖层5位于所述第二导电材料覆盖层的底部。在其它实施例中,第一层导电材料覆盖层5的导电材料也能为金属。
所述第一层导电材料覆盖层5为分段式结构,在所述第一层导电材料覆盖层5的各段之间的区域上被所述第二层导电材料覆盖层6b覆盖,使得所述终端漂移区的各位置表面都被导电材料覆盖;所述第二层导电材料覆盖层6b为分段式结构,在所述第二层导电材料覆盖层6b的各段之间的区域下方设置有所述第一层导电材料覆盖层 5的材料,使得所述终端漂移区的各位置表面都被导电材料覆盖。图6中,在横向上,所述第一层导电材料覆盖层5的各段和所述第二层导电材料覆盖层6b的各段正好呈交错排列的结构。
本发明第一实施例中,所述第一层导电材料覆盖层5浮空设置。在其它实施例中也能为:所述第一层导电材料覆盖层5连接一个固定电位;或者,所述第一层导电材料覆盖层5连接一个变动电位。
本发明第一实施例中,所述第二层导电材料覆盖层6b浮空设置。在其它实施例中也能为:所述第二层导电材料覆盖层6b连接一个固定电位;或者,所述第二层导电材料覆盖层6b连接一个变动电位。
本发明第一实施例中,所述第一层导电材料覆盖层5的各段的长度小于等于4微米,各段之间的间距小于等于4微米;各段的长度过长有可能会影响所述终端漂移区的表面电场。
所述第二层导电材料覆盖层6b的各段的长度小于等于4微米,各段之间的间距小于等于4微米;各段的长度过长有可能会影响所述终端漂移区的表面电场。
所述功率器件为垂直结构器件,位于所述电荷流动区的所述P型阱底部的所述N型外延层1组成器件区漂移区;所述P型阱和所述器件区漂移区形成垂直结构的PN 结,所述P型阱的顶部通过接触孔4连接到由正面金属层组成的第一电极6a,所述P 型环2的顶部也通过接触孔4连接到所述第一电极6a。
本发明第一实施例中,所述P型环2的顶部通过接触孔4连接的正面金属层还延伸到所述终端漂移区的表面上方并组成第一场板结构6a。所述第一场板结构6a用于降低所述P型环2的曲率效应。图6中,所述第一场板结构仅为所述第一电极6a的延伸结构,二者是一体的,故都采用标记6a表示。在其它实施例中,也能还能采用如下降低所述P型环2的曲率效应的结构,分别为:
在所述终端漂移区的表面还设置有P型掺杂的结终端扩展区,所述结终端扩展区的结深小于所述P型环2的结深,所述结终端扩展区从所述P型环2中向所述终端漂移区中扩展,用以提高所述P型环2和所述终端漂移区的PN结的宽度。结终端扩展区的结构可以参考图2所示。
在所述终端漂移区的表面还设置有多个P型掺杂的浮空环,各所述浮空环之间具有间隔,且各所述浮空环和所述终端漂移区之间具有间隔,各所述浮空环用于增加对所述终端漂移区的横向耗尽。浮空环的结构可以参考图3所示。
在所述终端区的最外出的所述N型外延层1表面设置有由N+区组成的截止区3。
所述截止区3通过接触孔4连接到由正面金属层组成的第二电极6c。
所述第一层导电材料覆盖层5和所述所N型外延层1之间隔离有第一氧化层,所述第一层导电材料覆盖层5和所述第二层导电材料覆盖层6b之间隔离有第二氧化层。
所述功率器件能为功率PN结二极管,VDMOS,IGBT。
以所述功率器件为功率PN结二极管为例,功率PN结二极管的原胞结构直接由所述P型阱和所述器件区漂移区形成垂直结构的PN结组成,所述第一电极6a为阳极;在所述N型外延层101形成有背面金属层并组成阴极。第二电极6可以和阴极连接。
以所述功率器件为VDMOS为例,VDMOS的原胞结构还包括位于所述P型阱中的源区,栅极结构覆盖所述P型阱形成沟道,漏区形成于所述N型外延层101的背面,在漏区背面形成有背面金属层并组成漏极。所述第一电极6a为源极。第二电极6可以和漏极连接。VDMOS的栅极结构能为平面栅结构,也能为沟槽栅结构,当采用沟槽栅结构时就组成得了沟槽MOSFET。IGBT则是在VDMOS做进一步的变动形成的,主要是在所述器件区漂移区的背面还形成有一层P+掺杂的集电区。另外,对于平面栅结构的 VDMOS,所述第一层导电材料覆盖层5的多晶硅能和平面栅结构的多晶硅栅同时形成,包括多晶硅淀积和多晶硅刻蚀工艺。
由于本发明第一实施例主要是描述终端结构,故器件的电荷流动区中的器件单元结构就在此不做详细描述。
如图7所示,是本发明第二实施例功率器件的终端结构的结构示意图;本发明第二实施例功率器件的终端结构和本发明第一实施例功率器件的终端结构的区别之处为,本发明第二实施例功率器件的终端结构中具有如下特征:
图7中,在横向上,所述第一层导电材料覆盖层5的各段和所述第二层导电材料覆盖层6b的各段交错排列且会在各段的边缘形成交叠,交叠区域如虚线圈201所示。通过设置交叠区域201,这样即使有一定的工艺偏差,工艺波动,只要交叠区域201 大于工艺波动所带来的尺寸偏移,则能保证在整个终端漂移区上面都有导电材料覆盖。
如图8所示,是本发明第三实施例功率器件的终端结构的结构示意图;本发明第三实施例功率器件的终端结构和本发明第二实施例功率器件的终端结构的区别之处为,本发明第三实施例功率器件的终端结构中具有如下特征:
图8中在省略了在所述截止区3顶部形成的接触孔4和第二电极6c。
如图9所示,是本发明第四实施例功率器件的终端结构的结构示意图;本发明第四实施例功率器件的终端结构和本发明第一实施例功率器件的终端结构的区别之处为,本发明第四实施例功率器件的终端结构中具有如下特征:
图9中,在所述电荷流动地区、所述过渡区和所述终端区的所述N型外延层1中形成有超结结构。超结结构包括了交替排列的P型柱7和N型柱,N型柱由P型柱7 之间的N型外延层1组成。
另外,通过对图5所示的现有带有超结结构的功率器件和图9本发明第四实施例的功率器件进行高加速应力测试(HAST)测试可以得到如下结果:
图5所示的现有结构的测试结果为:Vds=100V,130摄氏度的环境温度,100%的湿度,33.3psi的大气压力,96小时后。77个样品中有10个样品漏电增加100倍以上。
图9所示的本发明第四实施例的功率器件的测试结果为:77个样品,96小时后漏电变为均在20%以内。采用本发明第四实施例结构能够很好的提高器件在潮湿环境下的可靠性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (12)
1.一种功率器件的终端结构,其特征在于,功率器件的中间区域为电荷流动区,终端区环绕于所述电荷流动区的外周,过渡区位于所述电荷流动区和所述终端区之间;终端结构设置在所述过渡区和所述终端区上,所述终端结构包括:
P型环,形成于所述过渡区中,所述P型环和所述电荷流动区中的P型阱相接触,所述P型环和所述P型阱都形成于N型外延层上;
位于所述终端区中所述N型外延层组成终端漂移区,所述P型环和所述终端漂移区组成表面横向耗尽的PN结,用于承受功率器件的横向电压;
在所述终端漂移区的表面上设置有导电材料覆盖结构,所述导电材料覆盖结构使所述终端漂移区的各位置表面上都被导电材料覆盖,用于阻止外界可移动电荷对所述终端漂移区的表面电场的影响,提高所述终端结构的耐压;
所述导电材料覆盖结构包括两层以上的导电材料覆盖层,所述终端漂移区的各位置表面至少覆盖有一层所述导电材料覆盖层;
所述导电材料覆盖结构包括两层的导电材料覆盖层,第一层导电材料覆盖层的导电材料为多晶硅或金属,第二层导电材料覆盖层的导电材料为金属;在纵向上,所述第一层导电材料覆盖层位于所述第二层 导电材料覆盖层的底部;
所述第一层导电材料覆盖层为分段式结构,在所述第一层导电材料覆盖层的各段之间的区域上被所述第二层导电材料覆盖层覆盖,使得所述终端漂移区的各位置表面都被导电材料覆盖;
所述第二层导电材料覆盖层为分段式结构,在所述第二层导电材料覆盖层的各段之间的区域下方设置有所述第一层导电材料覆盖层的材料,使得所述终端漂移区的各位置表面都被导电材料覆盖。
2.如权利要求1所述的功率器件的终端结构,其特征在于:所述第一层导电材料覆盖层浮空设置;或者,所述第一层导电材料覆盖层连接一个固定电位;或者,所述第一层导电材料覆盖层连接一个变动电位;
所述第二层导电材料覆盖层浮空设置;或者,所述第二层导电材料覆盖层连接一个固定电位;或者,所述第二层导电材料覆盖层连接一个变动电位。
3.如权利要求1所述的功率器件的终端结构,其特征在于:所述第一层导电材料覆盖层的各段的长度小于等于4微米,各段之间的间距小于等于4微米;
所述第二层导电材料覆盖层的各段的长度小于等于4微米,各段之间的间距小于等于4微米。
4.如权利要求1所述的功率器件的终端结构,其特征在于:在所述终端漂移区的表面还设置有P型掺杂的结终端扩展区,所述结终端扩展区的结深小于所述P型环的结深,所述结终端扩展区从所述P型环中向所述终端漂移区中扩展,用以提高所述P型环和所述终端漂移区的PN结的宽度。
5.如权利要求1所述的功率器件的终端结构,其特征在于:在所述终端漂移区的表面还设置有多个P型掺杂的浮空环,各所述浮空环之间具有间隔,且各所述浮空环和所述终端漂移区之间具有间隔,各所述浮空环用于增加对所述终端漂移区的横向耗尽。
6.如权利要求1所述的功率器件的终端结构,其特征在于:所述功率器件为垂直结构器件,位于所述电荷流动区的所述P型阱底部的所述N型外延层组成器件区漂移区;所述P型阱和所述器件区漂移区形成垂直结构的PN结,所述P型阱的顶部通过接触孔连接到由正面金属层组成的第一电极,所述P型环的顶部也通过接触孔连接到所述第一电极。
7.如权利要求6所述的功率器件的终端结构,其特征在于:所述P型环的顶部通过接触孔连接的正面金属层还延伸到所述终端漂移区的表面上方并组成第一场板结构。
8.如权利要求1所述的功率器件的终端结构,其特征在于:在所述终端区的最外出的所述N型外延层表面设置有由N+区组成的截止区。
9.如权利要求8所述的功率器件的终端结构,其特征在于:所述截止区通过接触孔连接到由正面金属层组成的第二电极。
10.如权利要求1所述的功率器件的终端结构,其特征在于:在所述电荷流动区、所述过渡区和所述终端区的所述N型外延层中形成有超结结构。
11.如权利要求1所述的功率器件的终端结构,其特征在于:所述第一层导电材料覆盖层和所述N型外延层之间隔离有第一氧化层,所述第一层导电材料覆盖层和所述第二层导电材料覆盖层之间隔离有第二氧化层。
12.如权利要求1至11中任一权项所述的功率器件的终端结构,其特征在于:所述功率器件为功率PN结二极管,VDMOS,IGBT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711344075.1A CN109935624B (zh) | 2017-12-15 | 2017-12-15 | 功率器件的终端结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711344075.1A CN109935624B (zh) | 2017-12-15 | 2017-12-15 | 功率器件的终端结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109935624A CN109935624A (zh) | 2019-06-25 |
CN109935624B true CN109935624B (zh) | 2022-03-22 |
Family
ID=66979255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711344075.1A Active CN109935624B (zh) | 2017-12-15 | 2017-12-15 | 功率器件的终端结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109935624B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840933A (zh) * | 2010-04-13 | 2010-09-22 | 苏州博创集成电路设计有限公司 | 带表面缓冲环终端结构的超结金属氧化物场效应晶体管 |
CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
US20170309705A1 (en) * | 2016-04-21 | 2017-10-26 | Super Group Semiconductor Co., Ltd. | Super-junction semiconductor device |
-
2017
- 2017-12-15 CN CN201711344075.1A patent/CN109935624B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840933A (zh) * | 2010-04-13 | 2010-09-22 | 苏州博创集成电路设计有限公司 | 带表面缓冲环终端结构的超结金属氧化物场效应晶体管 |
CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
US20170309705A1 (en) * | 2016-04-21 | 2017-10-26 | Super Group Semiconductor Co., Ltd. | Super-junction semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN109935624A (zh) | 2019-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7655975B2 (en) | Power trench transistor | |
KR101668918B1 (ko) | 반도체 장치 | |
US8957502B2 (en) | Semiconductor device | |
JP5132123B2 (ja) | 電力用半導体素子 | |
TWI538209B (zh) | 半導體功率元件及其製備方法 | |
US8432013B2 (en) | Semiconductor device and a method of manufacturing the same | |
US8742500B2 (en) | Semiconductor device | |
US7235841B2 (en) | Semiconductor device | |
US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
US9196721B2 (en) | Semiconductor device | |
CN113471291B (zh) | 一种超结器件及其制造方法 | |
JP5517688B2 (ja) | 半導体装置 | |
US20130168765A1 (en) | Trench dmos device with improved termination structure for high voltage applications | |
US9236436B2 (en) | Semiconductor device | |
US9570630B2 (en) | Schottky diode structure | |
US9818743B2 (en) | Power semiconductor device with contiguous gate trenches and offset source trenches | |
US8159021B2 (en) | Trench MOSFET with double epitaxial structure | |
WO2017090183A1 (ja) | 半導体装置 | |
CN109935624B (zh) | 功率器件的终端结构 | |
KR20160030030A (ko) | 반도체 장치 | |
JP2019145646A (ja) | 半導体装置 | |
CN116601773A (zh) | 用于半导体装置的边缘终止结构 | |
JP2011009630A (ja) | 保護ダイオード | |
CN112289845A (zh) | 具有jfet区布图设计的半导体器件 | |
TWI842061B (zh) | 碳化矽半導體元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |