CN116601773A - 用于半导体装置的边缘终止结构 - Google Patents

用于半导体装置的边缘终止结构 Download PDF

Info

Publication number
CN116601773A
CN116601773A CN202180072828.6A CN202180072828A CN116601773A CN 116601773 A CN116601773 A CN 116601773A CN 202180072828 A CN202180072828 A CN 202180072828A CN 116601773 A CN116601773 A CN 116601773A
Authority
CN
China
Prior art keywords
region
semiconductor device
passivation layer
electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180072828.6A
Other languages
English (en)
Inventor
E·R·范布伦特
T·E·哈林顿三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN116601773A publication Critical patent/CN116601773A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了半导体装置，并且更具体地是具有改善的边缘终止结构的半导体装置。半导体装置包括形成有源区域的部分的漂移区域。边缘终止区域沿着有源区域的周边布置并且还包括漂移区域的一部分。边缘终止区域包括与漂移区域相反掺杂类型的一个或多个子区域，并且一个或多个电极可以通过一个或多个子区域电容地耦合到漂移区域。在用于半导体装置的正向阻断模式期间，一个或多个电极可以提供将离子从边缘终止区域上的钝化层和有源区域吸引走的路径。以这种方式，半导体装置可以表现出减少的泄漏，特别是在较高的操作电压和较高的相关联操作温度下。

Description

用于半导体装置的边缘终止结构
技术领域
本公开涉及半导体装置，并且特别地涉及具有改善的边缘终止的半导体装置。
背景技术
诸如晶体管和二极管之类的半导体装置在现代电子装置中无处不在。诸如砷化镓(GaAs)、氮化镓(GaN)和碳化硅(SiC)之类的宽带隙半导体材料系统越来越多地用在半导体装置中，以推动在诸如开关速度、功率处置能力和导热性之类的领域中的装置边界性能。示例包括个体装置以及集成电路，个体装置诸如是金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、肖特基势垒二极管、PiN二极管、高电子迁移率晶体管(HEMT)，以及集成电路诸如是包括一个或多个个体装置的单片微波集成电路(MMIC)。
半导体装置通常形成在半导体管芯的有源区域中。在被制造为支持高电压和电流的半导体管芯中，电场的集中可能干扰其正常操作。电场的集中在半导体管芯的边缘尤其成问题。因而，边缘终止区域在半导体管芯的周边周围围绕有源区域以减少管芯的边缘处的电场。如果没有边缘终止区域，那么电场将集中在管芯的边缘处并使得管芯的性能受到影响。例如，管芯的击穿电压、泄漏电流和/或可靠性可能显著降低。具体而言，当遭受可能与较高操作电压相关联的热应力(例如，大于150℃的温度)时，芯片可能在反向偏置下遭受泄漏电流。虽然已经提出了几种边缘终止结构来降低管芯的边缘处的电场的集中，但是许多提出的结构不能将电场的集中降低至期望的水平，特别是在较高温度和较高电压操作条件下。
本领域继续寻求能够克服与常规半导体装置相关联的挑战的用于半导体装置的改善的边缘终止结构。
发明内容
本公开涉及一种半导体装置，并且更特别地涉及具有改善的边缘终止结构的半导体装置。半导体装置可以包括形成有源区域的部分的漂移区域。边缘终止区域沿着有源区域的周边布置并且还可以包括漂移区域的一部分。边缘终止区域可以包括掺杂类型与漂移区域相反的一个或多个子区域，并且一个或多个电极可以通过一个或多个子区域电容地耦合到漂移区域。在用于半导体装置的正向阻断模式期间，一个或多个电极可以提供将离子从边缘终止区域上的钝化层和有源区域吸引走的路径。以这种方式，半导体装置可以表现出减少的泄漏，特别是在较高的操作电压和较高的相关联操作温度下。
在一个方面，一种半导体装置包括：漂移区域，包括第一掺杂类型；有源区域，包括漂移区域的一部分；边缘终止区域，位于漂移区域中并沿着有源区域的周边布置，边缘终止区域包括与第一掺杂类型相反的第二掺杂类型的子区域；以及连接到该子区域的第一电极，其中当半导体装置被电激活时，第一电极电容地耦合到漂移区域。在某些实施例中，子区域是多个子区域中的第一子区域，并且第一子区域被布置为比多个子区域中的任何其它子区域更接近漂移区域的外围边缘。第一电极可以形成在有源区域的周边周围布置的电极环。在某些实施例中，半导体装置还包括在边缘终止区域上的第一钝化层。第一钝化层可以形成开口并且第一电极可以通过第一钝化层接触子区域。在某些实施例中，半导体装置还包括在第一钝化层上的附加钝化层，其中第一电极布置在附加钝化层与漂移区域之间。在某些实施例中，子区域包括边缘终止区域中的第一保护环。第一保护环可以是边缘终止区域中的多个保护环中的一个。在某些实施例中，多个保护环中的第一保护环被布置为比多个保护环中的任何其它保护环更接近漂移区域的外围边缘。
半导体装置还可以包括连接到多个保护环中的第二保护环的第二电极，其中当半导体装置被电激活时，第二电极电容地耦合到漂移区域。在某些实施例中，该半导体装置还包括：第二电极，连接到多个保护环的外围之外的漂移区域，其中当半导体装置被电激活时，第二电极耦合到漏极电位；以及第三电极，连接到多个保护环中的第二保护环，其中当半导体装置被电激活时，第三电极电容地耦合到漂移区域。在某些实施例中，半导体装置还包括连接到多个保护环的外围之外的漂移区域的第二电极，其中当半导体装置被电激活时，第二电极耦合到漏极电位，有或没有上面提到的第三电极。
半导体装置还可以包括边缘终止区域中的表面耗尽保护区域，该表面耗尽保护区域包括掺杂浓度高于漂移区域的第一掺杂类型；其中第二电极连接到表面耗尽保护区域。在某些实施例中，半导体装置还包括在边缘终止区域上的第一钝化层，其中第一钝化层形成开口并且第二电极通过第一钝化层接触表面耗尽保护区域。在某些实施例中，第二电极接触第一钝化层的外围边缘之外的表面耗尽保护区域。在某些实施例中，子区域包括结终止延伸。在某些实施例中，子区域还包括一个或多个保护环。
半导体装置的半导体漂移区域可以包括碳化硅(SiC)。在某些实施例中，有源区域包括SiC金属氧化物半导体场效应晶体管(MOSFET)。
在另一方面，一种半导体装置包括：漂移区域，包括第一掺杂类型；有源区域，包括漂移区域的一部分；边缘终止区域，位于漂移区域中并沿着有源区域的周边布置，边缘终止区域包括与第一掺杂类型相反的第二掺杂类型的子区域；第一钝化层，在边缘终止区域上，第一钝化层形成与子区域配准的开口；以及第一电极，通过第一钝化层的开口连接到子区域。半导体装置还可以包括位于第一钝化层上的第二钝化层，其中第一钝化层和第二钝化层形成开口并且第一电极通过第一钝化层和第二钝化层连接到子区域。半导体装置还可以包括位于第二钝化层上的第三钝化层，其中第三钝化层覆盖第一电极。半导体装置还可以包括第三钝化层上的第四钝化层。在某些实施例中，第一钝化层和第二钝化层中的一个或多个包括氧化物，第三钝化层包括氮化硅，并且第四钝化层包括聚酰亚胺。在某些实施例中，子区域包括边缘终止区域中的第一保护环。在某些实施例中，第一保护环是边缘终止区域中的多个保护环中的一个，并且多个保护环中的第一保护环被布置为比多个保护环中的任何其它保护环更接近漂移区域的外围边缘。半导体装置还可以包括连接到多个保护环中的第二保护环的第二电极。半导体装置还可以包括连接到多个保护环的外围之外的漂移区域的第二电极以及连接到多个保护环中的第二保护环的第三电极。在某些实施例中，子区域包括结终止延伸。
在另一方面，任何前述方面单独地或一起和/或本文描述的各种单独的方面和特征可以被组合以获得附加的优点。除非本文有相反指示，否则本文公开的各种特征和要素中的任何一个都可以与一个或多个其它公开的特征和要素组合。
在结合附图阅读以下对优选实施例的详细描述之后，本领域技术人员将认识到本公开的范围并实现其附加方面。
附图说明
结合在本说明书中并形成本说明书的一部分的附图图示了本公开的数个方面，并且与描述一起用于解释本公开的原理。
图1A是根据本公开的示例性半导体装置的顶视图图示。
图1B对于半导体装置包括MOSFET的实施例图示了图1A的半导体装置的一部分的截面视图。
图2A是与图1B的半导体装置类似的半导体装置的局部截面视图并且提供了边缘终止区域的更详细视图。
图2B是图2A的半导体装置的顶视图图示。
图3是与图2A的半导体装置类似的半导体装置的局部截面视图并且还包括边缘终止区域中的电极，该电极通过保护环电容地耦合到漂移区域。
图4是与图3的半导体装置类似的半导体装置的局部截面视图，但包括位于边缘终止区域中并电容地耦合到漂移区域的第一和第二电极。
图5是与图4的半导体装置类似的半导体装置的局部截面视图，但是其中第一电极电容地耦合到漂移区域并且第二电极保持在半导体装置的漏极电位处。
图6是与图5的半导体装置类似的半导体装置的局部截面视图，但是其中第二电极保持在漏极电位处并且第一电极和第三电极电容地耦合到漂移区域。
图7是与图6的半导体装置类似的半导体装置的局部截面视图，但是其中第二电极连接到位于第一和第二钝化层的外围边缘之外的表面耗尽保护区域。
图8是与图5的半导体装置类似的半导体装置的局部截面视图，但是针对其中边缘终止区域包括漂移区域中的结终止延伸(JTE)的实施例。
具体实施方式
下面阐述的实施例表示使本领域技术人员能够实践实施例所需的信息并且说明了实践实施例的最佳模式。在参考附图阅读以下描述后，本领域技术人员将理解本公开的概念并且将认识到这些概念未在本文中特别解决的应用。应当理解的是，这些概念和应用落在本公开和所附权利要求的范围内。
将理解的是，虽然术语第一、第二等可以在本文中用于描述各种元件，但这些元件不应当受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不脱离本公开的范围。如本文所使用的，术语“和/或”包括相关列出的项目中的一个或多个的任何和所有组合。
将理解的是，当诸如层、区域或基板之类的元件被称为在另一个元件“上”或“延伸到另一个元件上”时，它可以直接在另一个元件上或直接延伸到另一个元件上或也可以存在中间元件。相比之下，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在中间元件。同样，将理解的是，当诸如层、区域或基板之类的元件被称为在另一个元件“之上”或延伸到另一个元件“之上”时，它可以直接在另一个元件之上或直接延伸到另一个元件之上或者也可以存在中间元件。相比之下，当一个元件被称为“直接在另一个元件之上”或“直接延伸到另一个元件之上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件或者可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。
本文可以使用诸如“下方”或“上方”或者“上”或“下”或者“水平”或“垂直”之类的相对术语来描述一个元件、层或区域与另一个元件、层或区域的如图所示的关系。将理解的是，这些术语和上面讨论的那些术语旨在涵盖除了图中描绘的朝向之外的装置的不同朝向。
本文中使用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如本文所使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文清楚地另有说明。还将理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员普遍理解的相同含义。还将理解的是，本文使用的术语应当被解释为具有与它们在本说明书和相关技术的上下文中的含义一致的含义，并且将不会以理想化或过于正式的意义进行解释，除非本文明确如此定义。
本文参考本公开的实施例的示意图来描述实施例。因此，层和元件的实际尺寸可以不同，并且由于例如制造技术和/或公差而导致与图示的形状的变化是预期的。例如，被图示或描述为正方形或矩形的区域可以具有圆形或弯曲的特征，并且被示为直线的区域可以具有某种不规则性。因此，图中所示的区域是示意性的并且它们的形状不旨在说明装置的区域的精确形状并且不旨在限制本公开的范围。此外，为了说明的目的，结构或区域的尺寸可以相对于其它结构或区域被放大，因此，提供这些结构或区域以说明本主题的一般结构，并且可以或可以不按比例绘制。附图之间的共同元件在本文中可以用共同元件编号示出并且随后可以不再重新描述。
本公开涉及半导体装置，并且更具体地涉及具有改善的边缘终止结构的半导体装置。半导体装置可以包括形成有源区域的部分的漂移区域。边缘终止区域沿着有源区域的周边布置并且还可以包括漂移区域的一部分。边缘终止区域可以包括其掺杂类型与漂移区域相反的一个或多个子区域，并且一个或多个电极可以通过一个或多个子区域电容地耦合到漂移区域。在用于半导体装置的正向阻断模式期间，一个或多个电极可以提供将离子从边缘终止区域上的钝化层和有源区域吸引走的路径。以这种方式，半导体装置可以表现出减少的泄漏，特别是在较高的操作电压和较高的相关联操作温度下。
图1A是根据本公开的示例性半导体装置10的顶视图图示。半导体装置10包括有源区域12和在半导体装置10的周边周围围绕有源区域12的边缘终止区域14。取决于特定应用，有源区域12可以包括形成在其中的一个或多个半导体装置，诸如一个或多个金属氧化物半导体场效应晶体管(MOSFET)、二极管、肖特基二极管、结势垒肖特基(JBS)二极管、PiN二极管和绝缘栅双极晶体管(IGBT)等。半导体装置可以实施宽带隙半导体装置，例如基于碳化硅(SiC)的装置。边缘终止区域14降低了半导体装置10的边缘处的电场的集中，以改善其性能。例如，边缘终止区域14可以增加半导体装置10的击穿电压，可以降低半导体装置10随时间的泄漏电流等，如下面详细讨论的。举例来说，边缘终止区域14可以包括一个或多个保护环、结终止延伸(JTE)及其组合。
图1B针对其中半导体装置10包括MOSFET的实施例图示了图1A的半导体装置10的一部分的截面视图。虽然描述了示例性MOSFET，但本公开的原理适用于上面列出的其它半导体装置，包括二极管、肖特基二极管、JBS二极管、PiN二极管和IGBT等。半导体装置10包括基板16和基板16上的漂移区域18。漂移区域18可以实施例如SiC的宽带隙半导体材料的一个或多个漂移层。边缘终止区域14的内侧边缘14A由垂直虚线指示以从有源区域12标明边缘终止区域14。边缘终止区域14的外侧边缘14B可以与半导体装置10的外围边缘对应。在边缘终止区域14中，多个保护环20设置在漂移区域18中。具体而言，保护环20邻近或甚至直接邻近漂移区域18的与基板16相对的顶表面18A设置。保护环20可以通过离子注入形成，并且当漂移区域18被配置为n型层时，所使用的注入物可以包括铝(Al)、硼(B)或任何其它合适的p型掺杂剂。每个保护环20在边缘终止区域14中形成具有与漂移区域18的掺杂类型相反的掺杂类型的子区域。在本示例中，漂移区域18是n型层而保护环20是p型子区域。但是，本公开的原理同样适用于具有相反极性配置的装置，其中如图1B中所示的掺杂类型可以颠倒。
当漂移区域18支持电压时，边缘终止区域14的外侧边缘14B处的电场集中趋于显著高于边缘终止区域14的内侧边缘14A处的电场集中。在某些实施例中，表面耗尽保护区域22也可以在边缘终止区域14的外侧边缘14B处设置在漂移区域18中。表面耗尽保护区域22可以具有与漂移区域18相同的掺杂类型但是比漂移区域18的掺杂浓度高的掺杂浓度。以这种方式，表面耗尽保护区域22可以防止漂移区域18的顶表面18A处的耗尽以便进一步改善半导体装置10的性能。在某些实施例中，表面耗尽保护区域22通过注入提供。钝化层24可以设置在漂移区域18的与基板16相对的顶表面18A上以钝化漂移区域18的顶表面18A。钝化层24可以实施任何合适材料的一层或多层绝缘材料，例如一层或多层基于氧化物和/或氮化物的电介质层。在某些实施例中，钝化层24可以实施包括场氧化物层、一个或多个金属间电介质层和顶部绝缘层中的一个或多个的多层结构。
基板16可以具有1×1017cm-3与1×1020cm-3之间的掺杂浓度。在各种实施例中，可以在1×1017cm-3与2×2020cm-3之间的任何子范围内提供基板16的掺杂浓度。例如，基板16的掺杂浓度可以在1×1028cm-3与1×1020cm-3之间、1×1019cm-3与1×1020cm-3之间、1×1017cm-3与1×1019cm-3之间、1×1017cm-3与1×1018cm-3之间以及1×1018cm-3与1×1019cm-3之间。
漂移区域18可以具有介于1×1014cm-3与1×1018cm-3之间的掺杂浓度。在各种实施例中，可以在1×1014cm-3与1×1018cm-3之间的任何子范围提供漂移区域18的掺杂浓度。例如，漂移区域18的掺杂浓度可以在1×1015cm-3与1×2018cm-3之间、1×1016cm-3与1×1018cm-3之间、1×1017cm-3与1×1018cm-3之间、1×1014cm-3与1×1017cm-3之间、1×1014cm-3与1×1016cm-3之间、1×1014cm-3与1×1015cm-3之间、1×1015cm-3与1×1017cm-3之间、1×1015cm-3与1×1016cm-3之间以及1×1016cm-3与1×1017cm-3之间。表面耗尽保护区域22可以具有比漂移区域18的掺杂浓度高的掺杂浓度。在各种实施例中，表面耗尽保护区域22可以具有在漂移区域18的掺杂浓度的两倍到105倍范围内的掺杂浓度。
保护环20可以具有介于5×1018cm-3与1×1021cm-3之间的掺杂浓度。在各种实施例中，保护环20的掺杂浓度可以在5×1018cm-3与1×1021cm-3之间的任何子范围内提供。例如，保护环20的掺杂浓度可以在5×1019cm-3与1×1021cm-3之间、5×1020cm-3与1×1021cm-3之间、5×1018cm-3与1×1020cm-3之间、5×1018cm-3与1×1019cm-3之间以及5×1019cm-3与1×1020cm-3之间。
如上面所讨论的，有源区域12可以包括一个或多个半导体装置。在图1B的示例中，有源区域12包括至少一个MOSFET单元26，例如基于SiC的MOSFET，其中漂移区域18实施一层或多层SiC。MOSFET单元26包括基板16和漂移区域18。在漂移区域18中，并且具体地在漂移区域18的与基板16相对的顶表面18A中设置多个结注入物28。结注入物28包括掺杂类型与漂移区域18的掺杂类型相反的第一阱区域28A和掺杂类型与漂移区域18相同的第二阱区域28B。结注入物28由JFET区域30彼此分开。JFET区域30具有与漂移区域18的掺杂类型相同的掺杂类型和比漂移区域18的掺杂浓度高的掺杂浓度。在漂移区域18的与基板16相对的顶表面18A上在每个结注入物28之上设置源极接触件32，使得源极接触件32接触第一阱区域28A和第二阱区域28B的一部分。在漂移区域18的与基板16相对的顶表面18A上在JFET区域30和每个结注入物28的一部分之上提供栅极氧化物层34或取决于装置类型的绝缘材料，使得栅极氧化物层34部分地重叠第二阱区域28B中的每一个。在栅极氧化物层34上设置栅极接触件36。在基板16的与漂移区域18相对的表面上设置漏极接触件38。MOSFET单元26可以跨越有源区域12平铺或者以期望的图案与一个或多个其它半导体装置(例如，二极管)平铺以提供期望的功能性。
图2A是与图1B的半导体装置10类似的半导体装置40的局部截面视图，并且提供了边缘终止区域14的更详细视图。如图所示，可以在漂移区域18的顶表面18A和保护环20上形成第一钝化层24-1。第一钝化层24-1可以包括氧化物层或绝缘层，该氧化物层或绝缘层在与图1B的栅极氧化物层34相同的制造步骤中形成并且包括相同的材料。在某些实施例中，第一钝化层24-1的厚度可以大于图1B的栅极氧化物层34的厚度。例如，第一钝化层24-1的厚度可以是图1B的栅极氧化物层34的厚度的2倍到100倍。在其它实施例中，第一钝化层24-1包括与图1B的栅极氧化物层34不同的电介质材料。在各种应用中，第一钝化层24-1可以被称为用于半导体装置40的场氧化物。可以在第一钝化层24-1上设置第二钝化层24-2。在某些实施例中，第二钝化层24-2可以包括充当金属间电介质以使金属互连线电绝缘的一个或多个电介质层。在半导体装置40中，第二钝化层24-2的在有源区域12中的一个或多个部分用于至少部分地限定和绝缘栅极互连36'和源极互连32'。在图2A的这个截面中，源极接触件(图1B的32)不可见，因为源极互连32'被配置为在半导体装置40的不同部分中与源极接触件(图1B的32)电连接的流道(runner)或总线。如图所示，第二钝化层24-2可以在朝着外侧边缘14B的方向上与第一钝化层24-1重叠并且接触漂移区域18的顶表面18A和表面耗尽保护区域22。可以在第二钝化层24-2、栅极互连36'和源极互连32'之上设置第三钝化层24-3。第三钝化层24-3可以包括诸如氮化硅之类的电介质层，其可以为半导体装置40的下面部分提供扩散和/或湿气势垒。第三钝化层24-3可以在朝着外侧边缘14B的方向上与第二钝化层24-2重叠并且接触漂移区域18的顶表面18A和表面耗尽保护区域22。最后，可以在第三钝化层24-3上设置第四钝化层24-4。在某些实施例中，第四钝化层24-4可以包括具有化学、机械和高温稳定性的材料，例如可以为半导体装置40提供耐刮擦涂层的聚酰亚胺。此外，钝化层24-1至24-4可以不完全延伸到边缘终止区域14的外侧边缘14B以便在半导体装置40被切单时为锯或划线道提供间隙。在本示例中，漂移区域18是n型层而保护环20是p型子区域，但是颠倒的极性配置也适用于本公开。
当半导体装置40被电激活时，来自漂移区域的背侧(例如，图1B的漏极接触件38)的电位趋于沿着边缘终止区域14集中电场。当半导体装置40处于阻断模式时，由漂移区域18支持的电压趋于在外侧边缘14B处较高并且在朝着具有每个保护环20的内侧边缘14A的方向上减小。在这方面，离子42(在这个示例中为正离子)可以被从外侧边缘14B吸引到下一个最低电位，例如由最接近边缘终止区域14的外侧边缘14B的保护环20形成的子区域。以这种方式，离子42也被吸引到保护环20上的第一钝化层24-1的部分中，从而更改钝化层24-1的俘获的电荷。这可能更改下面的半导体装置40中的电场分布，从而提供增加的泄漏电流的源，这对于较高电压应用，例如150伏特(V)或175V以及较高的相关联操作温度来说可能尤其成问题。
图2B是图2A的半导体装置40的顶视图图示。提供图2B以大体图示边缘终止区域14相对于有源区域12的相对位置。有源区域12可以包括内区域12'和外区域12”。可以称为装置核心的内区域12'可以包括如图1B中所示的源极接触件32和栅极接触件36，并且外区域12”可以包括如图2A中所示的栅极互连36'和源极互连32'。边缘终止区域14可以包括内区域14'和外区域14”。外区域14”被定义为不存在图2A的钝化层24-1至24-4的地方，从而形成如前所述的锯道或划线道的部分。
图3是与图2A的半导体装置40类似的半导体装置44的局部截面视图，并且还包括边缘终止区域14中的电极46，该电极46通过保护环20之一电容地耦合到漂移区域18。如先前针对图2A描述的，由漂移区域18支持的电压趋于在边缘终止区域14的外侧边缘14B处较高并且在朝着具有每个保护环20的有源区域12的方向上降低。举例来说，半导体装置44标有代表1200V的电压阻断配置的电压值。以这种方式，由漂移区域18支持的电压在有源区域12中朝着0V值逐渐减小。对于其它电压阻断配置，例如650V、900V、1000V和1700V，边缘终止区域14中的电压值将适当地缩放到不同的值，而不背离本公开的原理。
在图3中，电极46设置在边缘终止区域14中并且电连接到最接近外侧边缘14B的保护环20。电极46可以直接连接到保护环20或者与一个或多个中间导电层连接。以这种方式，电极46通过最外面的保护环20电容地耦合到漂移区域18。具体而言，由漂移区域18和保护环20提供的半导体p-n结以正向阻断模式形成电容，从而在最外面的保护环20处形成分压器。钝化层中的一个或多个(在这个示例中为24-3和24-4)可以围绕电极46的顶部和侧部，使得电极46仅直接连接到最外面的保护环20，而不直接连接到半导体装置44的任何其它电极(例如，源极、漏极和栅极)。当半导体装置44被电激活时，电极46通过最外面的保护环20被偏置到漂移区域18(和图1B的漏极接触件38)。这跨越钝化层24-1到24-4产生电位差，并用于将离子42吸引到电极46并远离漂移区域18。以这种方式，为离子42被吸引和隔离到远离第一钝化层24-1提供了路径，从而减少了相关联的泄漏效应。通过将电极46耦合到最外面的保护环20，相对于边缘终止区域14的电压最高的外侧边缘14B也产生电位差。以这种方式，电极46连接到相对于外侧边缘14B的下一个最低电位以便为远离漂移区域18的离子42提供电压偏置和物理陷阱。如果电极46连接到源极互连32'(或图1B的源极接触件32)，那么第一钝化层24-1将不得不降低完整的源极到漏极电位，从而导致非常高的电场集中和可能的电介质击穿。通过使用最外面的保护环20，电极46被偏置到相对于边缘终止区域14的外侧边缘14B较低的电位以避免电介质击穿。此外，通过使用最外面的保护环20，离子42可以被电极46俘获在距有源区域12最远的可能距离处，同时仍然允许电极46被钝化层24-1到24-4完全封装。
如图3中所示，第一和第二钝化层24-1、24-2中的一个或多个可以形成开口以允许电极46延伸穿过钝化层24-1、24-2以便与最外面的保护环20连接。在某些实施例中，电极46可以形成电极环，该电极环与最外面的保护环20配准并且围绕有源区域12的周边布置。在进一步的实施例中，电极46可以布置在有源区域12的整个周边周围。电极46可以包括与栅极互连36'和/或源极互连32'相同的材料，例如Al及其合金，并且电极46可以在与栅极互连36'和/或源极互连32'相同的制造步骤中沉积或以其它方式形成。在其它实施例中，电极46可以包括与栅极互连36'和/或源极互连32'不同的材料。
图4是与图3的半导体装置44类似的半导体装置48的局部截面视图，但包括位于边缘终止区域14中并电容地连接到漂移区域18的第一和第二电极46-1、46-2。在图4中，第一电极46-1被配置为与针对图3的电极46所描述的相同。第二电极46-2以与第一电极46-1类似的方式配置，但第二电极46-2通过不同的保护环20电容地耦合到漂移区域18。以这种方式，第二电极46-2连接到位于连接到第一电极46-1的最外面的保护环20与有源区域12之间的保护环20。因而，第二电极46-2提供低于第一电极46-1的相对于外侧边缘14B的电位，以便为可能不被第一电极46-1俘获的离子提供电压偏置和物理俘获。举例来说，第二电极46-2被图示为连接到作为从边缘终止区域14的外侧边缘14B算起的第四个保护环20的保护环20。在进一步的实施例中，第二电极46-2可以连接到除最外面的保护环20之外的任何其它保护环20，而不背离本公开的原理。此外，半导体装置48还可以包括以与第一和第二电极46-1、46-2类似的方式连接到其它保护环20的更多电极。在更进一步的实施例中，保护环20中的每一个可以以与针对第一和第二电极46-1、46-2所示的类似方式连接到分开的电极。
图5是与图4的半导体装置48类似的半导体装置50的局部截面视图，但是其中第一电极46-1电容地耦合到漂移区域18并且第二电极46-2保持在半导体装置50的漏极电位处。在这方面，第二电极46-2连接到最外面的保护环20的外围之外的漂移区域18。第二电极46-2可以与表面耗尽保护区域22直接连接或者如果不存在表面耗尽保护区域22则直接与漂移区域18连接。在其它实施例中，第二电极46-2可以通过一个或多个中间导电层与表面耗尽保护区域22和漂移区域18中的一个或多个连接。如前所述，第一电极46-1可以通过最外面的保护环20电容地耦合到漂移区域18。以这种方式，第二电极46-2被配置在漏极电位处而第一电极46-1被配置在下一个最低的电位处并且第一和第二电极46-1、46-2两者都可以用于吸引和隔离离子远离第一钝化层24-1和有源区域12。在某些实施例中，第一钝化层24-1和第二钝化层24-2的部分可以形成开口，使得第二电极46-2的部分延伸穿过钝化层24-1、24-2以便与表面耗尽保护区域22连接。
图6是与图5的半导体装置50类似的半导体装置52的局部截面视图，但是其中第二电极46-2保持在半导体装置52的漏极电位处并且第一电极46-1和第三电极46-3电容地耦合到漂移区域18。第三电极46-3以与第一电极46-1类似的方式配置，但是第三电极46-3通过在最外面的保护环20与有源区域12之间的不同保护环20电容地耦合到漂移区域18。因而，第三电极46-3提供低于第一电极46-1和第二电极46-2的相对于外侧边缘14B的电位，以便为可能不被第一电极46-1或第二电极46-2俘获的离子提供电压偏置和物理俘获。举例来说，第三电极46-3被图示为连接到作为从边缘终止区域14的外侧边缘14B算起的第四个保护环20的保护环20。在进一步的实施例中，第三电极46-3可以连接到除最外面的保护环20之外的任何其它保护环20，而不背离本公开的原理。
图7是与图6的半导体装置52类似的半导体装置54的局部截面视图，但是其中第二电极46-2在第一和第二钝化层24-1、24-2的外围边缘之外连接到表面耗尽保护区域22。不是如图6中所示延伸穿过第一和第二钝化层24-1、24-2中的开口，而是第二电极46-2可以以共形方式形成在钝化层24-1、24-2上并延伸经过钝化层24-1、24-2以与表面耗尽保护区域22连接。半导体装置54可以另外以与图6的半导体装置52类似的方式起作用。在进一步的实施例中，图7中的第二电极46-2的布置也可以适用于图5的半导体装置50的第二电极46-2或包括连接到漏极电位的电极的任何其它半导体装置布置。
图8是与图5的半导体装置50类似的半导体装置56的局部截面视图，但是针对其中边缘终止区域14包括漂移区域18中的结终止延伸(JTE)58的实施例。JTE 58可以包括与第一阱区域28A相同的掺杂类型，从而在漂移区域18中形成具有与漂移区域18相反的掺杂类型的子区域。JTE 58可以代替如前所述的一个或多个保护环20或与其组合设置。JTE 58可以通过离子注入形成并且可以以与先前描述的保护环20类似的方式围绕有源区域12的周边。当半导体装置56被配置为漂移区域18具有n型导电性时，用于形成JTE 58的注入物可以包括铝、硼或任何其它合适的p型掺杂剂。可以提供JTE 58以减少边缘终止区域14中的电场拥挤。在图8的示例中，JTE 58沿着漂移区域18的顶表面18A从边缘终止区域14的内侧边缘14A朝着外侧边缘14B延伸。在某些实施例中，JTE 58包括在横向方向上渐变的掺杂浓度，使得掺杂浓度从内侧边缘14A朝着外侧边缘14B逐渐增加。在其它实施例中，JTE 58可以包括均匀的掺杂浓度。如图所示，可以提供保护环20中的一个或多个以与第一电极46-1连接。在此类实施例中，JTE 58的掺杂浓度可以小于保护环20的掺杂浓度。在其它实施例中，第一电极46-1可以在没有保护环20的情况下连接到JTE 58。在更进一步的实施例中，一个或多个附加电极可以在第一电极46-1与有源区域12之间的位置连接到JTE 58。在图8中，第二电极46-2被配置在如前所述的漏极电位处。在其它实施例中，基于半导体装置56的电压配置可以省略这样的电极。
虽然本公开提供了包括MOSFET的示例性实施例，但本公开的原理也适用于例如二极管、肖特基二极管、JBS二极管、PiN二极管和IGBT等的其它半导体装置中的边缘终止结构。本公开的半导体装置可以实施宽带隙半导体装置，例如基于SiC的装置。
预期可以组合任何前述方面和/或本文所述的各种单独方面和特征以获得附加的优点。本文公开的各种实施例中的任何一个都可以与一个或多个其它公开的实施例组合，除非在本文有相反的指示。
本领域的技术人员将认识到对本公开的优选实施例的改善和修改。所有此类改善和修改都被认为在本文公开的概念和所附权利要求的范围内。

Claims (29)

1.一种半导体装置，包括：
漂移区域，包括第一掺杂类型；
有源区域，包括所述漂移区域的一部分；
边缘终止区域，位于所述漂移区域中并沿着所述有源区域的周边布置，所述边缘终止区域包括与所述第一掺杂类型相反的第二掺杂类型的子区域；以及
连接到所述子区域的第一电极，其中当所述半导体装置被电激活时，所述第一电极电容地耦合到所述漂移区域。
2.根据权利要求1所述的半导体装置，其中，所述子区域是多个子区域中的第一子区域，并且所述第一子区域被布置为比所述多个子区域中的任何其它子区域更接近所述漂移区域的外围边缘。
3.根据权利要求1所述的半导体装置，其中，所述第一电极形成围绕所述有源区域的周边布置的电极环。
4.根据权利要求1所述的半导体装置，还包括在所述边缘终止区域上的第一钝化层。
5.根据权利要求4所述的半导体装置，其中，所述第一钝化层形成开口并且所述第一电极通过所述第一钝化层接触所述子区域。
6.根据权利要求4所述的半导体装置，还包括在所述第一钝化层上的附加钝化层，其中所述第一电极布置在所述附加钝化层与所述漂移区域之间。
7.根据权利要求1所述的半导体装置，其中，所述子区域包括所述边缘终止区域中的第一保护环。
8.根据权利要求7所述的半导体装置，其中，所述第一保护环是所述边缘终止区域中的多个保护环中的一个。
9.根据权利要求8所述的半导体装置，其中，所述多个保护环中的第一保护环被布置为比所述多个保护环中的任何其它保护环更接近所述漂移区域的外围边缘。
10.根据权利要求8所述的半导体装置，还包括连接到所述多个保护环中的第二保护环的第二电极，其中当所述半导体装置被电激活时，所述第二电极电容地耦合到所述漂移区域。
11.根据权利要求8所述的半导体装置，还包括：
第二电极，连接到所述多个保护环的外围之外的漂移区域，其中当所述半导体装置被电激活时，所述第二电极耦合到漏极电位；以及
第三电极，连接到所述多个保护环中的第二保护环，其中当半导体装置被电激活时，所述第三电极电容地耦合到所述漂移区域。
12.根据权利要求8所述的半导体装置，还包括连接到所述多个保护环的外围之外的漂移区域的第二电极，其中当所述半导体装置被电激活时，所述第二电极耦合到漏极电位。
13.根据权利要求12所述的半导体装置，还包括：
所述边缘终止区域中的表面耗尽保护区域，所述表面耗尽保护区域包括掺杂浓度高于所述漂移区域的第一掺杂类型；
其中，所述第二电极连接到所述表面耗尽保护区域。
14.根据权利要求12所述的半导体装置，还包括在所述边缘终止区域上的第一钝化层，其中所述第一钝化层形成开口并且所述第二电极通过所述第一钝化层接触所述表面耗尽保护区域。
15.根据权利要求12所述的半导体装置，还包括在所述边缘终止区域上的第一钝化层，其中所述第二电极接触在所述第一钝化层的外围边缘之外的所述表面耗尽保护区域。
16.根据权利要求1所述的半导体装置，其中，所述子区域包括结终止延伸。
17.根据权利要求16所述的半导体装置，其中，所述子区域还包括一个或多个保护环。
18.根据权利要求1所述的半导体装置，其中，所述漂移区域包括碳化硅(SiC)。
19.根据权利要求1所述的半导体装置，其中，所述有源区域包括碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)。
20.一种半导体装置，包括：
漂移区域，包括第一掺杂类型；
有源区域，包括所述漂移区域的一部分；
边缘终止区域，位于所述漂移区域中并沿着所述有源区域的周边布置，所述边缘终止区域包括与所述第一掺杂类型相反的第二掺杂类型的子区域；
第一钝化层，在所述边缘终止区域上，所述第一钝化层形成与所述子区域配准的开口；以及
第一电极，通过所述第一钝化层的开口连接到所述子区域。
21.根据权利要求20所述的半导体装置，还包括位于所述第一钝化层上的第二钝化层，其中所述第一钝化层和所述第二钝化层形成开口并且所述第一电极通过所述第一钝化层和所述第二钝化层连接到所述子区域。
22.根据权利要求21所述的半导体装置，还包括位于所述第二钝化层上的第三钝化层，其中所述第三钝化层覆盖所述第一电极。
23.根据权利要求22所述的半导体装置，还包括所述第三钝化层上的第四钝化层。
24.根据权利要求23所述的半导体装置，其中，所述第一钝化层和所述第二钝化层中的一个或多个包括氧化物，所述第三钝化层包括氮化硅，并且所述第四钝化层包括聚酰亚胺。
25.根据权利要求20所述的半导体装置，其中，所述子区域包括所述边缘终止区域中的第一保护环。
26.根据权利要求25所述的半导体装置，其中，所述第一保护环是所述边缘终止区域中的多个保护环中的一个，并且所述多个保护环中的第一保护环被布置为比所述多个保护环中的任何其它保护环更接近所述漂移区域的外围边缘。
27.根据权利要求26所述的半导体装置，还包括连接到所述多个保护环中的第二保护环的第二电极。
28.根据权利要求26所述的半导体装置，还包括：
第二电极，连接到所述多个保护环的外围之外的漂移区域；以及
第三电极，连接到所述多个保护环中的第二保护环。
29.根据权利要求20所述的半导体装置，其中，所述子区域包括结终止延伸。
CN202180072828.6A 2020-09-24 2021-09-22 用于半导体装置的边缘终止结构 Pending CN116601773A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/031,365 US11600724B2 (en) 2020-09-24 2020-09-24 Edge termination structures for semiconductor devices
US17/031,365 2020-09-24
PCT/US2021/051439 WO2022066696A1 (en) 2020-09-24 2021-09-22 Edge termination structures for semiconductor devices

Publications (1)

Publication Number Publication Date
CN116601773A true CN116601773A (zh) 2023-08-15

Family

ID=78414062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180072828.6A Pending CN116601773A (zh) 2020-09-24 2021-09-22 用于半导体装置的边缘终止结构

Country Status (4)

Country Link
US (2) US11600724B2 (zh)
EP (1) EP4218057A1 (zh)
CN (1) CN116601773A (zh)
WO (1) WO2022066696A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257888A (zh) * 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
JP2023046089A (ja) * 2021-09-22 2023-04-03 富士フイルムビジネスイノベーション株式会社 情報処理装置、情報処理システム、及び情報処理プログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158844A (ja) 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP2008227236A (ja) 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP5477681B2 (ja) 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP6248392B2 (ja) 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US9425265B2 (en) 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP6358343B2 (ja) * 2015-01-29 2018-07-18 富士電機株式会社 半導体装置
JP2016181591A (ja) * 2015-03-24 2016-10-13 住友電気工業株式会社 炭化珪素半導体装置
JP6287958B2 (ja) * 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6575398B2 (ja) 2016-03-01 2019-09-18 三菱電機株式会社 半導体装置
JP6787690B2 (ja) 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6786956B2 (ja) * 2016-08-25 2020-11-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022066696A1 (en) 2022-03-31
EP4218057A1 (en) 2023-08-02
US20230178650A1 (en) 2023-06-08
US11600724B2 (en) 2023-03-07
US20220093791A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US10847621B2 (en) Semiconductor device with a well region
EP3425676B1 (en) Mosfet device of silicon carbide having an integrated diode and manufacturing process thereof
CN115699328A (zh) 具有分段沟槽和屏蔽件的沟槽功率器件
CN106024857B (zh) 具有沟道截断环的半导体器件及生产其的方法
US20230178650A1 (en) Edge termination structures for semiconductor devices
US11417778B2 (en) Semiconductor MPS diode with reduced current-crowding effect and manufacturing method thereof
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP3793841B2 (ja) 接合型ｆｅｔ半導体装置
KR20230146068A (ko) 센서 소자를 갖는 넓은 밴드갭 반도체 디바이스
US11387359B2 (en) Ppower semiconductor device with anticorrosive edge termination structure
US12074079B2 (en) Wide bandgap semiconductor device with sensor element
US20230307507A1 (en) Silicon carbide semiconductor device
CN110660795B (zh) 功率半导体器件
US20220140138A1 (en) Protection structures for semiconductor devices with sensor arrangements
KR20160116294A (ko) 쇼트키 다이오드
JP2023548290A (ja) 半導体デバイスのためのパッシベーション構造
CN118571932A (zh) 竖向功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination