CN107507859A - 一种碳化硅器件终端及其制作方法 - Google Patents
一种碳化硅器件终端及其制作方法 Download PDFInfo
- Publication number
- CN107507859A CN107507859A CN201710774025.0A CN201710774025A CN107507859A CN 107507859 A CN107507859 A CN 107507859A CN 201710774025 A CN201710774025 A CN 201710774025A CN 107507859 A CN107507859 A CN 107507859A
- Authority
- CN
- China
- Prior art keywords
- sic
- field plate
- passivation layer
- ring
- jte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 172
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000002161 passivation Methods 0.000 claims abstract description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000002360 preparation method Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010276 construction Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 102
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 15
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 150000004678 hydrides Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920003051 synthetic elastomer Polymers 0.000 description 4
- 239000005061 synthetic rubber Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种碳化硅器件终端的制作方法，包括：步骤一、在N+‑SiC衬底上生长N‑‑SiC外延层；步骤二、在N‑‑SiC外延层中制备P‑‑SiC JTE区和N型截止环，其中P‑‑SiC JTE区刻蚀有淀积第一钝化层的浅凹槽，N型截止环位于器件终端外缘；步骤三：在N‑‑SiC外延层表面制备叠层结构，包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，多晶硅场板和金属场板覆盖P‑‑SiC JTE区以及P‑‑SiC JTE区与N型截止环之间的部分区域，金属场板在远离N型截止环一侧的部分区域直接位于多晶硅场板上，在靠近N型截止环一侧向器件终端外缘方向伸出多晶硅场板。本发明还提供一种碳化硅器件终端。本发明能够提高器件耐电荷性和可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种碳化硅器件终端及其制作方法。
背景技术
现代科技对半导体功率器件的体积，可靠性，耐压，功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小，由于短沟道效应等物理规律和制作成本的限制，主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。
第三代半导体材料碳化硅(SiC)具有比硅更大的禁带宽度和更高的临界击穿场强，相比同等耐压等级的硅功率器件，SiC具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力且电子饱和速率较高，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。
目前，在碳化硅MOSFET器件的设计和制备中，为了降低结边缘电场，提高器件实际耐压，需要器件具有良好的终端结构，例如场板(FP)、场限环(FLR)、结终端延伸(JTE)等。在现有SiC功率器件结构中广泛应用的主要是场限环(FLR)和结终端延伸结构(JTE)。
但是，由于SiC功率器件的表面电场较高，为了提高耐压，需在器件设计时降低表面峰值电场，要求设计较多数量的场限环。因此在设计中需要考虑的因素较多，例如场限环的数量、环宽、各场限环之间的间距等；并且具有多个场限环的终端占据芯片面积较大，不利于提高电流。而结终端延伸结构存在优值浓度且器件击穿耐压对优值浓度比较敏感，因此设计窗口相对较小；并且结终端延伸结构对表面电荷非常敏感，容易因界面不稳定性和氧化层电荷从而影响器件表面电场分布，进而影响器件击穿电压以及可靠性。
因此，亟需设计一种SiC器件终端及其制作方法，降低器件表面的峰值电场和击穿电压对JTE浓度的敏感度，屏蔽界面电荷，提高器件的击穿电压和器件耐压性能。
发明内容
本发明提供的碳化硅器件终端及其制作方法，能够针对现有技术的不足，降低器件表面的峰值电场以及器件击穿电压对JET浓度的灵敏度，提高器件的击穿电压和器件耐压性能。
第一方面，本发明提供一种碳化硅器件终端的制作方法，其中包括：
步骤一：提供N+-SiC衬底，在N+-SiC衬底上生长N--SiC外延层；
步骤二：在所述N--SiC外延层中制备P--SiC JTE区和N型截止环，其中，所述P--SiCJTE区内刻蚀有浅凹槽并在所述浅凹槽内淀积第一钝化层，所述N型截止环位于所述器件终端的外缘；
步骤三：在所述N--SiC外延层表面制备叠层结构，所述叠层结构包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，所述多晶硅场板和金属场板覆盖所述P--SiC JTE区以及所述P--SiC JTE区与N型截止环之间的部分区域，所述金属场板在远离所述N型截止环一侧的部分区域直接位于所述多晶硅场板之上，在靠近所述N型截止环一侧向所述器件终端外缘方向伸出多晶硅场板。
可选地，上述N--SiC外延层通过CVD生长N--SiC外延层。
可选地，上述步骤二还包括：通过Al离子注入和N离子注入分别形成P--SiC JTE区的注入区和N型场限环的注入区，在惰性气体氛围中激活退火后获得P--SiC JTE区和N型场限环。
可选地，上述P--SiC JTE区内的浅凹槽的深度小于P--SiC JTE区的结深，数量大于等于2个。
可选地，上述P--SiC JTE区内的浅凹槽呈等间距或不等间距分布。
可选地，上述第一钝化层通过热氧化和/或PECVD淀积在浅凹槽内。
可选地，上述步骤三还包括：通过热氧化和/或PECVD工艺在N--SiC外延层上淀积第二钝化层，通过LPCVD和光刻工艺在部分P--SiC JTE区及第二钝化层上形成多晶硅场板。
可选地，上述步骤三还包括：通过采用热氧化和/或PECVD工艺在多晶硅场板及第二钝化层上再次淀积第三钝化层，通过溅射或蒸发工艺在部分多晶硅场板及第三钝化层上形成金属场板。
可选地，上述第一钝化层、第二钝化层和/或第三钝化层的材料为SiO2或Si3N4。
另一方面，本发明还提供一种根据上述方法制作的碳化硅器件终端，其中包括：
N+-SiC衬底；
N+-SiC衬底上的N--SiC外延层，N--SiC外延层内具有P--SiC JTE区和N型截止环，其中P--SiC JTE区内刻蚀有浅凹槽且所述浅凹槽内具有第一钝化层，N型截止环位于所述器件终端的外缘；
位于N--SiC外延层上且覆盖所述器件终端表面的叠层结构，叠层结构包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，多晶硅场板和金属场板覆盖P--SiC JTE区以及P--SiC JTE区与N型截止环之间的部分区域，金属场板在远离N型截止环一侧的部分区域直接位于多晶硅场板之上，在靠近N型截止环一侧向器件终端外缘方向伸出多晶硅场板。
本发明提供的碳化硅器件终端及其制作方法，利用P--SiC JTE区内部的浅凹槽，能够降低器件表面的峰值电场，有利于提高器件的击穿电压；在N--SiC外延层上的叠层结构，能够有效降低击穿电压对JTE浓度的敏感度，降低边缘电场集中现象，提高器件耐压；同时能够屏蔽界面电荷的影响，改善表面电场分布，提高器件耐电荷性和可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中的场限环结构的示意图；
图2为现有技术中的结终端延伸结构的示意图；
图3为本发明一实施例提供的碳化硅MOSFET终端的结构示意图；
图4A至图4J为本发明一实施例提供的碳化硅MOSFET终端制作方法的工艺步骤图；
图5为本发明一实施例提供的碳化硅MOSFET终端制作方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出了现有技术中的场限环结构的示意图。如图所示，场限环结构包括：在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如氮、磷、砷等V族杂质形成N+-SiC衬底101；在N+-SiC衬底101上覆有N--SiC外延层102，N--SiC外延层102可以在SiC中轻掺杂例如氮、磷、砷等V族杂质形成；N--SiC外延层102的内部具有P型主结结构103、P型场限环结构104、N型截止环结构105。其中，P型主结结构103可以通过在N--SiC外延层102的部分区域中掺入例如硼、铝等III族元素形成P型主结；P型场限环结构104可以通过在N--SiC外延层102的部分区域中掺入例如硼、铝等III族元素形成P型场限环；N型截止环结构105可以通过在器件的最外围注入较高剂量的N型掺杂形成，诸如氮、磷、砷等V族元素，截止环结构105可以终止由于各种原因在器件表面形成的反型层。另外，在器件的N--SiC外延层和场限环的表面上还覆盖有钝化层106，钝化层106的材料可以是氧化物、氮化物、硅酸盐、氢化物、合成树脂、合成橡胶等。
图2示出了现有技术中的结终端延伸结构的示意图。如图所示，结终端延伸结构包括：在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如氮、磷、砷等V族杂质形成N+-SiC衬底201；在N+-SiC衬底201上覆有N--SiC外延层202，N--SiC外延层202可以在SiC中轻掺杂例如氮、磷、砷等V族杂质形成；N--SiC外延层202内部包括P+主结203、P-JTE区204、N+截止环205。其中，P型主结结构203可以通过在N--SiC外延层202的部分区域中掺入例如硼、铝等III族元素形成P型主结；P-JTE区204可以通过在N--SiC外延层102的部分区域中离子注入例如硼、铝等III族元素，形成轻掺杂P型区；N型截止环结构205可以通过在器件的最外围注入较高剂量的N型掺杂形成，N型截止环结构205可以终止由于各种原因在器件表面形成的反型层。以及覆盖N--SiC外延层和P-JTE区上的钝化层206，钝化层206的材料可以是氧化物、氮化物、硅酸盐、氢化物、合成树脂、合成橡胶等。特别的，图2中的虚线为耗尽区边界。
本发明实施例提供的器件包括但不限于碳化硅JBS器件、碳化硅MOSFET器件、碳化硅IGBT器件或碳化硅PiN器件。图3示出了本发明一实施例提供的碳化硅MOSFET终端的结构示意图。
如图所示，N+-SiC衬底301可以通过在半导体材料如碳化硅(SiC)晶圆片中重掺杂例如氮、磷、砷等V族杂质而形成。N+-SiC衬底301上具有同型的N--SiC外延层302，N--SiC外延层302可以通过在SiC中轻掺杂例如氮、磷、砷等V族杂质而形成。在N--SiC外延层302之内具有P--SiC JTE区303和N型截止环305，并且在N--SiC外延层302之上具有覆盖器件表面的叠层结构，具体的，N--SiC外延层302之上的叠层结构包括钝化层306、多晶硅场板307和金属场板308。
进一步的，P--SiC JTE区303的内部刻蚀有浅凹槽304，浅凹槽304内部填充有钝化层。P--SiC JTE区303内部的浅凹槽304的数量为n个，优选的，n的范围为n≥2，典型的，n为3。
浅凹槽304的深度小于P--SiC JTE区303的结深，浅凹槽304的宽度为3～10μm。浅凹槽304呈等间距或不等间距分布，间距为3～10μm。最靠近器件边缘方向外侧的浅凹槽304与P--SiC JTE区303的末端的间距为10～30μm。典型的，如图3所示，P--SiC JTE区303内部有3个浅凹槽304，浅凹槽304的宽度为10μm，深度为0.3μm。浅凹槽304内部填充有钝化层，具体的，钝化层的材料可以是氧化物、氮化物、硅酸盐、氢化物、合成树脂、合成橡胶等，典型的，钝化层可以是SiO2或者Si3N4。钝化层的厚度为0.3μm。浅凹槽304及内部填充的钝化层能够降低器件表面的峰值电场，有利于提高器件的击穿电压。
截止环305可以通过在器件的最外围注入较高剂量的N型掺杂形成，诸如氮、磷、砷等V族元素，截止环305可以终止由于各种原因在器件表面形成的反型层。
进一步的，N--SiC外延层302之上的叠层结构覆盖P--SiC JTE区303、N型截止环305、以及P--SiC JTE区303与N型截止环305之间的区域。叠层结构在器件表面的叠放顺序从下往上依次为钝化层306、多晶硅场板307、钝化层306、金属场板308。其中，钝化层306的材料可以是氧化物、氮化物、硅酸盐、氢化物、合成树脂、合成橡胶等，典型的，钝化层可以是SiO2，SiO2钝化层的厚度为0.5～1μm。多晶硅场板307和金属场板308覆盖P--SiC JTE区303以及P--SiC JTE区303与截止环305之间的部分区域，金属场板308在远离N型截止环305一侧的部分区域直接位于多晶硅场板之上，在靠近N型截止环305一侧的部分区域伸出多晶硅场板307，从而形成多级场板结构，能够降低边缘电场集中，降低器件击穿电压对JTE浓度的敏感度，提高击穿电压，此外还能够屏蔽界面电荷，改善表面电场分布，提高器件的耐电荷性和可靠性。
图4A至图4J为本发明实施例提供的碳化硅MOSFET终端制作方法的工艺步骤图。
如图4A所示，在N+-SiC衬底301上外延N--SiC层302。典型的，N+-SiC衬底301的掺杂浓度为1018～1019cm-3，在N+-SiC衬底301的正面外延N--SiC层302，典型的，可以利用CVD方法在N+-SiC衬底301的正面外延N--SiC层302，外延N--SiC层302的掺杂水平为6×1015cm-3，外延N--SiC层302的厚度为20μm。特别的，外延N--SiC层的厚度和掺杂浓度可以根据器件的耐压要求而确定。
如图4B至4F所示，在N--SiC外延层302内制备P--SiC JTE区303和N型截止环305。其中，P--SiC JTE区303内刻蚀有浅凹槽304，浅凹槽304内部填充有钝化层。
如图4B所示，可以通过硼、铝、铟等III族元素离子注入形成P--SiC JTE区303的注入区。典型的，在温度400℃～500℃时，采用Al离子注入工艺，形成P--SiC JTE区303的注入区。
如图4C所示，可以通过氮、磷、砷等V族元素离子注入形成N型场限环305的注入区。典型的，在温度400℃～500℃时，采用N离子注入工艺，形成N型场限环305的注入区。
如图4D所示，可以通过硼、铝、铟等III族元素离子注入后的激活退火形成P--SiCJTE区303，并通过氮、磷、砷等V族元素离子注入后的激活退火形成N型场限环305。典型的，在1500℃～1700℃温度范围内，在例如氩气的惰性气体氛围中，进行Al离子和N离子注入后的激活退火，获得P--SiC JTE区303和N型场限环305；
如图4E所示，采用刻蚀工艺，在P--SiC JTE区303内部形成浅凹槽304。
如图4F所示，在浅凹槽304内部淀积钝化层。典型的，可以使用采用热氧化和PECVD工艺进行淀积。钝化层的材料可以是氧化物、氮化物、硅酸盐、氢化物、合成树脂、合成橡胶等，典型的，可以是SiO2或Si3N4。
如图4G至4J所示，在N--SiC外延层302上制备叠层结构。N--SiC外延层302之上的叠层结构包括钝化层306、多晶硅场板307和金属场板308。在器件表面的叠放顺序从下往上依次为钝化层306、多晶硅场板307、钝化层306、金属场板308。多晶硅场板307和金属场板308覆盖P--SiC JTE区303以及P--SiC JTE区303与截止环305之间的部分区域。金属场板308在远离N型截止环305一侧的部分区域直接位于多晶硅场板之上，在靠近N型截止环305一侧的部分区域伸出多晶硅场板307。
如图4G所示，在N--SiC外延层302上淀积第一层钝化层306，典型的，该第一层钝化层306的材料为SiO2，采用热氧化和PECVD工艺在N--SiC外延层302上淀积钝化层306，第一层钝化层306厚度为0.5～1μm。
如图4H所示，在部分P--SiC JTE区及所述SiO2钝化层上形成多晶硅场板307。典型的，采用LPCVD及光刻工艺形成多晶硅场板307。
如图4I所示，再次淀积钝化层。典型的，该第二层钝化层306的材料为SiO2，采用热氧化和PECVD工艺在多晶硅场板307和部分第一层钝化层上淀积第二层钝化层306，第二层钝化层306厚度为0.5～1μm。
如图4J所示，在部分多晶硅场板307上及所述第二SiO2钝化层306上形成金属场板308。典型的，可以通过溅射或者蒸发工艺形成金属场板308。
图5为本发明实施例提供的碳化硅MOSFET器件终端制作方法的流程图。如图所示，S51表示提供N+-SiC衬底，在N+-SiC衬底上生长N--SiC外延层；S52表示在N--SiC外延层内制备P--SiC JTE区和N型截止环，其中P--SiC JTE区内刻蚀有浅凹槽，浅凹槽内部填充有钝化层；S53表示在N--SiC外延层上制备叠层结构，N--SiC外延层上的叠层结构包括：叠放顺序从下往上的第一钝化层、多晶硅场板、第二钝化层、金属场板，多晶硅场板和金属场板覆盖P--SiC JTE区以及P--SiC JTE区与截止环之间的部分区域，金属场板在远离N型截止环一侧的部分区域直接位于多晶硅场板之上，在靠近N型截止环一侧的部分区域伸出多晶硅场板。
本发明实施例提供的碳化硅器件终端及其制作方法，通过在P--SiC JTE区域内部形成浅凹槽，能够降低器件表面的峰值电场，有利于提高器件的击穿电压；另外，通过在N--SiC外延层上形成叠层结构，能够降低边缘电场集中现象、降低器件击穿电压对JTE浓度的敏感度，提高击穿电压，并且能够屏蔽界面电荷，改善器件表面电场分布，提高器件的耐电荷性和可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种碳化硅器件终端的制作方法，其特征在于，包括：
步骤一：提供N+-SiC衬底，在N+-SiC衬底上生长N--SiC外延层；
步骤二：在所述N--SiC外延层中制备P--SiC JTE区和N型截止环，其中，所述P--SiC JTE区内刻蚀有浅凹槽并在所述浅凹槽内淀积第一钝化层，所述N型截止环位于所述器件终端的外缘；
步骤三：在所述N--SiC外延层表面制备叠层结构，所述叠层结构包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，所述多晶硅场板和金属场板覆盖所述P--SiC JTE区以及所述P--SiC JTE区与N型截止环之间的部分区域，所述金属场板在远离所述N型截止环一侧的部分区域直接位于所述多晶硅场板之上，在靠近所述N型截止环一侧向所述器件终端外缘方向伸出所述多晶硅场板。
2.根据权利要求1所述的制作方法，其特征在于，所述N--SiC外延层通过CVD生长所述N--SiC外延层。
3.根据权利要求1所述的制作方法，其特征在于，所述步骤二还包括：通过Al离子注入和N离子注入分别形成所述P--SiC JTE区的注入区和所述N型场限环的注入区，在惰性气体氛围中激活退火后获得所述P--SiC JTE区和N型场限环。
4.根据权利要求1所述的制作方法，其特征在于，所述P--SiC JTE区内的浅凹槽的深度小于所述P--SiC JTE区的结深，数量大于等于2个。
5.根据权利要求4所述的制作方法，其特征在于，所述P--SiC JTE区内的浅凹槽呈等间距或不等间距分布。
6.根据权利要求1所述的制作方法，其特征在于，所述第一钝化层通过热氧化和/或PECVD淀积在所述浅凹槽内。
7.根据权利要求1所述的制作方法，其特征在于，所述步骤三还包括：通过热氧化和/或PECVD工艺在所述N--SiC外延层上淀积所述第二钝化层，通过LPCVD和光刻工艺在部分所述P--SiC JTE区及第二钝化层上形成所述多晶硅场板。
8.根据权利要求1所述的制作方法，其特征在于，所述步骤三还包括：通过采用热氧化和/或PECVD工艺在所述多晶硅场板及第二钝化层上再次淀积所述第三钝化层，通过溅射或蒸发工艺在部分所述多晶硅场板及所述第三钝化层上形成所述金属场板。
9.根据权利要求6至8中任一权利要求所述的制作方法，其特征在于，所述第一钝化层、第二钝化层和/或第三钝化层的材料为SiO2或Si3N4。
10.一种根据权利要求1所述的方法制作的碳化硅器件终端，其特征在于，包括：
N+-SiC衬底；
所述N+-SiC衬底上的N--SiC外延层，所述N--SiC外延层内具有P--SiC JTE区和N型截止环，其中所述P--SiC JTE区内刻蚀有浅凹槽且所述浅凹槽内具有第一钝化层，所述N型截止环位于所述器件终端的外缘；
位于所述N--SiC外延层上且覆盖所述器件终端表面的叠层结构，所述叠层结构包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，所述多晶硅场板和金属场板覆盖所述P--SiC JTE区以及所述P--SiC JTE区与N型截止环之间的部分区域，所述金属场板在远离所述N型截止环一侧的部分区域直接位于所述多晶硅场板之上，在靠近所述N型截止环一侧向所述器件终端外缘方向伸出所述多晶硅场板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710774025.0A CN107507859A (zh) | 2017-08-31 | 2017-08-31 | 一种碳化硅器件终端及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710774025.0A CN107507859A (zh) | 2017-08-31 | 2017-08-31 | 一种碳化硅器件终端及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107507859A true CN107507859A (zh) | 2017-12-22 |
Family
ID=60693698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710774025.0A Pending CN107507859A (zh) | 2017-08-31 | 2017-08-31 | 一种碳化硅器件终端及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507859A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545842A (zh) * | 2018-11-23 | 2019-03-29 | 中国电子科技集团公司第十三研究所 | 碳化硅器件终端结构及其制作方法 |
| CN113284940A (zh) * | 2021-05-13 | 2021-08-20 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829972B2 (en) * | 2006-03-10 | 2010-11-09 | Infineon Technologies Austria Ag | Edge termination structure for semiconductor components |
| CN101978502A (zh) * | 2008-03-17 | 2011-02-16 | 三菱电机株式会社 | 半导体器件 |
| US20110233659A1 (en) * | 2010-03-29 | 2011-09-29 | Sung-Shan Tai | Semiconductor power device and manufacturing method thereof |
| CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
-
2017
- 2017-08-31 CN CN201710774025.0A patent/CN107507859A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829972B2 (en) * | 2006-03-10 | 2010-11-09 | Infineon Technologies Austria Ag | Edge termination structure for semiconductor components |
| CN101978502A (zh) * | 2008-03-17 | 2011-02-16 | 三菱电机株式会社 | 半导体器件 |
| US20110233659A1 (en) * | 2010-03-29 | 2011-09-29 | Sung-Shan Tai | Semiconductor power device and manufacturing method thereof |
| CN102842609A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 结终端延伸结构及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545842A (zh) * | 2018-11-23 | 2019-03-29 | 中国电子科技集团公司第十三研究所 | 碳化硅器件终端结构及其制作方法 |
| CN113284940A (zh) * | 2021-05-13 | 2021-08-20 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
| CN113284940B (zh) * | 2021-05-13 | 2023-03-14 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103890923B (zh) | 半导体器件 | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN107293599A (zh) | 碳化硅功率器件终端及其制作方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN111697077A (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN103000697A (zh) | 一种SiC肖特基二极管及其制作方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN109166916A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| JP6250938B2 (ja) | 半導体装置及びその製造方法 | |
| CN107507859A (zh) | 一种碳化硅器件终端及其制作方法 | |
| CN113284940B (zh) | 一种电力电子用半导体器件及其制作方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN106158985A (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 | |
| CN107658213A (zh) | 一种碳化硅功率器件终端及其制作方法 | |
| CN103137689A (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN107146812B (zh) | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 | |
| CN109559989A (zh) | 碳化硅结势垒肖特基二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171222 |