CN115606007A - 用于功率设备中的电接触区的导电增强层 - Google Patents

用于功率设备中的电接触区的导电增强层 Download PDF

Info

Publication number
CN115606007A
CN115606007A CN202180031588.5A CN202180031588A CN115606007A CN 115606007 A CN115606007 A CN 115606007A CN 202180031588 A CN202180031588 A CN 202180031588A CN 115606007 A CN115606007 A CN 115606007A
Authority
CN
China
Prior art keywords
gate
connector
semiconductor device
fingers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031588.5A
Other languages
English (en)
Inventor
D·J·里克腾沃纳
W·基姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115606007A publication Critical patent/CN115606007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

功率开关设备包括半导体层结构、并联电连接的多个单位单元晶体管、以及栅极连接器，每个单位单元晶体管包括在半导体层结构上的具有在第一方向上延伸的纵轴的栅极指，栅极指沿第二方向彼此间隔开，栅极连接器具有在第二方向上延伸的纵轴，栅极连接器连接到所述多个单位单元晶体管的栅极指。

Description

用于功率设备中的电接触区的导电增强层
相关申请的交叉引用
本申请要求于2020年4月30日提交的美国专利申请序列No.16/863,797的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及半导体设备，并且更具体而言，涉及功率半导体开关设备。
背景技术
金属绝缘半导体场效应晶体管(“MISFET”)是一种众所周知的可以被用作开关设备的半导体晶体管。MISFET是三端子设备，其具有栅极端子、漏极端子和源极端子以及半导体主体。源极区和漏极区形成在半导体主体中，被沟道区隔开，并且栅极电极(其可以充当栅极端子或电连接到栅极端子)部署成与沟道区相邻。可以通过向栅极电极施加偏置电压来接通或断开MISFET。当MISFET被接通时(即，它处于它的“on状态”)，电流通过MISFET的沟道区在源极区和漏极区之间传导。当偏置电压从栅极电极移除(或降低到阈值电平以下)时，电流停止通过沟道区传导。举例来说，n型MISFET具有n型源极区和n型漏极区以及p型沟道。因此，n型MISFET具有“n-p-n”设计。当向栅极电极施加足以在电连接n型源极区和n型漏极区的p型沟道区中产生导电n型反型层从而允许在n型源极区和n型漏极区之间传导多数载流子的栅极偏置电压时，n型MISFET接通。
功率MISFET的栅极电极通常通过薄栅极绝缘体与沟道区隔开。在大多数情况下，栅极绝缘体是氧化物(例如，氧化硅)。具有氧化物栅极绝缘体的MISFET被称为金属氧化物半导体场效应晶体管(“MOSFET”)。由于氧化物栅极绝缘体因其优越的特性而几乎总是被使用，因此本文的讨论将集中在MOSFET上，而不是MISFET，但是将认识到的是，本文描述的根据本发明的实施例的技术同样适用于具有由除氧化物以外的材料形成的栅极绝缘体的设备。
因为MOSFET的栅极电极通过栅极绝缘体与沟道区绝缘，所以要求最小的栅极电流来将MOSFET维持在它的on状态或将MOSFET在它的on状态和它的off状态之间切换。因为栅极与沟道区形成电容器，所以在切换期间栅极电流保持小。因此，在切换期间只要求最小的充电和放电电流，从而允许更简单的栅极驱动电路系统和更快的切换速度。MOSFET可以是独立的设备，或者可以与其它电路设备组合。例如，绝缘栅极双极晶体管(“IGBT”)是包括MOSFET和双极结型晶体管(“BJT”)二者的半导体设备，它将MOSFET的高阻抗栅极电极与可以由BJT提供的小的on状态传导损耗结合。例如，可以将IGBT实现为在输入处包括高电压n沟道MOSFET和在输出处包括BJT的Darlington对。BJT的基极电流通过MOSFET的沟道供给，从而允许简化的外部驱动电路(因为驱动电路只对MOSFET的栅极电极进行充电和放电)。
对可以在其“on”状态下通过大电流并在其反向阻断状态下阻断大电压(例如，数千伏)的高功率半导体开关设备的需求不断增加。为了支持高电流密度并阻断这种高电压，功率MOSFET和IGBT通常具有竖直结构，其中源极和漏极位于厚半导体层结构的相对侧，以便阻断更高的电压电平。在非常高功率的应用中，半导体开关设备通常形成在宽带隙半导体材料系统中(在本文中，术语“宽带隙半导体”包括任何具有至少1.4eV带隙的半导体)，诸如例如碳化硅(“SiC”)，它具有多个有利的特点，包括例如高电场击穿强度、高热导率、高电子迁移率、高熔点和高饱和电子漂移速度。相对于使用其它半导体材料(诸如例如硅)形成的设备，使用碳化硅形成的电子设备可以具有在更高温度处、以高功率密度、以更高速度、以更高功率电平和/或在高辐射密度下操作的能力。
发明内容
根据本发明的一些实施例，一种半导体设备包括：半导体层结构；多个单位单元晶体管，所述多个单位单元晶体管并联电连接，每个单位单元晶体管包括在所述半导体层结构上的具有在第一方向上延伸的纵轴的栅极指，所述栅极指沿第二方向彼此间隔开；以及栅极连接器，所述栅极连接器具有在所述第二方向上延伸的纵轴，所述栅极连接器连接到所述多个单位单元晶体管的所述栅极指。
在一些实施例中，所述栅极连接器包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
在一些实施例中，所述栅极连接器的厚度在10nm至500nm之间。
在一些实施例中，所述栅极连接器是所述栅极连接器的第一部分，并且所述栅极连接器还包括第二部分，所述第二部分在所述第一方向上延伸，以接触所述多个单位单元晶体管中的一个单位单元晶体管的栅极指的上表面。
在一些实施例中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方在所述第一方向上延伸。
在一些实施例中，所述栅极连接器的下表面接触所述栅极指的表面。
在一些实施例中，所述栅极指中的一个栅极指的栅极电极在所述半导体层结构的上表面下方延伸。
在一些实施例中，所述栅极电极接触所述栅极连接器的一部分。
在一些实施例中，所述半导体设备还包括在所述栅极连接器和所述半导体层结构之间的连接器绝缘层。
在一些实施例中，所述连接器绝缘层在所述半导体层结构的上表面上在所述栅极指中的相邻栅极指之间在所述第二方向上延伸。
在一些实施例中，所述栅极连接器物理连接到所述栅极指中的相应栅极指。
根据本发明的一些实施例，一种半导体设备包括：半导体层结构；在所述半导体层结构上的栅极焊盘；以及在所述半导体层结构上并且电耦合至所述栅极焊盘的栅极电极结构。所述栅极电极结构包括：多个栅极指，每个栅极指包括在所述半导体层结构上在第一方向上延伸的第一材料；以及栅极连接器，所述栅极连接器包括在所述多个栅极指中的栅极指上延伸并且连接至所述多个栅极指中的栅极指的第二材料。
在一些实施例中，所述栅极指的所述第一材料的第一电导率低于所述栅极连接器的所述第二材料的第二电导率。
在一些实施例中，所述第一材料包括多晶硅或硅化物。
在一些实施例中，所述第二材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
在一些实施例中，所述栅极连接器在与所述第一方向交叉的第二方向上延伸，并且所述栅极连接器在所述多个栅极指上延伸。
在一些实施例中，所述栅极连接器包括第一部分和第二部分，所述栅极连接器的所述第一部分在所述多个栅极指上在所述第一方向上延伸，并且所述栅极连接器的所述第二部分在所述多个栅极指上在所述第二方向上延伸。
在一些实施例中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方在所述第一方向上延伸。
在一些实施例中，所述栅极连接器在所述第一方向上延伸，并且所述栅极连接器在所述多个栅极指中的栅极指上延伸。
在一些实施例中，所述多个栅极指的相应栅极电极在所述半导体层结构的上表面下方延伸。
在一些实施例中，所述半导体设备还包括在所述多个栅极指中的相邻栅极指之间延伸的连接器绝缘层，并且所述连接器绝缘层在所述栅极连接器和所述半导体层结构之间。
在一些实施例中，所述半导体设备还包括在所述连接器绝缘层和所述栅极连接器之间的连接器电极层。
根据本发明的一些实施例，一种半导体设备包括：半导体层结构；在所述半导体层结构上的第一栅极电极和第二栅极电极；以及栅极连接器，所述栅极连接器在所述第一栅极电极上延伸并且连接至所述第一栅极电极，在所述第二栅极电极上延伸并且连接至所述第二栅极电极，并且在所述半导体层结构的在所述第一栅极电极和所述第二栅极电极之间的部分上延伸。
在一些实施例中，所述半导体设备还包括在所述栅极连接器和所述半导体层结构之间的连接器绝缘层。
在一些实施例中，所述连接器绝缘层在所述第一栅极电极和所述第二栅极电极之间延伸。
在一些实施例中，所述栅极连接器包括第一材料，并且所述第一栅极电极和所述第二栅极电极包括与所述第一材料不同的第二材料。
在一些实施例中，所述第一栅极电极和所述第二栅极电极的所述第一材料的第一电导率低于所述栅极连接器的所述第二材料的第二电导率。
在一些实施例中，所述第一材料包括多晶硅或硅化物。
在一些实施例中，所述第二材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
在一些实施例中，所述栅极连接器包括多个层。
在一些实施例中，所述栅极连接器是所述栅极连接器的第一部分，并且所述栅极连接器还包括第二部分，所述第二部分与所述第一部分交叉，以接触所述第一栅极电极的上表面。
在一些实施例中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方接触所述第一栅极电极。
在一些实施例中，所述栅极连接器物理连接到所述第一栅极电极和所述第二栅极电极。
附图说明
图1A是根据本发明的实施例的包括多个功率开关设备的半导体晶片的示意性平面图。
图1B是包括在图1A的半导体晶片上的功率开关设备之一的示意性平面图。
图1C是图1B的功率开关设备的示例的示意性平面图，其中移除了源极和栅极金属化。图1D是图1B的功率开关设备的附加示例的示意性平面图。
图2A是根据本公开的一些实施例的功率开关设备的示意性平面图。图2B是图2A的部分‘A’的示意性放大透视图。图2C是沿着图2B的线2C-2C截取的示意性横截面视图。图2D是沿着图2B的线2D-2D截取的示意性横截面视图。图2E是根据本公开的一些实施例的栅极电极的附加配置的示意性横截面视图。
图3A至图3F是图示根据本公开的一些实施例的制造图2A至图2D的功率开关设备的方法的示意性横截面视图。
图4A是根据本公开的一些实施例的功率开关设备的一部分的示意性透视图。图4B是沿着图4A的线4B-4B截取的示意性横截面视图。图4C是沿着图4A的线4C-4C截取的示意性横截面视图。
图5A至图5D是图示根据本公开的一些实施例的制造图4A至图4C的功率开关设备的方法的示意性横截面视图。
图6A是根据本公开的一些实施例的功率开关设备的示意性平面图。图6B是图6A的部分‘B’的示意性放大透视图。图6C是沿着图6B的线6C-6C截取的示意性横截面视图。图6D是沿着图6B的线6D-6D截取的示意性横截面视图。图6E是根据本公开的一些实施例的功率开关设备的附加配置的示意性透视图。
图7A是根据本公开的一些实施例的功率开关设备的一部分的示意性透视图。图7B是沿着图7A的线7B-7B截取的示意性横截面视图。图7C是沿着图7A的线7C-7C截取的示意性横截面视图。图7D是根据本公开的一些实施例的功率开关设备的附加配置的示意性透视图。
图8A至图8D是图示根据本公开的一些实施例的制造图7A至图7C的功率开关设备的方法的示意性横截面视图。
图9A是根据本公开的一些实施例的功率开关设备的一部分的示意性透视图。图9B是沿着图9A的线9B-9B截取的示意性横截面视图。图9C是沿着图9A的线9C-9C截取的示意性横截面视图。
图10A是根据本公开的一些实施例的功率开关设备的一部分的示意性透视图。图10B是沿着图10A的线10B-10B截取的示意性横截面视图。图10C是沿着图10A的线10C-10C截取的示意性横截面视图。图10D是根据本公开的一些实施例的功率开关设备的附加配置的示意性透视图。
具体实施方式
目前，功率碳化硅MOSFET用于要求高电压阻断(诸如5,000伏或更高的电压阻断)的应用。举例来说，额定电流密度为10A/cm2或更高并将阻断至少10kV的电压的碳化硅MOSFET是市场上可获得的。为了形成此类设备，通常形成多个“单位单元(unit cell)”结构，其中每个单位单元结构包括MOSFET晶体管。在高功率应用中，通常在单个半导体基板上提供大量的这些单位单元(例如，数百或数千个)，并且在半导体基板的顶侧形成栅极电极，其充当用于所有单位单元的栅极电极。半导体基板的相对(底)侧充当设备的所有单位单元的公共漏极。多个源极接触部形成在半导体层结构中的源极区上，这些源极区暴露在栅极电极中的开口内。这些源极接触部也彼此电连接以用作公共源极。所得的设备具有三个端子，即，公共源极端子、公共漏极端子和公共栅极电极，它们充当成百上千个单独的单位单元晶体管的端子。将认识到的是，以上描述是针对n型MOSFET的；对于p型MOSFET，漏极和源极的位置将颠倒。
功率MOSFET的栅极电极可以通过形成图案化的导电层来实现，该图案化的导电层包括延伸穿过设备的有源区的多个细长栅极指。图案化的导电层可以包括半导体层，诸如例如多晶硅层和/或掺杂硅(Si)。图案化的导电层还可以包括在设备的无源区中的栅极焊盘，并且每个栅极指可以直接地或者通过一个或多个栅极总线和/或导电通孔连接到栅极焊盘。
本公开描述了一种更好地控制功率MOSFET和/或IGBT(例如，栅极控制设备)的栅极电阻的方法。本文描述的实施例可以对平面栅极设备和沟槽栅极设备都有帮助。例如，一些设备结构只为栅极电极提供小的体积或区，如在狭窄的填充的沟槽中。因此，需要一种方法来正确连接它们，以便栅极信号可以均匀且快速(及时地)应用于整个设备。
本文描述的方法可以通过使用耦合到栅极电极的顶表面的垂直互连条以及通过使用比用于栅极电极的材料更导电的材料来提供具有与栅极电极相关联的较低栅极电阻的设备。例如，可以使用包括比栅极电极的材料更导电的材料的栅极连接器。栅极电极的材料可以包括但不限于多晶硅(polycrystalline silicon)(Si)(在本文中也称为“多晶硅(polysilicon)”或“poly”)。本文描述的实施例可以有助于降低栅极控制设备(包括沟槽设备和/或平面设备)中的栅极电阻，并提高以高频高效切换的能力。
图1A是根据本发明的实施例的包括多个功率开关设备100的晶片10的示意性平面图。参考图1A，晶片10可以是薄的平面结构，其包括其上形成有诸如绝缘层和/或金属层之类的其它材料层的半导体层结构。半导体层结构可以包括半导体基板和/或多个其它半导体层。可以使用晶片10形成多个功率开关设备100。开关设备100可以形成为行和列并且可以彼此间隔开，使得晶片10可以随后被单片化(例如，切块)以将各个开关设备100分开以进行封装和测试。在一些实施例中，晶片10可以包括其上形成有一个或多个碳化硅层(例如，通过外延生长)的碳化硅基板。其它半导体层(例如，多晶硅层)、绝缘层和/或金属层可以形成在碳化硅半导体层结构上以形成功率开关设备100。在一些实施例中，碳化硅基板和形成在其上的碳化硅层可以是4H碳化硅，但本公开不限于此。图1A中所示的功率开关设备100的数量和布置仅仅是为了便于描述而夸大了功率开关设备100的尺寸的示例。
图1B是包括在图1A的半导体晶片10上的功率开关设备100之一的示意性平面图。图1C和图1D是图1B的功率开关设备100的示例的示意性平面图，其中移除了源极和栅极金属化。在以下描述中，假设功率开关设备100是n型功率MOSFET 100，但本发明不限于此。本文描述的实施例可以同样应用于p型设备。
如图1B中所示，保护层110覆盖功率MOSFET 100的顶表面的大部分。保护层110可以由例如聚酰胺形成。各种接合焊盘可以通过保护层110中的开口112暴露。接合焊盘可以包括栅极接合焊盘120和一个或多个源极接合焊盘122。图1B中所示的栅极接合焊盘120和源极接合焊盘122的配置、形状和结构仅仅是示例，并且本文描述的实施例不限于此。图1B中示出了两个源极接合焊盘122-1、122-2。虽然在图1B中不可见，但可以在MOSFET 100的底侧上提供漏极接触部和/或接合焊盘124。接合焊盘120、122、124可以由金属(诸如铝)形成，接合线可以经由诸如热压或焊接之类的常规技术轻松附接到其上。可以提供接触MOSFET100的半导体层结构的源极接触部。源极接触部可以是延伸跨过MOSFET 100的上表面的大部分(例如，MOSFET 100的上表面的除了被栅极接合焊盘120占据的部分之外的所有部分)的源极金属层123的下部部分。源极接合焊盘122-1、122-2可以包括源极金属层123的被保护层110中的开口112暴露的部分。接合线20在图1B中示出，其可以被用于将栅极接合焊盘120和源极焊盘122-1、122-2连接到外部电压源(未示出)，诸如其它电路元件的端子。
如图1C中所示，MOSFET 100包括半导体层结构，该半导体层结构包括有源区102和无源区104。有源区102是设备的包括可操作晶体管(例如，本文讨论的单位单元晶体管)的区域，而无源区104是不包括这种可操作晶体管的区域。MOSFET 100的单位单元晶体管形成在有源区102中。多个单位单元的位置由图1C中的框105示出以提供上下文。
在一些实施例中，有源区102一般可以与源极金属层123下面的区域对应。无源区104包括栅极焊盘部分106和端接部分108。无源区104的栅极焊盘部分106可以大致与半导体层结构的在栅极接合焊盘120下面的部分对应。无源区104的端接部分108可以绕MOSFET100的外围延伸并且可以包括一个或多个端接结构，诸如可以减少可能在设备的边缘周围发生的电场拥挤的结端接延伸部和/或保护环。端接结构(示为保护环109)可以沿着MOSFET100的外围散开电场，从而减少电场拥挤。边缘端接结构可以用来增加反向阻断电压，在反向阻断电压处，称为“雪崩击穿”的现象发生，其中增加的电场导致半导体设备内的电荷载流子的失控产生，从而导致电流急剧增加，这会损坏甚至毁坏设备。
如图1C中进一步所示，可以提供栅极电极结构130，其包括栅极焊盘132、多个栅极指134、以及将栅极指134电连接到栅极焊盘132的一个或多个栅极总线136。栅极电极结构130的栅极焊盘132可以在无源区104的栅极焊盘部分106中的栅极接合焊盘120下面，并且栅极指134可以(例如，水平地)跨有源区102延伸。绝缘层(未示出)可以覆盖栅极指134和(一个或多个)栅极总线136。源极金属层123可以在栅极指134和绝缘层之上提供，其中源极金属层的源极接触部接触在栅极指134之间的开口中的半导体层结构中的对应源极区。
参考图1C，栅极指134可以将功率开关设备100的栅极信号分布在整个有源区域102中。在一些实施例中，栅极电极的栅极指和/或条134可以在公共方向(例如，图1C中的X方向)上延伸。在一些实施例中，栅极指134可以包括导电材料(例如，多晶硅或硅化物)。在一些实施例中，栅极指134可以连接到栅极总线136。因此，施加到功率开关设备100的栅极信号可以从栅极接合焊盘120传送到栅极焊盘132、到栅极总线136、然后到栅极指134。在一些实施例中，栅极指134和栅极总线136之间的连接可以仅发生在栅极指134的相对端。
栅极指134可以被注入为沟槽配置，其中栅极指134的一部分在半导体层结构的上表面下方延伸，和/或栅极指134可以被注入为平面配置，其中栅极指134在半导体层结构的上表面上延伸。
一般而言，在栅极总线136中使用的材料(其可以是或包含例如金属)可以具有比在栅极指134(其可以是或包含例如多晶硅或硅化物)中使用的材料更低的电阻率。从栅极总线136的材料的较低电阻率转变到栅极指134的较高电阻率往往会升高设备的栅极电阻。而且，设备的栅极电阻也基于栅极信号沿着栅极指134长度的传输距离的长度而增加。在一些实施例中，顶部金属(例如，栅极流道(runner))可以被用于将栅极信号跨设备100传输到栅极指，但这占用了设备有源区域。
一种可以被用于降低设备的栅极电阻的方法是使用网状布局增加栅极指的数量。图1D图示了图1B的功率开关设备100的替代示例，其结合了这种网状布局。如图1D中所示，栅极电极结构130可以包括在第一方向(例如，图1D的X方向)上延伸的第一栅极指134a和在第二方向(例如，图1D的Y方向)上延伸的第二栅极指134b。第一栅极指134a和第二栅极指134b可以以网状布局互连。通过使用网状布局，可以降低栅极区的整体电阻，但仍然使用低电阻连接器(例如，栅极总线)来帮助分配电流。栅极网可以用较低的栅极连接电阻与占用设备上的空间权衡，以换取与源极的电欧姆接触。而且，附加的栅极指134a、134b可以在制造期间结合附加的处理并且可以利用设备的大量表面。
为了解决常规设备的缺点，本文描述的实施例提供了允许以简单方式降低设备的栅极电阻的栅极连接器。栅极连接器连接到多个栅极指和/或一个或多个栅极总线以允许增加栅极电极的电导率。在一些实施例中，栅极连接器的部分可以与设备的一个或多个单位单元晶体管的栅极结构集成。
图2A是根据本公开的一些实施例的功率开关设备200的示意性平面图。参考图2A，功率开关设备200包括半导体层结构，该半导体层结构包括有源区102和无源区104。有源区102是设备的包括可操作晶体管(例如，本文讨论的单位单元晶体管)的区域，而无源区104是不包括这种可操作晶体管的区域。功率开关设备200可以与本文关于图1A-图1D讨论的功率开关设备100有许多相似之处。因而，图2A的描述将集中于相对于图1A-图1D的差异。
如图2A中所示，栅极电极结构230可以包括栅极焊盘132、多个栅极指134、一个或多个栅极总线136和将栅极指134电互连的一个或多个栅极连接器234。栅极连接器234可以包括金属和/或金属氮化物，诸如例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)，但是本公开不限于此。
如图2A中所示，栅极连接器234可以结合到功率开关设备200中以接通和/或接触栅极指134中的一个或多个。在一些实施例中，栅极指134可以在第一方向(例如，图2A中的X方向)上延伸，并且栅极连接器234可以在与第一方向交叉的第二方向(例如，图2A中的Y方向)上延伸。栅极连接器234可以连接到一个或多个栅极总线136。例如，栅极连接器234可以在栅极连接器的任一端处连接到栅极总线136。在一些实施例中，栅极连接器234可以电连接到它们在其之上穿过的栅极指134。
虽然栅极连接器234被图示为从功率开关设备200的一侧延伸到另一侧，但是将意识到本实施例不限于此。在一些实施例中，栅极连接器234中的一个或多个可以仅在栅极连接器234的一端处连接到栅极总线136和/或栅极焊盘132。类似地，在一些实施例中，栅极连接器234可以不连接到栅极总线136和/或栅极焊盘132，但可以替代地连接到另一个栅极连接器234。
此外，虽然栅极连接器234被图示为以规则间隔分布，但是本实施例不限于此。在一些实施例中，栅极连接器234的密度可以在功率开关设备200上的不同位置变化。
为了更好地描述栅极连接器234的结构，将描述功率开关设备200的由框‘A’指示的子集。图2B是图2A的部分‘A’的示意性放大透视图。图2C是沿着图2B的线2C-2C截取的示意性横截面视图。图2D是沿着图2B的线2D-2D截取的示意性横截面视图。
参考图2B至图2D，功率开关设备200可以包括多个单位单元晶体管205。功率开关设备200以及因此单位单元205可以包括n型宽带隙半导体基板210。基板210可以包括例如4H-SiC或6H-SiC基板。在其它实施例中，基板210可以是或包括不同的半导体材料(例如，基于III族氮化物的材料、Si、GaAs、ZnO、InP)或非半导体材料(例如，蓝宝石)。基板210可以用n型杂质重掺杂(即，n+碳化硅基板)。杂质可以包括例如氮或磷。基板210的掺杂浓度例如可以在1×1018原子/cm3和1×1021原子/cm3之间，但也可以使用其它掺杂浓度。在一些实施例中，基板可以相对厚(例如，超过100微米)，但在图2B-图2D(和其它图)中基板被示为薄层以允许放大设备的其它层和区。
轻掺杂的n型(n-)碳化硅漂移区220可以在基板210上提供。n型碳化硅漂移区220可以通过例如在基板210上的外延生长来形成。n型碳化硅漂移区220可以具有例如1×1016至5×1017掺杂剂/cm3的掺杂浓度。n型碳化硅漂移区220可以是厚的区，在基板210上方具有例如3-100微米的竖直高度。在一些实施例中，n型碳化硅漂移区220的上部部分可以包括在一些实施例中比n型碳化硅漂移区220的下部部分掺杂更重的n型碳化硅电流扩散层。在一些实施例中，可以在漂移区220中形成p型屏蔽区(未示出)。
p阱240可以在漂移区220上和/或在漂移区220中形成。在一些实施例中，p阱240可以具有例如在5×1016/cm3和5×1019/cm3之间的掺杂浓度。每个p阱240的上部部分242(参见图2C)可以更重地掺杂有p型掺杂剂。每个p阱240的上部部分242可以具有例如在2×1018/cm3和1×1020/cm3之间的掺杂浓度。
重掺杂(n+)n型碳化硅源极/漏极区250可以在p阱240的上部部分中形成。重掺杂(n+)n型碳化硅区250可以充当单位单元晶体管205的源极区。漂移区220和基板210一起充当单位单元晶体管205的公共漏极区。
在一些实施例中，p阱240(包括其更重掺杂的上部部分242)和n型源极/漏极区250可以经由漂移层220中的离子注入形成。在一些实施例中，p阱240可以由沉积在漂移层220的上表面上的层形成，n型源极/漏极区250被注入到该层中。如本领域技术人员所知，通过电离期望的离子种类并朝着在离子注入目标室中的半导体层的表面以预定动能加速离子作为离子束，可以将诸如n型或p型掺杂剂之类的离子注入到半导体层或区中。基于预定动能，期望的离子种类可以穿透到半导体层中达一定深度。p阱240(包括其更重掺杂的上部部分242)、n型源极/漏极区250、漂移区220和基板210可以形成半导体层结构255。
可以在漂移层220中形成沟槽265。在一些实施例中，沟槽265的底表面可以在p阱240和/或源极/漏极区250的底表面下方延伸到漂移层220中。栅极绝缘体270可以在沟槽265的侧壁和底部上形成。栅极绝缘体270可以包括例如二氧化硅(SiO2)层，但也可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或诸如氧化铪之类的高K电介质等。栅极电极272可以在栅极绝缘体270上形成在沟槽265中。栅极电极272可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)和/或稳定的导体。栅极绝缘体270和栅极电极272可以在p阱240和n型源/漏极区250之间在漂移层220中的沟槽265内形成，并且在一些实施例中，可以延伸到漂移层220的表面上。在一些实施例中，栅极绝缘体270的上表面的一部分和栅极电极272的上表面的一部分可以与半导体层结构255的上表面共面，但是本文描述的实施例不限于此。将认识到的是，栅极电极272可以是包括栅极焊盘132和一个或多个栅极总线136的连续栅极电极结构230(参见图2A)的栅极指134的一部分。在一些实施例中，栅极电极结构230可以包括例如半导体(例如，多晶硅)和/或金属。
由于在图2A至图2D所示的栅极沟槽实现方式中，栅极电极272穿透到半导体层结构255的上表面中，因此向栅极电极272施加偏压形成竖直沟道，该竖直沟道延伸穿过p阱240的在n型源极/漏极区250下面的部分。
p阱240的部分247(例如，p阱240的更重掺杂的上部部分242)可以暴露表面接触部(未示出)可以附接到其上的表面。例如，表面接触部可以包括金属并且可以形成功率开关设备200的源极接触部。如上面参考图2A-图2B所描述的，源极接触部可以是跨碳化硅半导体层结构255的上表面延伸的连续源极金属层123的一部分。为了简化附图，图2A至图2D中未示出源极金属层(以及将栅极电极272与源极金属层电隔离的绝缘层)。源极接触部可以包括例如金属(诸如镍、钛、钨或铝)或合金，或者这些材料或类似材料的薄层堆叠。可以在基板210的下表面上形成漏极接触部224。漏极接触部224可以包括例如与源极接触部类似的材料，其可以与基板210形成欧姆接触。当向栅极电极272施加电压时，电流可以从n型源极区250流动通过与栅极电极272相邻并且在栅极电极272下面的漂移区220。
多个栅极连接器234可以垂直于栅极指134延伸。多个栅极连接器234可以在平行于栅极指134的方向上彼此分离。例如，如图2B和图2D中所示，栅极指134可以在X方向上延伸，并且多个栅极连接器234可以在Y方向上延伸。多个栅极连接器234可以布置在X方向上以周期性地位于栅极指134上和/或直接接触栅极指134。栅极连接器234可以在栅极电极272中的相邻栅极电极上延伸和/或直接接触栅极电极272中的相邻栅极电极，并且给定的栅极电极272可以连接到和/或接触多于一个栅极连接器234。栅极连接器234可以包括金属和/或金属氮化物，诸如例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和/或钨(W)，但本公开不限于此。栅极连接器234可以形成为单层或多层。栅极连接器234的厚度可以在10nm至500nm之间。
在一些实施例中，一个或多个层可以将栅极连接器234与半导体层结构255的顶表面分开。栅极连接器234的部分可以与下面的半导体层结构255绝缘。例如，在一些实施例中，连接器绝缘层236可以部署在栅极连接器234和半导体层结构255的顶表面之间。连接器绝缘层236可以包括例如二氧化硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。在一些实施例中，连接器绝缘层236可以物理地连接到栅极绝缘体270和/或与栅极绝缘体270成一体。因此，栅极绝缘体270和连接器绝缘层236可以形成连续层，其中栅极绝缘体270的部分位于沟槽265的侧壁和底部上，并且连接器绝缘层236的部分在半导体层结构255的表面上延伸。连接器绝缘体层236的厚度可以在25nm至75nm之间。在一些实施例中，连接器绝缘体层236的厚度可以等于或大于栅极绝缘体270的厚度。在一些实施例中，连接器绝缘体层236可以由与栅极绝缘体270相同的材料构成和/或可以包括在栅极绝缘体270之前或之后施加的附加电介质。
在一些实施例中，连接器电极层235可以部署在栅极连接器234和连接器绝缘层236之间。连接器电极层235可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)，和/或稳定的导体。连接器电极层235可以减少连接器绝缘层236和栅极连接器234之间的相互作用。在一些实施例中，连接器电极层235可以物理地连接到栅极电极272和/或与栅极电极272成一体。在一些实施例中，连接器电极层235可以由与栅极电极272相同的材料构成。在一些实施例中，连接器电极层235可以接触栅极电极272的在半导体层结构255的顶表面上方延伸的一部分。连接器电极层235的厚度可以在25nm至800nm之间。因此，栅极电极272和连接器电极层235可以形成连续层，其中栅极电极272的部分在沟槽265上和/或在沟槽265内，而连接器电极层235的部分在半导体层结构255的表面上和连接器绝缘层236上延伸。
由于在形成栅极之后利用高温的处理操作，因此功率开关设备200可以包括多晶硅或硅化物作为栅极电极272。由于硅在与栅极绝缘体270的界面处是化学惰性的，因此它可以被用作栅极指134的一部分以形成更高质量的栅极电极。但是，多晶硅可以具有比其它金属更高的电阻。例如，构成栅极连接器234的材料的电导率可以高于构成栅极指134的材料的电导率(或者反过来说，构成栅极指134的材料的电阻率可以高于构成栅极连接器234的材料的电阻率)。通过结合附加的栅极连接器234，例如使得栅极连接器234接触栅极电极272，可以降低栅极电极结构230的电阻。在沟槽设备中，如果沟槽被做得非常窄和浅，那么栅极电极272的体积在沟槽中可以非常小。因此，在栅极连接器234中包括更导电的金属会对这些设备有所帮助。
虽然功率开关设备200被示为在其上表面上具有源极区250而在其底表面上具有漏极接触部224的n型设备，但是将认识到的是，在p型设备中，这些位置被逆转。因而，在以下描述(包括权利要求)的部分中，源极接触部和漏极接触部可以一般地指或者源极接触部或者漏极接触部。
如上所述，在一些实施例中，栅极绝缘体270的上表面的一部分和栅极电极272的上表面的一部分可以与半导体层结构255的上表面共面，诸如图2C中所示。但是，在一些实施例中，栅极电极272的上表面可以在半导体层结构255的上表面上方延伸。图2E是从与图2C相似的角度截取的示意性横截面视图(例如，沿着线2C-2C)但图示了栅极电极272’和栅极绝缘体270’的替代配置。如图2E中所示，在一些实施例中，栅极电极272’和栅极绝缘体270’可以被形成为使得栅极电极272’和/或栅极绝缘体270’的至少一部分处于比半导体结构255的上表面更高的水平(例如更远离基板210)。在其它方面，图2E中的设备的配置可以基本上类似于图2A至图2D中所示的设备的配置。将理解的是，在不偏离本发明的情况下，栅极电极272’和/或栅极绝缘体270’的其它配置可以是可能的。
图3A至图3F是图示根据本公开的一些实施例的制造图2A至2D的功率开关设备200的方法的示意性横截面视图。图3A、图3C和图3E是沿着图2B的线2C-2C截取的横截面。图3B、图3D和图3F是沿着图2B的线2D-2D截取的截面图。为简洁起见，将省略对图3A至图3F中与图2A至图2D相同或相似的那些元素的描述。因而，图3A至图3F的描述将集中于与先前描述的设备的不同之处。
参考图3A和图3B，提供基板210并且经由外延生长在基板210上形成漂移区220。在一些实施例中，基板210是重掺杂(n+)n型碳化硅并且漂移区220是轻掺杂(n-)碳化硅漂移区220。在一些实施例中，可以形成包括漂移层220的上部部分的n型碳化硅电流扩散层。
p阱240可以在将成为最终设备的有源区102的部分中形成。在有源区102中，每个p阱240的上部部分242可以更重地掺杂有p型掺杂剂，并且重掺杂(n+)n型碳化硅源极区250可以在p阱240的上部部分中形成，与p阱240的更重掺杂部分242直接相邻并接触。重掺杂(n+)n型碳化硅区250充当单位单元晶体管205的源极区。在一些实施例中，离子注入可以被用于形成p阱240、242和n型源极区250。p阱240(包括其更重掺杂的上部部分242)、n型源极/漏极区250、漂移区220和基板210可以形成半导体层结构255。半导体层结构255可以被图案化并蚀刻以形成沟槽265。
参考图3C和图3D，可以在半导体层结构255的上表面上和沟槽265中形成栅极绝缘层336。在一些实施例中，可以在沟槽265的侧壁和底部上形成(例如，沉积和/或生长)栅极绝缘层336的第一部分336a。在一些实施例中，可以在半导体层结构255上在沟槽265之间形成(例如，沉积和/或生长)栅极绝缘层336的第二部分336b。在一些实施例中，栅极绝缘层336的第一部分336a和第二部分336b可以彼此物理连接。栅极绝缘层336可以包括例如二氧化硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。在一些实施例中，栅极绝缘层336的第一部分336a的成分可以不同于第二部分336b。例如，栅极绝缘层336的第二部分336b可以包括在用于形成栅极绝缘层336的第一部分336a的材料之前或之后施加的附加电介质层。
电极层335可以在栅极绝缘层336上形成。电极层335也可以在沟槽265内形成，并且在一些实施例中填充沟槽265。电极层335可以包括例如硅化物、掺杂的多晶硅(多晶硅或poly)，和/或稳定的导体。
参考图3E和图3F，栅极连接器层334可以在电极层335和栅极绝缘层336的上表面上形成。在一些实施例中，栅极连接器层334可以被沉积为覆盖层(blanket layer)。栅极连接器层334可以包括金属和/或金属氮化物，诸如例如Ti、TiN、Ta、TaN和/或W，但本公开不限于此。栅极连接器层334可以被形成为单层或多层。栅极连接器层334可以单步或多步形成。栅极连接器层334的厚度例如可以在10nm至500nm之间。
返回参考图2B至图2D，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化并蚀刻以形成栅极连接器234、连接器电极层235、连接器绝缘层236、栅极绝缘体270和栅极电极272。例如，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化以留下栅极连接器层334、电极层335和栅极绝缘层336的垂直于沟槽265延伸的多个部分。栅极连接器层334、电极层335和栅极绝缘层336的其余部分可以形成栅极连接器234、连接器电极层235和连接器绝缘层236。连接器电极层235可以物理地连接到栅极电极272和/或与栅极电极272成一体。连接器绝缘层236可以物理地连接到栅极绝缘体270和/或与栅极绝缘体270成一体。
栅极连接器层334、电极层335和栅极绝缘层336的部分可以在有源区域102的其它部分中被移除。例如，在要形成源极接触部的区域之上，可以移除栅极连接器层334、电极层335和栅极绝缘层336的在半导体层结构255的顶表面上的部分以暴露半导体层结构255的顶表面。常规处理可以由此进行以提供源极和/或漏极接触部(例如，漏极接触部224)。在与栅极连接器234分离的有源区域102的区域中，可以移除电极层335和栅极绝缘层336以形成具有与半导体层结构255的上表面共面的上表面的栅极电极272和栅极绝缘体270，但是本文描述的实施例不限于此。在一些实施例中，栅极电极272和/或栅极绝缘体270可以在半导体层结构255的上表面上方延伸(例如，作为“T-栅极”或其它配置，诸如图2E的配置)。
图4A是根据本公开的一些实施例的功率开关设备200’的一部分的示意性透视图。图4B是沿着图4A的线4B-4B截取的示意性横截面视图。图4C是沿着图4A的线4C-4C截取的示意性横截面视图。为简洁起见，将省略对图4A至图4C中与先前图中描述的那些相同或相似的那些元素的描述。因而，图4A至图4C的描述将集中于与先前描述的设备的不同之处。
参考图4A至图4C，栅极连接器234可以通过连接器绝缘层236与半导体层结构255的顶表面分离。连接器电极层235可以不存在于栅极连接器234和连接器绝缘层236之间，但可以存在于栅极连接器234和栅极电极272之间。在一些实施例中，栅极电极272可以延伸穿过栅极连接器234下方的连接器绝缘层236以接触栅极连接器234。在一些实施例中，栅极电极272可以在栅极连接器234下方的区域中在半导体层结构255的顶表面上方延伸。例如，沉积的电极层335的残余物(参见图5B)可以被保留为栅极电极272的上部部分。
图5A至图5D是图示根据本公开的一些实施例的制造图4A至4C的功率开关设备200’的方法的示意性横截面视图。图5A和图5C是沿着图4A的线4B-4B(例如，沿着p阱242的暴露部分247)的横截面。图5B和图5D是从与图4A的线4C-4C相同的视角(例如，沿着栅极连接器234)截取的横截面。为简洁起见，将省略对图5A至图5D中与先前描述的图相同或相似的那些元素的描述。因而，图5A至图5D的描述将集中于与先前描述的设备和/或方法的不同之处。
形成图4A至图4C的功率开关设备200’的初始步骤可以类似于关于图3A至图3D图示和描述的那些，并且将省略对其的重复描述。
参考图5A和图5B，可以从栅极绝缘层336的上表面移除电极层335。例如，可以平坦化和/或图案化/蚀刻电极层335以留下电极层335的在沟槽265上的部分。电极层335可以被平坦化以留下电极层335的在栅极绝缘层336的部分之间的部分。例如，在一些实施例中，电极层335的上表面可以与栅极绝缘层336的上表面共面，但本文描述的实施例不限于此。电极层335可以形成栅极电极272的上部部分(参见图4A和图4C)。
参考图5C和图5D，栅极连接器层334可以在电极层335和栅极绝缘层336的上表面上形成。在一些实施例中，栅极连接器层334可以被沉积为覆盖层。栅极连接器层334可以包括金属和/或金属氮化物，诸如例如Ti、TiN、Ta、TaN和/或W，但本公开不限于此。栅极连接器层334可以被形成为单层或多层。栅极连接器层334可以单步或多步形成。栅极连接器层334的厚度可以在10nm至500nm之间。
返回参考图4A至图4C，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化并蚀刻以形成栅极连接器234、连接器绝缘层236、栅极绝缘体270以及栅极电极272。例如，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化以留下栅极连接器层334、电极层335和栅极绝缘层336的垂直于沟槽265延伸的多个部分。栅极连接器层334、电极层335和栅极绝缘层336的其余部分可以形成栅极连接器层234和连接器绝缘层236。连接器绝缘层236可以物理地连接到栅极绝缘体270和/或与栅极绝缘体270成一体。栅极连接器234的至少一部分可以直接在连接器绝缘层236上而其间没有连接器电极层235。
栅极连接器层334、电极层335和栅极绝缘层336的部分可以在有源区域102的其它部分中被移除。例如，在其中要形成源极接触部的区域之上，可以移除栅极连接器层334、电极层335和栅极绝缘层336以暴露半导体层结构255的顶表面。常规处理可以由此进行以提供源极和/或漏极接触部(例如，漏极接触部224)。在与栅极连接器234分离的有源区域102的区域中，可以移除电极层335和栅极绝缘层336以形成具有与半导体层结构255的上表面共面的上表面的栅极电极272和栅极绝缘体270，但是本文描述的实施例不限于此。在一些实施例中，栅极电极272和/或栅极绝缘体270可以在半导体层结构255的上表面上方延伸(例如，作为“T-栅极”或其它配置，诸如图2E的配置)。
图6A是根据本公开的一些实施例的功率开关设备600的示意性平面图。参考图6A，功率开关设备600包括半导体层结构，该半导体层结构包括有源区102和无源区104。功率开关设备600可以与本文关于图2A-图2D讨论的功率开关设备200有许多相似之处。因而，图6A-图6D的描述将集中在相对于图2A-图2D的不同之处。
如图6A中所示，栅极电极630可以包括栅极焊盘132、多个栅极指134、一个或多个栅极总线136，以及将栅极指134电互连的一个或多个栅极连接器634A、634B。栅极连接器634B可以在第二方向(例如，图6A的Y方向)上部署在功率开关设备600的表面上，以在栅极指134中的一个或多个上和/或接触栅极指134中的一个或多个，如图2A-图2D中那样。此外，栅极连接器634A可以在第一方向(例如，图6A的X方向)上延伸，并且在一些实施例中，可以覆盖栅极指134的表面。栅极连接器634A和栅极连接器634B可以在本文中被统称为栅极连接器634。因此，多个栅极连接器634可以包括在第一方向(例如，图6A中的X方向)上延伸的栅极连接器的第一部分634A和在与第一方向交叉的第二方向(例如，图6A中的Y方向)上延伸的栅极连接器的第二部分634B。
栅极连接器634可以连接到一个或多个栅极总线136。例如，栅极连接器634可以在栅极连接器634的任一端处连接到栅极总线136。在一些实施例中，栅极连接器634可以电连接到它们穿过其上的栅极指134。
为了更好地描述栅极连接器634的结构，将描述功率开关设备600的由框‘B’指示的子集。图6B是图6A的部分‘B’的示意性放大透视图。图6C是沿着图6B的线6C-6C截取的示意性横截面视图。图6D是沿着图6B的线6D-6D截取的示意性横截面视图。
参考图6B至图6D，功率开关设备600与例如图2A-图2D的不同之处可以在于栅极连接器634可以沿着栅极指134延伸以及在相邻栅极指134之间延伸。例如，栅极指134可以包括栅极电极272和栅极绝缘体270。栅极连接器634可以包括金属和/或金属氮化物，诸如例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和/或钨(W)，但本公开不限于此。栅极连接器634可以被形成为单层或多层。栅极连接器634的厚度可以在10nm至500nm之间。栅极连接器634可以包括在第一方向(例如，X方向)上延伸的第一部分634A和在第二方向(例如，Y方向)上延伸的第二部分634B。栅极连接器634的第一部分634A和第二部分634B可以彼此电连接。
栅极连接器634的第一部分634A可以在栅极指134上方并且平行于栅极指134延伸。在一些实施例中，栅极连接器634的第一部分634A可以直接接触栅极电极272。栅极电极272例如可以包括硅化物、掺杂的多晶硅(多晶硅或poly)和/或稳定的导体。
在一些实施例中，连接器绝缘层636的部分可以在栅极连接器634的第一部分634A和半导体层结构255的顶表面之间。连接器绝缘层636可以包括例如二氧化硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。在一些实施例中，连接器绝缘层636可以物理地连接到栅极绝缘体270和/或与栅极绝缘体270成一体。因此，栅极绝缘体270和连接器绝缘层636可以形成连续层。
栅极连接器634的第二部分634B可以在栅极指134上方并垂直于栅极指134延伸。栅极连接器634的第二部分634B可以在相邻的栅极电极272上延伸，并且在一些实施例中直接接触相邻的栅极电极272，并且可以电耦合到栅极连接器634的第一部分634A并且与栅极连接器634的第一部分634A成一体。栅极连接器634的第二部分634B可以类似于关于图2A-图2D所示的栅极连接器234定向。因此，栅极连接器634的第二部分634B可以通过连接器绝缘层636与半导体层结构255分离，连接器电极层635位于其间。连接器电极层635可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)和/或稳定的导体。在一些实施例中，连接器电极层635可以物理地连接到栅极电极272和/或与栅极电极272成一体。例如，在一些实施例中，连接器电极层635可以形成栅极电极272的上表面。在一些实施例中，连接器电极层635可以由与栅极电极272相同的材料构成。
栅极连接器634的第一部分634A和第二部分634B可以彼此相交。例如，栅极连接器634的第一部分634A和第二部分634B可以在多个栅极指134上方相交。在栅极连接器634的第一部分634A和第二部分634B的交叉点处，栅极连接器634的第一部分634A和第二部分634B可以直接接触和/或电连接到栅极电极272。
栅极连接器634的第一部分634A的添加可以允许对栅极指134进行附加的导电性增强。通过用栅极连接器634的第一部分634A覆盖栅极电极272，并连接相邻的栅极指134与栅极连接器634的第二部分634B，栅极指134的整体电阻可以由于栅极连接器634的增加的导电性而减小。
制造图6A至图6D的功率开关设备600的步骤可以类似于关于图3A至图3F图示和描述的那些步骤开始。但是，在沉积栅极连接器层334、电极层335和栅极绝缘层336(参见例如图3E和图3F)之后，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化/蚀刻以形成包括第一部分634A和第二部分634B的栅极连接器634。作为图案化/蚀刻的结果，电极层335和栅极绝缘层336的部署在第一部分634A和第二部分634B之间的部分可以被保留作为连接器电极层635和连接器绝缘层636。
虽然图6A至图6D图示了其中栅极连接器634包括第一部分634A和第二部分634B两者的功率开关设备600的实施例，但是将理解的是，本文描述的实施例不限于此。图6E是根据本公开的一些实施例的功率开关设备600’的附加配置的示意性透视图。在功率开关设备600’中，仅存在栅极连接器634的第一部分634A。即，省略了在相邻栅极指134之间延伸的第二部分634B。
与功率开关设备600一样，栅极连接器634的第一部分634A可以在栅极指134上方并且平行于栅极指134延伸。在一些实施例中，栅极连接器634的第一部分634A可以直接接触栅极电极272。
虽然不具有第二部分634B来互连相邻的栅极指134，但功率开关设备600’仍可以比常规设备有所改进，因为栅极连接器634可以提高栅极指134的电导率，从而提高设备的栅极电阻。
制造图6E的功率开关设备600’的步骤可以类似于功率开关设备600的步骤。但是，在沉积栅极连接器层334、电极层335和栅极绝缘层336之后(参见例如图3E和图3F)，栅极连接器层334、电极层335和栅极绝缘层336可以被图案化/蚀刻以形成仅包括第一部分634A的栅极连接器634。作为图案化/蚀刻的结果，电极层335和栅极绝缘层336的部署在第一部分634A和半导体层结构255之间的部分可以与栅极电极272和栅极绝缘体270成一体。
图7A是根据本公开的一些实施例的功率开关设备700的一部分的示意性透视图。图7B是沿着图7A的线7B-7B截取的示意性横截面视图。图7C是沿着图7A的线7C-7C截取的示意性横截面视图。为简洁起见，将省略对图7A至图7C中与先前图中描述的那些相同或相似的那些元件的描述。因而，图7A至图7C的描述将集中于与先前描述的设备的不同之处。
参考图7A至图7C，功率开关设备700与关于图6A至图6D所示的功率开关设备600的不同之处可以在于栅极连接器634的附加的第三部分634C与栅极电极272接触和/或在栅极电极272内。栅极连接器634的第三部分634C可以在栅极电极272内形成在半导体层结构255的顶表面和栅极电极272的顶表面下方。栅极电极272的部分可以在栅极连接器634的第三部分634C的侧壁上。在一些实施例中，栅极连接器634的第三部分634C的底表面可以在源极/漏极区250的底表面下方延伸。栅极连接器634的第一部分634A、第二部分634B和第三部分634C可以全部连接成一体。因此，栅极连接器634可以在栅极指134的栅极电极272的表面上、在栅极电极172的上表面下方以及在相邻的栅极指134之间延伸。通过使用包括具有比栅极电极272的材料(例如，多晶硅)更高的电导率的材料(例如，金属)的栅极连接器，可以降低功率开关设备700的栅极电阻并且可以提高设备的性能。
图7D是根据本公开的一些实施例的功率开关设备700’的附加配置的示意性透视图。功率开关设备700’与功率开关设备600’相似，只是增加了栅极连接器634的第三部分634C。换句话说，功率开关设备700’可以省略栅极连接器634的连接相邻栅极指134的第二部分634B。与功率开关设备700一样，栅极连接器634的第一部分634A可以在栅极指134上方并且平行于栅极指134延伸。栅极连接器634的第一部分634A可以与栅极连接器634的第三部分634C一体地连接。栅极连接器634的第三部分634C可以在栅极电极172的上表面下方延伸。在一些实施例中，栅极连接器634的第一部分634A可以直接接触栅极电极272。
图8A至图8D是图示根据本公开的一些实施例的制造图7A至图7C的功率开关设备700的方法的示意性横截面视图。图8A和图8C是沿着图7A的线7B-7B(例如，沿着p阱242的暴露部分247)截取的横截面。图8B和图8D是沿着图7A的线7C-7C(例如，沿着栅极连接器634)截取的横截面。为简洁起见，将省略对图8A至图8D中与先前描述的图相同或相似的那些元素的描述。因而，图8A至图8D的描述将集中于与先前描述的设备和/或方法的不同之处。
形成图7A至图7C的功率开关设备700的初始步骤可以类似于关于图3A和图3B图示和描述的那些，并且将省略对其的重复描述。
参考图8A和图8B，可以在半导体层结构255的上表面上和沟槽265中形成栅极绝缘层336。在一些实施例中，可以在沟槽的侧壁和底部上形成(例如，沉积和/或生长)栅极绝缘层336。栅极绝缘层336可以包括例如硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。
电极层835可以在栅极绝缘层336上形成。电极层835也可以在沟槽265内形成，使得电极层835可以在沟槽265的侧壁和底表面上形成。电极层835与图3C和图3D的电极层335的不同之处在于电极层835可以不完全填充沟槽265。因此，在沟槽265的侧壁之间可以存在其中没有电极层835存在的空隙。例如，电极层835可以通过电极层材料的保形或几乎保形的沉积来形成。电极层835可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)和/或稳定的导体。
参考图8C和图8D，栅极连接器层834可以在电极层835和栅极绝缘层336的上表面上形成。在一些实施例中，栅极连接器层834可以被沉积为覆盖层。栅极连接器层834可以包括金属和/或金属氮化物，诸如例如Ti、TiN、Ta、TaN和/或W，但本公开不限于此。栅极连接器层834可以形成为单层或多层。栅极连接器层834可以单步或多步形成。栅极连接器层834的位于半导体层结构255上的部分的厚度可以在10nm至500nm之间。栅极连接器层834也可以在沟槽265内形成。例如，栅极连接器层834可以在沟槽265的侧壁之间位于沟槽265内和/或填充沟槽265中的剩余空间。栅极连接器层834的部分可以在半导体层结构255的上表面下方延伸。
返回参考图7A至图7C，栅极连接器层834、电极层835和栅极绝缘层336可以被图案化和蚀刻以形成栅极连接器634、连接器电极层635、连接器绝缘层636、栅极绝缘体270和栅极电极272。例如，栅极连接器层834、电极层835和栅极绝缘层336可以被图案化以留下栅极连接器层834、电极层835和栅极绝缘层336的垂直于和平行于沟槽265延伸的多个部分。栅极连接器层834、电极层835和栅极绝缘层336的其余部分可以形成栅极连接器634的第一部分634A、第二部分634B和第三部分634C、连接器电极层635和连接器绝缘层636。连接器电极层635可以物理地连接到栅极电极272和/或与栅极电极272成一体。连接器绝缘层636可以物理地连接到栅极绝缘体270和/或与栅极绝缘体270成一体。栅极连接器634的第一部分634A、第二部分634B和第三部分634C可以彼此物理地连接和/或彼此成一体，使得栅极连接器634在半导体层结构255的顶表面下方延伸并接触栅极电极272。
返回参考图7D，功率开关设备700’的制造步骤与功率开关设备700的制造步骤的不同之处可以在于栅极连接器层834、电极层835和栅极绝缘层336可以被图案化以便留下栅极连接器层834、电极层835和栅极绝缘层336的平行于沟槽265延伸的多个部分。栅极连接器层834、电极层835和栅极绝缘层336的其余部分可以形成栅极连接器634的第一部分634A和第三部分634C、连接器电极层635和连接器绝缘层636。
虽然图6A至图8D的示例集中在栅极连接器634具有第一部分634A和第二部分634B并且在第二部分634B和连接器绝缘层636之间具有连接器电极层635的示例上，但是将理解的是，本实施例不限于此。例如，本领域普通技术人员将意识到，对关于图4A至图5D图示和描述的功率设备200’的从栅极连接器234和连接器绝缘层236之间移除连接器电极层235的修改可以在经过必要的修改后等同地应用于关于图6A至图8D描述的实施例。
虽然先前的示例主要集中于将栅极连接器用于沟槽式设备，但本文描述的实施例不限于此。图9A是根据本公开的一些实施例的功率开关设备900的一部分的示意性透视图。图9B是沿着图9A的线9B-9B截取的示意性横截面视图。图9C是沿着图9A的线9C-9C截取的示意性横截面视图。为简洁起见，将省略对图9A至图9C中与先前图中描述的那些相同或相似的那些元素的描述。因而，图9A至图9C的描述将集中于与先前描述的设备的不同之处。
功率开关设备900与之前的功率开关设备的不同之处主要在于其平面栅极结构。例如，栅极指134可以被形成为在栅极绝缘体970上形成的栅极电极972的部分。栅极指134可以布置在设备的有源区域中并且以类似于图2A中所示的方式平行延伸。
栅极指134可以在半导体层结构955上形成。如前所述，半导体层结构955可以包括n型宽带隙半导体基板210和轻掺杂n型(n-)碳化硅漂移区220。在一些实施例中，n型碳化硅漂移区220的上部部分可以包括n型碳化硅电流扩散层，其比n型碳化硅漂移区220的下部部分掺杂更重。
n型碳化硅漂移区220的上部部分可以通过离子注入被p型掺杂以形成p阱940。每个p阱940的上部部分942可以更重地掺杂有p型掺杂剂。重掺杂(n+)n型碳化硅源极区950可以在p阱940的与p阱940的更重掺杂部分942直接相邻并接触的上部部分中形成。可以在基板210的下表面上形成漏极接触部224。当向栅极电极972施加电压时，电流可以从n型源极区950流过栅极电极972下面的漂移区220。
栅极电极972可以在栅极绝缘体970上形成以形成栅极指134。栅极电极972可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)和/或稳定的导体。如图9A中所示，栅极连接器934可以部署在功率开关设备900的表面上以位于栅极指134中的一个或多个上和/或接触栅极指134中的一个或多个。栅极连接器934可以垂直于栅极指134延伸并且可以在平行于栅极指134的方向上彼此分离。例如，如图9A至图9C中所示，栅极指134可以在X方向上延伸并且多个栅极连接器934可以在Y方向上延伸。多个栅极连接器934可以布置在X方向上以周期性地位于栅极指134上和/或接触栅极指134。栅极连接器934可以在相邻的栅极电极972上延伸，并且给定的栅极电极972可以连接到和/或直接接触多于一个栅极连接器934。栅极连接器934可以包括金属和/或金属氮化物，诸如例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和/或钨(W)，但本公开不限于此。栅极连接器934可以被形成为单层或多层。栅极连接器934的厚度可以在10nm至500nm之间。
在一些实施例中，一个或多个层可以将栅极连接器934与半导体层结构955的顶表面分离。例如，在一些实施例中，连接器绝缘层936可以部署在栅极连接器934与半导体层结构955的顶表面之间。连接器绝缘层936可以包括例如二氧化硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。在一些实施例中，连接器绝缘层936可以物理地连接到栅极绝缘体970和/或与栅极绝缘体970成一体。因此，栅极绝缘体970和连接器绝缘层936可以形成连续层，其中栅极绝缘体970的部分和连接器绝缘层936的部分在半导体层结构955的表面上延伸。
在一些实施例中，连接器电极层935可以部署在栅极连接器934和连接器绝缘层936之间。连接器电极层935可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)，和/或稳定的导体。在一些实施例中，连接器电极层935可以物理地连接到栅极电极972和/或与栅极电极972成一体。在一些实施例中，连接器电极层935可以包括栅极电极972的在相邻栅极指134之间在半导体层结构255的顶表面上方延伸的部分。
与前述设备一样，栅极连接器934的使用可以允许栅极连接器934的材料的更高导电性，以降低功率开关设备900的整体栅极电阻。将理解的是，本文先前描述的功率开关设备的变体可以类似地应用于功率开关设备900。例如，具有诸如图6A至图6D中的那些的第一相交部分和第二相交部分的栅极连接器也可以用于平面开关设备。
图10A是根据本公开的一些实施例的功率开关设备1000的一部分的示意性透视图。图10B是沿着图10A的线10B-10B截取的示意性横截面视图。图10C是沿着图10A的线10C-10C截取的示意性横截面视图。为简洁起见，将省略对图10A至图10C中与先前图中描述的那些相同或相似的那些元素的描述。因而，图10A至图10C的描述将集中于与先前描述的设备的不同之处。
参考图10A至图10C，栅极连接器934可以部署在功率开关设备1000的表面上以接触栅极指134中的一个或多个，如图9A-图9C中那样。此外，栅极连接器934还可以在栅极指134的表面上延伸，并且在一些实施例中覆盖栅极指134的表面。因此，多个栅极连接器可以包括栅极连接器934的在第一方向(例如，图9A中的X方向)上延伸的第一部分934A和栅极连接器934的在与第一方向交叉的第二方向(例如，图9A中的Y方向)上延伸的第二部分934B。
栅极指134可以包括栅极电极972和栅极绝缘体970。栅极连接器934可以包括金属和/或金属氮化物，诸如例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和/或钨(W)，但本公开不限于此。栅极连接器934可以被形成为单层或多层。栅极连接器634的厚度可以在10nm至500nm之间。
功率开关设备1000与例如图9A-图9C的不同之处在于栅极连接器934可以沿着栅极指134延伸以及在相邻栅极指134之间延伸。栅极连接器934可以包括在第一方向(例如，X方向)上延伸的第一部分934A和在第二方向(例如，Y方向)上延伸的第二部分934B。栅极连接器934的第一部分934A第二部分934B可以彼此电连接。
栅极连接器934的第一部分934A可以在栅极指134上方并且平行于栅极指134延伸。栅极连接器934的第一部分934A可以通过连接器电极层935与栅极电极972分离。连接器电极层935可以包括例如硅化物、掺杂的多晶硅(poly-Si或poly)和/或稳定的导体。在一些实施例中，连接器电极层935可以物理连接到栅极电极972和/或与栅极电极972成一体。在一些实施例中，连接器电极层935可以是栅极电极972的在相邻栅极指134之间延伸的部分。
在一些实施例中，连接器绝缘层936的部分可以在连接器电极层935和半导体层结构955的顶表面之间。连接器绝缘层936可以包括例如二氧化硅(SiO2)层，但是可以使用其它绝缘材料，诸如SiOxNy、SixNy、Al2O3和/或高K电介质(诸如氧化铪)等。在一些实施例中，连接器绝缘层936可以物理地连接到栅极绝缘体970和/或与栅极绝缘体970成一体。因此，栅极绝缘体970和连接器绝缘层936可以形成连续层。
栅极连接器934的第二部分934B可以在栅极指134上方并且垂直于栅极指134延伸。栅极连接器934的第二部分934B可以在相邻的栅极电极972上延伸并且可以电耦合到栅极连接器934的第一部分934A并与栅极连接器934的第一部分934A成一体。栅极连接器934的第二部分934B可以与关于图9A至图9C所示的栅极连接器934类似地定向。因此，栅极连接器934的第二部分934B可以通过连接器绝缘层936与半导体层结构955分离，连接器电极层935位于其间。
栅极连接器934的第一部分934A和第二部分934B可以彼此相交。例如，栅极连接器934的第一部分934A和第二部分934B可以在各个栅极指134的上方相交和/或直接接触各个栅极指134。
虽然图10A至图10C图示了其中栅极连接器934包括第一部分934A和第二部分934B两者的功率开关设备1000的实施例，但是将理解的是，本文描述的实施例不限于此。图10D是根据本公开的一些实施例的功率开关设备1000’的附加配置的示意性透视图。在功率开关设备1000’中，仅存在栅极连接器934的第一部分934A。即，省略了在相邻栅极指134之间延伸的第二部分934B。
与功率开关设备1000一样，栅极连接器934的第一部分934A可以在栅极指134上方并且平行于栅极指134延伸。在一些实施例中，栅极连接器934的第一部分934A可以直接接触栅极电极972。
虽然不具有第二部分934B来互连相邻的栅极指134，但功率开关设备1000’仍可以比常规设备有所改进，因为栅极连接器934可以提高栅极指134的导电性，从而改进设备的栅极电阻。
虽然没有明确示出，但是本领域普通技术人员将认识到，图9A至图10D的设备可以与先前描述的那些设备类似地制造。即，绝缘层、电极层和连接器层可以沉积在半导体层结构255的表面上。连接器层可以与绝缘层和电极层一起被图案化/蚀刻以形成图9A至图10D的设备。
根据本文公开的实施例的功率开关设备可以提供显著改进的性能。如本文所述的栅极连接器的使用可以增加设备的导电性并允许降低的栅极电阻。降低的栅极电阻可以改善例如设备的开关性能。
将认识到的是，图中所示和/或本文描述的特定层结构、掺杂浓度、材料、导电类型等仅作为示例提供以详细说明具体示例实施例的结构。因此，以下讨论的具体细节不限于本发明。
虽然前面的一些图图示了n沟道MOSFET的单位单元的结构，但是将认识到的是，根据本发明的进一步实施例，每个设备中的每个半导体层的极性可以被反转，以提供对应的p沟道MOSFET。
在本文中，本发明的实施例是关于示出功率开关设备的一个或两个单位单元的横截面图来描述的。将认识到的是，实际实施方式通常将包括大得多的数量的单位单元。但是，还将认识到的是，本发明不限于此类设备，并且所附权利要求还覆盖包括例如单个单位单元的MOSFET和其它功率开关设备。而且，虽然本公开集中于碳化硅设备，但是将认识到的是，本发明的实施例也可以适用于使用其它宽带隙半导体形成的设备，诸如例如氮化镓、硒化锌或任何其它II-VI或III-V宽带隙化合物半导体。
上面已经参考附图描述了本发明，其中示出了本发明的实施例。但是，本发明可以以许多不同的形式来实施并且不应当被解释为限于本文阐述的实施例。更确切地说，提供这些实施例是为了使本公开将彻底和完整，并将本发明的范围充分传达给本领域技术人员。在附图中，为了清楚起见，可能夸大了层和区的尺寸和相对尺寸。将理解的是，当一个元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”或“耦合到另一个元件或层”时，它可以直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层，或者可以存在中间元件或层。相反，当一个元件被称为“直接在另一个元件或层上”、“直接连接到另一个元件或层”或“直接耦合到另一个元件或层”时，不存在中间元件或层。如本文所使用的，术语“和/或”包括相关联的列出项中的一个或多个的任何和所有组合。相同的标号始终指相同的元件。
将理解的是，虽然术语第一和第二在本文中用于描述各种区、层和/或元件，但是这些区、层和/或元件不应受这些术语的限制。这些术语仅用于将一个区、层或元件与另一个区、层或元件区分开。因此，下面讨论的第一区、层或元件可以被称为第二区、层或元件，并且类似地，第二区、层或元件可以被称为第一区、层或元件，而没有脱离本发明的范围。
诸如“下部”或“底部”和“上部”或“顶部”之类的相对术语可以在本文中用于描述如图所示的一个元件与另一个元件的关系。将理解的是，相对术语旨在涵盖除附图中描绘的朝向之外的设备的不同朝向。例如，如果图中的设备被翻转，那么被描述为在另一个元件“下”侧的元件将被定向在另一个元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的朝向，这取决于图的特定朝向。类似地，如果将其中一个图中的设备翻转，那么描述为在另一个元件“下方”或“下面”的元件将被定向为在另一个元件“上方”。因此，示例性术语“下方”或“下面”可以包括上方和下方的朝向。
本文使用的术语仅出于描述特定实施例的目的，并且不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解的是，当在本文中使用时，术语“包括”、“包括了”、“包含”和/或“包含了”指定了所述特征、元件和/或部件的存在，但不排除一个或多个其它特征、元件、部件和/或它们的组的存在或添加。
本发明的实施例在本文中参考作为示意图的横截面图进行描述。照此，可以预期由于例如制造技术和/或公差而导致的图示形状的变化。因此，本发明的实施例不应当被解释为限于本文所示的区的特定形状，而是应包括例如由制造引起的形状偏差。例如，图示为矩形的注入区通常将在其边缘处具有圆形或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。因此，图中所示的区本质上是示意性的，并且它们的形状不旨在说明设备的区的实际形状并且不旨在限制本发明的范围。
将理解的是，本文公开的实施例可以被组合。因此，关于第一实施例描绘和/或描述的特征同样可以包括在第二实施例中，反之亦然。
虽然参考特定附图描述了上述实施例，但应理解的是，本发明的一些实施例可以包括附加的和/或中间的层、结构或元件，和/或特定的层、结构或元件可以被删除。虽然已经描述了本发明的几个示例性实施例，但是本领域技术人员将容易认识到，在不实质背离本发明的新颖教导和优点的情况下，可以对示例性实施例进行许多修改。因而，所有此类修改都旨在包括在如权利要求所定义的本发明的范围内。因此，应该理解的是，前述内容是对本发明的说明，并且不应被解释为限于所公开的具体实施例，并且对所公开的实施例以及其它实施例的修改旨在包括在所附权利要求的范围内。本发明由以下权利要求限定，其中包括权利要求的等同物。

Claims (33)

1.一种半导体设备，包括：
半导体层结构；
多个单位单元晶体管，所述多个单位单元晶体管并联电连接，每个单位单元晶体管包括在所述半导体层结构上的具有在第一方向上延伸的纵轴的栅极指，所述栅极指沿第二方向彼此间隔开；以及
栅极连接器，所述栅极连接器具有在所述第二方向上延伸的纵轴，所述栅极连接器连接到所述多个单位单元晶体管的所述栅极指。
2.根据权利要求1所述的半导体设备，其中，所述栅极连接器包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
3.根据权利要求1或权利要求2所述的半导体设备，其中，所述栅极连接器的厚度在10nm至500nm之间。
4.根据权利要求1-3中任一项权利要求所述的半导体设备，其中，所述栅极连接器是所述栅极连接器的第一部分，并且
其中，所述栅极连接器还包括第二部分，所述第二部分在所述第一方向上延伸，以接触所述多个单位单元晶体管中的一个单位单元晶体管的栅极指的上表面。
5.根据权利要求4所述的半导体设备，其中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方在所述第一方向上延伸。
6.根据权利要求1-5中任一项权利要求所述的半导体设备，其中，所述栅极连接器的下表面接触所述栅极指的表面。
7.根据权利要求1-6中任一项权利要求所述的半导体设备，其中，所述栅极指中的一个栅极指的栅极电极在所述半导体层结构的上表面下方延伸。
8.根据权利要求7所述的半导体设备，其中，所述栅极电极接触所述栅极连接器的一部分。
9.根据权利要求1-8中任一项权利要求所述的半导体设备，还包括在所述栅极连接器和所述半导体层结构之间的连接器绝缘层。
10.根据权利要求9所述的半导体设备，其中，所述连接器绝缘层在所述半导体层结构的上表面上在所述栅极指中的相邻栅极指之间在所述第二方向上延伸。
11.根据权利要求1-10中任一项权利要求所述的半导体设备，其中，所述栅极连接器物理连接到所述栅极指中的相应栅极指。
12.一种半导体设备，包括：
半导体层结构；
在所述半导体层结构上的栅极焊盘；以及
在所述半导体层结构上并且电耦合至所述栅极焊盘的栅极电极结构，其中，所述栅极电极结构包括：
多个栅极指，每个栅极指包括在所述半导体层结构上在第一方向上延伸的第一材料；以及
栅极连接器，所述栅极连接器包括在所述多个栅极指中的栅极指上延伸并且连接至所述多个栅极指中的栅极指的第二材料。
13.根据权利要求12所述的半导体设备，其中，所述栅极指的所述第一材料的第一电导率低于所述栅极连接器的所述第二材料的第二电导率。
14.根据权利要求12或权利要求13所述的半导体设备，其中，所述第一材料包括多晶硅或硅化物。
15.根据权利要求12-14中任一项权利要求所述的半导体设备，其中，所述第二材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
16.根据权利要求12-15中任一项权利要求所述的半导体设备，其中，所述栅极连接器在与所述第一方向交叉的第二方向上延伸，以及
其中，所述栅极连接器在所述多个栅极指上延伸。
17.根据权利要求12-16中任一项权利要求所述的半导体设备，其中，所述栅极连接器包括第一部分和第二部分，
其中，所述栅极连接器的所述第一部分在所述多个栅极指上在所述第一方向上延伸，并且
其中，所述栅极连接器的所述第二部分在所述多个栅极指上在所述第二方向上延伸。
18.根据权利要求17所述的半导体设备，其中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方在所述第一方向上延伸。
19.根据权利要求12所述的半导体设备，其中，所述栅极连接器在所述第一方向上延伸，并且
其中，所述栅极连接器在所述多个栅极指中的栅极指上延伸。
20.根据权利要求12或权利要求19所述的半导体设备，其中，所述多个栅极指的相应栅极电极在所述半导体层结构的上表面下方延伸。
21.根据权利要求12所述的半导体设备，还包括在所述多个栅极指中的相邻栅极指之间延伸的连接器绝缘层，
其中，所述连接器绝缘层在所述栅极连接器和所述半导体层结构之间。
22.根据权利要求21所述的半导体设备，还包括在所述连接器绝缘层和所述栅极连接器之间的连接器电极层。
23.一种半导体设备，包括：
半导体层结构；
在所述半导体层结构上的第一栅极电极和第二栅极电极；以及
栅极连接器，所述栅极连接器在所述第一栅极电极上延伸并且连接至所述第一栅极电极，在所述第二栅极电极上延伸并且连接至所述第二栅极电极，并且在所述半导体层结构的在所述第一栅极电极和所述第二栅极电极之间的部分上延伸。
24.根据权利要求23所述的半导体设备，还包括在所述栅极连接器和所述半导体层结构之间的连接器绝缘层。
25.根据权利要求24所述的半导体设备，其中，所述连接器绝缘层在所述第一栅极电极和所述第二栅极电极之间延伸。
26.根据权利要求23-25中任一项权利要求所述的半导体设备，其中，所述栅极连接器包括第一材料，并且所述第一栅极电极和所述第二栅极电极包括与所述第一材料不同的第二材料。
27.根据权利要求26所述的半导体设备，其中，所述第一栅极电极和所述第二栅极电极的所述第一材料的第一电导率低于所述栅极连接器的所述第二材料的第二电导率。
28.根据权利要求26或权利要求27所述的半导体设备，其中，所述第一材料包括多晶硅或硅化物。
29.根据权利要求26-28中任一项权利要求所述的半导体设备，其中，所述第二材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、和/或钨(W)。
30.根据权利要求23-29中任一项权利要求所述的半导体设备，其中，所述栅极连接器包括多个层。
31.根据权利要求23-30中任一项权利要求所述的半导体设备，其中，所述栅极连接器是所述栅极连接器的第一部分，并且
其中，所述栅极连接器还包括第二部分，所述第二部分与所述第一部分交叉，以接触所述第一栅极电极的上表面。
32.根据权利要求31所述的半导体设备，其中，所述栅极连接器还包括第三部分，所述第三部分在所述半导体层结构的上表面下方接触所述第一栅极电极。
33.根据权利要求23-32中任一项权利要求所述的半导体设备，其中，所述栅极连接器物理连接到所述第一栅极电极和所述第二栅极电极。
CN202180031588.5A 2020-04-30 2021-04-26 用于功率设备中的电接触区的导电增强层 Pending CN115606007A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/863,797 US20210343708A1 (en) 2020-04-30 2020-04-30 Conduction enhancement layers for electrical contact regions in power devices
US16/863,797 2020-04-30
PCT/US2021/029115 WO2021222081A1 (en) 2020-04-30 2021-04-26 Conduction enhancement layers for electrical contact regions in power devices

Publications (1)

Publication Number Publication Date
CN115606007A true CN115606007A (zh) 2023-01-13

Family

ID=75919438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031588.5A Pending CN115606007A (zh) 2020-04-30 2021-04-26 用于功率设备中的电接触区的导电增强层

Country Status (4)

Country Link
US (1) US20210343708A1 (zh)
EP (1) EP4143888A1 (zh)
CN (1) CN115606007A (zh)
WO (1) WO2021222081A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69518653T2 (de) * 1995-12-28 2001-04-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung in integrierter Struktur
US9105715B2 (en) * 2009-04-30 2015-08-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US8680610B2 (en) * 2009-12-17 2014-03-25 Force Mos Technology Co., Ltd. Trench MOSFET having floating dummy cells for avalanche improvement
US8536646B2 (en) * 2011-09-21 2013-09-17 Sinopower Semiconductor Inc. Trench type power transistor device
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP6744270B2 (ja) * 2017-09-20 2020-08-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2021222081A1 (en) 2021-11-04
US20210343708A1 (en) 2021-11-04
EP4143888A1 (en) 2023-03-08

Similar Documents

Publication Publication Date Title
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
US11489047B2 (en) Semiconductor device and method of manufacturing the same
CN113035955B (zh) 集成肖特基二极管的碳化硅mosfet器件及其制备方法
US11276784B2 (en) Semiconductor device
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
CN117059673A (zh) 半导体结构、半导体结构的制作方法以及半导体器件
US10847647B2 (en) Power semiconductor devices having top-side metallization structures that include buried grain stop layers
US20210343708A1 (en) Conduction enhancement layers for electrical contact regions in power devices
US20220149165A1 (en) Semiconductor devices including an offset metal to polysilicon gate contact
US10998418B2 (en) Power semiconductor devices having reflowed inter-metal dielectric layers
US20210343847A1 (en) Diffusion and/or enhancement layers for electrical contact regions
CN113597680B (zh) 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置
CN115939177B (zh) 一种碳化硅功率器件及开关元件
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
JP7451981B2 (ja) 半導体装置
US20230420451A1 (en) Semiconductor devices having on-chip gate resistors
US20240055473A1 (en) Semiconductor device with integrated junction field effect transistor and associated manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination