CN100403511C - 图案及其形成法、器件及其制法、电光学装置、电子仪器 - Google Patents

图案及其形成法、器件及其制法、电光学装置、电子仪器 Download PDF

Info

Publication number
CN100403511C
CN100403511C CNB2004100421261A CN200410042126A CN100403511C CN 100403511 C CN100403511 C CN 100403511C CN B2004100421261 A CNB2004100421261 A CN B2004100421261A CN 200410042126 A CN200410042126 A CN 200410042126A CN 100403511 C CN100403511 C CN 100403511C
Authority
CN
China
Prior art keywords
functional liquid
pattern
substrate
forms
main material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100421261A
Other languages
English (en)
Other versions
CN1551331A (zh
Inventor
平井利充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1551331A publication Critical patent/CN1551331A/zh
Application granted granted Critical
Publication of CN100403511C publication Critical patent/CN100403511C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34Sorting according to other particular properties
    • B07C5/342Sorting according to other particular properties according to optical properties, e.g. colour
    • B07C5/3422Sorting according to other particular properties according to optical properties, e.g. colour using video scanning devices, e.g. TV-cameras
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B03SEPARATION OF SOLID MATERIALS USING LIQUIDS OR USING PNEUMATIC TABLES OR JIGS; MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
    • B03CMAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
    • B03C1/00Magnetic separation
    • B03C1/02Magnetic separation acting directly on the substance being separated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07BSEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/14Details or accessories
    • B07B13/16Feed or discharge arrangements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36Sorting apparatus characterised by the means used for distribution
    • B07C5/363Sorting apparatus characterised by the means used for distribution by means of air
    • B07C5/365Sorting apparatus characterised by the means used for distribution by means of air using a single separation means
    • B07C5/366Sorting apparatus characterised by the means used for distribution by means of air using a single separation means during free fall of the articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247Finish coating of conductors by using conductive pastes, inks or powders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

一种在基板上配置功能液形成图案的方法,其中具有:在所述基板P上形成与所述图案形成区域对应的贮存格B的工序,在所述贮存格B间(34)配置第一功能液X1的工序,在配置的所述第一功能液X1上配置第二功能液X2的工序,以及对层叠在所述贮存格B间(34)的所述第一功能液X1与所述第二功能液X2实施所定的处理,形成由多种材料层叠而成的所述图案(33)的工序。

Description

图案及其形成法、器件及其制法、电光学装置、电子仪器
技术领域
本发明涉及图案及其形成方法、器件及其制造方法、电光学装置、电子仪器及有源矩阵基板的制造方法
背景技术
过去对于半导体集成电路等微细配线图案(图案)的制造方法,大多采用光刻法。另一方面,在特开平11-274671号公报和特开2000-216330号公报等上公开了采用液滴喷出方式的方法。这些公报中披露的技术,是通过从液滴喷头向基板上喷出含有图案形成用材料(导电性微粒)的功能液(配线图案用油墨),在图案形成面上配置材料形成配线图案的,这种方法对于少量多种生产而言特别有效。
但是近年来,构成器件的电路逐渐推进高密度化,例如要求配线图案进一步微细化和细线化。
然而,当采用上述液滴喷出方式的方法形成这种微细配线图案的场合下,特别是要充分保证配线宽幅的精度极为困难。因此有人提出,在基板上设置作隔离部件(构件)用的贮存格(bank)部的同时,进行表面处理的方法,使贮存格的上部制成具有疏液性,使其以外的部具有亲液性。
另一方面,采用光刻法形成贮存格成本虽高但是可能,所以也有人提出采用液滴喷出方式的方法,即在预先形成了有疏液部(疏液区域)和亲液部(功能液配置区域)的图案的基板的亲液部,选择性地喷出配线图案用油墨。这种情况下,由于分散了导电性微粒的配线图案用油墨容易滞留在亲液部而不形成贮存格,所以能够在保证位置精度的条件下形成配线图案。
然而,上述配线图案由于通常由一种金属组成,所以不具有流通电流这一配线主要功能以外的功能。因此因与配线图案的密接性差而产生与基板剥离的问题,或者因配线图案的电迁移作用而产生短路等各种问题。
发明内容
本发明正是鉴于上述问题而提出的,目的在于通过层叠多种材料形成图案,将一种材料所不能获得的功能赋予图案。
为了达成上述目的,本发明涉及的图案形成方法,是在基板上配置功能液以形成图案的方法,其特征在于,具有:在所述基板上形成与所述图案形成区域对应的贮存格的工序,在所述贮存格间隙上配置第一功能液的工序,在配置的所述第一功能液上配置第二功能液的工序,以及对层叠在所述贮存格间隙上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,其中所述第一功能液含有担负主要功能的主材料,所述第二功能液含有为所述第一功能液赋予次要功能的材料,所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于提高所述主材料和所述基板的密接性的材料。
采用具有这种特征的本发明涉及的图案形成方法,可以在基板上形成的贮存格间隙形成由多种材料层叠而成的图案。这样可以赋予图案以一种材料所不能获得的功能。
而且,所述在配置了所述第一功能液上配置第二功能液的工序,优选首先使配置在所述贮存格间隙的所述功能液固化后,通过在所述贮存格间隙配置异种所述功能液,使配置在贮存格间的异种所述功能液层叠的工序。
由此,事先在贮存格间隙配置的功能液,与后来在贮存格间隙配置的功能液不会混合,所以能够确实地在贮存格间隙配置异种功能液使之层叠。而且通过重复此项操作,通过在贮存格间隙配置三种或其以上功能液使之层叠,可以形成三层或其以上的图案。
而且贮存格事先由不具有疏液性的材料构成的情况下,优选具有在贮存格间隙配置功能液之前,使所述贮存格疏液化的工序。这样一来,例如弹着在贮存格上面的功能液由于从贮存格的上面进开而能确实地流入贮存格间隙。
此外,优选具有在贮存格配置功能液之前使贮存格间隙露出的基板表面上亲液化的工序。这样,由于配置在贮存格间隙露出的基板上的功能液容易湿润扩展,所以能够将功能液均匀地配置在贮存格间隙露出的基板上。
其次,本发明涉及的图案形成方法,是在基板上配置功能液形成图案的一种方法,其特征在于,具有:在所述基板上形成与所述图案形成区域对应的被功能液配置区域和包围所述功能液配置区域的疏液区域的工序,在所述功能液配置区域上配置第一功能液的工序,在已配置所述第一功能液液态下配置第二功能液的工序,以及对已层叠在所述被功能液配置区域上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,其中所述第一功能液含有担负主要功能的主材料,所述第二功能液含有为所述主材料赋予次要功能的材料,所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于提高所述主材料和所述基板的密接性的材料。
根据具有这种特征的本发明涉及的图案形成方法,可以在基板上形成的被功能液配置区域形成由多种材料层叠而成的图案。这样可以赋予图案以一种材料所不能获得的功能。
而且在配置的所述第一功能液液态下配置第二功能液的工序,优选首先使在功能液配置区域上配置的功能液固化后,通过在固化的所述功能液上配置异种功能液,在所述被功能液配置区域上配置异种功能液并使之层叠的工序。
这样一来,由于事先在被功能液配置区域上配置的功能液,与后来配置的功能液不会混合,所以能够确实地在被功能液配置区域上配置异种功能液使之层叠。而且通过重复此项操作,通过在被功能液配置区域上配置三种或其以上功能液使之层叠,可以形成三层或其以上的图案。
而且本发明中,其特征在于,疏液区域是因在所述基板上形成单分子膜而疏液化的区域。这种单分子膜优选由有机分子组成的自组织化膜。这种情况下可以容易形成单分子膜。
此外改变单分子膜,通过形成含氟聚合膜也可以使疏液区域疏液化。例如通过以氟碳系化合物作为反应气体的等离子体处理,可以容易形成含氟聚合膜。
另外,优选对被功能液配置区域赋予亲液性,这种情况下可以适当采用紫外光照射法、以氧气作为反应气体的等离子体处理法或者将基板在臭氧气氛中暴露处理的方法。这种情况下,一旦形成的疏液膜由于可以部分或者全部被均匀破坏,所以可以缓和疏液性,得到所需的均匀亲液性。
而且通过使功能液含有电导性微粒,可以将导电性赋予图案,所以可以作为配线形式形成图案。
另外,含有对功能液进行热处理或光处理而呈现导电性的材料的情况下,通过对配置在贮存格间隙的或被功能液配置区域的功能液实施热处理或光处理,可以使图案形成为配线图案。
本发明涉及的图案,当含有由担负图案主要功能的主要材料所形成的层、和为提高这种主要材料与基板之间密接性的材料组成的层的情况下,能够防止主要材料从基板剥离。
而且,本发明中所述主要材料是具有图案的主要功能的材料,例如以配线形式形成图案的情况下,担负主要流通电流的功能的是银和铜。
而且作为提高主要材料与基板之间密接性用的材料,例如可以举出铬、锰、铁、镍、钼、钛和钨等。
当本发明涉及的图案,含有上述主要材料所形成的层和抑制这种主要材料电迁移用材料组成的层的情况下,能够抑制主要材料的电迁移作用。
而且,所述电迁移作用是指,因电流长时间流过配线而造成的原子沿着电子流动而移动的现象,是造成配线电阻增加或断线的原因。
作为抑制这种电迁移作用的材料,可以举出钛等。
另外,当本发明涉及的图案含有上述主要材料所形成的层和防止这种主要材料的氧化的材料组成的层的情况下,能够防止大气等对配线的氧化。
当本发明涉及的图案含有上述主要材料所形成的层和防止这种主要材料的损伤的材料组成的层的情况下,能够防止外力(本发明的图案上还形成薄膜的情况下等)对配线的损伤。
而且,作为防止主要材料的氧化的材料和防止主要材料的损伤的材料,例如可以举出铬、镍、钨、钽等。
另外,除上述材料之外,本发明涉及的图案也包括由上述主要材料组成的层、以及由ITO(铟锡氧化物Indium Tin Oxide)和ATO(掺锑的锡氧化物Antimony doped Tin Oxide)组成的辅助电极层的结构。
以下本发明涉及的器件的制造方法,是备有在基板上形成的图案的器件的制造方法,其特征在于,通过所述图案形成方法在基板上形成图案。
采用具有这种特征的器件制造方法,能够制造备有以具有多种不同功能的材料层叠而成的图案,作为例如与开关元件连接配线的器件。
于是本发明涉及的电光学装置,其特征在于,备有用上述器件制造方法制造的器件。
此外本发明涉及的电子仪器,其特征在于,备有所述电光学装置。
因此,本发明可以得到备有带有多个功能的图案的电光学装置和电子仪器。
下面,本发明涉及的有源矩阵基板的制造方法,其特征在于,在有源矩阵基板的制造方法中具有:在基板形成栅极配线的第一工序,在所述栅极配线上形成栅绝缘膜的第二工序,隔着所述栅绝缘膜层叠半导体层的第三工序,在所述栅绝缘层上形成源电极和漏电极的第四工序,在所述源电极和所述漏电极上配置绝缘材料的第五工序,和在配置了所述绝缘材料之上面形成像素电极的第六工序,其中在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用本发明涉及的图案形成方法。
根据本发明涉及的这种有源矩阵基板的制造方法,可以制造对栅极配线、源电极和漏电极、像素电极,赋予以一种材料所不能得到的功能的有源矩阵基板。
附图说明
图1是液滴喷出装置的示意立体图。
图2是用于说明以压电方式喷出液体的原理的图。
图3A~3C是表示本发明的第一种实施方式中形成配线图案顺序的示意图。
图4A~4C是表示本发明的第一种实施方式中形成配线图案顺序的示意图。
图5A~5C是表示本发明的第一种实施方式中形成配线图案顺序的示意图。
图6是用于说明本发明第二种实施方式的图。
图7是用于说明本发明第三种实施方式的图。
图8是用于说明本发明第四种实施方式的图。
图9A~9C是表示本发明第五种实施方式中形成配线图案顺序的示意图。
图10A~10D是表示本发明第五种实施方式中形成配线图案顺序的示意图。
图11是用于说明本发明第六种实施方式的图。
图12是用于说明本发明第七种实施方式的图。
图13是用于说明本发明第八种实施方式的图。
图14是从基板对面看到液晶显示装置的平面视图。
图15是图14中沿着H-H’线的剖面图。
图16是液晶显示装置的等效电路图。
图17是同一液晶显示装置的局部放大剖面图。
图18是表示图17所示液晶显示装置变形例的图。
图19是有机EL装置的局部放大剖面图。
图20A~20D是说明制造薄膜晶体管工序用的示意图。
图21是表示液晶显示装置另一中方式的图。
图22是非接触型卡式介质的分解立体图。
图23A~23C是表示本发明电子仪器具体实例的图。
具体实施方式
以下参照附图说明本发明涉及的图案及其形成方法、器件及其制造方法、电光学装置、电子仪器和有源矩阵基板的制造方法中的一种实施方式。而且,将要参照的各图中,为了能从图中识别出来,各层和各部件的比例尺往往不同。
(第一种实施方式)
本实施方式说明采用液滴喷出法,以液滴状从液滴喷头的喷嘴喷出含有导电性微粒的配线图案(图案)用油墨(功能液),在基板上根据配线图案形成的处于贮存格间隙的由多个导电膜组成的配线图案的实例。
这种配线图案用油墨,是由将导电性微粒分散在分散剂中的分散液或将有机银化合物或氧化银纳米粒子分散在溶剂(分散液)中的溶液组成的。
本实施方式中作为导电性微粒,除了含有例如金、银、铜、铁、铬、锰、钼、钛、钯、钨和镍的金属微粒以外,还可以使用其氧化物以及导电性聚合物和超导体微粒等。
这些导电性微粒,为了提高其分散性还可以在其表面上涂布有机物等之后使用。
导电性微粒的粒径优选为1纳米或其以上,和0.1微米或其以下。若大于0.1微米,则有堵塞后述的液滴喷头的喷嘴之虞。而且一旦小于1纳米,涂料与导电性微粒的体积比就会增大,使得到的膜中有机物比例过高。
作为分散剂,除水之外还可以举出例如甲醇、乙醇、丙醇、丁醇等醇类,正庚烷、正辛烷、癸烷、十二碳烷、十四碳烷、甲苯、二甲苯、对异丙基甲苯、杜烯、茚、二戊烯、四氢萘、十氢萘、环己基苯等烃类化合物,和乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲基乙基醚、1,2-二甲氧基乙烷、双(2-甲氧基乙基)醚、对二噁烷等醚类化合物,以及亚丙基碳酸酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、二甲基亚砜、环己酮等极性化合物。其中从微粒的分散性和分散液的稳定性或者从采用液滴喷出法(油墨喷出法)的容易性观点来看,优选水、醇类、碳氢化合物类和醚类化合物,更优选的分散剂可以举出水和碳氢化合物。
上述导电性微粒分散液的表面张力,优选为0.02N/m或其以上和0.07N/m或其以下范围内。采用喷墨法喷出液体时,表面张力一旦低于0.02N/m,由于油墨组合物对喷嘴面的湿润性增大而容易使飞行路线产生弯曲,反之若超过0.07N/m则因喷嘴端部的弯月面形状不稳定而使喷出量和喷出定时变得困难。为了调整表面张力,可以在使与基板的接触角不产生显著降低的范围内,向上述分散液中添加微量含氟类、硅酮类、非离子类等表面张力调节剂。非离子类表面张力调节剂能提高液体对基板的湿润性,改善膜的流平性,具有防止膜产生微小凹凸的作用。上述表面张力调节剂,必要时还可以含有醇类、醚类、酯类、酮类等有机化合物。
上述分散液的粘度优选为1mPa·s或其以上和50mPa·s或其以下。采用喷墨法以液滴形式喷出液体材料时,在粘度小于1mPa·s的情况下,在喷嘴周边部容易因油墨的流出而污染,而且在粘度大于50mPa·s的情况下,喷嘴孔被堵塞的频度增高,很难顺利地喷出液滴。
作为可以形成配线图案的基板,可以使用玻璃、石英玻璃、硅晶片、塑料薄膜、金属板等各种材料。而且包括可以在这些各种材料基板的表面上形成有半导体膜、金属膜、电介质膜、有机膜等基底膜的。
其中作为液滴喷出法的喷出技术,可以举出带电控制方式、加压振动方式、电机转换方式、电热转换方式、静电吸引方式等。带电控制方式是指用带电电极赋予材料以电荷,用偏转电极控制材料的飞翔方向使之从喷嘴中喷出的方式。加压振动方式是指对材料施加30千克/平方厘米左右的超高压,使材料向喷嘴尖端一侧喷出的方式,在不加控制电压的情况下,材料可以直接进入喷嘴喷出,施加控制电压后在材料之间就会产生静电排斥作用,使材料飞散而不能从喷嘴喷出。此外,电机转换方式是指利用压电元件(piezoelectric元件)接受脉冲电信号后变形的性质,通过压电元件变形借助于柔性物质向储存材料的空间内施压,挤压材料使之从这种空间中喷嘴喷出的方式。
而且电热方式是指利用设置在储存材料空间内的加热器使材料急剧气化产生气泡,由气泡的压力使空间内的材料喷出的方式。静电吸引方式是指对储存材料的空间内施加微小压力,在喷嘴中形成材料弯月面,在这种状态下施加静电引力后将材料吸引出来的方式。此外还可以采用利用电场使流体粘性变化的方式,以及利用放电火花飞翔的方式等技术。液滴喷出法具有材料使用浪费少,而且能在所需位置准确配置所需量材料的优点。而且利用液滴喷出法喷出一滴液体材料(流体)的量,例如为1~300纳克。
以下说明可以在制造本发明涉及的器件时使用的器件制造装置。
这种器件制造装置,可以采用通过用液滴批发部向基板喷出(滴下)液滴制造器件的液滴喷出装置(喷墨装置)。
图1是表示液滴喷出装置IJ的大体结构的立体图。
液滴喷出装置IJ,备有液滴喷头1、X轴方向驱动轴4、Y轴方向导向轴5、控制装置CONT、台架7、清洗机构8、基座9和加热器15。
台架7是支持由此液滴喷出装置IJ配置液体材料(配线图案用油墨)的基板P用的部件,其中备有将基板P固定在基准位置用的图中未示出的固定机构。
液滴喷头1是备有多个喷嘴的多喷嘴型液滴批发部,纵向与X轴方向一致。多个喷嘴以一定间隔被设置在液滴喷头1的下面。从液滴喷头1的喷嘴,向被支持在台架7上的基板P喷出含有上述导电性微粒的配线图案用油墨。
X轴方向驱动马达2被连接在X轴方向驱动轴4上。X轴方向驱动马达2是步进马达等,一旦从控制装置CONT发出X轴方向的驱动信号,就能使X轴方向驱动轴4旋转。X轴方向驱动轴4一旦旋转就能使液滴喷头1沿着X轴方向移动。
Y轴方向导向轴5被固定得相对于基座9不移动。台架7备有Y轴方向驱动马达3。Y轴方向驱动马达3是步进马达等,一旦从控制装置CONT发出Y轴方向的驱动信号,就能使台架7沿着Y轴方向移动。
控制装置CONT向液滴喷头1供给液滴喷出控制用电压。而且向X轴方向驱动马达2供给控制喷头1沿着X轴方向移动用的驱动信号,向Y轴方向驱动马达3供给控制台架7沿着Y轴方向移动用的驱动信号。
清洗机构8是清洗液滴喷头1用的机构。清洗机构8备有图中未示出的Y轴方向驱动马达。通过此Y轴方向的驱动马达使清洗机构沿着Y轴方向导向轴5移动。清洗机构8的移动也由控制装置CONT加以控制。
加热器15在这里是以灯退火方式对基板P进行热处理的一种机构,使被设置在基板P上液体材料中所含的溶剂进行蒸发和干燥。这种加热器15的电源的导通和切断也由控制装置CONT加以控制。
液滴喷出装置IJ,一边相对于支持液滴喷头1和基板P的台架7进行扫描,一边从在液滴喷头1的下面以X轴方向排列的多个喷嘴向基板P喷出液滴。
图2是用于说明以压电方式喷出液体材料原理的图。
图2中,压电元件22被设置得与容纳液体材料(配线图案用油墨,功能液)的液体室21相邻。通过包括容纳液体材料的材料罐在内的液体材料供给系统23向液体室21供给液体材料。压电元件22与驱动电路24连接,利用此驱动电路24向压电元件22施加电压,液体室21通过使压电元件22的变形而变形,可以从喷嘴25喷出液体材料。这种情况下,通过使施加的电压值的变化来控制压电元件22的变形量。而且通过使施加电压的频率发生变化来可控制压电元件22的变形速度。采用压电方式时由于对液滴喷出材料不加热,所以具有对材料的组成很难产生影响的优点。
以下作为本发明配线图案形成方法的一种实施方式的实例,参照附图3A~5C说明在基板上形成导电膜配线的方法。本实施方式涉及的图案形成方法,是在基板上配置上述的配线图案用油墨,以便在该基板上形成配线用导电膜图案的方法,大体由HMDS膜形成工序、贮存格形成工序、HMDS膜图案化工序、残渣处理工序(亲液化处理工序)、疏液化处理工序、材料配置工序、中间干燥工序和热处理/光处理工序构成。
以下对各工序的每个工序进行详细说明。
(HMDS形成工序)
HMDS(六甲基二氮硅烷)膜是提高基板与贮存格密接性的膜,例如可以采用将HMDS转变成蒸气状后使之附着在对象物体上的方法形成。这样如图3A所示,可以在基板P上形成HMDS膜32。
(贮存格形成工序)
贮存格是具有隔离部件作用的部件,形成贮存格可以采用光刻法和印刷法等任意方法进行。例如采用光刻法的情况下,利用旋涂法、喷涂法、辊涂法、模涂法、浸涂法等所定方法,如图3B所示,根据基板P上贮存格的高度,涂布有机类感光材料31,在其上涂布抗蚀剂层。然后根据贮存格的形状(配线图案的形成区域)施加掩模使抗蚀剂曝光和显影,残留下与贮存格形状一致的抗蚀剂。最后蚀刻除去掩模以外部的贮存格材料。而且还可以形成下层是无机物或有机物并对功能液显示亲液性的材料,而上层是有机物并显示疏液性的材料构成的两层或其以上的贮存格(凸部)。
利用这种方法,如图3C所示,能够形成贮存格B、B,将应当形成配线图案的区域(例如10微米宽)的周边包围,形成上述的贮存格间隙34。
作为形成贮存格B的有机材料,既可以是原来对液体材料显示疏液性的材料,也可以是像后述的那样能够因等离子体处理而疏液化的(特氟隆,注册商标),与基底基板的密接性良好,容易用光刻法图案化的有机绝缘材料。例如可以使用丙烯树脂、聚酰亚胺树脂、烯烃树脂、蜜胺树脂等高分子材料。
(HMDS膜图案化工序)
一旦在基板P上形成贮存格B后,接着就可以对贮存格间隙34的HMDS膜32(贮存格B、B之间的底部)进行蚀刻,如图4A所示将HMDS膜图案化。具体讲,以贮存格B作为掩模对形成了贮存格B的基板P例如用2.5%的氢氟酸水溶液进行蚀刻处理,使HMDS膜图案化。这样能够使基板P处于贮存格B、B之间的底部露出。
(残渣处理工序(亲液化处理工序))
进而对基板P实施残渣处理工序,以便除去贮存格间隙隙34中的贮存格形成时的抗蚀剂(有机物)残渣。
作为残渣处理工序,虽然可以选择通过照射紫外线进行残渣处理的紫外线(UV)照射处理或在大气气氛中以氧作处理气体的O2等离子体处理等,但是这里实施的是O2等离子体处理。
具体讲,是以从等离子体放电电极向基板P照射等离子体状态氧的方式进行。作为O2等离子体处理条件例如为:等离子体功率为50~1000W、氧气流量为50~100毫升/分钟、基板与等离子体放电电极的相对移动速度为0.5~10毫米/秒钟、基板温度为70~90℃。
其中当基板P是玻璃基板的情况下,其表面对配线图案形成材料虽然具有亲液性,但是像本实施方式那样,为残渣处理而实施O2等离子体处理和紫外线照射处理的情况下,能够提高贮存格间隙34的底部露出基板P的亲液性。
(疏液化处理工序)
接着对贮存格B进行疏液化处理,对其表面赋予疏液性。作为疏液化处理,例如可以采用在大气气氛中以四氟化碳(四氟甲烷)作处理气体的等离子体处理法(CF4等离子体处理法)。CF4等离子体处理条件例如为:等离子体功率为50~1000W(瓦)、四氟化碳气体流量为50~100毫升/分钟、基板与等离子体放电电极的相对移动速度为0.5~1020毫米/秒钟、基板温度为70~90℃。
而且处理气体并不限于四氟化碳,也可以采用其他氟代烃类气体。
通过这种疏液化处理,能够在贮存格B对构成其的树脂中导入氟原子,赋予基板P以高的疏液性。另外,作上述亲液化处理的O2等离子体处理,虽然也可以在贮存格B形成之前进行,但是由于丙烯树脂和聚酰亚胺树脂等具有经过O2等离子体处理的前处理而更容易氟化(疏液化)的性质,所以优选在形成贮存格B之后再进行O2等离子体处理。
而且,经过对贮存格B疏液化处理,对在先经亲液化处理的基板P表面虽然多少有些影响,特别是当基板P是由玻璃等组成的情况下,由于疏液化处理不会导入氟原子,所以对基板P的亲液性,即湿润性没有实质上的损害。
而且关于贮存格B,采用具有疏液性的材料(例如含有氟原子的树脂材料)形成的情况下,也可以省略该疏液化处理。
(材料配置工序)
以下采用上述的液滴喷出装置IJ,在贮存格间隙34上露出的基板P上喷出配置配线图案用油墨(功能液)。在这里喷出的是采用铬作为导电性微粒的配线图案用油墨X1。而且作为喷出条件,例如可以在油墨重量4纳克/滴、油墨速度(喷出速度)5~7米/秒钟的条件下进行。而且喷出液滴的气氛优选设定在60℃温度或其以下和80%相对湿度或其以下。这样,能够在液滴喷头1的喷嘴不堵塞的情况下进行稳定的液滴喷出。
这种材料配置工序中,如图4B所示,是由液滴喷头1将配线图案用油墨X1形成液滴形式喷出,将该液滴配置在贮存格B间隙34露出的基板P上。
此时,由于贮存格B间隙34露出的基板P被贮存格B所包围,所以能够阻止配线图案用油墨X1向所定位置以外之处扩展。而且由于贮存格B的表面被赋予了疏液性,所以即使一部被喷出的配线图案用油墨X1落在贮存格B上,因贮存格B表面已经具有疏液性而从贮存格离开,落入处于贮存格间隙34中。此外,由于在贮存格间隙34露出的基板P已经被赋予亲液性,所以被喷出的配线图案用油墨X1容易在贮存格间隙34露出的基板P上扩展,这样一来如图4C所示,能使配线图案用油墨X1沿着贮存格间隙34的延续方向得到均匀配置。
(中间干燥工序)
在基板P上喷出配线图案用油墨X1后,为了除去分散剂必要时进行干燥处理。而且通过这种干燥处理,可以使配线图案用油墨X1在与自身上配置的其他种类配线图案用油墨不混合的程度上得到固化。这种干燥处理,例如除加热基板P用的通常电热板、电炉等处理之外,还可以采用灯退火的方式进行。作为灯退火使用光的光源并无特别限制,可以使用红外灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等激元激光器等作为光源。这些光源一般可以使用功率为10W或其以上和5000W或其以下范围内的,但是在本实施方式中功率处于100W或其以上和1000W或其以下范围内就足够了。
于是通过进行这种中间干燥工序,如图5A所示,可以在贮存格间隙34的基板P上形成含有铬作为导电性微粒的配线图案用油墨X1的油墨层。
而且,在即使不除去配线图案用油墨X1中的分散剂,配线图案用油墨X1也不与其他种类配线图案用油墨混合的情况下,还可以省略中间干燥工序。
而且在此中间干燥工序中,有时因干燥条件不同使基板P上配置的配线图案用油墨X1变成多孔体。例如在120℃下加热5分钟左右,或者在180℃下加热60分钟左右的情况下,配线图案用油墨X1将会变成多孔体。如此,当配线图案用油墨X1已经变成多孔体的情况下,被配置在配线图案用油墨X1上的功能液(异种金属)就会进入配线图案用油墨X1之中,有可能使配线图案用油墨X1的层不能获得所需的功能。因此在本中间干燥工序中,优选在配线图案用油墨X1不会变成多孔体的干燥条件下进行干燥。例如在60℃下加热5分钟左右、在200℃下加热60分钟左右或者在250℃下加热60分钟左右,这样能够抑制配线图案用油墨X1变成多孔体。
于是通过在含有铬作为导电性微粒的配线图案用油墨X1上配置含有异种导电性微粒的配线图案用油墨,将会在贮存格间隙34上形成由异种配线图案用油墨层叠而成的配线图案。而且,这里是在配线图案用油墨X1上配置采用银作为导电性微粒的配线图案用油墨X2。
具体讲,通过使用配线图案用油墨X2再次进行上述的材料配置工序,如图5B所示,可以将配线图案用油墨X2配置在配线图案用油墨X1上。
于是通过再次进行上述的中间干燥工序,可以除去配线图案用油墨X2中的分散剂,如图5C所示,能够在贮存格间隙34形成由配线图案用油墨X1和配线图案用油墨X2层叠而成的配线图案33。
此外,也可以省略为除去配线图案用油墨X2中分散剂而进行的中间干燥工序,直接进行后述的热处理/光处理。
而且也可以在配线图案用油墨X1上配置配线图案用油墨X2之前进行疏液化处理工序,对贮存格B的表面赋予疏液性。这样当配线图案用油墨X1配置在贮存格间隙34时,即使通过配线图案用油墨X1与贮存格B的上面等接触贮存格B的疏液性也低的情况下,也能将配线图案用油墨X2确实地配置在贮存格间隙34的配线图案用油墨X1上。
(热处理/光处理)
喷出工序后的干燥膜,为了使微粒间实现充分电接触必须完全除去分散剂。而且为了提高导电性微粒表面的分散性而涂布了有机物等涂敷材料的情况下,还必须除去这种涂敷材料。因此可以对喷出工序后的基板P实施热处理和/或光处理。
热处理和/或光处理通常在大气中进行,但是必要时也可以在氮气、氩气、氦气等惰性气体气氛中进行。热处理和/或光处理的处理温度,可以根据分散剂的沸点(蒸气压)、气氛气体的种类和压力、微粒的分散性和氧化性等热行为、涂敷材料的有无或量、以及基体材料的耐热温度等适当确定。
例如,为了除去由有机物组成的涂敷材料,需要在大约300℃下煅烧。而且在使用塑料等基板的情况下,优选在室温或其以上至100℃或其以下温度下进行。
通过以上工序可以在贮存格间隙34上形成由铬和银层叠而成的配线33。
另外,使功能液事先含有本身不是导电性微粒,但是经过热处理或光处理而呈现导电性的材料,在本热处理/光处理中也可以使配线图案33出现导电性。
正如上述说明的那样,本实施方式中由于可以在贮存格间隙34形成由铬和银层叠而成的配线,所以利用铬能够使担负配线主要功能的银确实地密接在基板P上。
而且,通过上述那样使贮存格B表面具有疏液性,可以使配线图案用油墨X1、X2从贮存格B进开,流入贮存格间隙34。然而,一部分配线图案用油墨X1、X2例如与贮存格B的上面接触的情况下,有时会在贮存格B的上面残留微小残渣。因此,例如采用本发明实施方式涉及的图案形成方法形成的配线图案作为TFT的栅极配线的情况下,有可能出现TFT的通道长度变化,使泄漏电流增大等不利情况发生。因此,在贮存格间隙34形成配线33之后,优选进行除去贮存格B上面的残渣的工序。具体讲,通过对贮存格B的上面进行湿式蚀刻处理、干式蚀刻处理或者抛光处理等,切削除去贮存格B的上面,这样能够除去处于贮存格B上面的残渣。
而且当除去贮存格B上面的残渣时,优选将贮存格B的上面切削得使贮存格B的上面与配线33的上面大体处于同一平面上。这样通过使贮存格B的上面与配线33的上面大体处于同一平面上,例如将采用本实施方式涉及的图案形成方法形成的配线图案作为液晶显示装置中备有的TFT的源极线或漏极线使用的情况下,能够确保在TFT上配置的取向膜的平坦性,可以抑制因摩擦处理等产生的不均。
(第二种实施方式)
作为第二种实施方式,以下参照附图6说明由与上述第一种实施方式不同的构成组成的配线33。其中在本第二种实施方式中,仅就不同于上述第一种实施方式的部进行说明。
本第二种实施方式中,通过反复进行上述第一种实施方式中说明过的材料配置工序和中间干燥工序,如图6所示,使以钛作导电性微粒的配线图案用油墨X1与以银作导电性微粒的配线图案用油墨X2层叠在贮存格间隙34。其中如图所示,在贮存格间隙34上自基板P开始依次层叠有配线图案用油墨X3、配线图案用油墨X2和配线图案用油墨X3。也就是说,配线图案用油墨X2是在被配线图案用油墨X3夹持的状态下被配置在贮存格间隙34的。
于是通过对这些配线图案用油墨X2、X3进行上述第一种实施方式中说明的热处理/光处理,可以在贮存格间隙34形成以钛、银、钛顺序层叠而成的配线33。
由钛和银层叠而成的配线,与银单层配线相比具有电迁移慢的性质,所以正如本实施方式那样,银被钛夹持而成的配线33可以确保导电率,同时还能推迟电迁移现象的发生。因此根据本实施方式,可以获得抑制电迁移发生的配线33。
此外,作为延缓电迁移现象发生的材料,除上述的钛以外还可以举出铁、钯和铂等。
(第三种实施方式)
作为第三种实施方式,以下参照附图7说明由不同于上述第一种实施方式和第二种实施方式的构成形成的配线33。其中在本第三种实施方式中,仅就不同于上述第一种实施方式的部进行说明。
本第三种实施方式中,通过反复进行上述第一种实施方式中说明过的材料配置工序和中间干燥工序,如图7所示,可以使以铬作导电性微粒的配线图案用油墨X1与以银作导电性微粒的配线图案用油墨X2层叠在贮存格间隙34。而且如图所示,在贮存格间隙34自基板P开始依次层叠有配线图案用油墨X1、配线图案用油墨X2和配线图案用油墨X1。也就是说,配线图案用油墨X2在被配线图案用油墨X1夹持的状态下被配置在贮存格间隙34。
于是通过对这些配线图案用油墨X1、X2进行上述第一种实施方式中说明的热处理/光处理工序,可以在贮存格间隙34形成铬、银、铬依次层叠而成的配线33。
这样构成的配线33通过在银与基板P之间配置的铬,可以提高银与基板P之间的密接性,同时借助于在银上配置的铬层还能防止银的氧化和损伤。
因此根据本实施方式,可以得到密接性提高,同时具有耐氧化性和耐划伤性的配线33。
(第四种实施方式)
作为第四种实施方式,以下参照附图8说明由与上述第一种实施方式、第二种实施方式和第三种实施方式不同的构成形成的配线33。其中在本第四种实施方式中,仅就不同于上述第一种实施方式的部分进行说明。
本第四种实施方式中,通过反复进行上述第一种实施方式中说明过的材料配置工序和中间干燥工序,如图8所示,根据从基板P开始的顺序使以锰作导电性微粒的配线图案用油墨X4、以银作导电性微粒的配线图案用油墨X2和以镍作导电性微粒的配线图案用油墨X5依次层叠在贮存格间隙34中。
而且通过对这些配线图案用油墨X2、X4和X5进行上述第一种实施方式中说明的热处理/光处理,可以在贮存格间隙34形成依次以锰、银、镍顺序层叠而成的配线33。
这样构成的配线33通过在银与基板P之间配置的锰层,可以提高银与基板P的密接性。而且镍,除了具有提高基板P与银之间密接性的作用之外,还有可以防止银受等离子体照射而劣化的功能。因此,通过在银上配置镍,可以得到一种对形成了配线33的基板P进行等离子体照射时,能够防止银劣化的配线33。
(第五种实施方式)
以下说明本发明的图案形成方法的第五种实施方式。本实施方式涉及的图案形成方法,是将上述的配线图案用油墨配置在基板上,在该基板上形成配线图案的方法,大体由表面处理工序、材料配置工序、中间干燥工序和热处理/光处理工序构成。
以下就各工序的每个工序进行详细说明。
(表面处理工序)
表面处理工序可以大体分为使基板P的表面疏液化的疏液化处理工序,和根据配线图案形成区域使疏液化的基板P表面亲液化的亲液化处理工序。
在疏液化处理工序中,将形成配线的基板P的表面加工成相对于配线图案用油墨呈疏液性。具体讲,对基板P的表面实施表面处理,使得相对于含有导电性微粒的配线图案用油墨的所定接触角,与后面详述的亲液部(功能液配置区域)H1中的接触角之差,优选为50°或其以上。
作为使基板P的表面疏液化的方法,例如可以采用在基板P的表面上形成自组织化膜的方法和等离子体处理法等。
在自组织化膜形成法中,在应当形成配线图案的基板P的表面上形成由有机分子等组成的自组织化膜。
处理基板P表面用的有机分子膜,备有能与基板P结合的官能团、能够对其相反侧的亲液基团或疏液基团这一基板表面特性进行改质(抑制表面能量)的官能团、和连接这些官能团的直链碳链或部支链碳链,因与基板P结合而自组织化,形成分子膜。例如单分子膜。
这里所述自组织化膜,是指由能与基板基底层等的构成原子具有反应性的键合性的官能团,与其以外的支链分子所组成,因直链分子的相互作用而具有极高的取向性的化合物,使这种化合物取向形成的膜。这种自组织化膜,由于使单分子取向而形成,所以能够使膜厚变得极薄,而且形成分子水平均匀的膜。也就是说,相同分子位置处于膜的表面上,所以,膜的表面均匀,而且能够赋予优良的疏液性和亲液性。
作为具有上述高取向性的化合物,例如通过采用氟代烷基硅烷,可以使各化合物取向得氟代烷基位置处于膜的表面上而形成自组织化膜,将均匀的疏液性赋予膜的表面。
作为能形成自组织化膜的化合物,可以举出十七氟代-1,1,2,2-四氢癸基三乙氧基甲硅烷、十七氟代-1,1,2,2-四氢癸基三甲氧基甲硅烷、十七氟代-1,1,2,2-四氢癸基三氯代甲硅烷、十七氟代-1,1,2,2-四氢辛基三乙氧基甲硅烷、十七氟代-1,1,2,2-四氢辛基三甲氧基甲硅烷、十七氟代-1,1,2,2-四氢辛基三氯代甲硅烷、三氟代丙基三甲氧基甲硅烷等氟代烷基甲硅烷(以下叫作“FAS”)。这些化合物可以单独使用或者两种或其以上组合使用。其中通过实用FAS能够获得与基板P的密接性和良好的疏液性。
FAS一般可以用结构式RnSiX(4-n)表示。式中,n表示1或其以上,3或其以下的整数,X表示甲氧基、乙氧基、卤原子等水解性基团。而且R是氟代烷基,当具有(CF3)(CF2)x(CH2)y(式中x、y分别表示0或其以上和10或其以下的整数,和0或其以上,4或其以下的整数)的结构,而且多个R或X与Si键合的情况下,R或X可以分别相同或不同。由X表示的水解基团因水解而形成硅烷醇,与基板P(玻璃或硅)基底的羟基反应以硅氧烷键与基板P结合。另一方面,R由于表面上具有(CF2)等氟代基团,所以将基板P的基底表面改质为不湿润的(表面能量低的)表面。
由有机分子膜等构成的自组织化膜,可以采用事先将上述原料化合物和基板P放入同一密闭容器中,在室温下放置2~3日的方法在基板P上形成。而且将密闭容器全体保持在100℃下,经过3小时左右也能在基板P上形成。这些是气相形成方法,但是也能在液相形成自组织化膜。例如将基板P浸渍在含有原料化合物的溶液中,经过洗涤、干燥可以在基板P上形成自组织化膜。
此外,应当在形成自组织化膜之前,对基板P的表面照射紫外线或者用溶剂洗涤等,对基板P的表面实施前处理。
另一方面,在等离子体处理方法中,在常压或者真空中对基板P进行等离子照射。等离子体处理用的气体种类,可以根据应当形成配线图案的基板P表面材质等作各种选择。作为处理气体,例如可以举出四氟化碳、全氟己烷、全反射硅烷等。
另外,将基板P的表面加工成疏液性的处理,也可采用在基板P的表面上粘贴具有所需疏液性的膜,例如经四氟乙烯加工的聚酰亚胺膜等的方法进行。而且还可以采用直接将疏液性强的聚酰亚胺膜作为基板P。
通过这样实施自组织化膜形成法和等离子法处理,如图9A所示,可以在基板P的表面上形成疏液性膜F。
接着在涂布配线图案用油墨后,为了缓和应当形成配线图案区域的疏液性而进行赋予亲液性的处理(亲液化处理),形成亲液部H1。
以下说明亲液化处理。
作为亲液化处理,可以举出照射波长170~400nm的紫外光的方法。此时当使用与配线图案对应的掩模照射紫外光时,一旦形成了疏液性的膜F中,仅在配线图案形成区域产生部变质,可以缓和疏液性而亲液化。也就是说,通过上述疏液化处理和亲液化处理,如图9B所示,可以在基板P上形成一种对应当形成配线图案的位置可以赋予亲液性的的亲液部H1,以及由包围亲液部H1的疏液性膜F构成的疏液部(疏液区域)H2。
其中疏液性的缓和程度,虽然可以用紫外光的照射时间加以调整,但是也可以通过将紫外线强度、波长和热处理(加热)加以组合的方式进行调整。
作为亲液化处理的其他方法,可以举出以氧作处理气体的O2等离子体处理法。作为O2等离子体处理的条件例如是:等离子体功率为50~1000W、氧气流量为50~100毫升/分钟、基板P相对于等离子体放电电极的板移动速度为0.5~10毫米/秒钟、基板温度为70~90℃。
而且借助于减慢基板P的输送速度,延长等离子体处理时间等,通过适当调整等离子体处理条件,可以使亲液部H1相对于含有导电性微粒的配线图案用油墨的接触角处于10°或其以下。
此外作为其他亲液化处理方法,也可以采用将基板暴露在臭氧气氛中的处理方法。
(材料配置工序)
接着采用上述的液滴喷出装置IJ,向亲液部H1上喷出配置配线图案用油墨(功能液)。而且,在这里喷出的是采用铬作为导电性微粒的配线图案用油墨X1。其中作为喷出条件,例如可以在油墨重量4纳克/滴、油墨速度(喷出速度)5~7米/秒钟的条件下进行。而且喷出液滴的气氛优选设定在60℃或其以下温度和80%相对湿度或其以下。这样能够在液滴喷头1的喷嘴不堵塞的情况下进行稳定的液滴喷出。
这种材料配置工序中,如图9C所示,是由液滴喷头1以液滴形式将配线图案用油墨X1喷出,将该液滴配置在亲液部H1上。
此时,由于疏液部H2被赋予了疏液性,所以即使一部分被喷出的配线图案用油墨X1落在疏液部H2上也会从疏液部H2进开,如图10A所示,流入处于疏液部H2之间的亲液部H1内。此外,由于亲液部H1被赋予了亲液性,所以被喷出的配线图案用油墨X1容易在亲液部H1上扩展,这样能使配线图案用油墨X1在所定位置内不间断地、更均匀地填满亲液部H1。
(中间干燥工序)
向亲液部H1内喷出所定量配线图案用油墨X1后,为了除去分散剂必要时要进行干燥处理。而且通过这种干燥处理,可以使配线图案用油墨X1在与自身上配置的其他种类配线图案用油墨不混合的程度上得以固化。这种干燥处理,例如除加热基板P用的通常电热板、电炉等处理之外,还可以采用灯退火的方式进行。作为灯退火使用光的光源并无特别限制,可以使用红外灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等激元激光器等作为光源。这些光源一般可以使用功率为10W或其以上,和5000W或其以下范围内的,但是在本实施方式中功率处于100W或其以上,和1000W或其以下范围内就足够了。
于是通过进行这种中间干燥工序,如图10B所示,可以在亲液部H1上形成含有铬作为导电性微粒的配线图案用油墨X1的油墨层。
另外,在即使不除去配线图案用油墨X1中的分散剂,而且配线图案用油墨X1也不与其他种类配线图案用油墨混合的情况下,还可以省略中间干燥工序。
而且在此中间干燥工序中,与上述的第一种实施方式同样,也优选在配线图案用油墨X1不会形成多孔体的干燥条件下进行干燥。
于是通过在含铬作为导电性微粒的配线图案用油墨X1上配置含有异种导电性微粒的配线图案用油墨,在亲液部H1上可以形成由异种配线图案用油墨层叠而成的配线图案。其中,这里是在配线图案用油墨X1上配置用银作导电性微粒的配线图案用油墨X2。
具体讲,通过使用配线图案用油墨X2再次进行上述的材料配置工序,如图10C所示,可以将配线图案用油墨X2配置在配线图案用油墨X1上。
于是通过再次进行上述的中间干燥工序,可以除去配线图案用油墨X2中的分散剂,如图10D所示,能够在亲液部H1形成由配线图案用油墨X1和配线图案用油墨X2层叠而成的配线图案33。
其中也可以省略为除去配线图案用油墨X2中分散剂而进行的中间干燥工序,直接进行后述的热处理/光处理。
而且也可以在将配线图案用油墨X2配置在配线图案用油墨X1上之前对疏液部H2进行再赋予疏液性的工序。由此,当将配线图案用油墨X1配置在亲液部H1上时,即使配线图案用油墨X1与疏液部H2接触疏液部H2的疏液性也低的情况下,也能将配线图案用油墨X2确实地配置在亲液部H1的配线图案用油墨X1上。
(热处理/光处理)
喷出工序后的干燥膜,为了使微粒间实现充分电接触需要完全除去分散剂。而且为了提高导电性微粒表面的分散性而涂布了有机物等涂敷材料的情况下,还需要除去这种涂敷材料。因此可以对喷出工序后的基板P实施热处理和/或光处理。
热处理和/或光处理通常在大气中进行,但是必要时也可以在氮气、氩气、氦气等惰性气体气氛中进行。热处理和/或光处理的处理温度,可以根据分散剂的沸点(蒸气压)、气氛气体的种类和压力、微粒的分散性和氧化性等热行为、涂敷材料的有无或量、以及基体材料的耐热温度等适当确定。
例如,为了除去由有机物组成的涂敷材料,需要在大约300℃下煅烧。而且在使用塑料等基板的情况下,优选在室温或其以上至100℃或其以下温度下进行。
通过以上工序,可以在亲液部H1上形成由铬和银层叠而成的配线33。
其中使功能液中事先含有本身不是导电性微粒,但是经过热处理或光处理而呈现导电性的材料,在本热处理/光处理中也可以使配线图案33呈现导电性。
综上所述,本实施方式中由于可以在亲液部H1形成由铬和银层叠而成的配线,所以借助于铬能够使担负配线主要功能的银确实地密接在基板P上。
其中与上述的第一种实施方式所示的贮存格B同样,配线图案用油墨X1、X2中一部分,例如与疏液部H2接触的情况下,有时会在疏液部H2中残留微小残渣。因此,优选在亲液部H1上形成配线33后,进行除去疏液部H2上残渣的工序。具体讲,通过进行O2灰化处理和紫外线照射等,能够除去疏液部H2上的残渣。
(第六种实施方式)
作为第六种实施方式,以下参照附图11说明由与上述第五种实施方式不同的构成组成的配线33。在本第六种实施方式中,仅就不同于上述第五种实施方式的部分进行说明。
本第六种实施方式中,通过反复进行上述第五种实施方式中说明过的材料配置工序和中间干燥工序,如图11所示,使以钛作导电性微粒的配线图案用油墨X3与以银作导电性微粒的配线图案用油墨X2层叠在亲液部H1上。另外,如图所示,在亲液部H1上自基板P开始依次层叠有配线图案用油墨X3、配线图案用油墨X2和配线图案用油墨X3。也就是说,配线图案用油墨X2是在被配线图案用油墨X3夹持的状态下被配置在亲液部H1上的。
于是通过对这些配线图案用油墨X2、X3进行上述第五种实施方式中说明的热处理/光处理工序,可以在亲液部H1上形成以钛、银、钛顺序层叠而成的配线33。
由钛和银层叠而成的配线,与银单层配线相比具有电迁移慢的性质,所以正如本实施方式那样,银被钛夹持而成的配线33可以确保导电率,同时还能延缓电迁移现象的发生。因此根据本实施方式,可以获得电迁移的发生受到抑制的配线33。
而且,作为延缓电迁移现象发生的材料,除上述的钛以外还可以举出铁、钯和铂等。
(第七种实施方式)
作为第七种实施方式,以下参照附图12说明由不同于上述第五种实施方式和第六种实施方式的构成形成的配线33。另外,在本第七种实施方式中,仅就不同于上述第五种实施方式的部进行说明。
本第七种实施方式中,通过反复进行上述第五种实施方式中说明过的材料配置工序和中间干燥工序,如图12所示,可以使以铬作导电性微粒的配线图案用油墨X1与以银作导电性微粒的配线图案用油墨X2层叠在亲液部H1上。而且如图所示,在亲液部H1上依次层叠配线图案用油墨X1、配线图案用油墨X2和配线图案用油墨X1。也就是说,配线图案用油墨X2在被配线图案用油墨X1夹持的状态下被配置在亲液部H1上。
于是通过对这些配线图案用油墨X1、X2进行上述第五种实施方式中说明的热处理/光处理工序,可以在亲液部H1上形成铬、银、铬依次层叠而成的配线33。
这样构成的配线33通过在银与基板P之间配置的铬层,可以提高银与基板P之间的密接性,同时借助于在银上配置的铬层还能防止银的氧化和损伤。
因此根据本实施方式,可以得到密接性提高,同时还具有耐氧化性和耐划伤性的配线33。
(第八种实施方式)
作为第八种实施方式,以下参照附图13说明由与上述第五种实施方式~第七种实施方式均不同的构成形成的配线33。而且,在本第八种实施方式中,仅就不同于上述第五种实施方式的部分进行说明。
本第八种实施方式中,通过反复进行上述第五种实施方式中说明过的材料配置工序和中间干燥工序,如图13所示,从基板P开始依次使以锰作导电性微粒的配线图案用油墨X4、以银作导电性微粒的配线图案用油墨X2和以镍作导电性微粒的配线图案用油墨X5层叠在亲液部H1上。
于是通过对这些配线图案用油墨X2、X4和X5进行上述第五种实施方式中说明的热处理/光处理工序,可以在亲液部H1上形成锰、银、镍依次层叠而成的配线33。
这样构成的配线33,通过在银与基板P之间配置的锰层可以提高银与基板P之间的密接性。而且镍,除了具有提高基板P与银之间密接性的作用之外,还有防止因等离子体照射造成的银的劣化之功能。因此,通过在银上配置镍,可以得到一种当对形成了配线33的基板P进行等离子体照射时,能够抑制银劣化的配线33。
(第九种实施方式)
第九种实施方式将就作为本发明的一种电光学装置实例的液晶显示装置进行说明。图14是关于本发明涉及的液晶显示装置中,从各构成要素共同显示的相对侧观察的平面视图,图15是沿着图14中H-H’线的剖面图。图16是液晶显示装置的图像显示区域中以矩阵状形成的多个像素内的各种元件、配线的等效电路图,图17是液晶显示装置的部剖面放大图。
在图14和图15中,本实施方式的液晶显示装置(电光学装置)100,成对的TFT阵列基板10和对向基板20,由作为光固化性密封材料用的密封材料52被粘合,在由此密封材料52区分的区域内封入并保持有液晶50。密封材料52在基板面内的区域中形成被关闭的框架状。
在密封材料52的形成区域内侧区域上,形成由遮光材料组成的边框53。在密封材料52的外侧区域沿着TFT阵列基板10的一边形成数据线驱动电路201和安装接线柱202,沿着与此一边相邻的两边形成了扫描线驱动电路204。在TFT阵列基板10的剩余一边,设有连接被设在像素显示区域两侧的扫描线驱动电路204之间用的多个配线205。而且在相对向基板20的角部至少有一处,设有TFT阵列基板10与对向基板20之间进行电导通用的基板间导通材料206。
另外,也可以利用各向异性导电膜,例如将安装了驱动用LSI的TAB(Tape Automated Bonding)基板和在TFT阵列基板10的周边部形成的接线柱组进行机械和电学上的连接,以此来代替在TFT阵列基板10上形成数据线驱动电路201和扫描线驱动电路204。而且,在液晶显示装置100中,根据使用液晶50的种类,即根据TN(扭转向列)型、C-TN法、VA方式、IPS方式等动作模式,以及正常白模式/正常黑模式的区别,在所定方向上设置相位差板、偏光板等,但是这里省略对其图示。而且将液晶显示装置100作为彩色显示用构成的情况下,在对向基板20中,于TFT阵列基板10与后述的各像素电极相对的区域内,与其保护膜同时形成例如与红(R)、绿(G)、蓝(B)色滤光片。
在具有这种结构的液晶显示装置100的像素显示区域内,如图16所示,将多个像素100a构成得呈矩阵状,同时在这些像素100a的每个像素上形成像素开关用TFT(开关元件),供给像素信号S1、S2…Sn的数据线6a与TFT30的源极电连接。写入数据线6a的像素信号S1、S2…Sn,既可以按此顺序依次供给,也可以在相邻的多个数据线6a之间逐组供给。而且将扫描线3a电连接在TFT30的栅极上,其结构应能使根据所定时序对扫描线3a依次施加脉冲扫描线信号G1、G2…Gm。
将像素电极19与TFT30的漏极电连接,通过使作开关元件用的TFT30仅在一定时间处于开启状态以所定时序向各像素写入从数据线6a供给的像素信号S1、S2、…、Sn。以此方式,通过像素电极19写入液晶的所定电平的像素信号S1、S2、…、Sn,可以在图15所示的对向基板20的对向电极121之间保持一定时间。而且,为了防止被保持的像素信号S1、S2、…、Sn泄漏,可以附加与在像素电极19与对向电极121形成的液晶电容并列的储蓄电容60。例如,像素19的电压仅在比所施加源电压的时间长三位数的时间内被储蓄电容60所保持。这样,可以改善电荷的保持特性,能够制成对比度高的液晶显示装置100。
图17是具有底栅型TFT30的液晶显示装置100的局部剖面放大图,在构成TFT阵列基板10的玻璃基板P上,形成有利用上述实施方式的图案形成方法形成的由多个不同材料层叠而成的栅极配线61。另外,在本实施方式中,为了在形成栅极配线61时,于后述的形成无定形硅层的工艺过程中能够加热至大约350℃,使用无机贮存格材料作为能够耐受该温度的材料。而且在本实施方式中,作为一例图示的是由铬61a和银61b层叠而成的栅极配线61。
通过由SiNx组成的栅绝缘膜62在栅极配线61上层叠了由无定形硅(a-Si)层组成的半导体层63。将与此栅极配线部分相对的部半导体层63作为通道区域。在半导体层63上层叠为获得欧姆连接的例如由n+型a-Si层组成的接合层64a和64b,在通道区域中央部中的半导体层63上,形成保护通道用的由SiNx组成的绝缘性抗蚀膜65。蒸镀(CVD)后,经过涂布抗蚀剂、感光、显影和光蚀,可以图案化成图中所示的形状。
此外,由接合层64a、64b和ITO组成的像素电极19也同样成膜,同时进行光蚀刻,这样可以图案化成图示的形状。于是分别在像素电极19、栅绝缘膜62和抗蚀剂膜65上形成贮存格66…,利用上述的液滴喷出装置IJ,可以在这些贮存格66…之间形成源极线和漏极线。而且,这些源极线和漏极线也能以本发明涉及的图案形式构成。
因此本实施方式中,能以由多个异种材料层叠而成的配线形式形成栅极线61、源极线和漏极线,能够得到具有多个功能的栅极线61、源极线和漏极线。
另外,当这种配线是第一种实施方式中说明的由铬和银两层组成的情况下,可以得到一种栅极线61、源极线和漏极线的密接性均被提高的液晶显示装置100。而且,当这种配线是第二种实施方式中说明的由钛、银、钛依次层叠而成的情况下,可以得到一种栅极线61、源极线和漏极线的电迁移得到抑制的液晶显示装置100。此外,当这种配线是第三种实施方式中说明的由铬、银、铬依次层叠而成的情况下,可以得到一种栅极线61、源极线和漏极线的密接性得以提高而且抗氧化性和耐划伤性均得以提高的液晶显示装置100。最后,当这种配线是第四种实施方式中说明的由锰、银、镍依次层叠而成的情况下,可以得到一种栅极线61、源极线和漏极线的密接性得以提高,同时可以抑制银因等离子体处理而劣化的液晶显示装置100。
另外,在本实施方式中,如图17所示,虽然在贮存格B、B间形成了栅极配线61,但是本发明并不限于这种情况,也可以如图18所示,在基板P上形成亲液部H1和疏液部H2,在亲液部H1上成形成栅极配线61。
(第十种实施方式)
上述实施方式中,其构成虽然是使用TFT30作为液晶显示装置100驱动用开关元件,但是在液晶显示装置之外例如还可以用于有机EL(电致发光)显示器件。有机EL显示器件是,具有含荧光性无机和有机化合物的薄膜被阴极和阳极夹在期间的结构,通过向上述薄膜中注入电子或空穴(hole)是指激发而生成激发子(exciton),利用这种激发子再结合时放出光(荧光、磷光)的作用使之发光的元件。于是在具有上述的TFT30的基板上,以在有机EL显示元件使用的荧光性材料中呈现红、绿和蓝各色发光的材料,即发光层形成材料以及形成空穴注入/电子输送层的材料作为油墨,分别使之图案化的情况下,可以制造自发光全色EL器件。
本发明中的器件(电光学装置)范围内也包括这种有机EL器件,可以得到备有多种功能的配线的有机EL器件。
图19是通过上述液滴喷出装置IJ制造部分构成要素的有机EL装置的断面侧视图。参照图19说明有机EL装置的大体构成。
图19中,有机EL装置301,是将柔性基板(图示略)的配线和驱动IC(图示略)连接在由基板311、电路元件部321、像素电极331、贮存格部341、发光元件351、阴极361(对向电极)和密封部371构成的有机EL元件302上的装置。电路元件部321,是在基板311上形成本身是有源元件的TFT30,由多个像素电极331在电路元件部321上整列排列而成的。而且构成TFT30的栅极配线61可以用上述实施方式的配线图案形成方法形成的。
事先在各像素电极331之间形成了格子状贮存格部341,在由贮存格部341形成的凹部开口344上形成发光元件351。而且发光元件351事先由红色发光元件、绿色发光元件和蓝色发光元件构成,这样一来有机EL装置301将能实现全色显示。阴极361在贮存格部341和发光元件351的上部全面形成,在阴极361上层叠了密封用基板371。
包含有机EL元件的有机EL装置301的制造工艺,具有形成贮存格部341的贮存格形成工序、适当形成发光元件351用的等离子体处理工序、形成发光元件351的发光元件形成工序、形成阴极361的对向电极形成工序、和在阴极361上层叠密封用基板371后密封的密封工序。
发光元件形成工序是通过在凹部开口344,即像素电极331上形成空穴注入层352和发光层353而形成发光元件的,所以备有空穴注入层形成工序和发光层形成工序。而且空穴注入层形成工序具有,向各像素电极331上喷出形成空穴注入层352用液体材料的第一喷出工序,和将被喷出的液体材料干燥形成空穴注入层352的第一干燥工序。此外发光层形成工序具有,向空穴注入层352上喷出形成发光层353用液体材料的第二喷出工序,和将被喷出的液体材料干燥形成发光层353的第二干燥工序。另外,发光层353,如上所述,事先由与红、绿、蓝三色对应的材料形成的三层,所以所述第二喷出工序由分别喷出三种材料的三个工序组成。
这种发光元件形成工序中,在空穴注入层形成工序中的第一喷出工序与发光层形成工序中的第二喷出工序中,都可以采用上述的液滴喷出装置IJ。
(第十一种实施方式)
上述的实施方式中虽然利用本发明涉及的图案形成方法形成了TFT(薄膜晶体管)的栅极配线,但是也能用于制造源电极、漏电极和像素电极等其他构成要素。以下参照图20A~20D说明TFT的制造方法。
如图20A所示,首先基于光刻法在洗净的玻璃基板510的上面形成设置一个像素间距为1/20~1/10的沟槽511a用的第一层贮存格511。这种贮存格511形成后必须备有透光性和疏液性,作为其材料除丙烯树脂、聚酰亚胺树脂、烯烃树脂、蜜胺树脂等高分子材料之外,还可以适当使用聚硅氮烷等无机类材料。
为了使这样形成后的贮存格511具有疏液性,需要实施CF4等离子体处理等(采用含氟气体的等离子体处理),或者代之以事先在贮存格511材料本身上充填疏液成分(氟代基团)。这种情况下可以省略CF4等离子体处理。
经过这样疏液化的贮存格511相对于喷出油墨的接触角优选为40°或其以上,而玻璃面的接触角优选确保处于10°或其以下。也就是说,经过本发明人等的试验结果确认,例如对导电性微粒(十四碳烷溶剂)处理后的接触角,采用丙烯树脂作为贮存格511的原始材料的情况下能够确保大约为54.0°(未处理情况下为10°或其以下)。而且这些接触角是在等离子体功率为550瓦,以0.1升/分钟速度供给四氟化碳的处理条件下得到的。
在继上述第一层贮存格形成后的栅极扫描电极形成工序中,利用油墨喷头喷出含有导电性材料的液滴,使之填满被贮存格511区分的本身是扫描区域的上述沟槽511a,这样形成栅极扫描电极512。而且在形成栅极扫描电极512时,可以采用本发明涉及的图案形成方法。
作为此时的导电性材料,可以适当采用Ag、Al、Au、Cu、Pd、Ni、W-Si和导电性聚合物等。这样形成的栅极扫描电极512,由于事先赋予贮存格511以充分的疏液性,所以可以在不从沟槽511a渗出的情况下形成细小的配线图案。
通过以上工序可以在基板510上形成由贮存格511和栅极扫描电极512组成的备有平坦的上表面的由银形成的第一导电层A1。
另外,为了获得在沟槽511a内良好的喷出效果,如图20A所示,此沟槽511a的形状优选采用顺向倾斜状(朝着喷出方向打开的倾斜状)。这样能够使被喷出的液滴充分进入深处。
进而如图20B所示,通过等离子体CVD法使栅绝缘膜513、活性层521和接触层509连续成膜。通过改变原料气体和等离子体条件形成氮化硅膜作为栅绝缘膜513,形成无定形硅膜作为活性层521,以及形成n+型硅膜作为接触层509。采用CVD法形成的情况下,需要经历300~350℃的热历史,贮存格采用无机系材料的情况下,可以避开透明性和耐热性的问题。
在继上述半导体层形成工序后的第二层贮存格形成工序中,如图20C所示,利用光刻法在栅绝缘膜513的上面形成设置一个像素间隔为1/20~1/10而且与上述沟槽511a交叉的沟槽514a用的第二层贮存格514。这种贮存格514形成后需要备有透光性和疏液性,作为其材料除丙烯树脂、聚酰亚胺树脂、烯烃树脂、蜜胺树脂等高分子材料之外,还可以适当使用聚硅氮烷等无机类材料。
为了使这样形成后的贮存格514具有疏液性,需要实施CF4等离子体处理等(采用含氟气体的等离子体处理),或者代之以事先在贮存格514材料本身上充填疏液成分(氟代基团)。这种情况下可以省略CF4等离子体处理。
经过这样疏液化的贮存格514的相对于喷出油墨的接触角,优选确保处于40°或其以上。
继上述第二层贮存格形成工序后的源、漏电极形成工序中,利用油墨喷头喷出含有导电性材料的液滴,如图20D所示,使之填满被贮存格514区分的本身是扫描区域的上述沟槽514a内,以此形成与上述栅极扫描电极512交叉的源电极515和漏电极516。而且在形成源电极515和漏电极516时,可以采用本发明涉及的图案形成方法。
作为此时的导电性材料,可以适当采用Ag、Al、Au、Cu、Pd、Ni、W-Si和导电性聚合物等。这样形成的源电极515和漏电极516,由于事先赋予贮存格514以充分的疏液性,所以能在不从沟槽514a渗出的情况下形成细小的配线图案。
而且可以配置绝缘材料,将配置了源电极515和漏电极516的沟槽514a填埋。通过以上工序可以在基板510上形成由贮存格514和绝缘材料组成的平坦的上表面520。
于是在绝缘材料517上形成接触孔519,同时在520的上表面形成已经被图案化的像素电极(ITO)518,通过接触孔519将漏电极516与像素电极518连接起来后可以形成TFT。
(第十二种实施方式)
图21是表示液晶显示装置的另一种实施方式的图。
图21所示的液晶显示装置(电光学装置)901,大体上讲备有彩色液晶板(电光学板)902和与液晶板902连接的电路基板903。而且必要时在液晶板902上还设有背光灯等照明装置和其他附属设备。
液晶板902带有用密封材料904粘结的一对基板905a和基板905b,将液晶封入这些基板905a和基板905b之间形成的间隙,即晶胞间隙之中。这些基板905a和基板905b一般由透光性材料,例如玻璃、合成树脂等形成。在基板905a和基板905b的外侧表面上粘贴有偏光板906a和另一块偏光板。其中在图21中,另一块偏光板的图示被省略。
而且在基板905a的内侧表面上形成有电极907a,在基板905b的内侧表面上形成有电极907b。这些电极907a、907b形成带状、文字、数字或其他适当图案形状。而且这些电极907a、907b例如可以由ITO等透光性材料形成。基板905a具有相对于基板905b伸出的伸出部,在这种伸出部上形成了多个接线柱908。这些接线柱908是在基板905a上形成电极907a时与电极907a同时形成。因此,这些接线柱908例如可以用ITO形成。在这些接线柱908上含有自电极907a一体延伸的部,和通过导电性材料(图中未示出)连接到电极907b上的部分。
在电路基板903上,于配线基板909上的所定位置处安装有作液晶驱动IC用的半导体元件900。此外,虽然省略了图示,但是也可以在安装半导体元件900的部位以外的部位所定位置处安装电容器和其他芯片元件。配线基板909,例如可以采用通过将聚酰亚胺等具有柔性的膜状基础基板911上形成的Cu等金属膜图案化,形成配线图案912的方式制造。
本实施方式中,液晶板902中的电极907a、907b以及电路基板903中的配线图案912都可以采用上述器件的制造方法形成。
根据本实施方式的液晶显示装置,可以得到备有带有多种功能的配线的液晶显示装置。
另外,上述实例虽然是无源型液晶板,但是也可以制成有源矩阵型液晶板。也就是说,在一方的基板上形成薄膜晶体管(TFT),并就各TFT形成像素电极。而且像上述那样利用喷墨技术在各TFT上形成电连接配线(栅极线和源极线)。另一方面,在对向基板上形成对向电极等。本发明也能用于这种有源矩阵型液晶板上。
(第十三种实施方式)
第十三种实施方式就非接触型卡式介质的实施方式进行说明。如图22所示,本实施方式涉及的非接触型卡式介质(电子仪器)400,其结构为在由卡式基体402和卡式盖片418构成的筐体内,内藏有半导体集成电路芯片408和天线电路412,能够从图中未示出的外部信号接收机和电磁波或静电电容结合中的至少一种方式进行电力供给或者进行接受至少一方的数据。
本实施方式中,上述天线电路412可以由采用上述实施方式涉及的图案形成方法形成的多种材料层叠而成的图案构成。
因此,能够制造出具有带多种功能的天线电路412的非接触型卡式介质。
另外,作为本发明涉及的器件(电光学装置),除上述的之外,还可以用于DPD(等离子体显示板),以及利用因在基板上形成的小面积薄膜上平行流过膜面电流而产生电子释放现象的表面传导型电子释放元件等。
(第十四种实施方式)
第十四种实施方式将说明本发明的电子仪器的具体实例。
图23A是表示一种便携式电话机实例的立体图。图23A中,600表示便携式电话机主体,601表示备有上述实施方式的液晶显示装置的液晶显示部。
图23B是表示一种文字处理机和个人电脑等便携式信息处理装置实例的立体图。图23B中,700表示信息处理装置,701表示键盘等的输入部,703表示信息处理机的主体,702表示备有上述实施方式的液晶显示装置的液晶显示部。
图23C是表示一种手表型电子仪器实例的立体图。图23C中,800表示仪器主体,801表示备有上述实施方式的液晶显示装置的液晶显示部。
图23A~图23C所示的电子仪器由于备有上述实施方式的液晶显示装置,所以可以提供一种备有带多种功能的图案的电子仪器。
另外,本实施方式的电子仪器由于备有液晶装置,所以也可以制成备有有机电致发光显示装置、等离子体显示装置、和其他电光学装置的电子仪器。
以上虽然参照附图说明了本发明涉及的优选实施方式,但是本发明当然并不限于这些实例。上述实例显示的各种构成部件的各种形状和组合等仅仅是一种例示,在不超出本发明要点的范围内可以根据涉及要求作出各种变更。

Claims (41)

1.一种图案形成方法,是在基板上配置功能液而形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的贮存格的工序,
在所述贮存格间隙上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液上配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述贮存格间隙上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于提高所述主材料和所述基板的密接性的材料。
2.一种图案形成方法,是在基板上配置功能液而形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的贮存格的工序,
在所述贮存格间隙上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液上配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述贮存格间隙上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于抑制所述主要材料的电迁移作用的材料。
3.一种图案形成方法,是在基板上配置功能液而形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的贮存格的工序,
在所述贮存格间隙上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液上配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述贮存格间隙上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含防止所述主要材料的氧化用的材料。
4.一种图案形成方法,是在基板上配置功能液而形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的贮存格的工序,
在所述贮存格间隙上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液上配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述贮存格间隙上的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含防止所述主要材的料损伤的材料。
5.根据权利要求1~4中任一项所述的图案形成方法,其特征在于,其中所述在配置了所述第一功能液上配置所述第二功能液的工序,是通过首先使在贮存格间隙配置的所述第一功能液固化后将与所述第一功能液不同种类的所述第二功能液配置在所述贮存格间隙,由此使在所述贮存格间隙上配置的所述第一功能液和所述第二功能液层叠的工序。
6.根据权利要求1~4中任一项所述的图案形成方法,其特征在于,其中具有在将所述第一功能液配置在所述贮存格间隙之前,使所述贮存格的表面疏液化的工序。
7.根据权利要求1~4中任一项所述的图案形成方法,其特征在于,其中具有在将所述第一功能液配置在所述贮存格间隙之前,使所述贮存格间露出的所述基板的表面亲液化的工序。
8.根据权利要求1~4中任一项所述的图案形成方法,其特征在于,其中所述第一功能液含有导电性微粒。
9.根据权利要求1~4中任一项所述的图案形成方法,其特征在于,其中在所述第一功能液中含有通过热处理或等离子体处理而呈现导电性的材料。
10.一种图案的形成方法,是在基板上配置功能液形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的功能液配置区域和包围所述功能液配置区域的疏液区域的工序,
在所述功能液配置区域上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液表面配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述功能液配置区域的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于提高所述主材料和所述基板的密接性的材料。
11.一种图案的形成方法,是在基板上配置功能液形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的功能液配置区域和包围所述功能液配置区域的疏液区域的工序,
在所述功能液配置区域上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液表面配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述功能液配置区域的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含用于抑制所述主要材料的电迁移作用的材料。
12.一种图案的形成方法,是在基板上配置功能液形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的功能液配置区域和包围所述功能液配置区域的疏液区域的工序,
在所述功能液配置区域上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液表面配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述功能液配置区域的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含防止所述主材料氧化的材料。
13.一种图案的形成方法,是在基板上配置功能液形成图案的方法,其特征在于,具有:
在所述基板上形成与所述图案形成区域对应的功能液配置区域和包围所述功能液配置区域的疏液区域的工序,
在所述功能液配置区域上配置第一功能液的工序,所述第一功能液含有担负主要功能的主材料,
在配置的所述第一功能液表面配置第二功能液的工序,所述第二功能液含有为所述主材料赋予次要功能的材料,以及
对层叠在所述功能液配置区域的所述第一功能液与所述第二功能液实施所定的处理,形成由多种材料层叠而成的所述图案的工序,
所述第二功能液中包含的为所述主材料赋予次要功能的所述材料,包含防止所述主材料损伤的材料。
14.根据权利要求10~13中任一项所述的图案形成方法,其特征在于,其中在配置的所述第一功能液表面配置所述第二功能液的工序,是首先在使功能液配置区域上配置的第一功能液固化后,在固化后的所述第一功能液上配置与所述第一功能液不同种类的所述第二功能液,由此在所述功能液配置区域上配置不同种类的所述第一功能液和第二功能液并使之层叠的工序。
15.根据权利要求10~13中任一项所述的图案形成方法,其特征在于,所述疏液区域,是通过在所述基板上形成单分子膜而疏液化的区域。
16.根据权利要求15所述的图案形成方法,其特征在于,所述单分子膜是由有机分子组成的自组织化膜。
17.根据权利要求10~13中任一项所述的图案形成方法,其特征在于,所述疏液区域是通过在所述基板上形成含氟聚合膜而疏液化的区域。
18.根据权利要求10~13中任一项所述的图案形成方法,其特征在于,所述第一功能液中含有导电性微粒。
19.根据权利要求10~13中任一项所述的图案形成方法,其特征在于,在所述第一功能液中含有经过热处理或光处理而出现导电性的材料。
20.一种器件的制造方法,其中所述器件备有在基板上形成的图案,其特征在于,通过权利要求1所述图案形成方法在所述基板上形成所述图案。
21.一种器件的制造方法,其中所述器件备有在基板上形成的图案,其特征在于,通过权利要求10所述图案形成方法在所述基板上形成所述图案。
22.一种图案,其特征在于,是在基板上形成的贮存格间隙中形成的图案,并且是由多种材料层叠而成的,所述多种材料包括:担负所述图案的主要功能的主材料;以及用于提高所述主材料和所述基板的密接性的材料。
23.一种图案,其特征在于,是在基板上形成的贮存格间隙中形成的图案,并且是由多种材料层叠而成的,所述多种材料包括:担负所述图案的主要功能的主材料;以及用于抑制该主材料的电迁移的材料。
24.一种图案,其特征在于,是在基板上形成的贮存格间隙中形成的图案,并且是由多种材料层叠而成的,所述多种材料包括:担负所述图案的主要功能的主材料;以及防止该主材料氧化的材料。
25.一种图案,其特征在于,是在基板上形成的贮存格间隙中形成的图案,并且是由多种材料层叠而成的,所述多种材料包括:担负所述图案的主要功能的主材料;以及防止该主材料损伤的材料。
26.根据权利要求22~25中任一项所述的图案,其特征在于,所述多种材料是具有导电性的材料。
27.根据权利要求22~25中任一项所述的图案,其特征在于,所述多种材料中含有经过热处理或光处理而呈现导电性的材料。
28.一种图案,是在形成了功能液配置区域和包围所述功能液配置区域的疏液区域的基板的所述功能液配置区域上形成的图案,其特征在于,由多种材料层叠而成,所述多种材料包括:担负所述图案的主要功能的主材料;以及用于提高所述主材料和所述基板的密接性的材料。
29.一种图案,是在形成了功能液配置区域和包围所述功能液配置区域的疏液区域的基板的所述功能液配置区域上形成的图案,其特征在于,由多种材料层叠而成,所述多种材料包括:担负所述图案的主要功能的主材料;以及用于抑制该主材料的电迁移的材料。
30.一种图案,是在形成了功能液配置区域和包围所述功能液配置区域的疏液区域的基板的所述功能液配置区域上形成的图案,其特征在于,由多种材料层叠而成,所述多种材料包括:担负所述图案的主要功能的主材料;以及防止该主材料氧化的材料。
31.一种图案,是在形成了功能液配置区域和包围所述功能液配置区域的疏液区域的基板的所述功能液配置区域上形成的图案,其特征在于,由多种材料层叠而成,所述多种材料包括:担负所述图案的主要功能的主材料;以及防止该主材料损伤的材料。
32.根据权利要求28~31所述的图案,其特征在于,所述多种材料是具有导电性的材料。
33.根据权利要求28~31所述的图案,其特征在于,所述多种材料含有经过热处理或光处理而呈现导电性的材料。
34.一种器件,其特征在于,备有权利要求22~25所述的图案。
35.一种器件,其特征在于,备有权利要求28~31所述的图案。
36.一种电光学装置,其特征在于,备有权利要求34所述的器件。
37.一种电光学装置,其特征在于,备有权利要求35所述的器件。
38.一种电子仪器,其特征在于,备有权利要求36所述的电光学装置。
39.一种电子仪器,其特征在于,备有权利要求37所述的电光学装置。
40.一种有源矩阵基板的制造方法,其特征在于,具有:在基板形成栅极配线的第一工序,在所述栅极配线上形成栅绝缘膜的第二工序,隔着所述栅绝缘膜层叠半导体层的第三工序,在所述栅绝缘层上形成源电极和漏电极的第四工序,在所述源电极和所述漏电极上配置绝缘材料的第五工序,和在配置的所述绝缘材料上形成像素电极的第六工序,其中在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用权利要求1所述的图案形成方法。
41.一种有源矩阵基板的制造方法,其特征在于,具有:在基板形成栅极配线的第一工序,在所述栅极配线上形成栅绝缘膜的第二工序,隔着所述栅绝缘膜层叠半导体层的第三工序,在所述栅绝缘层上形成源电极和漏电极的第四工序,在所述源电极和所述漏电极上配置绝缘材料的第五工序,和
在配置的所述绝缘材料上形成像素电极的第六工序,
其中在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用权利要求7所述图案形成方法。
CNB2004100421261A 2003-05-12 2004-05-09 图案及其形成法、器件及其制法、电光学装置、电子仪器 Expired - Fee Related CN100403511C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003133285 2003-05-12
JP2003133284 2003-05-12
JP2003133284 2003-05-12
JP2003133285 2003-05-12
JP2004118838A JP3823981B2 (ja) 2003-05-12 2004-04-14 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004118838 2004-04-14

Publications (2)

Publication Number Publication Date
CN1551331A CN1551331A (zh) 2004-12-01
CN100403511C true CN100403511C (zh) 2008-07-16

Family

ID=33033091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100421261A Expired - Fee Related CN100403511C (zh) 2003-05-12 2004-05-09 图案及其形成法、器件及其制法、电光学装置、电子仪器

Country Status (7)

Country Link
US (2) US7220682B2 (zh)
EP (4) EP1777581B1 (zh)
JP (1) JP3823981B2 (zh)
KR (1) KR100631358B1 (zh)
CN (1) CN100403511C (zh)
DE (2) DE602004016249D1 (zh)
TW (1) TWI248332B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096933B2 (ja) 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
JP2006126692A (ja) 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP2006192320A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 識別コード描画方法、基板及び表示モジュール
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006251120A (ja) 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP4696616B2 (ja) * 2005-03-17 2011-06-08 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP2006292801A (ja) * 2005-04-06 2006-10-26 Seiko Epson Corp 液晶装置並びに電子機器
JP4617983B2 (ja) * 2005-04-22 2011-01-26 セイコーエプソン株式会社 膜パターン形成方法及びデバイス製造方法
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
JP4760168B2 (ja) * 2005-07-05 2011-08-31 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007150258A (ja) * 2005-10-27 2007-06-14 Seiko Epson Corp パターン形成方法、膜構造体、電気光学装置及び電子機器
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP2007134481A (ja) * 2005-11-10 2007-05-31 Sony Corp 半導体装置の製造方法
JP4424304B2 (ja) 2005-12-07 2010-03-03 セイコーエプソン株式会社 ディスプレイの製造方法、ディスプレイおよび電子機器
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP2007286469A (ja) * 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2007329446A (ja) 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP4325643B2 (ja) * 2006-06-08 2009-09-02 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR101308435B1 (ko) * 2006-06-30 2013-09-16 엘지디스플레이 주식회사 패턴 형성방법 및 이를 이용한 액정표시소자의 제조방법
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
JP4222390B2 (ja) 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
US9615463B2 (en) 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
KR100993056B1 (ko) 2006-12-05 2010-11-08 주식회사 엘지화학 프리 패턴된 기판을 이용한 고해상도 잉크젯 인쇄 방법 및이 방법에 의해 제조된 도전성 기판
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009129943A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
KR100922810B1 (ko) 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP4636080B2 (ja) * 2007-12-25 2011-02-23 セイコーエプソン株式会社 発色構造体とその製造方法
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
JP4495781B2 (ja) 2008-06-06 2010-07-07 パナソニック株式会社 有機elディスプレイパネルおよびその製造方法
JP5129077B2 (ja) * 2008-09-30 2013-01-23 富士フイルム株式会社 配線形成方法
TWI404214B (zh) * 2008-11-12 2013-08-01 Ind Tech Res Inst 電子元件及薄膜電晶體的製造方法
JP5869859B2 (ja) * 2011-12-09 2016-02-24 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
KR101899481B1 (ko) * 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
FR2988517B1 (fr) * 2012-03-22 2014-04-11 Commissariat Energie Atomique Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'une puce de circuit integre sur le support
JP2013230624A (ja) * 2012-04-27 2013-11-14 Seiko Epson Corp 液体噴射装置
JP2013230623A (ja) 2012-04-27 2013-11-14 Seiko Epson Corp 液体噴射装置
US9305854B2 (en) * 2012-08-21 2016-04-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL using UV-cured conductive ink over wafer level package
JP6156633B2 (ja) * 2013-06-28 2017-07-05 住友重機械工業株式会社 薄膜形成方法及び薄膜形成装置
US10548231B2 (en) 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
EP3075216A4 (en) 2013-11-29 2018-04-18 Michael E. Knox Apparatus and method for the manufacturing of printed wiring boards and component attachment
JP6399801B2 (ja) * 2014-05-13 2018-10-03 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN105704938B (zh) * 2016-03-28 2018-07-06 上海美维电子有限公司 线路板的加工方法
JP6560704B2 (ja) * 2017-03-14 2019-08-14 株式会社Kokusai Electric 半導体装置の製造方法および基板処理装置
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
KR102583898B1 (ko) 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108962963B (zh) * 2018-08-01 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
JP2020136280A (ja) * 2019-02-12 2020-08-31 株式会社村田製作所 電子部品の製造方法
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205096A (zh) * 1996-09-19 1999-01-13 精工爱普生株式会社 矩阵式显示元件及其制造方法
CN1212114A (zh) * 1996-11-25 1999-03-24 精工爱普生株式会社 有机电致发光元件及其制造方法和有机电致发光显示装置
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) * 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
CN1320011A (zh) * 2000-03-31 2001-10-31 精工爱普生株式会社 有机场致发光元件的制造方法、有机场致发光元件
US20030030689A1 (en) * 2001-06-26 2003-02-13 Seiko Epson Corporation Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
CN1400106A (zh) * 2001-08-03 2003-03-05 中国科学院金属研究所 喷墨打印制备金属薄膜的方法
WO2003034130A2 (en) * 2001-08-20 2003-04-24 Seiko Epson Corporation Methods of fabricating patterned layers on a substrate

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN1056711A (zh) 1989-06-15 1991-12-04 美国环球油品公司 在发酵过程中由红曲霉属直接生产结晶色素的方法
JPH05265040A (ja) 1992-03-18 1993-10-15 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP2701738B2 (ja) * 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜el素子
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
JPH10161093A (ja) 1996-11-28 1998-06-19 Sharp Corp 液晶表示素子用配線基板の製造方法および液晶表示素子
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP3403949B2 (ja) * 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
US6734029B2 (en) 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP2003059940A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003124215A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP3954833B2 (ja) 2001-10-19 2007-08-08 株式会社アルバック バッチ式真空処理装置
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003133285A (ja) 2001-10-24 2003-05-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP3698138B2 (ja) * 2001-12-26 2005-09-21 セイコーエプソン株式会社 撥水化処理の方法、薄膜形成方法及びこの方法を用いた有機el装置の製造方法、有機el装置、電子機器
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
JP4068883B2 (ja) 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR20040026167A (ko) 2002-09-23 2004-03-30 인터내셔널 비지네스 머신즈 코포레이션 사용자가 입력한 유알엘 및/또는 검색어에 근거하여광고를 제공하는 방법 및 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205096A (zh) * 1996-09-19 1999-01-13 精工爱普生株式会社 矩阵式显示元件及其制造方法
CN1212114A (zh) * 1996-11-25 1999-03-24 精工爱普生株式会社 有机电致发光元件及其制造方法和有机电致发光显示装置
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) * 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
CN1320011A (zh) * 2000-03-31 2001-10-31 精工爱普生株式会社 有机场致发光元件的制造方法、有机场致发光元件
US20030030689A1 (en) * 2001-06-26 2003-02-13 Seiko Epson Corporation Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
CN1400106A (zh) * 2001-08-03 2003-03-05 中国科学院金属研究所 喷墨打印制备金属薄膜的方法
WO2003034130A2 (en) * 2001-08-20 2003-04-24 Seiko Epson Corporation Methods of fabricating patterned layers on a substrate

Also Published As

Publication number Publication date
TWI248332B (en) 2006-01-21
EP1906442A2 (en) 2008-04-02
EP1478016B1 (en) 2008-09-03
KR100631358B1 (ko) 2006-10-09
JP3823981B2 (ja) 2006-09-20
TW200425814A (en) 2004-11-16
EP1906442A3 (en) 2008-04-09
EP1925974A3 (en) 2009-01-21
US20050003166A1 (en) 2005-01-06
US7220682B2 (en) 2007-05-22
EP1777581B1 (en) 2008-06-18
EP1478016A2 (en) 2004-11-17
EP1478016A3 (en) 2006-01-25
US20070194449A1 (en) 2007-08-23
DE602004014545D1 (de) 2008-07-31
JP2004363561A (ja) 2004-12-24
EP1777581A3 (en) 2007-06-06
DE602004016249D1 (de) 2008-10-16
EP1777581A2 (en) 2007-04-25
EP1925974A2 (en) 2008-05-28
KR20040097901A (ko) 2004-11-18
CN1551331A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
CN100403511C (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器
CN100416752C (zh) 图案形成方法、器件及制造方法、电光学装置和电子仪器
CN100518445C (zh) 薄膜图案形成方法及器件的制造方法
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
CN1331191C (zh) 图案的形成方法及其装置、器件的制造方法、电光学装置
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
US20060084206A1 (en) Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4075929B2 (ja) パターン形成方法
CN100514566C (zh) 图案形成方法、器件和有源矩阵型基板的制造方法
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080716

Termination date: 20160509

CF01 Termination of patent right due to non-payment of annual fee