JP2003133285A

JP2003133285A - 半導体装置の製造方法

Info

Publication number: JP2003133285A
Application number: JP2001326588A
Authority: JP
Inventors: Kunio Matsubara; 邦雄松原; Naoto Fujishima; 直人藤島; Shin Shimozawa; 慎下沢
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-10-24
Filing date: 2001-10-24
Publication date: 2003-05-09

Abstract

(57)【要約】【課題】トレンチエッチング中にウェハ周囲で発生し
たＳｉＯ₂を速やかに排気させ、それによってウェハ周
囲部分でのブラックシリコンの発生を抑制すること。【解決手段】シリコン基板にトレンチが形成され、そ
の内部および周囲にデバイスの主要部分が形成される半
導体装置を製造するにあたって、トレンチエッチング時
のエッチングガス中に含まれる酸素の流量ｘ（ｓｃｃ
ｍ）に対して、エッチングチャンバーの圧力ｙ（Ｐａ）
を−５ｘ＋８．０（Ｐａ）以下に設定することによっ
て、トレンチエッチング中にウェハ周囲で発生するＳｉ
Ｏ₂を速やかに排気しながら、トレンチエッチングをお
こない、ウェハ周囲部分でのブラックシリコンの発生を
抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にシリコン基板にトレンチが形成され、
その内部および周囲にデバイスの主要部分が形成される
半導体装置を製造する際のトレンチエッチング技術に関
する。

【０００２】

【従来の技術】近時、パワーＭＯＳＦＥＴを集積化した
パワーＩＣにおいて、高集積化を図るため、シリコン基
板にトレンチを形成し、そのトレンチ内に拡張ドレイン
領域を配置した横型トレンチパワーＭＯＳＦＥＴ（Ｔｒ
ｅｎｃｈＬａｔｅｒａｌＰｏｗｅｒＭＯＳＦＥ
Ｔ）が提案されている。この横型トレンチパワーＭＯＳ
ＦＥＴによれば、耐圧に必要な拡張ドレイン領域をトレ
ンチの深さで制御することができるため、従来のシリコ
ン基板表面に拡張ドレイン領域が配置されたパワーＭＯ
ＳＦＥＴよりも単位面積当たりのオン抵抗が小さくなる
という利点がある。

【０００３】上述した横型トレンチパワーＭＯＳＦＥＴ
は、従来、つぎのようにして製造される。まず、ｐ型シ
リコン基板にイオン注入法によりＮウェル領域を形成す
る。つづいて、基板表面にトレンチエッチング用のマス
ク酸化膜を所望のパターンに形成し、１回目のトレンチ
エッチングをおこなう。そして、そのトレンチの側面お
よび底面にそれぞれイオン注入法によりＰボディ領域お
よびＮドレイン領域を形成する。つづいて、ドレイン−
ゲート間の絶縁膜となるＨＴＯ膜を堆積してエッチバッ
クし、残ったＨＴＯ膜をマスクとして２回目のトレンチ
エッチングをおこなう。ここで、トレンチエッチングの
条件は、エッチングガス中に含まれる臭化水素（ＨＢ
ｒ）、酸素（Ｏ₂）および三フッ化窒素（ＮＦ₃）の各流
量がそれぞれ２０ｓｃｃｍ、５ｓｃｃｍおよび５ｓｃｃ
ｍであり、エッチングチャンバーの圧力が８．０Ｐａで
あり、磁場が１００ガウスである。

【０００４】つづいて、ゲート酸化膜を形成し、トレン
チ内にゲート電極となるドープドポリシリコン（ゲート
ポリシリコン）を形成し、そのゲートポリシリコンの一
部をエッチバックして開口する。その開口部よりトレン
チの底面にイオン注入法によりＰベース領域およびＮソ
ース領域を形成し、さらにその開口部をドープドポリシ
リコンで埋め、ＨＴＯ膜よりなるソース−ゲート間の絶
縁膜を形成した後、コンタクトホールを開口し、電極を
形成する。なお、Ｎウェル領域またはＰボディ領域な
ど、半導体領域の前のＮまたはＰは、それぞれ導電型が
ｎ型またはｐ型であることを表す。

【０００５】一般に、シリコン基板にレジストを塗布し
てパターニングをおこなう場合には、レジストがウェハ
カセットや治具に付着するのを防ぐため、ウェハ周囲の
レジストが除去される。上述した製造プロセスにおい
て、トレンチエッチング用のマスク酸化膜をパターニン
グしてエッチングをおこなう場合も同様であり、ウェハ
周囲はレジストで覆われていない。そのため、パターニ
ングの際にウェハ周囲部分ではマスク酸化膜がエッチン
グされてしまい、シリコン基板が露出した状態になり、
トレンチエッチング時にこの基板露出部分にブラックシ
リコンと呼ばれる柱状の突起物が形成されることがあ
る。このブラックシリコンは後工程において折れてパー
ティクルの発生原因となったり、拡散炉の汚染原因とな
る。

【０００６】ここで、ブラックシリコンの発生過程につ
いて図９および図１０を参照しながら説明する。一般に
トレンチエッチングは、マスク酸化膜２に対するシリコ
ン基板１のエッチング速度比（選択比：Ｓｉのエッチン
グ速度／ＳｉＯ₂のエッチング速度）が高い条件、すな
わちＳｉに比べてＳｉＯ₂がエッチングされにくい条件
で実施される。また、ＳｉＯ₂のエッチング速度を小さ
くするために、ＳｉＯ₂系の反応生成物を発生しながら
エッチングが進行する。この反応生成物がシリコン基板
１上に凝集したり、エッチングチャンバー内に堆積した
反応生成物が剥離してシリコン基板１上に堆積したり、
マスク酸化膜２の一部が脱離してシリコン基板１上に堆
積するなどの原因によって、エッチング中のトレンチ部
分に異物３が付着する（図９）。つまり、この異物３は
主にＳｉＯ₂でできている。そして、上述したようにＳ
ｉＯ₂がエッチングされにくい条件であるため、異物３
はトレンチエッチング時のマスクとなり、トレンチ４の
形成とともに柱状のブラックシリコン５が発生する（図
１０）。

【０００７】ウェハ周囲部分に発生するブラックシリコ
ンも同様の過程で生成される。ただし、ウェハ中心部に
形成されるトレンチの幅が０．５〜２０μｍ程度である
のに対して、ウェハ周囲部分では数ｍｍにわたってシリ
コン基板が露出しているため、トレンチ部分に比べて発
生するＳｉＯ₂の量が多く、ブラックシリコンが発生し
やすい。

【０００８】そこで、ウェハ周囲部分をエッチング防止
用酸化膜として機能する厚さの酸化膜で覆うことによっ
て、ウェハ周囲部分にブラックシリコンが発生するのを
抑制する提案がなされている（特開平１０−８３９８６
号）。また、酸素を含まないエッチングガスを用いてト
レンチエッチングをおこなうことによってＳｉＯ₂系の
反応生成物の発生を抑制し、それによってブラックシリ
コンの発生を抑制することが考えられる。

【０００９】

【発明が解決しようとする課題】しかしながら、特開平
１０−８３９８６号公報に開示された提案では、ウェハ
周囲部分を酸化膜で覆うための工数が増加し、コストの
増大を招くという不都合がある。また、酸素を含まない
エッチングガスを用いる方法では、つぎの２つの問題点
がある。第一に、トレンチエッチング中のＳｉのエッチ
ング量とマスク酸化膜（ＳｉＯ₂）のエッチング量の比
（選択比）が小さくなり、２回目のトレンチエッチング
中にマスク酸化膜がなくなってしまう。したがって、デ
バイスの製造が不可能となる。第二に、トレンチ側壁が
基板表面に対して垂直に切り立った状態となってしま
う。この第二の点に関し、本発明者らがおこなった実験
によれば、トレンチが底に向かってすぼまるように、ト
レンチ側壁が基板表面に対して８８°以下の角度で寝て
いるのが好ましい。このように、トレンチ側壁が寝てい
ると、トレンチ内をドープドポリシリコンで埋める際
に、トレンチ内に空胴ができずにドープドポリシリコン
を充填させることができる。しかし、トレンチ側壁が８
８°よりも垂直に近くなると空洞ができてしまうので、
それ以降のプロセス中に不均一な応力が発生する原因と
なり、素子の寿命低下を招く。

【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、トレンチエッチング中にウェハ周囲で発生
したＳｉＯ₂を速やかに排気させ、それによってウェハ
周囲部分でのブラックシリコンの発生を抑制するように
した半導体装置の製造方法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明者らはトレンチエッチングの際のエッチング
ガスに含まれる酸素の流量ｘ（ｓｃｃｍ）とエッチング
チャンバーの圧力に着目し、鋭意研究を重ねた結果、エ
ッチングチャンバーの圧力が−５ｘ＋８．０（Ｐａ）以
下である場合にウェハ周囲部分にブラックシリコンが発
生していないことを見いだした。

【００１２】本発明は、上記知見に基づきなされたもの
であり、シリコン基板にトレンチが形成され、その内部
および周囲にデバイスの主要部分が形成される半導体装
置の前記トレンチを形成するにあたって、エッチングガ
ス中に含まれる酸素の流量ｘ（ｓｃｃｍ）に対して、エ
ッチングチャンバーの圧力を−５ｘ＋８．０（Ｐａ）以
下にしてトレンチエッチングをおこなうものである。

【００１３】この発明において、酸素の流量は２ｓｃｃ
ｍ以上であるのが好ましい。また、エッチングチャンバ
ーの圧力は５．３Ｐａ以下であるのが好ましい。この発
明によれば、トレンチエッチング中にウェハ周囲で発生
したＳｉＯ₂が速やかに排気されるので、ウェハ周囲部
分でのブラックシリコンの発生が抑制される。

【００１４】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。まず、本発明方
法を適用して製造することができる半導体装置の一例と
して横型トレンチパワーＭＯＳＦＥＴの構造について説
明する。図１は、横型トレンチパワーＭＯＳＦＥＴの断
面構造の一例を示す断面図である。この横型トレンチパ
ワーＭＯＳＦＥＴは、図１に示すように、ｐ型シリコン
基板１１に第１のトレンチ１２が形成されている。さら
に、その第１のトレンチ１２の中央に、第１のトレンチ
１２よりも狭く深い第２のトレンチ１３が形成されてい
る。

【００１５】第１のトレンチ１２の内周面に沿って厚い
酸化膜１４が形成されている。また、第２のトレンチ１
３の内周面に沿ってゲート酸化膜１５が形成されてい
る。これらの厚い酸化膜１４およびゲート酸化膜１５の
内側にはゲートポリシリコン１６が形成されている。ゲ
ートポリシリコン１６の内側には酸化膜１７を介してソ
ースポリシリコン１８が基板表面から第２のトレンチ１
３の底まで貫通して形成されている。第２のトレンチ１
３の底にはソースポリシリコン１８と電気的に接続する
Ｎソース領域１９が形成されている。このＮソース領域
１９はＰベース領域２０により囲まれている。

【００１６】また、基板表面における第１のトレンチ１
２の外周にはＮドレイン領域２１が形成されている。一
方、Ｎドレイン領域２１とＰベース領域２０との間にお
いて、第１のトレンチ１２および第２のトレンチ１３に
沿って縦方向（深さ方向）にＮ拡張ドレイン領域２２が
形成されている。このＮ拡張ドレイン領域２２はＰボデ
ィ領域２３により囲まれている。基板表面には層間絶縁
膜２４が積層され、その上に、ソースポリシリコン１８
と電気的に接続するソース電極２５が形成されている。
また、層間絶縁膜２４上には、層間絶縁膜２４を貫通し
てＮドレイン領域２１とコンタクト領域２６を介して電
気的に接続するドレイン電極２７が形成されている。

【００１７】つぎに、上述した構成の横型トレンチパワ
ーＭＯＳＦＥＴの製造プロセスについて説明する。図２
〜図５は、その製造プロセスの要部を説明するために、
横型トレンチパワーＭＯＳＦＥＴの製造途中の断面構造
の一例を示す断面図である。まず、たとえば抵抗率が１
０．０〜１５．０Ω・ｃｍのｐ型シリコン基板１１にた
とえばＰ₃₁イオンを注入してＮウェル領域（図示省略）
を形成する。ついで、基板表面にトレンチエッチング用
のマスク酸化膜３１をたとえば１μｍ成長させ、フォト
リソグラフィ技術およびエッチングによりマスク酸化膜
３１のトレンチ形成領域を開口させる。そして、１回目
のトレンチエッチングをおこない、たとえば深さ４μｍ
で幅４．５μｍの第１のトレンチ１２を形成する（図
２）。

【００１８】ついで、第１のトレンチ１２の側壁および
底面にそれぞれたとえばＢ₁₁イオンおよびＰ₃₁イオンを
注入してＰボディ領域（図示省略）およびＮドレイン領
域（図示省略）を形成する。つづいて、ドレインとゲー
ト電極間の絶縁膜となる厚い酸化膜（ＨＴＯ膜）１４を
たとえば８００ｎｍの厚さで堆積させ、それをエッチバ
ックする（図３）。つづいて、残った厚い酸化膜１４を
マスクとして２回目のトレンチエッチングをおこない、
たとえば第１のトレンチ１２の底面からさらに深さ１μ
ｍの第２のトレンチ１３を形成する（図４）。そして、
ゲート酸化膜１５をたとえば１００ｎｍの厚さで形成
し、ゲートポリシリコン１６をたとえば６４０ｎｍの厚
さで堆積させる。

【００１９】さらに、ソース電極を形成する際、ゲート
部における、ゲートポリシリコン１６とソース電極とを
絶縁するために、ＨＴＯ膜をたとえば４００ｎｍ堆積さ
せる。そして、ソースのコンタクトを開けるため、この
ＨＴＯ膜を活性領域で除去し、ゲートポリシリコン１６
をエッチバックする（図５）。以後、特に図示しない
が、そのエッチバックによって開口した第２のトレンチ
１３の底面にたとえばＢ ₁₁イオンを注入してＰベース領
域を形成し、またたとえばＡｓイオンを注入してＮソー
ス領域を形成する。ついで、ソース部のゲート電極とソ
ース電極を絶縁するために、ＨＴＯ膜をたとえば８００
ｎｍ堆積させ、これをエッチバックすることによりソー
ス−ゲート間の絶縁膜を形成する。そして、ソースポリ
シリコンをたとえば２μｍ堆積させ、これをエッチバッ
クする。その後、コンタクトホールを形成し、電極をス
パッタにより形成し、電極のパターニングをおこなうこ
とにより、図１に示す横型トレンチパワーＭＯＳＦＥＴ
が完成する。

【００２０】ここで、上述した１回目および２回目のト
レンチエッチングは、エッチングガス中に含まれる酸素
の流量をｘ（ｓｃｃｍ）とすると、エッチングチャンバ
ーの圧力を−５ｘ＋８．０（Ｐａ）以下に設定しておこ
なわれる。以下にその理由について説明する。なお、エ
ッチングガス中のその他の成分はＨＢｒとＮＦ₃であ
り、ＨＢｒおよびＮＦ₃の流量はそれぞれ２０ｓｃｃｍ
および５ｓｃｃｍである。また、従来同様、磁場は１０
０ガウスである。

【００２１】本発明者らは、酸素の流量ｘを０〜７ｓｃ
ｃｍの範囲で変化させるとともに、エッチングチャンバ
ーの圧力を２．７〜８．０Ｐａの範囲で変化させてトレ
ンチエッチングをおこない、ブラックシリコンの発生状
況を調べた。その結果を図６に示す。図６より明らかな
ように、酸素を加えないとき（ｘ＝０のとき）はチャン
バー圧力を８．０Ｐａにしてもブラックシリコンは発生
しないが、酸素を加えるとウェハ周囲部分にブラックシ
リコンが発生した。酸素流量ｘが２ｓｃｃｍの場合に
は、チャンバー圧力が５．３Ｐａではブラックシリコン
は発生しないが、６．７Ｐａではウェハ周囲部分にブラ
ックシリコンが発生した。

【００２２】酸素流量ｘが３ｓｃｃｍの場合には、チャ
ンバー圧力が４．０Ｐａおよび５．３Ｐａではブラック
シリコンは発生しないが、６．７Ｐａおよび８．０Ｐａ
ではウェハ周囲部分にブラックシリコンが発生した。酸
素流量ｘが５ｓｃｃｍの場合には、チャンバー圧力が
２．７Ｐａおよび４．０Ｐａではブラックシリコンは発
生しないが、５．３Ｐａ、６．７Ｐａおよび８．０Ｐａ
ではウェハ周囲部分にブラックシリコンが発生した。酸
素流量ｘが７ｓｃｃｍの場合には、チャンバー圧力が
２．７Ｐａではブラックシリコンは発生しないが、４．
０Ｐａ、５．３Ｐａおよび８．０Ｐａではウェハ周囲部
分にブラックシリコンが発生した。

【００２３】以上の結果より、チャンバー圧力を８．０
Ｐａよりも低くすることによって排気されるＳｉＯ₂の
量が増加し、それによってブラックシリコンの発生が抑
制されることがわかった。つまり、チャンバー圧力を減
少させることにより、酸素流量を増加させてもブラック
シリコンの発生を防ぐことができる。図６にブラックシ
リコン発生の有無の境界線を示す。この境界線の式を求
めると、つぎのようになる。ただし、ｙはチャンバー圧
力（Ｐａ）であり、ｘは酸素流量（ｓｃｃｍ）である。ｙ＝−５ｘ＋８．０

【００２４】図６より、この直線（ｙ＝−５ｘ＋８．
０）より下側の条件であればウェハ周囲部分にブラック
シリコンが発生しないことがわかる。したがって、ブラ
ックシリコンの発生を抑制するためには、エッチングチ
ャンバーの圧力を−５ｘ＋８．０（Ｐａ）以下に設定す
ればよいことになる。さらに図６より、酸素の流量は２
ｓｃｃｍ以上であるのが好ましく、またエッチングチャ
ンバーの圧力は５．３Ｐａ以下であるのが好ましいこと
がわかる。

【００２５】つぎに、エッチングガス中の酸素流量とト
レンチの側壁角度とエッチングチャンバー圧力との関係
を調べた結果を図７に示す。図７より、チャンバー圧力
を減少させるとトレンチ側壁が寝てくる、すなわち基板
表面に対するトレンチ側壁の角度が小さくなることがわ
かる。これは、プラズマ状態が変化したことが原因であ
ると推測されるが、上述したようにトレンチ内に空胴が
できずにドープドポリシリコン等を充填させるためには
トレンチ側壁の角度を８８°以下にする必要があるた
め、エッチングパラメータの有効範囲が広がり、プロセ
スのばらつきの影響を小さくできるため好都合である。

【００２６】つぎに、エッチングガス中の酸素流量と選
択比（Ｓｉのエッチング速度／ＳｉＯ₂のエッチング速
度）とエッチングチャンバー圧力との関係を調べた結果
を図８に示す。図８より、選択比の値はチャンバー圧力
の影響をあまりうけないことがわかる。これは、チャン
バー圧力の減少により排出されるＳｉＯ₂の量が増加し
たが、プラズマ状態の変化により酸化膜のエッチングレ
ートが減少したため、選択比としてほとんど変化しなか
ったと推察される。

【００２７】以上の結果より、たとえばエッチングチャ
ンバーの圧力を４．０Ｐａ以下にすれば、その他のエッ
チング条件が従来と同じでも、トレンチエッチングによ
りトレンチ側壁の角度が８８°以下となり、かつウェハ
周囲部分にブラックシリコンが発生しないことがわかっ
た。これを検証するため、本発明者らはチャンバー圧力
を４．０Ｐａに設定し、かつそれ以外のエッチング条件
を従来と同じにして５０枚のウェハについてトレンチエ
ッチングをおこない、ブラックシリコンの発生状況およ
びトレンチ側壁の角度を調べた。

【００２８】その結果、５０枚のウェハすべてにおい
て、ウェハ周囲部分にブラックシリコンが発生していな
いことが確認された。また、すべてのトレンチ側壁の角
度は８７．２〜８７．８°の範囲内に分布していること
が確認された。つまり、ウェハ周囲部分にブラックシリ
コンを発生させることなく、横型トレンチパワーＭＯＳ
ＦＥＴの作製に十分に適した形状のトレンチが得られる
ことが確認された。

【００２９】上述した実施の形態によれば、トレンチエ
ッチング時のエッチングガス中に含まれる酸素の流量ｘ
（ｓｃｃｍ）に対して、エッチングチャンバーの圧力を
−５ｘ＋８．０（Ｐａ）以下にしてトレンチエッチング
をおこなうことによって、トレンチエッチング中にウェ
ハ周囲で発生したＳｉＯ₂を速やかに排気することがで
きるので、ウェハ周囲部分でのブラックシリコンの発生
を抑制しながら、好ましい側壁角度を有するトレンチを
形成することができる。

【００３０】以上において本発明は、横型トレンチパワ
ーＭＯＳＦＥＴの製造に限らず、トレンチ内をポリシリ
コンで埋め込むデバイス、たとえばトレンチゲートＭＯ
ＳＦＥＴや、トレンチ内を酸化膜で埋め込むデバイス、
たとえばＩＣにおける素子分離構造であるトレンチアイ
ソレーション構造などの製造にも適用することができ
る。また、本発明は、ｐ型とｎ型の導電型を反転させた
デバイスの製造にも適用することができる。また、本発
明は、トレンチエッチングを１回または３回以上おこな
う製造プロセスにも適用することができる。

【００３１】

【発明の効果】本発明によれば、トレンチエッチング時
のエッチングガス中に含まれる酸素の流量ｘ（ｓｃｃ
ｍ）に対して、エッチングチャンバーの圧力を−５ｘ＋
８．０（Ｐａ）以下にしてトレンチエッチングをおこな
うことによって、トレンチエッチング中にウェハ周囲で
発生したＳｉＯ₂を速やかに排気することができるの
で、ウェハ周囲部分でのブラックシリコンの発生を抑制
することができる。したがって、工数を増やすことな
く、ウェハ周囲部分でのブラックシリコンの発生を抑制
することができる。

【図面の簡単な説明】

【図１】本発明方法を適用して製造することができる半
導体装置の一例である横型トレンチパワーＭＯＳＦＥＴ
の断面構造の一例を示す断面図である。

【図２】図１に示す構成の横型トレンチパワーＭＯＳＦ
ＥＴの製造途中の断面構造の一例を示す断面図である。

【図３】図１に示す構成の横型トレンチパワーＭＯＳＦ
ＥＴの製造途中の断面構造の一例を示す断面図である。

【図４】図１に示す構成の横型トレンチパワーＭＯＳＦ
ＥＴの製造途中の断面構造の一例を示す断面図である。

【図５】図１に示す構成の横型トレンチパワーＭＯＳＦ
ＥＴの製造途中の断面構造の一例を示す断面図である。

【図６】エッチングガス中の酸素流量とエッチングチャ
ンバー圧力とブラックシリコンの発生状況との関係を示
す特性図である。

【図７】エッチングガス中の酸素流量とトレンチの側壁
角度とエッチングチャンバー圧力との関係を示す特性図
である。

【図８】エッチングガス中の酸素流量と選択比（Ｓｉの
エッチング速度／ＳｉＯ₂のエッチング速度）とエッチ
ングチャンバー圧力との関係を示す特性図である。

【図９】ブラックシリコンの発生過程について説明する
ためにシリコン基板の断面を示す模式図である。

【図１０】ブラックシリコンの発生過程について説明す
るためにシリコン基板の断面を示す模式図である。

【符号の説明】

１１シリコン基板１２第１のトレンチ１３第２のトレンチ１４酸化膜１５ゲート酸化膜１６ゲートポリシリコン１８ソースポリシリコン

───────────────────────────────────────────────────── フロントページの続き (72)発明者下沢慎神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内Ｆターム(参考） 5F004 AA05 CA02 DA00 DA17 DA26 DB01 EB04

Claims

【特許請求の範囲】

【請求項１】シリコン基板にトレンチが形成され、前
記トレンチ内がポリシリコンもしくは酸化膜、またはそ
の両方により埋められた構造を有する半導体装置を製造
するにあたって、前記トレンチをエッチングにより形成する際に、エッチ
ングガス中に含まれる酸素の流量をｘ（ｓｃｃｍ）とす
ると、エッチングチャンバーの圧力を−５ｘ＋８．０
（Ｐａ）以下とすることを特徴とする半導体装置の製造
方法。
【請求項２】前記エッチングガス中に含まれる酸素の
流量を２ｓｃｃｍ以上とすることを特徴とする請求項１
に記載の半導体装置の製造方法。
【請求項３】エッチングチャンバーの前記圧力を５．
３Ｐａ以下とすることを特徴とする請求項１または２に
記載の半導体装置の製造方法。