JP4617983B2 - 膜パターン形成方法及びデバイス製造方法 - Google Patents
膜パターン形成方法及びデバイス製造方法 Download PDFInfo
- Publication number
- JP4617983B2 JP4617983B2 JP2005124594A JP2005124594A JP4617983B2 JP 4617983 B2 JP4617983 B2 JP 4617983B2 JP 2005124594 A JP2005124594 A JP 2005124594A JP 2005124594 A JP2005124594 A JP 2005124594A JP 4617983 B2 JP4617983 B2 JP 4617983B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- film pattern
- pattern
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
一方、この種の金属配線パターン(Ag、Cu)では、そのマイグレーション(エレクトロマイグレーション、ストレスマイグレーション、イオンマイグレーション)、耐プラズマ、耐ウェットエッチ特性を高めるために、Ni膜等を保護膜としてインクジェット法により積層成膜することが提案されている(セイコーエプソン等)。
金属配線パターンの上面にバリア膜を形成するだけでは、マイグレーション特性を向上させることは困難である。また、配線の平坦化及び細線化に対応するために、バンク(隔壁)の間にインクを塗布する場合、保護膜インクの乾燥・焼成後に、配線の側面とバンクとの間に隙間が形成され、水分が入り込む可能性があることから、金属配線としての信頼性に欠けるという問題が生じる。
更に、金属配線パターンを液滴吐出により成膜する場合には、形成された配線の平坦性及び緻密性が十分ではない傾向がある。
本発明の膜パターン形成方法は、基板上に隔壁を形成する工程と、前記隔壁で区画された開口部に第1膜パターンを成膜する工程と、前記第1膜パターンの側部と対向する前記隔壁を除去する工程と、前記第1膜パターンの側部及び上部を被覆する第2膜パターンをメッキにより成膜する工程とを有することを特徴とするものである。
この構成の場合、段部としてはハーフ露光で形成することができる。
従って、本発明では、第1膜パターンの側部及び上部に加えて底部も被覆することができ、第1膜パターンのマイグレーション特性等を一層向上させて、信頼性をより高めることができる。
また、この場合、前記第3膜パターンは、前記第2膜パターンと同一材料で形成されることが好ましい。
これにより、本発明では、同一のメッキ槽を使用することができ、生産性の向上に寄与できる。
これにより、本発明では、第1膜パターン及び第2膜パターンが成膜された基板が平坦化され、複数層に亘って膜パターンを形成した場合でも、凹凸の少ない平坦性に優れた配線基板とすることが可能になる。また、配線基板を表示装置に用いる場合には、配線の凹凸に起因する表示むらを抑制しながら、配線の厚膜化による配線抵抗の低減が同時に可能となる。
これにより、本発明では、第1膜パターンの形成に際し、フォトリソグラフィが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量を少なくすることができる。
従って、本発明のデバイス製造方法では、マイグレーション特性等が向上した信頼性の高い膜パターンを有するデバイスを製造することが可能になる。また、本発明では、緻密で良質な膜質を有する膜パターンを有するデバイスを製造することが可能になる。
これにより、本発明では、膜パターンが前記基板上に設けられたTFT(薄膜トランジスタ)等のスイッチング素子の一部を構成する場合に、信頼性が高く高品質のスイッチング素子を得ることができる。
そして、本発明の電子機器は、記載の電気光学装置を備えることを特徴とするものである。
従って、本発明では、信頼性が高く高品質の電気光学装置及び電子機器を得ることができる。
従って、本発明の膜パターン基板では、第1膜パターンの上部のみならず、露出した第1膜パターンの側部を第2膜パターンで被覆して保護することにより、第1膜パターンのマイグレーション特性等が向上した信頼性の高い膜パターンを形成することが可能になる。
これにより、本発明では、第1膜パターンの側部及び上部に加え底部も含めて、第1膜パターンの全面を被覆することができ、第1膜パターンのマイグレーション特性等を一層向上させて、信頼性をより高めることができる。
これにより、本発明では、第2膜パターンと第3膜パターンとを同一のメッキ槽を使用して製造することができ、生産性の向上に寄与できる。
(第1実施形態)
まず、本発明に係る膜パターン形成方法の第1実施形態について説明する。
図1(a)〜(c)及び図2(d)〜(f)は、膜パターン形成方法の工程を示す図である。
そして、図1(b)に示すように、膜パターン(配線パターン)形状及び幅に応じた開口部2を形成するマスクを施しレジスト層1を露光する。
この後、レジスト層1を現像・エッチングすることにより、図1(b)に示すように、上端側に段部3を有し、膜パターン幅(例えば10μm幅)の開口部2を形成するバンク(隔壁)B、Bが基板P上に突設される。
なお、基板Pに対しては、表面改質処理として、HMDS処理((CH3)3SiNHSi(CH3)3を蒸気状にして塗布する方法)が必要に応じ施される。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするO2プラズマ処理、バッファードフッ酸によるウエットエッチ処理等を選択できる。
また、撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。
配線パターン用インクとしては、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものを用いることができる。
このとき、開口部2はバンクB、Bに区画されているので、液状体が所定位置以外に拡がることを阻止できる。また、バンクB、Bは撥液性が付与されているため、吐出された液滴の一部がバンクB上にのっても、バンク表面が撥液性となっていることによりバンクBからはじかれ、バンク間の開口部2に流れ落ちるようになる。さらに、開口部2は親液性を付与されているため、吐出された液状体が開口部2にてより拡がり易くなり、これによって液状体が所定位置内でより均一に開口部2を埋め込むようにすることができる。
なお、アッシング処理としては、例えばプラズマ化した酸素ガス、窒素ガス、アルゴンガス等のガスとバンク(レジスト)とを反応させ、バンクを気化させて剥離・除去するプラズマアッシング等を採用できる。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでCO2、H2O、O2となり、気体として剥離することができる。
この溶液としては、例えば塩酸系の溶液にパラジウム(場合によっては錫も)溶解しているものを用いることができる。
このとき、メッキ浴への浸漬時間を調整することにより、ニッケル膜5の上部をバンクBの上面Baと略面一とする。
このようにして、側部及び上部がニッケル膜5に被覆された配線パターン膜4aが基板P上に形成される。
さらに、本実施形態では、ニッケル膜5をバンクBの上面Baと面一に成膜しているので平坦性が向上した状態で膜パターンを形成することができる。そのため、膜パターンを複数層に亘って積層する場合でも、各層の膜パターンを平坦に形成することが可能になる。
続いて、本発明に係る膜パターン形成方法の第2実施形態について説明する。
図3(a)〜(c)及び図4(d)〜(f)は、膜パターン形成方法の工程を示す図である。これらの図において、図1及び図2に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略または簡略化する。
そして、無電解Niメッキにより、図3(b)に示すように、基板P上にニッケル膜(第3膜パターン)6を所定の厚さで成膜する。無電解Niメッキの条件は、第1実施形態と同様である。
このようにして、側部、上部及び底部がニッケル膜5、6に被覆された配線パターン膜4aが基板P上に形成される。
続いて、本発明に係る電気光学装置である液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図5から図11を参照しながら以下に行う。
この工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた第1の導電層A1が形成される。
なお、SiNxをCVD法で形成する場合、250℃〜350℃の熱履歴が必要になるが、Si原子を含有する無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜13は、平坦な第1の導電層A1上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
以上の工程により、基板10上には、バンク14とソース電極15からなる平坦な上面を備えた第2の導電層A2が形成される。
このようにして形成されたソース線絶縁膜16は、平坦な第2の導電層A2上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−si TFTデバイス(スイッチング素子)部分を図11に示す。同図における符号19aはドレイン電極、符号19bはチャンネル領域(α−si)を示している。
この画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことでデバイスとしての下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する(図示略)。
なお、これらの図において、上記実施形態として示した図5〜図11と同一の構成要素には同一符号を付し、その説明を簡略化する。
以上の工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた、例えば銀(Ag)からなる第1の導電層A1が形成される。
そして、絶縁材料177にコンタクトホール19を形成するとともに、上面20上にパターニングされた画素電極(ITO)18を形成し、コンタクトホール19を介してドレイン電極16と画素電極18とを接続することで、スイッチング素子であるTFTが形成される。
次に、本発明の電気光学装置の一例である液晶表示装置について説明する。図16は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図17は図16のH−H’線に沿う断面図である。図18は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
本実施形態では、TFT30が上記実施形態で説明した液晶表示装置の製造方法で製造されるため、信頼性の高い液晶表示装置を製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
次に上記の液晶表示装置100を構成要素とする電子機器について説明する。
図19(a)は、携帯電話の一例を示した斜視図である。図19(a)において、600は携帯電話本体(電子機器)を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図19(b)において、700は情報処理装置(電子機器)、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(c)は、腕時計型電子機器の一例を示した斜視図である。図19(c)において、800は時計本体(電子機器)を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
これにより、信頼性の高い非接触型カード媒体を製造することが可能になる。
Claims (10)
- 基板上に、開口部の先端側が漸次拡径するテーパ状になっているか、或いは開口部の先端側を欠落させた段部を有する隔壁を形成する工程と、
前記隔壁で区画された開口部に液滴吐出法を用いて配線パターン形成材料を塗布することによって第1膜パターンからなる配線パターンを形成する工程と、
前記第1膜パターンの側部と対向する前記隔壁を除去する工程と、
前記第1膜パターンの側部及び上部を被覆する第2膜パターンをメッキにより成膜する工程とを有することを特徴とする膜パターン形成方法。
- 請求項1記載の膜パターン形成方法において、
前記隔壁は、前記開口部の先端側が漸次拡径するテーパ状に形成されることを特徴とする膜パターン形成方法。 - 請求項1記載の膜パターン形成方法において、
前記隔壁は、前記開口部の先端側を欠落させた段部を有することを特徴とする膜パターン形成方法。 - 請求項3記載の膜パターン形成方法において、
前記段部をハーフ露光で形成することを特徴とする膜パターン形成方法。 - 請求項1から4のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンの成膜前に、前記開口部の底部に第3膜パターンをメッキにより成膜する工程を有することを特徴とする膜パターン形成方法。 - 請求項5記載の膜パターン形成方法において、
前記第3膜パターンは、前記第2膜パターンと同一材料で形成されることを特徴とする膜パターン形成方法。 - 請求項1から6のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンの上部に成膜された第2膜パターンは、前記隔壁の上面と略面一に形成されることを特徴とする膜パターン形成方法。 - 請求項1から7のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンを液滴吐出により形成することを特徴とする膜パターン形成方法。 - 基板に膜パターンが形成されてなるデバイスの製造方法であって、
請求項1から8のいずれかに記載の膜パターン形成方法により、前記基板に前記膜パターンを形成することを特徴とするデバイス製造方法。 - 請求項9記載のデバイス製造方法において、
膜パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124594A JP4617983B2 (ja) | 2005-04-22 | 2005-04-22 | 膜パターン形成方法及びデバイス製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124594A JP4617983B2 (ja) | 2005-04-22 | 2005-04-22 | 膜パターン形成方法及びデバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303275A JP2006303275A (ja) | 2006-11-02 |
JP4617983B2 true JP4617983B2 (ja) | 2011-01-26 |
Family
ID=37471194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124594A Expired - Fee Related JP4617983B2 (ja) | 2005-04-22 | 2005-04-22 | 膜パターン形成方法及びデバイス製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4617983B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130866A (ja) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | 表面改質方法およびパターン形成方法 |
JP4510846B2 (ja) * | 2007-05-07 | 2010-07-28 | 株式会社フューチャービジョン | 薄膜トランジスタとこの薄膜トランジスタを用いた液晶表示パネル |
JP2009054706A (ja) * | 2007-08-24 | 2009-03-12 | Ulvac Japan Ltd | 電子デバイスの製造方法 |
KR101418588B1 (ko) * | 2007-11-14 | 2014-07-16 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281629A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 半導体装置の製造方法 |
JPH10188817A (ja) * | 1996-12-25 | 1998-07-21 | Canon Inc | 素子回路基板および画像形成装置とその製造法 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
JP2004363561A (ja) * | 2003-05-12 | 2004-12-24 | Seiko Epson Corp | パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 |
-
2005
- 2005-04-22 JP JP2005124594A patent/JP4617983B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281629A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 半導体装置の製造方法 |
JPH10188817A (ja) * | 1996-12-25 | 1998-07-21 | Canon Inc | 素子回路基板および画像形成装置とその製造法 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
JP2004363561A (ja) * | 2003-05-12 | 2004-12-24 | Seiko Epson Corp | パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006303275A (ja) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4344270B2 (ja) | 液晶表示装置の製造方法 | |
TWI278904B (en) | Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment | |
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
US7220682B2 (en) | Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate | |
US7235415B2 (en) | Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate | |
CN100518445C (zh) | 薄膜图案形成方法及器件的制造方法 | |
US7214617B2 (en) | Method of forming thin film pattern, method of manufacturing device, electro-optical apparatus and electronic apparatus | |
US7294566B2 (en) | Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment | |
JP2004363560A (ja) | 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
US7282779B2 (en) | Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus | |
US7138304B2 (en) | Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate | |
US20060178013A1 (en) | Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus | |
JP4617983B2 (ja) | 膜パターン形成方法及びデバイス製造方法 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP4785396B2 (ja) | 半導体装置の作製方法 | |
JP3874003B2 (ja) | 配線パターン形成方法、及び膜パターン形成方法 | |
JP2004335851A (ja) | 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4075929B2 (ja) | パターン形成方法 | |
JP2006313916A (ja) | 配線パターン形成方法、デバイスの製造方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法 | |
JP2008098550A (ja) | 膜パターンの形成方法 | |
JP2004337780A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4453651B2 (ja) | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2007139953A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP2006043623A (ja) | パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器 | |
JP2007288203A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |