JPH02281629A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02281629A
JPH02281629A JP10228989A JP10228989A JPH02281629A JP H02281629 A JPH02281629 A JP H02281629A JP 10228989 A JP10228989 A JP 10228989A JP 10228989 A JP10228989 A JP 10228989A JP H02281629 A JPH02281629 A JP H02281629A
Authority
JP
Japan
Prior art keywords
mask
film
wiring
metal
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10228989A
Other languages
English (en)
Other versions
JP2570857B2 (ja
Inventor
Iku Mikagi
三ケ木 郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1102289A priority Critical patent/JP2570857B2/ja
Publication of JPH02281629A publication Critical patent/JPH02281629A/ja
Application granted granted Critical
Publication of JP2570857B2 publication Critical patent/JP2570857B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にめっき法
或いはCVD法による周囲被覆金属配線の形成方法に関
する。
従来の技術 従来の周囲被覆金属配線の形成方法は、第15図に示す
通り、Sl基板201上に形成された例えば二酸化珪素
等の絶縁膜202の上に例えばアルミニウム或いはアル
ミニウム系合金等を配線材料とする金属配線206をス
パッタ法及びレジストをマスクとしたドライエツチング
等の既知の手法により形成し、続いて第16図に示す通
り、例えばタングステンを被覆金属とした例えば1lF
6ガス、H2ガスを用いた選択CVD法、或いはジメチ
ルアミンボラン、次亜燐酸ナトリウム、及びホルムアル
デヒドを還元剤としたニッケル、コバルト、銅等を被覆
金属とした無電解めっき法といった手法により被覆金属
膜207を金属配線206の周囲のみに選択的に形成し
ていた。
発明が解決しようとする課題 しかしながら、上述した従来の方法では、被覆金属膜の
形成方法が無電解めっき法の場合、以下に示す欠点があ
る。
(1)、金属配線の周囲に被覆金属膜成長を制御するス
トッパとなるものが存在しない為に、特に金属配線側部
における膜厚及び形状の制御が困難であるので、安定し
た電気特性を得にくい。
更に被覆金属膜の形成方法が選択CVD法である場合に
は、上述した欠点(1)に加え、以下に示す欠点がある
(2)1選択CVD法により選択成長が可能である金属
は限定され、その種類も極めて少ない為に、配線の被覆
金属膜として要求される特性を全て満足するような材料
の選択が困難である。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした半導体装置の新規な製造
方法を提供することにある。
発明の従来技術に対する相違点 上述した従来の周囲被覆金属配線の形成方法は、使用で
きる被覆金属膜の種類がごく少数に限定され、被覆金属
膜の膜厚制御が困難であるのに対し、本発明は、金属配
線の側部近傍に被覆金属膜成長における膜厚及び形状制
御用マスクが存在する為に、配線側部の被覆金属膜の膜
厚及び形状の制御ができるので、安定した電気特性を得
られること、更に電解めっき法、無電解めっき法、CV
D法による金属配線及び被覆金属膜の形成が可能である
為に、金属配線や被覆金属膜に要求される特性に適した
材料の幅広い選択が可能であるという独創的内容を有す
る。
課題を解決するための手段 前記目的を達成する為に、本発明に係る周囲被覆金属配
線の形成方法は、半導体装置の周囲被覆金属配線を形成
する金属配線の形成方法において、下地金属膜上に第1
マスク膜を形成する工程と、該第1マスク膜の側壁部に
第2マスク膜を形成する工程と、続いてめっき法或いは
CVD法により金属配線を形成する工程と、前記第2マ
スク膜或いは第2マスク膜及び下地金属膜を除去し金属
配線の上部及び左右両側部に被膜金属膜をめっき法或い
はCVD法により形成する工程と、前記第1マスク膜と
下地金属膜の不要部分を除去し周囲被覆金属配線を形成
する工程とを備えて構成される。
実施例 次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。
第1図〜第8図は、本発明による第1の実施例の工程を
示す縦断面図である。
第1図〜第8図を参照するに、Si基板101上の絶縁
膜102の上に例えばタングステンチタン、モリブデン
及びこれらの合金、珪化物、硼化物、窒化物等の下地金
属膜103をスパッタ法、CVD法等の手法により厚さ
1000〜3000人の厚みで形成する。これは、配線
全体の電気特性の向上、下地との密着上の保持、電解め
っきにおける電流供給層、無電解めっき及びCVD法に
おける金属膜形成の下地、バリアメタル等として用いる
続いて、例えば二酸化珪素、窒化珪素等をCVD法或い
はスパッタ法によって下地金属膜103上に1+mの厚
みで形成し、レジスト等をエツチングマスクとして乾式
または湿式エツチング法等、既知の手法により、配線形
成用の第1マスク膜104を形成する。
更に第2図に示す通り、フォトレジスト等を材料とした
第2マスク膜105を塗布法等の既知の手法により20
00人程度形成する第2マスクIi[I 105の幅は
塗布条件等の成膜条件により決定される。
続いて第3図の如<、CF、 、o、等のガスを用いた
乾式エツチング法等の手法を用いてエッチバックを行い
、第1マスク膜104の側壁部のみに高さlui幅20
00人程形成第2マスク膜105を残す、この際、第2
マスクII! 105のエツチングレートと比較して、
第1マスク[104及び下地金属膜103のエツチング
レートが極めて小さくなるようなエツチング条件を設定
する。
更に第4図に示す通り、例えば銅、金、銀、アルミニウ
ム等、金属の中でも低い電気抵抗率を有する材料を析出
金属とした電解もしくは無電解めっき法或いはCVD法
により、下地金属M 103の露出部分のみに選択的に
金属配線106を約8000人の厚みで形成する。この
際、第2マスク膜105は金属配線106の幅及び形状
の制御をする。また金属配線106は第1マスクJl1
1104の厚さより薄くすることとする。
続いて第5図の如く、第2マスク膜105のみを有機剥
離法あるいは02プラズマを用いたアッシング法等の方
法により除去し、続いて第6図に示す通り、例えばシラ
ンもしくは水素といったガスを還元剤とする六弗化タン
グステンを用いた選択CVD法で高耐熱性を有するタン
グステンを材料とする被覆金属膜107を金属配線10
6の上部及び左右両側部に2000人の厚みで形成し、
第1マスク膜104と同程度の厚みを有する配線とする
。この際、基本的には、被覆金属膜107と下地金属膜
103は同一物質でないことが望ましい、第1マスク膜
104は、金属配線106の側部における被覆金属膜1
07の膜厚・形状を制御する働きを有する。
続いて第7図に示す如く、第1マスク膜104をCF4
を用いた乾式或いは燐酸、弗酸等を用いた湿式エツチン
グ等既知の手法により除去する。この際にも、第1マス
ク膜104のエッチレートに対して被覆金属膜107の
エッチレートが極めて小さくなるような手法・条件を設
定する。
更に第8図に示す通り、被膜金属膜107をエツチング
マスクとして下地金属膜103の不要部分をイオンミリ
ング、反応性乾式エツチング等の方法を用いて除去して
、低電気抵抗、高耐熱性を有する周囲被覆金属配線を形
成する。この際、被覆金属膜107が下地金属膜103
と同一物質や同一物質を多く含有する等の理由によりエ
ッチレートの差を大きく設定できない場合には、被覆金
属膜形成時の膜厚を充分大きく取ることが必要となる。
続いて本発明による第2の実施例を図面を参照して説明
する。第9図〜第14図は本発明による第2の実施例の
工程を示す縦断面図である。
第9図〜第14図を参照するに、上記第1の実施例と同
様に、Si基板101上の絶縁膜102の上に例えばタ
ングステン、チタン、モリブデン等及びこれらの合金、
珪化物、硼化物、窒化物などの下地金属膜103と、第
1マスク膜104、第2マスク膜105を第1の実施例
と同様の材料、同様の手法を用いて第1の実施例と同じ
厚みで形成する。続いて、例えば銅、銀等低電気抵抗率
を有するが耐食性に欠ける材料を析出金属とする電解或
いは無電解めっき法により、下地金属膜103の露出部
分のみに金属配線106を選択的に約8000人の厚み
で形成する。この際にも、その膜厚は第1マスク膜10
4より薄くなる。
更に第10図に示す通り、第2マスクM105のみを上
記第1の実施例で用いた手法により除去する。
続いて、第11図に示す通り、第1マスク膜104と金
属配線106をエツチングマスクとして下地金属膜10
3の露出部分のみを乾式もしくは湿式エツチング法によ
り除去する。この際、下地金属膜103のエッチレート
と比較して第1マスク膜104や金属配線106のエッ
チレートが充分小さい値を取るような手法・条件を設定
する。
更に第12図に示す通りに、例えば、高耐食を有する金
、白金を析出金属とした無電解めっき法により、金属配
線106の上部及び左右両側部と下地金属膜103の露
出部のみに選択的に約2000人の被覆金属膜107を
形成する。
続いて第13図の通り第1マスク膜104を除去し、第
14図の如く被覆金属膜107をエツチングマスクとし
て下地金属膜103の不要部分を乾式または湿式エツチ
ング法により除去し、低電気抵抗・高耐食性を有する周
囲被覆金属配線を形成する。
この際にも、下地金属膜103のエッチレートに対して
被覆金属膜107のエッチレートが充分低い値を取るよ
うな条件を設定する必要がある。また、被覆金属JII
 107が、下地金属膜103と同一物質を含有する等
の理由により、エッチレートの差を大きく設定できない
場合には、被覆金属膜形成時の膜厚を充分大きく取るこ
とが必要となる。
発明の詳細 な説明したように、本発明の周囲被覆金属配線形成方法
においては、金属配線の側部近傍に被覆金属膜成長にお
ける膜厚、形状制御を目的としたマスク膜が存在する為
に、配線側部の被覆金属膜の膜厚、形状の制御ができる
ので、安定した電気特性を得られる効果がある。
更に本発明によれば電解めっき法、無電解めっき法及び
CVD法による金属配線並びに被覆金属膜の形成が可能
である為に、金属配線や被覆金属膜に要求される特性に
適した材料の幅広い選択が可能となり、高性能の周囲被
覆金属配線を形成できるという効果が得られる。
【図面の簡単な説明】
第1図、第2図、第3図、第4図、第5図、第6図、第
7図、第8図は本発明による第1の実施例の工程を示す
縦断面図、第9図、第10図、第11図、第12図、第
13図、第14図は本発明による第2の実施例の工程を
示す縦断面図、第15図、第16図は従来の周囲被覆金
属配線の形成方法により形成される金属配線の縦断面図
である。 101.201・・・St基板、102,202・・・
絶縁膜、103・・・下地金属膜、104・・・第1マ
スク膜、105・・・第2マスク膜、106.206・
・・金属配線、107,207・・・被覆金属膜 特許出願人  日本電気株式会社 代 理 人  弁理士 熊谷雄太部 第 図 第 図 第 図 第 図 第 図 1n^ 第10 図 第11 図 第12 図 第13 図 第14 図

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の周囲被覆金属配線を形成する金属配線形成
    方法において、下地金属膜上に第1の配線形成用マスク
    膜(以下第1マスク膜)を形成する工程と、前記第1マ
    スク膜の側壁部に第2の配線形成用マスク膜(以下第2
    マスク膜)を形成する工程と、続いてめっき法或いはC
    VD法により金属配線を形成する工程と、前記第2マス
    ク膜或いは第2マスク膜及び下地金属膜を除去し金属配
    線の上部及び左右両側部に被覆金属膜をめっき法或いは
    CVD法により形成する工程と、前記第1マスク膜と下
    地金属の不要部分を除去し周囲被覆金属配線を形成する
    工程とを有することを特徴とする半導体装置の製造方法
JP1102289A 1989-04-21 1989-04-21 半導体装置の製造方法 Expired - Lifetime JP2570857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1102289A JP2570857B2 (ja) 1989-04-21 1989-04-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102289A JP2570857B2 (ja) 1989-04-21 1989-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02281629A true JPH02281629A (ja) 1990-11-19
JP2570857B2 JP2570857B2 (ja) 1997-01-16

Family

ID=14323455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1102289A Expired - Lifetime JP2570857B2 (ja) 1989-04-21 1989-04-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2570857B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2006303275A (ja) * 2005-04-22 2006-11-02 Seiko Epson Corp 膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2011154380A (ja) * 2003-03-20 2011-08-11 Toshiba Mobile Display Co Ltd 表示装置の形成方法
JP2013118216A (ja) * 2011-12-01 2013-06-13 Fujitsu Ltd 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2011154380A (ja) * 2003-03-20 2011-08-11 Toshiba Mobile Display Co Ltd 表示装置の形成方法
US8110748B2 (en) 2003-03-20 2012-02-07 Toshiba Mobile Display Co., Ltd. Wiring, display device and method of manufacturing the same
JP2006303275A (ja) * 2005-04-22 2006-11-02 Seiko Epson Corp 膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器
JP4617983B2 (ja) * 2005-04-22 2011-01-26 セイコーエプソン株式会社 膜パターン形成方法及びデバイス製造方法
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
US8810032B2 (en) 2008-12-26 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing of same
JP2013118216A (ja) * 2011-12-01 2013-06-13 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2570857B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
US6344125B1 (en) Pattern-sensitive electrolytic metal plating
US5801100A (en) Electroless copper plating method for forming integrated circuit structures
JP2000133715A (ja) 半導体素子のタングステン膜製造方法
US4402801A (en) Method for manufacturing thin film magnetic head
US20020111022A1 (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
JPH02281629A (ja) 半導体装置の製造方法
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JPH07321111A (ja) 無電解メッキによる集積回路の配線方法
JPH06224190A (ja) タングステンプラグの製造方法
JPH09283463A (ja) バリヤメタル層及びその形成方法
JP2002043247A (ja) 半導体素子の金属薄膜及びその形成方法
JP3072544B2 (ja) 半導体装置の配線方法
JP2660072B2 (ja) コンタクトの形成方法
JP3554665B2 (ja) 半導体基板配線のバリア層及び配線構造
JPH05166815A (ja) メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具
EP0987752A3 (en) Improved-reliability damascene interconnects and process of manufacture
JPH0864676A (ja) 半導体装置の製造方法
KR19990006061A (ko) 반도체 소자의 금속배선 형성방법
JPH04317332A (ja) 半導体装置及びその製造方法
JPH07201988A (ja) 半導体装置の製造方法
JPH02178922A (ja) 半導体装置の製造方法
JP2001023925A (ja) 半導体装置及びその製造方法
JPH0338041A (ja) 半導体装置の製造方法
JPH0344931A (ja) 半導体集積回路装置の製造方法
JP2003178999A (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線