KR20040097901A - 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR20040097901A
KR20040097901A KR1020040032605A KR20040032605A KR20040097901A KR 20040097901 A KR20040097901 A KR 20040097901A KR 1020040032605 A KR1020040032605 A KR 1020040032605A KR 20040032605 A KR20040032605 A KR 20040032605A KR 20040097901 A KR20040097901 A KR 20040097901A
Authority
KR
South Korea
Prior art keywords
pattern
substrate
liquid
functional liquid
forming
Prior art date
Application number
KR1020040032605A
Other languages
English (en)
Other versions
KR100631358B1 (ko
Inventor
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040097901A publication Critical patent/KR20040097901A/ko
Application granted granted Critical
Publication of KR100631358B1 publication Critical patent/KR100631358B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/342—Sorting according to other particular properties according to optical properties, e.g. colour
    • B07C5/3422—Sorting according to other particular properties according to optical properties, e.g. colour using video scanning devices, e.g. TV-cameras
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B03—SEPARATION OF SOLID MATERIALS USING LIQUIDS OR USING PNEUMATIC TABLES OR JIGS; MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
    • B03C—MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
    • B03C1/00—Magnetic separation
    • B03C1/02—Magnetic separation acting directly on the substance being separated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/14—Details or accessories
    • B07B13/16—Feed or discharge arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36—Sorting apparatus characterised by the means used for distribution
    • B07C5/363—Sorting apparatus characterised by the means used for distribution by means of air
    • B07C5/365—Sorting apparatus characterised by the means used for distribution by means of air using a single separation means
    • B07C5/366—Sorting apparatus characterised by the means used for distribution by means of air using a single separation means during free fall of the articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

본 발명은 기능액을 기판 상에 배치시켜 패턴을 형성하는 방법으로서, 상기 기판(P)상에 상기 패턴의 형성 영역에 따른 뱅크(B)를 형성하는 공정과, 상기 뱅크(B) 사이(34)에 제1 기능액(X1)을 배치하는 공정과, 배치된 상기 제1 기능액(X1) 상에 제2 기능액(X2)을 배치하는 공정과, 상기 뱅크(B) 사이(34)에 적층한 상기 제1 기능액(X1)과 상기 제2 기능액(X2)에 대해서 소정의 처리를 행함에 의해서 복수의 재료가 적층되어 이루어지는 상기 패턴(33)을 형성하는 공정을 갖는다.

Description

패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기 광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법{PATTERN AND FABRICATING METHOD THEREFOR, DEVICE AND FABRICATING METHOD THEREFOR, ELECTRO-OPTICAL APPARATUS, ELECTRONIC APPARATUS, AND METHOD FOR FABRICATING ACTIVE MATRIX SUBSTRATE}
본 발명은 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기 광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.
종래부터 반도체 집적회로 등의 미세한 배선 패턴(패턴)의 제조 방법으로는, 포토리소그래피법이 다용되고 있다. 한편, 일본 특개평11-274671호 공보, 일본 특개2000-216330호 공보 등에는, 액적 토출 방식을 사용하는 방법이 개시되어 있다. 이들 공보에 개시되어 있는 기술은, 패턴 형성용 재료(도전성 미립자)를 함유한 기능액(배선 패턴용 잉크)을 액적 토출 헤드로부터 기판 상에 토출함에 의해, 패턴 형성면에 재료를 배치하여 배선 패턴을 형성하는 것이며, 소량 다종 생산에 대응 가능한 등 매우 유효한 것으로 되었다.
그런데, 근래에는 디바이스를 구성하는 회로의 고밀도화가 더욱 더 진행되어, 예를 들면 배선 패턴에 대해서도 더욱더 미세화, 세선화가 요구되고 있다.
그러나, 이러한 미세한 배선 패턴을 상기의 액적 토출 방식에 의한 방법에 의해서 형성하고자 한 경우, 특히 그 배선폭의 정밀도를 충분히 만족함이 곤란하다. 그 때문에, 기판 상에 칸막이 부재인 뱅크를 마련하는 동시에, 뱅크의 상부를 발액성으로 하고, 그것 이외의 부분이 친액성으로 되도록 표면 처리를 행하는 방법도 제안되어 있다.
한편, 뱅크는 포토리소그래피법을 사용하여 형성되어, 고비용으로 연결될 가능성이 있으므로, 미리 발액부(발액 영역)와 친액부(피기능액 배치 영역)의 패턴을 형성한 기판의 친액부에 액적 토출 방식에 의해 선택적으로 배선 패턴용 잉크를 토출함도 제안되었다. 이 경우, 도전성 미립자를 분산시킨 배선 패턴용 잉크는, 친액부에 고이기 쉬워지므로, 뱅크를 형성하지 않고, 위치 정밀도를 유지하여 배선 패턴을 형성할 수 있다.
그런데, 상술한 배선 패턴은, 통상, 1종류의 금속으로 이루어져 있기 때문에, 배선으로서의 주된 기능인 전류를 흘리는 기능 이외의 기능을 갖지 않는다. 이 때문에, 예를 들면, 배선 패턴의 밀착성이 약하기 때문에 기판으로부터 박리하거나, 배선 패턴의 일렉트로마이그레이션(electromigration)에 의해 단락이 발생하는 등의 각종 문제가 생긴다.
본 발명은, 상술하는 문제점을 감안하여 이루어진 것으로서, 복수의 재료를 적층하여 패턴을 형성함에 의해서, 한종류의 재료로는 얻어지지 않은 기능성을 패턴에 부여하는 것을 목적으로 한다.
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3a∼3c는 본 발명의 제1 실시 형태의 배선 패턴 형성 순서를 나타내는 도면.
도 4a∼4c는 본 발명의 제1 실시 형태의 배선 패턴 형성 순서를 나타내는 도면.
도 5a∼5c는 본 발명의 제1 실시 형태의 배선 패턴 형성 순서를 나타내는 도면.
도 6은 본 발명의 제2 실시 형태를 설명하기 위한 도면.
도 7은 본 발명의 제3 실시 형태를 설명하기 위한 도면.
도 8은 본 발명의 제4 실시 형태를 설명하기 위한 도면.
도 9a∼9c는 본 발명의 제5 실시 형태의 배선 패턴 형성 순서를 나타내는 도면.
도 10a∼10d는 본 발명의 제5 실시 형태의 배선 패턴 형성 순서를 나타내는 도면.
도 11은 본 발명의 제6 실시 형태를 설명하기 위한 도면.
도 12는 본 발명의 제7 실시 형태를 설명하기 위한 도면.
도 13은 본 발명의 제8 실시 형태를 설명하기 위한 도면.
도 14는 액정 표시 장치를 대향 기판 측에서 본 평면도.
도 15는 도 14의 H-H'선에 따른 단면도.
도 16은 액정 표시 장치의 등가 회로도.
도 17은 동, 액정 표시 장치의 부분 확대 단면도.
도 18은 도 17에 나타낸 액정 표시 장치의 변형 예를 나타내는 도면.
도 19는 유기 EL 장치의 부분 확대 단면도.
도 20a∼20d는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 21은 액정 표시 장치의 다른 형태를 나타내는 도면.
도 22는 비접촉형 카드 매체의 분해 사시도.
도 23a∼23c는 본 발명의 전자 기기의 구체예를 나타내는 도면.
[부호의 설명]
P…기판, B…뱅크, X1…제1 기능액, X2…제2 기능액, 33…배선 패턴,
CONT…제어 장치, 1…액적 토출 헤드, 52…실링재, 53…주변 칸막이,
201…데이터선 구동회로, 204…주사선 구동 회로, 100…액정 표시 장치,
30…TFT, 600…휴대전화 본체, 700…정보 처리 장치, 800…시계 본체
상기 목적을 달성하기 위해서, 본 발명에 의한 패턴 형성 방법은, 기능액을 기판 상에 배치시켜 패턴을 형성하는 방법으로서, 상기 기판 상에 상기 패턴의 형성 영역에 따른 뱅크를 형성하는 공정과, 상기 뱅크 사이에 제1 기능액을 배치하는 공정과, 배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정과, 상기 뱅크 사이에 적층한 상기 제1 기능액과 상기 제2 기능액에 대해서 소정의 처리를 행함에의해서 복수의 재료가 적층되어 이루어지는 상기 패턴을 형성하는 공정을 갖는 것을 특징으로 한다.
이러한 특징을 갖는 본 발명에 의한 패턴 형성 방법에 의하면, 복수의 재료가 적층되어 이루어지는 패턴이 기판에 형성된 뱅크 사이에 형성된다. 이것에 의해서, 패턴에 한종류의 재료로는 얻어지지 않은 기능성을 부여할 수 있게 된다.
또한, 상기 배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정은, 먼저 뱅크 사이에 배치된 기능액을 고화시킨 뒤에 다른 종류의 기능액을 뱅크 사이에 배치시킴에 의해서 뱅크 사이에 다른 종류의 기능액을 배치하여 적층시키는 공정인 것이 바람직하다.
이것에 의해서, 먼저 뱅크 사이에 배치된 기능액이, 뒤에 뱅크 사이에 배치되는 기능액과 혼합되지 않게 되므로, 확실히 뱅크 사이에 다른 종류의 기능액을 배치하여 적층할 수 있게 된다. 또한, 이것을 반복함에 의해서 뱅크 사이에 3종류 이상의 기능액을 배치하여 적층시킴으로써 3층 이상의 패턴을 형성할 수도 있다.
또한, 뱅크가 미리 발액성을 갖지 않은 재료로 구성되어 있는 경우에는, 기능액을 뱅크 사이에 배치시키기 전에 상기 뱅크의 표면을 발액화하는 공정을 갖는 것이 바람직하다. 이것에 의해서, 예를 들면 뱅크의 윗면에 착탄한 기능액은, 뱅크 윗면으로부터 튕겨짐에 의해 확실히 뱅크 사이로 흘러들어가게 할 수 있게 된다.
또한, 기능액을 뱅크 사이에 배치시키기 전에 뱅크 사이에 노출한 기판 상을 친액화하는 공정을 갖는 것이 바람직하다. 이것에 의해서 뱅크 사이에 노출한 기판 상에 배치한 기능액이 젖어 퍼지기 쉽게 되므로, 기능액을 뱅크 사이에 노출한 기판 상에 균일하게 배치할 수 있게 된다.
다음에, 본 발명에 의한 패턴 형성 방법은, 기능액을 기판 상에 배치시켜 패턴을 형성하는 방법으로서, 상기 기판 상에 상기 패턴의 형성 영역에 따른 피기능액 배치 영역과 그 피기능액 배치 영역을 둘러싸는 발액 영역을 형성하는 공정과, 상기 피기능액 배치 영역상에 제1 기능액을 배치하는 공정과, 배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정과, 상기 피기능액 배치 영역 상에 적층한 상기 제1 기능액과 상기 제2 기능액에 대해서 소정의 처리를 행함에 의해서 복수의 재료가 적층되어 이루어지는 상기 패턴을 형성하는 공정을 갖는 것을 특징으로 한다.
이러한 특징을 갖는 본 발명에 의한 패턴 형성 방법에 의하면, 복수의 재료가 적층되어 이루어지는 패턴이 기판에 형성된 피기능액 배치 영역에 형성된다. 이것에 의해서, 패턴에 한종류의 재료로는 얻어지지 않은 기능성을 부여할 수 있게 된다.
또한, 배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정은, 먼저 피기능액 배치 영역상에 배치된 기능액을 고화시킨 뒤에 다른 종류의 기능액을 고화시킨 상기 기능액상에 배치시킴에 의해서 피기능액 배치 영역상에 다른 종류의 기능액을 배치하여 적층시키는 공정인 것이 바람직하다.
이것에 의해서, 먼저 피기능액 배치 영역상에 배치된 기능액과 뒤에 배치되는 기능액이 혼합되지 않게 되므로, 확실히 피기능액 배치 영역 상에 다른 종류의기능액을 배치하여 적층할 수 있게 된다. 또한, 이것을 반복함에 의해서 피기능액 배치 영역상에 3종류 이상의 기능액을 배치하여 적층시킴에 의해서 3층 이상의 패턴을 형성할 수도 있다.
또한, 본 발명에서, 발액 영역은 단분자막이 상기 기판 상에 형성됨에 의해서 발액화되는 영역인 것을 특징으로 한다. 이 단분자막으로는 유기 분자로 이루어지는 자기 조직화막이 바람직하다. 이 경우 용이하게 단분자막을 형성할 수 있다. 또한, 단분자막 대신에, 불화 중합막을 형성함에 의해서 발액 영역을 발액화해도 좋다. 불화 중합막의 형성은, 예를 들면 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 용이하게 이루어질 수 있다.
또한, 피기능액 배치 영역에는 친액성을 부여하는 것이 바람직하고, 이 경우, 자외광의 조사나 산소를 반응 가스로 하는 플라즈마 처리, 기판을 오존 분위기에 쬐는 처리를 적합하게 채용할 수 있다. 이 경우, 일단 형성된 발액성의 막을, 부분적으로, 또한 전체적으로 균일하게 파괴할 수 있으므로, 발액성을 완화하여, 소망한 친액성을 균일하게 얻을 수 있다.
또한, 기능액에 도전성 미립자를 함유시킴에 의해서, 패턴에 도전성을 부여할 수 있으므로, 패턴을 배선으로서 형성할 수 있다.
또한, 기능액에 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 함유되어 있는 경우에는, 뱅크 사이 또는 피기능액 배치 영역에 배치된 기능액에 대해서 열처리 또는 광 처리를 행함으로써, 패턴을 배선 패턴으로 할 수 있다.
또한, 본 발명에 의한 패턴이, 패턴의 주된 기능을 담당하는 주재료로 이루어지는 층과, 이 주재료와 기판의 밀착성을 향상시키기 위한 재료로 이루어지는 층을 포함하는 경우에는, 주재료가 기판으로부터 박리하는 것을 방지할 수 있게 된다.
또한, 본 발명에서 주재료라 함은 패턴의 주된 기능을 가진 재료이며, 예를 들면 패턴을 배선으로서 형성하는 경우에는, 주로 전류를 흘리는 기능을 담당하는 은이나 동이다.
또한, 주재료와 기판의 밀착성을 향상시키기 위한 재료로는, 크롬, 망간, 철, 니켈, 몰리브덴, 티탄 및 텅스텐 등을 들 수 있다.
또한, 본 발명에 의한 패턴이, 상기 주재료로 이루어지는 층과, 이 주재료의 일렉트로마이그레이션을 억제하기 위한 재료로 이루어지는 층을 포함하는 경우에는, 주재료의 일렉트로마이그레이션을 억제할 수 있게 된다.
또한, 일렉트로마이그레이션이라 함은 장시간에 걸쳐 배선에 전류를 흘림에 의해서 원자가 전자의 흐름에 따라 이동하는 현상이며, 배선의 저항값의 증가나 단선의 원인으로 된다.
이 일렉트로마이그레이션을 억제하는 재료로는, 티탄 등을 들 수 있다.
또한, 본 발명에 의한 패턴이, 상기 주재료로 이루어지는 층과, 이 주재료의 산화를 방지하는 재료로 이루어지는 층을 포함하는 경우에는, 외기(外氣) 등에 의한 배선의 산화를 방지할 수 있게 된다.
또한, 본 발명에 의한 패턴이, 상기 주재료로 이루어지는 층과, 이 주재료의 손상을 방지하는 재료로 이루어지는 층을 포함하는 경우에는, 외력(본 발명의 패턴상에 박막을 더 형성하는 경우 등)에 의해서 배선이 손상하는 것을 방지할 수 있게 된다.
또한, 주재료의 산화를 방지하는 재료 및 주재료의 손상을 방지하는 재료로는, 크롬, 니켈, 텅스텐, 탄탈 등을 들 수 있다.
또한, 상술한 재료 이외에도, 본 발명에 의한 패턴을 상기 주재료로 이루어지는 층과, ITO(Indium Tin 0xide)나 ATO(Antimony doped Tin 0xide)로 이루어지는 보조 전극층을 포함하는 구성으로 해도 좋다.
다음에, 본 발명에 의한 디바이스의 제조 방법은, 기판 상에 형성된 패턴을 구비하는 디바이스의 제조 방법으로서, 상술한 패턴 형성 방법에 의해서 기판 상에 패턴을 형성하는 것을 특징으로 한다.
이러한 특징을 갖는 디바이스의 제조 방법에 의하면, 다른 복수의 기능을 갖는 재료가 적층되어 이루어지는 패턴을 예를 들면 스위칭 소자에 접속되는 배선으로서 갖는 디바이스를 제조할 수 있게 된다.
또한, 본 발명에 의한 전기 광학 장치는, 상기의 디바이스 제조 방법을 사용하여 제조한 디바이스를 구비하는 것을 특징으로 한다.
또한, 본 발명에 의한 전자 기기는, 상기의 전기 광학 장치를 구비하는 것을 특징으로 한다.
이것에 의해서, 본 발명에서는, 복수의 기능성을 가진 패턴을 구비하는 전기 광학 장치 및 전자 기기를 얻을 수 있게 된다.
다음에, 본 발명에 의한 액티브 매트릭스 기판의 제조 방법은, 액티브 매트릭스 기판의 제조 방법에서, 기판 상에 게이트 배선을 형성하는 제1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제2 공정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제3 공정과, 상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 형성하는 제4 공정과, 상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고, 상기 제1 공정, 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정에서는, 본 발명에 의한 패턴 형성 방법을 사용하는 것을 특징으로 한다.
이러한 본 발명에 의한 액티브 매트릭스 기판의 제조 방법에 의하면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극에 한종류의 재료로는 얻어지지 않은 기능성이 부여된 액티브 매트릭스 기판을 제조할 수 있다.
[바람직한 실시 형태]
이하, 도면을 참조하여, 본 발명에 의한 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기 광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법의 일실시 형태에 대해서 설명한다. 또한, 참조하는 각 도면에서는, 도면 상에서 인식 가능한 크기로 하기 위해서 축척은 각 층이나 각 부재 마다 달리 하는 경우가 있다.
(제1 실시 형태)
본 실시 형태에서는, 액적 토출법에 의해서 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴(패턴)용 잉크(기능액)를 액적상으로 토출하여, 기판 상에 배선 패턴에 따라 형성한 뱅크 사이에 복수의 도전막으로 이루어지는 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
이 배선 패턴용 잉크는, 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산액)에 분산한 용액으로 이루어지는 것이다.
본 실시의 형태에서는, 도전성 미립자로서, 예를 들면, 금, 은, 동, 철, 크롬, 망간, 몰리브덴, 티탄, 팔라듐, 텅스텐 및 니켈 중의 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm이상 O.1㎛이하인 것이 바람직하다. O.1㎛보다 크면, 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로서, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면장력이 0.02N/m미만이면, 잉크 조성물의 토출 노즐면에 대한 젖음성이 증대하기 때문에 비행곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 토출 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양이나, 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위로, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는, 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 토출 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는, 토출 노즐구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/㎠ 정도의 초고압을 인가하여 토출 노즐 선단측에서 재료를 토출시키는 것이며, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료간에 정전적인 반발이 일어나서, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로, 피에조 소자가 변형함에 의해서 재료를 저장한 공간에 가요 물질을 거쳐서 압력을 부여하여, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기열변환 방식은, 재료를 저장한 공간내에 마련한 히터에 의해, 재료를 급격히 기화시켜 버블(기포)을 발생시켜, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간내에 미소압력을가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가함으로써 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은, 재료의 사용에 낭비가 적고, 또한 소망한 위치에 소망한 양의 재료를 적확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한 방울의 양은, 예를 들면 1∼300나노그램이다.
다음에, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다.
이 디바이스 제조 장치로는, 액적 토출 헤드로부터 기판에 대해서 액적을 토출(적하)함에 의해 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 액체 재료(배선 패턴용 잉크)를 배치한 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 긴 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은, 액적 토출 헤드(1)의 아래면에 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 함유하는 배선 패턴용 잉크가 토출된다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어장치(CONT)로부터 Y축방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어장치(CONT)는 액적 토출 헤드(1)에 액적 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P)상에 배치된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대해서, 액적 토출 헤드(1)의 아래면에 X축 방향으로 배열된 복수의 토출 노즐로부터 액적을 토출한다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 거쳐서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴에 의해, 액체실(21)이 변형하여, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴에 의해, 피에조 소자(22)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴에 의해, 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어려운 이점을 갖는다.
다음에, 본 발명의 배선 패턴 형성 방법의 실시 형태의 일례로서, 기판 상에 도전막 배선을 형성하는 방법에 대해서 도 3a∼도 5c를 참조하여 설명한다. 본 실시 형태에 의한 패턴 형성 방법은, 상술한 배선 패턴용의 잉크를 기판 상에 배치하고, 그 기판 상에 배선용의 도전막 패턴을 형성하는 것이며, HMDS 막형성 공정, 뱅크 형성 공정, HMDS막 패터닝 공정, 잔사 처리 공정(친액화 처리 공정), 발액화 처리 공정, 재료 배치 공정, 중간 건조 공정 및 열처리/광처리 공정으로 개략 구성된다.
이하, 각 공정마다 상세히 설명한다.
(HMDS 형성 공정)
HMDS(헥사메틸디실라잔)막은, 기판과 뱅크의 밀착성을 향상시키는 것이며, 예를 들면 HMDS를 증기상으로 하여 대상물에 대해서 부착시키는 방법(HMDS 처리)에 의해서 형성된다. 이것에 의해서, 도 3a에 나타내는 바와 같이, 기판(P) 상에 HMDS막(32)이 형성된다.
(뱅크 형성 공정)
뱅크는 칸막이 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정 방법으로, 도 3b에 나타내는 바와 같이, 기판(P)상에 뱅크의 높이에 맞추어 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트 층을 도포한다. 또한, 뱅크 형상(배선 패턴의 형성 영역)에 맞추어 마스크를 행하고 레지스트를 노광·현상함에 의해 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물 또는 유기물로 기능액에 대해서 친액성을 나타내는 재료로, 상층이 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이것에 의해서, 도 3c에 나타내는 바와 같이, 배선 패턴을 형성할 영역(예를 들면 10㎛ 폭)의 주변을 둘러싸도록 뱅크(B, B)가 형성되어, 상술한 뱅크 사이(34)가 형성된다.
뱅크(B)를 형성하는 유기 재료로는, 액체 재료에 대해서 원래 발액성을 나타내는 재료여도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(테프론(등록상표)화)가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의한 패터닝이 쉬운 절연 유기 재료여도 좋다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라닌 수지 등의 고분자 재료를 사용할 수 있다.
(HMDS막 패터닝 공정)
기판(P) 상에 뱅크(B)를 형성한 후, 이어서 뱅크 사이(34)의 HMDS막(32)(뱅크(B, B) 사이의 저부)을 에칭함에 의해서 도 4a에 나타내는 바와 같이 HMDS막(32)을 패터닝한다. 구체적으로는, 뱅크(B)가 형성된 기판(P)에 대해서 뱅크(B)를 마스크로서, 예를 들면 2.5% 불화수소산 수용액으로 에칭을 행함으로써 HMDS막을 에칭한다. 이것에 의해서 기판(P)이 뱅크(B, B) 사이의 저부에 노출된다.
(잔사 처리 공정(친액화 처리 공정))
다음에, 뱅크 사이(34)에서의 뱅크 형성 시의 레지스트(유기물) 잔사를 제거하기 위해서, 기판(P)에 대해서 잔사 처리를 행한다.
잔사 처리로는, 자외선을 조사함에 의해 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2플라즈마 처리 등을 선택할 수 있지만, 여기서는 O2플라즈마 처리를 실시한다.
구체적으로는, 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2플라즈마 처리의 조건으로는, 예를 들면 플라즈마 파워를 50∼1000W, 산소 가스 유량을 50∼100㎖/분, 플라즈마 방전 전극에 대한 기판(P)의 판반송 속도를 0.5∼10mm/초, 기판 온도를 70∼90℃로 한다.
또한, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성 재료에 대해서 친액성을 갖고 있지만, 본 실시 형태와 같이 잔사 처리를 위해서 O2플라즈마 처리나 자외선 조사 처리를 행함으로써, 뱅크 사이(34)의 저부에 노출한 기판(P)의 친액성을 높일 수 있다.
(발액화 처리 공정)
이어서, 뱅크(B)에 대해 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4플라즈마 처리법)을 채용할 수 있다. CF4플라즈마 처리의 조건은, 예를 들면 플라즈마 파워를 50∼1000W, 4불화메탄 가스 유량을 50∼100㎖/분, 플라즈마 방전 전극에 대한 기체 반송 속도를 0.5∼1020mm/초, 기체 온도를 70∼90℃로 한다.
또한, 처리 가스로는 테트라플루오로메탄(4불화탄소)에 한정되지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함에 의해, 뱅크(B)에는 이것을 구성하는 수지 중에불소기가 도입되어, 기판(P)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2플라즈마 처리는, 뱅크(B)의 형성전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은, O2플라즈마에 의한 전처리가 이루어지는 편이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 뒤에 O2플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판(P) 표면에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되지는 않는다.
또한, 뱅크(B)에 대해서는, 발액성을 갖는 재료(예를 들면 불소기를 갖는 수지 재료)에 의해서 형성함에 의해, 그 발액 처리를 생략하도록 해도 좋다.
(재료 배치 공정)
다음에, 상술한 액적 토출 장치(IJ)를 사용하여, 배선 패턴용 잉크 (기능액)를 뱅크 사이(34)에 노출한 기판(P) 상에 토출하여 배치시킨다. 또한, 여기서는, 도전성 미립자로서 크롬을 사용한 배선 패턴용 잉크(X1)를 토출한다. 또한, 토출 조건으로는, 예를 들면, 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5∼7m/초로 행할 수 있다. 또한, 액적을 토출하는 분위기는, 온도 60℃이하, 습도 80%이하로 설정하는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(1)의 토출 노즐이 막힘없이 안정된 액적 토출을 행할 수 있다.
이 재료 배치 공정에서는, 도 4b에 나타내는 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴용 잉크(X1)를 액적으로 하여 토출하여, 그 액적을 뱅크 사이(34)에 노출한 기판(P) 상에 배치시킨다.
이 때, 뱅크 사이(34)에 노출한 기판(P)은 뱅크(B)에 둘러싸여 있으므로, 배선 패턴용 잉크(X1)가 소정 위치 이외로 퍼지는 것을 저지할 수 있다. 또한, 뱅크(B)의 표면은 발액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(X1)의 일부가 뱅크(B) 상에 놓여져도, 뱅크(B) 표면이 발액성으로 되어 있으므로 뱅크(B)로부터 튕겨져, 뱅크 사이(34)로 흘러 들어가게 된다. 또한, 뱅크 사이(34)에 노출한 기판(P)은 친액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(X1)가 뱅크 사이(34)에 노출한 기판(P)상에서 퍼지기 쉬워진다. 이것에 의해서 도 4c에 나타내는 바와 같이 배선 패턴용 잉크(X1)를 뱅크 사이(34)의 뻗어 있는 방향에서 균일하게 배치할 수 있다.
(중간 건조 공정)
기판(P)에 소정량의 배선 패턴용 잉크(X1)를 토출한 뒤, 분산매의 제거를 위해, 필요에 따라서 건조 처리를 한다. 또한, 이 건조 처리에 의해서 배선 패턴용 잉크(X1)는 그 위에 배치되는 다른 종류의 배선 패턴용 잉크와 혼합되지 않을 정도로 고화된다. 이 건조 처리는, 예를 들면 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐링에 의해서 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF,KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태에서는 10OW이상 100OW이하의 범위로 충분하다.
또한, 이 중간 건조 공정에 의해서, 도 5a에 나타내는 바와 같이, 뱅크 사이(34)의 기판(P)상에는, 크롬을 도전성 미립자로서 함유하는 배선 패턴용 잉크(X1)의 층이 형성된다.
또한, 배선 패턴용 잉크(X1)의 분산매를 제거하지 않아도 배선 패턴용 잉크(X1)와 다른 종류의 배선 패턴용 잉크가 혼합하지 않는 경우에는, 중간 건조 공정을 생략해도 좋다.
또한, 이 중간 건조 공정에서, 건조 조건에 따라서는, 기판(P)상에 배치된 배선 패턴용 잉크(X1)가 다공체로 되는 경우가 있다. 예를 들면, 120℃에서 가열을 5분간 정도, 또는 180℃에서 가열을 60분간 정도 행한 경우에는, 배선 패턴용 잉크(X1)가 다공체로 된다. 이와 같이, 배선 패턴용 잉크(X1)가 다공체로 된 경우에는, 배선 패턴용 잉크(X1)상에 배치되는 기능액(다른 금속)이 배선 패턴용 잉크(X1) 중에 들어가 버려, 배선 패턴용 잉크(X1)의 층이 소망한 기능을 얻을 수 없음이 염려된다. 이 때문에, 본 중간 건조 공정에서는, 배선 패턴용 잉크(X1)가 다공체로 되지 않는 건조 조건으로 건조하는 것이 바람직하다. 예를 들면, 60℃에서 가열을 5분간 정도, 200℃에서 가열을 60분간 정도 또는 250℃에서 가열을 60분간 정도 행함에 의해, 배선 패턴용 잉크(X1)가 다공체로 되는 것을 억지할 수 있다.
또한, 크롬을 도전성 미립자로서 함유하는 배선 패턴용 잉크(X1)상에 다른 도전성 미립자를 함유하는 배선 패턴용 잉크를 배치함에 의해서 뱅크 사이(34)에 다른 종류의 배선 패턴용 잉크가 적층되어 이루어지는 배선 패턴을 형성한다. 또한, 여기서는 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 배선 패턴용 잉크(X1) 상에 배치한다.
구체적으로는, 상술한 재료 배치 공정을 배선 패턴용 잉크(X2)를 사용하여 재차 행함에 의해서, 도 5b에 나타내는 바와 같이, 배선 패턴용 잉크(X1)상에 배선 패턴용 잉크(X2)를 배치시킨다.
또한, 상술한 중간 건조 공정을 재차 행함에 의해서, 배선 패턴용 잉크(X2)의 분산매가 제거되어, 도 5c에 나타내는 바와 같이, 뱅크 사이(34)에 배선 패턴용 잉크(X1)와 배선 패턴용 잉크(X2)가 적층되어 이루어지는 배선 패턴(33)이 형성된다.
또한, 배선 패턴용 잉크(X2)의 분산매를 제거하기 위한 중간 건조 공정을 생략하고, 후술하는 열처리/광처리 공정을 행해도 좋다.
또한, 배선 패턴용 잉크(X2)를 배선 패턴용 잉크(X1)상에 배치시키기 전에, 발액화 처리 공정을 재차 행하여, 뱅크(B)의 표면에 재차 발액성을 부여해도 좋다. 이것에 의해서, 배선 패턴용 잉크(X1)를 뱅크 사이(34)에 배치시켰을 때에, 뱅크(B)의 윗면 등에 배선 패턴용 잉크(X1)가 접촉함에 의해서 뱅크(B)의 발액성이 저하한 경우여도, 배선 패턴용 잉크(X2)를 확실히 뱅크 사이(34)의 배선 패턴용 잉크(X1)상에 배치시킬 수 있게 된다.
(열처리/광처리 공정)
토출 공정 후의 건조막은, 미립자간의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판(P)에는 열처리 및/또는 광처리가 행해진다.
열처리 및/또는 광처리는 통상 대기 중에서 행하지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성함이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해서, 뱅크 사이(34)에 크롬과 은이 적층되어 이루어지는 배선(33)이 형성된다.
또한, 기능액에, 도전성 미립자가 아니라, 열처리 또는 광처리에 의해 도전성을 발현하는 재료를 함유시켜 두고, 본 열처리/광처치 공정에서 배선 패턴(33)에 도전성을 발현시켜도 좋다.
이상 설명한 바와 같이, 본 실시 형태에서는, 뱅크 사이(34)에 크롬과 은이적층되어 이루어지는 배선이 형성되므로, 배선으로서의 주된 기능을 담당하는 은을 크롬에 의해서 확실히 기판(P)에 밀착시킬 수 있게 된다.
또한, 상술한 바와 같이 뱅크(B) 표면이 발액성으로 되어 있으므로, 배선 패턴용 잉크(X1, X2)는 뱅크(B)로부터 튕겨져, 뱅크 사이(34)로 흘러 들어가게 된다. 그러나, 배선 패턴용 잉크(X1, X2)의 일부가, 예를 들면 뱅크(B)의 윗면에 접촉하는 경우에는, 뱅크(B)의 윗면에 미세한 잔사가 남는 경우가 있다. 이 때문에, 예를 들면, 본 실시 형태에 의한 패턴의 형성 방법에 의해서 형성한 배선 패턴을 TFT의 게이트 배선에 사용한 경우에는, TFT의 채널 길이가 변화하고, 리크 전류가 증대하는 등의 결함이 생길 염려가 있다. 그래서, 뱅크 사이(34)에 배선(33)을 형성한 뒤에, 뱅크(B)의 윗면의 잔사를 제거하는 공정을 행하는 것이 바람직하다. 구체적으로는, 뱅크(B)의 윗면에 대해서 웨트 에칭 처리, 드라이 에칭 처리 또는 연마 처리 등을 행함에 의해, 뱅크(B)의 윗면을 깎아냄으로써, 뱅크(B)의 윗면의 잔사를 제거할 수 있다.
또한, 뱅크(B)의 윗면의 잔사를 제거할 때에, 뱅크(B)의 윗면과 배선(33)의 윗면이 거의 동일면으로 되도록 뱅크(B)의 윗면을 깎아내는 것이 바람직하다. 이와 같이, 뱅크(B)의 윗면과 배선(33)의 윗면이 거의 동일면으로 됨에 의해서, 예를 들면, 본 실시 형태에 의한 패턴의 형성 방법에 의해서 형성한 배선 패턴을 액정 표시 장치에 구비하는 TFT의 소스선 또는 드레인선에 사용하는 경우에는, TFT 상에 배치되는 배향막의 평탄성을 확보할 수 있어, 러빙 처리 등에 불균일이 생기는 것을 억지할 수 있다.
(제2 실시 형태)
제2 실시 형태로서, 상기 제1 실시 형태와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 6을 참조하여 설명한다. 또한, 본 제2 실시 형태에서는, 상기 제1 실시 형태와 다른 부분에 대해서 설명한다.
본 제2 실시 형태에서는, 상기 제1 실시 형태에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함에 의해서, 도 6에 나타내는 바와 같이, 뱅크 사이(34)에 티탄을 도전성 미립자로서 사용한 배선 패턴용 잉크(X3)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층시킨다. 또한, 도시한 바와 같이, 뱅크 사이(34)에는, 기판(P)으로부터 차례로 배선 패턴용 잉크(X3), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X3)의 순서로 적층되어 있다. 즉, 배선 패턴용 잉크(X2)는 배선 패턴용 잉크(X3)에 끼인 상태로 뱅크 사이(34)에 배치되어 있다.
또한, 이들 배선 패턴용 잉크(X2, X3)에 상기 제1 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 뱅크 사이(34)에는, 티탄, 은, 티탄의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
티탄과 은의 적층으로 이루어지는 배선은, 은 단층과 비교하여 일렉트로마이그레이션의 발생이 늦은 성질을 가지고 있기 때문에, 본 실시 형태와 같이, 은이 티탄에 의해서 끼어 이루어지는 배선(33)은, 도전율이 확보되는 동시에 일렉트로마이그레이션의 발생이 늦어진다. 따라서, 본 실시 형태에 의하면, 일렉트로마이그레이션의 발생을 억제한 배선(33)을 얻을 수 있게 된다.
또한, 일렉트로마이그레이션의 발생을 늦추는 재료로는, 상술한 티탄 외에,철, 팔라듐 및 플라티나 등을 들 수 있다.
(제3 실시 형태)
제3 실시 형태로서, 상기 제1 실시 형태 및 제2 실시 형태와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 7을 참조하여 설명한다. 또한, 본 제3 실시 형태에서는, 상기 제1 실시 형태와 다른 부분에 대해서 설명한다.
본 제3 실시 형태에서는, 상기 제1 실시 형태에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함에 의해서, 도 7에 나타내는 바와 같이, 뱅크 사이(34)에 크롬을 도전성 미립자로서 사용한 배선 패턴용 잉크(X1)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층시킨다. 또한, 도시하는 바와 같이, 뱅크 사이(34)에는, 기판(P)으로부터 차례로 배선 패턴용 잉크(X1), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X1)의 순서로 적층되어 있다. 즉, 배선 패턴용 잉크(X2)는 배선 패턴용 잉크(X1)에 낀 상태로 뱅크 사이(34)에 배치되어 있다.
또한, 이들 배선 패턴용 잉크(X1, X2)에 상기 제1 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 뱅크 사이(34)에는 크롬, 은, 크롬의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
이와 같이 구성된 배선(33)은 은과 기판(P) 사이에 배치되는 크롬 층에 의해서, 은과 기판(P)의 밀착성이 향상되는 동시에, 은 위에 배치되는 크롬 층에 의해서, 은의 산화 및 손상을 방지할 수 있게 된다.
따라서, 본 실시 형태에 의하면, 밀착성이 향상하는 동시에, 내산화성 및 내상처성을 가진 배선(33)을 얻을 수 있게 된다.
(제4 실시 형태)
제4 실시 형태로서, 상기 제1 실시 형태∼제3 실시 형태와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 8을 참조하여 설명한다. 또한, 본 제4 실시 형태에서는, 상기 제1 실시 형태와 다른 부분에 대해서 설명한다.
본 제4 실시 형태에서는, 상기 제1 실시 형태에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함에 의해서, 도 8에 나타내는 바와 같이, 뱅크 사이(34)에, 기판(P)으로부터 차례로 망간을 도전성 미립자로서 사용한 배선 패턴용 잉크(X4), 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2), 니켈을 도전성 미립자로서 사용한 배선 패턴용 잉크(X5)가 차례로 적층되어 있다.
또한, 이들 배선 패턴용 잉크(X2, X4, X5)에 상기 제1 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 뱅크 사이(34)에는 망간, 은, 니켈의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
이와 같이 구성된 배선(33)은 은과 기판(P) 사이에 배치되는 망간 층에 의해서, 은과 기판(P)의 밀착성이 향상된다. 또한, 니켈은 기판(P)과 은의 밀착성을 향상하는 기능 외에, 플라즈마 조사에 의한 은의 열화를 억지하는 기능을 가지고 있다. 이 때문에, 은 위에 니켈을 배치함에 의해서, 배선(33)이 형성된 기판(P)에 대해서 플라즈마 조사를 행할 때에, 은의 열화를 억지할 수 있는 배선(33)을 얻을 수 있게 된다.
(제5 실시 형태)
다음에, 본 발명의 패턴 형성 방법의 제5 실시 형태에 대해서 설명한다. 본실시 형태에 의한 패턴 형성 방법은, 상술한 배선 패턴용의 잉크를 기판 상에 배치하여, 그 기판 상에 배선 패턴을 형성하는 것이며, 표면 처리 공정, 재료 배치 공정, 중간 건조 공정 및 열처리/광처리 공정으로 개략 구성된다.
이하, 각 공정마다 상세히 설명한다.
(표면 처리 공정)
표면 처리 공정은 기판(P)의 표면을 발액화하는 발액화 처리 공정과, 발액화된 기판(P)의 표면을 배선 패턴 형성 영역에 따라 친액화하는 친액화 처리 공정으로 크게 나뉜다.
발액화 처리 공정에서는, 배선을 형성하는 기판(P)의 표면을 배선 패턴용 잉크에 대해서 발액성으로 가공한다. 구체적으로는, 도전성 미립자를 함유한 배선 패턴용 잉크에 대한 소정의 접촉각과, 뒤에 상세히 설명하는 친액부(피기능액 배치 영역)(H1)에서의 접촉각의 차이가 바람직하게는 50˚이상으로 되도록 기판(P)의 표면에 대해서 표면 처리를 행한다.
기판(P)의 표면을 발액화하는 방법으로는, 예를 들면, 기판(P)의 표면에 자기 조직화막을 형성하는 방법, 플라즈마 처리법 등을 채용할 수 있다.
자기 조직막 형성법에서는, 배선 패턴을 형성할 기판(P)의 표면에, 유기 분자막 등으로 이루어지는 자기 조직화막을 형성한다.
기판(P)의 표면을 처리하기 위한 유기 분자막은, 기판(P)에 결합가능한 관능기와, 그 반대측에 친액기 또는 발액기라는 기판의 표면성을 개질하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄 또는 일부 분기한 탄소쇄를 구비하고 있고, 기판(P)에 결합하여 자기 조직화하여 분자막, 예를 들면 단분자막을 형성한다.
여기서, 자기 조직화막이라 함은 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그것 이외의 직쇄 분자로 이루어지고, 직쇄 분자의 상호작용에 의해 매우 높은 배향성을 갖는 화합물을, 배향시켜 형성한 막이다. 이 자기 조직화막은 단분자를 배향시켜서 형성되어 있으므로, 매우 막두께를 얇게 할 수 있고, 또한, 분자 레벨로 균일한 막으로 된다. 즉, 막의 표면에 동일한 분자가 위치하기 때문에, 막의 표면에 균일하고 뛰어난 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 가진 화합물로서, 예를 들면 플루오로알킬실란을 사용함에 의해, 막의 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어서 자기 조직화막이 형성되어, 막 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로는, 헵타플루오로-1,1,2,2테트라 히드로데실트리에톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리메톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리클로로실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하「FAS」라 함)을 예시할 수 있다. 이들의 화합물은 단독으로 사용해도 좋고, 2종 이상을 조합하여 사용해도 좋다. 또한, FAS를 사용함에 의해, 기판(P)과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는, 일반적으로 구조식 RnSiX(4-n)으로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내고, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또한, R은 플루오로알킬기이고, (CF3)(CF2)x(CH2)y(여기서 x는 0이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄)의 구조를 갖고, 복수개의 R 또는 X가 Si에 결합해 있는 경우에는, R 또는 X는 각각 모두 같아도 좋고, 달라도 좋다. X로 나타내는 가수분해기는 가수분해에 의해 실라놀을 형성하고, 기판(P)(유리, 실리콘)의 하지의 히드록실기와 반응하여 실록산 결합으로 기판(P)과 결합한다. 한편, R은 표면에 (CF2) 등의 플루오르기를 갖기 때문에, 기판(P)의 하지 표면을 젖지않은(표면 에너지가 낮은) 표면으로 개질한다.
유기 분자막 등으로 이루어지는 자기 조직화막은, 상기의 원료 화합물과 기판(P)을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2∼3일 정도간 방치함에 의해 기판(P)상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함에 의해, 3시간 정도로 기판(P)상에 형성된다. 이들은 기상에서의 형성법이지만, 액상에서도 자기 조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 함유하는 용액 중에 기판(P)을 침적하고, 세정, 건조함으로써 기판(P)상에 자기 조직화막이 형성된다.
또한, 자기 조직화막을 형성하기 전에, 기판(P)의 표면에 자외광을 조사하거나, 용매에 의해 세정하여, 기판(P)의 표면의 전처리를 행하는 것이 바람직하다.
한편, 플라즈마 처리법에서는, 상압 또는 진공 중에서 기판(P)에 대해서 플라즈마 조사를 행한다. 플라즈마 처리에 사용하는 가스종은, 배선 패턴을 형성할기판(P)의 표면 재질 등을 고려하여 여러 가지 선택할 수 있다. 처리 가스로는, 예를 들면, 4불화메탄, 퍼플루오로헥산, 퍼플루오로데칸 등을 예시할 수 있다.
또한, 기판(P)의 표면을 발액성으로 가공하는 처리는, 소망의 발액성을 갖는 필름, 예를 들면 4불화에틸렌 가공된 폴리이미드 필름 등을 기판(P)의 표면에 점착함에 의해서 행해도 좋다. 또한, 발액성이 높은 폴리이미드 필름을 그대로 기판(P)으로서 사용해도 좋다.
이와 같이, 자기 조직막 형성법이나 플라즈마 처리법을 실시함에 의해, 도 9a에 나타내는 바와 같이, 기판(P)의 표면에 발액성막(F)이 형성된다.
다음에, 배선 패턴용 잉크를 도포하여 배선 패턴을 형성할 영역의 발액성을 완화하여 친액성을 부여함으로써(친액화 처리), 친액부(H1)를 형성한다.
이하, 친액화 처리에 대해서 설명한다.
친액화 처리로는, 파장 170∼400nm의 자외광을 조사하는 방법을 들 수 있다. 이 때, 배선 패턴에 따른 마스크를 사용하여 자외광을 조사함으로써, 일단 형성한 발액성막(F) 중, 배선 패턴 형성 영역 부분만 부분적으로 변질시켜 발액성을 완화하여 친액화할 수 있다. 즉, 상기 발액화 처리 및 친액화 처리를 행함에 의해, 도 9b에 나타내는 바와 같이, 기판(P)에는 배선 패턴이 형성할 위치에 친액성을 부여한 친액부(H1)와, 친액부(H1)를 둘러싸는 발액성막(F)으로 구성되는 발액부(발액 영역)(H2)가 형성된다.
또한, 발액성의 완화 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)의 조합 등에 의해서 조정할 수도 있다.
친액화 처리의 다른 방법으로는, 산소를 반응 가스로 하는 플라즈마 처리를 들 수 있다. 구체적으로는, 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사하여 행한다. O2플라즈마 처리의 조건으로는, 예를 들면 플라즈마 파워를 50∼1000W, 산소 가스 유량을 50∼100㎖/분, 플라즈마 방전 전극에 대한 기판(P)의 판반송 속도를 0.5∼10mm/초, 기판 온도를 70∼90℃로 한다.
또한, 예를 들면 기판(P)의 반송 속도를 늦게 하여 플라즈마 처리 시간을 길게 하는 등, 플라즈마 처리 조건을 조정함에 의해서, 도전성 미립자를 함유한 배선 패턴용 잉크에 대한 친액부(H1)의 접촉각을 바람직하게는 10˚이하로 설정한다.
또한, 다른 친액화 처리로는, 기판을 오존 분위기에 노출하는 처리도 채용할 수 있다.
(재료 배치 공정)
다음에, 상술한 액적 토출 장치(IJ)를 사용하여, 배선 패턴용 잉크 (기능액)를 친액부(H1)상에 토출하여 배치시킨다. 또한, 여기서는, 도전성 미립자로서 크롬을 사용한 배선 패턴용 잉크(X1)를 토출한다. 또한, 토출 조건으로는, 예를 들면, 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5∼7m/초로 행할 수 있다. 또한, 액적을 토출하는 분위기는, 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(1)의 토출 노즐이 막힘 없이 안정된 액적 토출을 행할 수 있다.
이 재료 배치 공정에서는, 도 9c에 나타내는 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴용 잉크(X1)를 액적으로 토출하여, 그 액적을 친액부(H1)상에 배치시킨다.
이 때, 발액부(H2)는 발액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(X1)의 일부가 발액부(H2)에 놓여져도 발액부(H2)로부터 튕겨져, 도 10a에 나타내는 바와 같이, 발액부(H2) 사이의 친액부(H1)에 고이게 된다. 또한, 친액부(H1)는 친액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(X1)가 친액부(H1)에서 보다 퍼지기 쉬워지고, 이것에 의해서 배선 패턴용 잉크(X1)가 분단(分斷)되지 않고 소정 위치내에서 보다 균일하게 친액부(H1)를 매립할 수 있다.
(중간 건조 공정)
친액부(H1)에 소정량의 배선 패턴용 잉크(X1)를 토출한 뒤, 분산매의 제거를 위해, 필요에 따라서 건조 처리를 한다. 또한, 이 건조 처리에 의해서 배선 패턴용 잉크(X1)는 그 위에 배치되는 다른 종류의 배선 패턴용 잉크와 혼합되지 않을 정도로 고화된다. 이 건조 처리는, 예를 들면 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐링에 의해서 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태에서는 10OW이상 100OW이하의 범위로 충분하다.
또한, 이 중간 건조 공정에 의해서, 도 10b에 나타내는 바와 같이,친액부(H1)상에는, 크롬을 도전성 미립자로서 함유하는 배선 패턴용 잉크(X1)의 층이 형성된다.
또한, 배선 패턴용 잉크(X1)의 분산매를 제거하지 않아도 배선 패턴용 잉크(X1)와 다른 종류의 배선 패턴용 잉크를 혼합하지 않는 경우에는, 중간 건조 공정을 생략해도 좋다.
또한, 이 중간 건조 공정에서도, 상기 제1 실시 형태와 같이, 배선 패턴용 잉크(X1)가 다공체로 되지 않는 건조 조건으로 건조하는 것이 바람직하다.
또한, 크롬을 도전성 미립자로서 함유하는 배선 패턴용 잉크(X1)상에 다른 도전성 미립자를 함유하는 배선 패턴용 잉크를 배치함에 의해서 친액부(H1)상에 다른 종류의 배선 패턴용 잉크가 적층되어 이루어지는 배선 패턴을 형성한다. 또한, 여기서는 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 배선 패턴용 잉크(X1)상에 배치한다.
구체적으로는, 상술한 재료 배치 공정을 배선 패턴용 잉크(X2)를 사용하여 재차 행함에 의해서, 도 1Oc에 나타내는 바와 같이, 배선 패턴용 잉크(X1) 상에 배선 패턴용 잉크(X2)를 배치시킨다.
또한, 상술한 중간 건조 공정을 재차 행함에 의해서, 배선 패턴용 잉크(X2)의 분산매가 제거되어, 도 10d에 나타내는 바와 같이, 친액부(H1)상에 배선 패턴용 잉크(X1)와 배선 패턴용 잉크(X2)가 적층되어 이루어지는 배선 패턴(33)이 형성된다.
또한, 배선 패턴용 잉크(X2)의 분산매를 제거하기 위한 중간 건조 공정을 생략하고, 후술하는 열처리/광처리 공정을 행해도 좋다.
또한, 배선 패턴용 잉크(X2)를 배선 패턴용 잉크(X1)상에 배치시키기 전에, 발액부(H2)에 재차 발액성을 부여하는 공정을 행해도 좋다. 이것에 의해서, 배선 패턴용 잉크(X1)를 친액부(H1)에 배치시켰을 때에, 발액부(H2)에 배선 패턴용 잉크(X1)가 접촉함에 의해서 발액부(H2)의 발액성이 저하한 경우라도, 배선 패턴용 잉크(X2)를 확실히 친액부(H1)의 배선 패턴용 잉크(X1)상에 배치시킬 수 있게 된다.
(열처리/광처리 공정)
토출 공정 후의 건조막은 미립자간의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판(P)에는 열처리 및/또는 광처리가 행해진다.
열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온이상 100℃이하로 행하는 것이 바람직하다.
이상의 공정에 의해서, 친액부(H1)에 크롬과 은이 적층되어 이루어지는 배선(33)이 형성된다.
또한, 기능액에, 도전성 미립자가 아니라, 열처리 또는 광처리에 의해 도전성을 발현하는 재료를 함유시켜 두어, 본 열처리/광처치 공정에서 배선 패턴(33)에 도전성을 발현시켜도 좋다.
이상 설명한 바와 같이, 본 실시 형태에서는, 친액부(H1)에 크롬과 은이 적층되어 이루어지는 배선이 형성되므로, 배선으로서의 주된 기능을 담당하는 은을 크롬에 의해서 확실히 기판(P)에 밀착시킬 수 있게 된다.
또한, 상기 제1 실시 형태에 나타낸 뱅크(B)와 같이, 배선 패턴용 잉크(X1, X2)의 일부가, 예를 들면 발액부(H2)에 접촉된 경우에는, 발액부(H2)에 미세한 잔자가 남는 경우가 있다. 이 때문에, 친액부(H1)상에 배선(33)을 형성한 뒤에, 발액부(H2)의 잔사를 제거하는 공정을 행하는 것이 바람직하다. 구체적으로는, O2에싱 처리나 UV 조사 처리에 의해서, 발액부(H2)상의 잔사를 제거할 수 있다.
(제6 실시 형태)
제6 실시 형태로서, 상기 제5 실시 형태와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 11을 참조하여 설명한다. 또한, 본 제6 실시 형태에서는, 상기 제5 실시 형태와 다른 부분에 대해서 설명한다.
본 제6 실시 형태에서는, 상기 제5 실시 형태에서 설명한 재료 배치 공정과중간 건조 공정을 반복하여 행함에 의해서, 도 11에 나타내는 바와 같이, 티탄을 도전성 미립자로서 사용한 배선 패턴용 잉크(X3)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층시킨다. 또한, 도시한 바와 같이, 친액부(H1)상에는, 기판(P)으로부터 차례로 배선 패턴용 잉크(X3), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X3)의 순서로 적층되어 있다. 즉, 배선 패턴용 잉크(X2)는 배선 패턴용 잉크(X3)에 끼인 상태로 친액부(H1)상에 배치되어 있다.
또한, 이들 배선 패턴용 잉크(X2, X3)에 상기 제5 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 친액부(H1)상에는 티탄, 은, 티탄의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
티탄과 은의 적층으로 이루어지는 배선은, 은 단층과 비교하여 일렉트로마이그레이션의 발생이 늦어지는 성질을 가지고 있기 때문에, 본 실시 형태와 같이, 은이 티탄에 의해서 끼어 이루어지는 배선(33)은 도전율이 확보되는 동시에 일렉트로마이그레이션의 발생이 늦어진다. 따라서, 본 실시 형태에 의하면, 일렉트로마이그레이션의 발생을 억제한 배선(33)을 얻을 수 있게 된다.
또한, 일렉트로마이그레이션의 발생을 늦추는 재료로는, 상술한 티탄 외에, 철, 팔라듐 및 플라티나 등을 들 수 있다.
(제7 실시 형태)
제7 실시 형태로서, 상기 제5 실시 형태 및 제6 실시 형태와는 다른 구성으로 이루어지는 배선에 대해서, 도 12를 참조하여 설명한다. 또한, 본 제7 실시 형태에서는, 상기 제5 실시 형태와 다른 부분에 대해서 설명한다.
본 제7 실시 형태에서는, 상기 제5 실시 형태에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함에 의해서, 도 12에 나타내는 바와 같이, 친액부(H1)상에 크롬을 도전성 미립자로서 사용한 배선 패턴용 잉크(X1)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층시킨다. 또한, 도시하는 바와 같이, 친액부(H1) 상에는, 배선 패턴용 잉크(X1), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X1)의 순서로 적층되어 있다. 즉, 배선 패턴용 잉크(X2)는 배선 패턴용 잉크(X1)에 끼인 상태로 친액부(H1)상에 배치되어 있다.
또한, 이들 배선 패턴용 잉크(X1, X2)에 상기 제5 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 친액부(H1)에는, 크롬, 은, 크롬의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
이와 같이 구성된 배선(33)은 은과 기판(P) 사이에 배치되는 크롬 층에 의해서, 은과 기판(P)의 밀착성이 향상되는 동시에, 은 위에 배치되는 크롬 층에 의해서, 은의 산화 및 손상을 방지할 수 있게 된다.
따라서, 본 실시 형태에 의하면, 밀착성이 향상하는 동시에, 내산화성 및 내상처성을 가진 배선(33)을 얻을 수 있게 된다.
(제8 실시 형태)
제8 실시 형태로서, 상기 제5 실시 형태∼제7 실시 형태와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 13을 참조하여 설명한다. 또한, 본 제8 실시 형태에서는, 상기 제5 실시 형태와 다른 부분에 대해서 설명한다.
본 제8 실시 형태에서는, 상기 제5 실시 형태에서 설명한 재료 배치 공정과중간 건조 공정을 반복하여 행함에 의해서, 도 13에 나타내는 바와 같이, 친액부(H1) 상에, 기판(P)으로부터 차례로 망간을 도전성 미립자로서 사용한 배선 패턴용 잉크(X4), 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2), 니켈을 도전성 미립자로서 사용한 배선 패턴용 잉크(X5)가 차례로 적층되어 있다.
또한, 이들 배선 패턴용 잉크(X2, X4, X5)에 상기 제5 실시 형태에서 설명한 열처리/광처리 공정을 행함에 의해서, 친액부(H1)상에는, 망간, 은, 니켈의 순서로 적층되어 이루어지는 배선(33)이 형성된다.
이와 같이 구성된 배선(33)은 은과 기판(P)의 사이에 배치되는 망간 층에 의해서, 은과 기판(P)의 밀착성이 향상된다. 또한, 니켈은 기판(P)과 은의 밀착성을 향상하는 기능 외에, 플라즈마 조사에 의한 은의 열화를 억지하는 기능을 가지고 있다. 이 때문에, 은 위에 니켈을 배치함으로써, 배선(33)이 형성된 기판(P)에 대해서 플라즈마 조사를 행할 때에, 은의 열화를 억지할 수 있는 배선(33)을 얻을 수 있게 된다.
(제9 실시 형태)
제9 실시 형태로서, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 도 14는 본 발명에 의한 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판 측에서 본 평면도이며, 도 15는 도 14의 H-H'선에 따른 단면도이다. 도 16은 액정 표시 장치의 화상 표시 영역에서 매트릭스상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 17은 액정 표시 장치의 부분 확대 단면도이다.
도 14 및 도 15에서, 본 실시의 형태의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판 면내의 영역에서 닫힌 프레임상으로 형성되어 있다.
실링재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 칸막이(53)가 형성되어 있다. 실링재(52)의 외측의 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 한 변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 행하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 상에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(1O)의 주변부에 형성된 단자군을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 등의 동작 모드나, 노말리 화이트 모드/노말리 블랙 모드의 다름에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 칼라 표시용으로서 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 빨강(R), 초록(G), 파랑(B)의 칼라 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 16에 나타내는 바와 같이, 복수의 화소(100a)가 매트릭스상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는, 이 순서로 선순차로 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다로 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함에 의해, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 15에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 리크하는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은, 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 17은 바텀 게이트형 TFT(30)를 가진 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시 형태의 패턴 형성 방법에 의해서 형성된 복수의 다른 재료가 적층되어 이루어지는 게이트 배선(61)이 형성되어 있다. 또한, 본 실시 형태에서는 게이트 배선(61)을 형성할 때에, 후술하는 비결정 실리콘층을 형성하는 프로세스에서 약 350℃까지 가열시키기 때문에, 그 온도에 견디는 재료로서 무기질의 뱅크재를 사용하고 있다. 또한, 본 실시 형태에서는, 크롬(61a)과 은(61b)이 적층되어 이루어지는 게이트 배선(61)을 일례로서 도시한다.
게이트 배선(61)상에는, SiNx로 이루어지는 게이트 절연막(62)을 거쳐서 비결정 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63)상에는, 오믹 접합을 얻기 위한 예를 들면 n+형 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63)상에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에칭 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 행함으로써, 도시한 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 동일하게 막형성하는 동시에, 포토 에칭을 행함으로써, 도시한 바와 같이 패터닝된다. 또한, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 상에 각각 뱅크(66···)를 형성하고, 이들 뱅크(66···) 사이에 상술한 액적 토출 장치(IJ)를 사용하여, 소스선, 드레인선을 형성할 수 있다. 또한, 이들 소스선 및 드레인선도 본 발명에 의한 패턴으로서 구성할 수 있다.
따라서, 본 실시 형태에서는, 게이트선(61), 소스선 및 드레인선을 복수의 다른 재료가 적층되어 이루어지는 배선으로서 형성할 수 있고, 복수의 기능성을 가진 게이트선(61), 소스선 및 드레인선을 얻을 수 있다.
또한, 이 배선이 상기 제1 실시 형태에서 설명한 크롬과 은의 2층으로 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상된 액정 표시 장치(100)를 얻을 수 있다. 또한, 상기 배선이 제2 실시 형태에서 설명한 티탄, 은, 티탄의 순서로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 일렉트로마이그레이션이 억제된 액정 표시 장치(100)를 얻을 수 있다. 또한, 상기 배선이 제3 실시 형태에서 설명한 크롬, 은, 크롬의 순서로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상되는 동시에 내산화성 및 내상처성이 향상된 액정 표시 장치(100)를 얻을 수 있다. 또한,상기 배선이 상기 제4 실시 형태에서 설명한 망간, 은, 니켈의 순서로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상되는 동시에 은의 플라즈마 처리에 의한 열화가 억지된 액정 표시 장치(100)를 얻을 수 있다.
또한, 본 실시 형태에서는, 도 17에 나타내는 바와 같이 뱅크(B, B) 사이에 게이트선(61)을 형성했지만, 본 발명이 이것에 한정되는 것은 아니고, 도 18에 나타내는 바와 같이, 기판(P)에 친액부(H1)와 발액부(H2)를 형성하고, 친액부(H1)상에 게이트 배선(61)을 형성해도 좋다.
(제10 실시 형태)
상기 실시 형태에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들면 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용할 수 있다. 유기 EL 표시 디바이스는, 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴에 의해 여기자(엑시톤)를 생성시켜, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 가진 기판 상에, 유기 EL 표시 소자에 사용되는 형광성 재료중, 빨강, 초록 및 파랑색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀 칼라 EL 디바이스를 제조할 수 있다.
본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이며, 복수의 기능성을 가진 배선을 구비하는 유기 EL 디바이스를 얻을 수 있다.
도 19는 상기 액적 토출 장치(IJ)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 19를 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 19에서, 유기 EL 장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향 전극), 및 밀봉 기판(371)으로 구성된 유기 EL 소자(302)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는 액티브 소자인 TFT(30)가 기판(311)상에 형성되어, 복수의 화소 전극(331)이 회로 소자부(321)상에 정렬하여 구성된 것이다. 또한, TFT(30)를 구성하는 게이트 배선(61)이 상술한 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(331) 사이에는 뱅크부(341)가 격자상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 오목부 개구(344)에, 발광 소자(351)가 형성되어 있다. 또한, 발광 소자(351)는 적색의 발광소자와 녹색의 발광소자와 청색의 발광소자로 이루어져 있어, 이것에 의해서 유기 EL 장치(301)는 풀 칼라 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전면에 형성되고, 음극(361) 상에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(301)의 제조 프로세스는 뱅크부(341)를 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(351)을 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361) 상에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(344), 즉 화소 전극(331) 상에 정공 주입층(352) 및 발광층(353)을 형성함에 의해 발광 소자(351)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 또한, 정공 주입층 형성 공정은, 정공 주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331)상에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(352)을 형성하는 제1 건조 공정을 가지고 있다. 또한, 발광층 형성 공정은 발광층(353)을 형성하기 위한 액상체 재료를 정공 주입층(352) 상에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(353)을 형성하는 제2 건조 공정을 가지고 있다. 또한, 발광층(353)은 상술한 바와 같이 빨강, 초록, 파랑의 3색에 대응하는 재료에 의해서 3종류의 것이 형성되도록 되어 있고, 따라서 상기의 제2 토출 공정은, 3종류의 재료를 각각 토출하기 위해 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에서 상기의 액적 토출 장치(IJ)를 사용할 수 있다.
(제11 실시 형태)
상술한 실시 형태에서는, 본 발명에 의한 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조할 수도 있다. 이하, TFT를 제조하는 방법에 대해서 도 20a∼20d를 참조하면서 설명한다.
도 20a에 나타내는 바와 같이, 우선, 세정한 유리 기판(510) 윗면에, 1화소 피치의 1/20∼1/10의 홈(511a)을 마련하기 위한 제1 층째의 뱅크(511)가, 포토리소그래피법에 의해 형성된다. 이 뱅크(511)로는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외에 폴리실라잔 등의 무기계 재료가 적합하게 사용된다.
이 형성 후의 뱅크(511)에 발액성을 갖게 하기 위해서, CF4플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 행할 필요가 있지만, 대신에, 뱅크(511)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해두어도 좋다. 이 경우에는, CF4플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(511)의, 토출 잉크에 대한 접촉각으로는 40˚이상, 또한 유리면의 접촉각으로는 10˚이하를 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 도전성 미립자(테트라데칸 용매)에 대한 처리 후의 접촉각은, 뱅크(511)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0˚(미처리의 경우에는 10˚이하)을 확보할 수 있다. 또한, 이들 접촉각은 플라즈마 파워 550W 하에, 4불화메탄 가스를 0.1ℓ/분으로 공급하는 처리 조건 하에서 얻은 것이다.
상기 제1 층째의 뱅크 형성 공정에 이어서 게이트 주사 전극 형성 공정에서는, 뱅크(511)로 구획된 묘화 영역인 상기 홈(511a)내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써 게이트 주사 전극(512)을 형성한다. 또한, 게이트 주사 전극(512)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, 팔라듐, Ni, W-Si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 하여 형성된 게이트 주사 전극(512)은 뱅크(511)에 충분한 발액성이 미리 부여되어 있으므로, 홈(511a)으로부터 삐져 나오지 않고 미세한 배선 패턴을 형성할 수 있게 된다.
이상의 공정에 의해, 기판(510) 상에는, 뱅크(511)와 게이트 주사 전극(512)으로 이루어지는 평탄한 윗면을 구비한 은(Ag)으로 이루어지는 제1 도전층(A1)이 형성된다.
또한, 홈(511a)내에서의 양호한 토출 결과를 얻기 위해서는, 도 20a에 나타내는 바와 같이, 이 홈(511a)의 형상으로서 순(順)테이퍼(토출원으로 향하여 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액적을 충분한 깊이까지 흘러 들어가게 할 수 있게 된다.
다음에, 도 20b에 나타내는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연막(513), 활성층(521), 콘택트층(509)의 연속 막형성을 행한다. 게이트 절연막(513)으로서 질화실리콘막, 활성층(521)으로서 비결정 실리콘막,콘택트층(509)로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴에 의해 형성한다. CVD법으로 형성하는 경우, 300℃∼350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이어서 제2 층째의 뱅크 형성 공정에서는, 도 20c에 나타내는 바와 같이, 게이트 절연막(513)의 윗면에, 1화소 피치의 1/20∼1/10으로 또한 상기 홈(511a)과 교차하는 홈(514a)을 마련하기 위한 2층째의 뱅크(514)를, 포토리소그래피법에 의거하여 형성한다. 이 뱅크(514)로는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외에 폴리실라잔 등의 무기계 재료가 적합하게 사용된다.
이 형성 후의 뱅크(514)에 발액성을 갖게 하기 위해서 CF4플라즈마 처리 등(불소 성분을 가진 가스를 사용하는 플라즈마 처리)을 행할 필요가 있지만, 대신에, 뱅크(514)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해두는 것도 좋다. 이 경우에는, CF4플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(514)의, 토출 잉크에 대한 접촉각으로는, 40˚ 이상을 확보하는 것이 바람직하다.
상기 제2 층째의 뱅크 형성 공정에 이어서 소스·드레인 전극 형성 공정에서는, 뱅크(514)로 구획된 묘화 영역인 상기 홈(514a)내를 채우도록, 도전성 재료를함유하는 액적을 잉크젯으로 토출함으로써, 도 20d에 나타내는 바와 같이, 상기 게이트 주사 전극(512)에 대해서 교차하는 소스 전극(515) 및 드레인 전극(516)이 형성된다. 또한, 소스 전극(515) 및 드레인 전극(516)을 형성할 때, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 하여 형성된 소스 전극(515) 및 드레인 전극(516)은, 뱅크(514)에 충분한 발액성이 미리 부여되어 있으므로, 홈(514a)에서 삐져 나오지 않고 미세한 배선 패턴을 형성할 수 있게 된다.
또한, 소스 전극(515) 및 드레인 전극(516)을 배치한 홈(514a)을 메우도록 절연 재료(517)가 배치된다. 이상의 공정에 의해, 기판(510) 상에는, 뱅크(514)와 절연 재료(517)로 이루어지는 평탄한 윗면(520)이 형성된다.
또한, 절연 재료(517)에 컨택트홀(519)를 형성하는 동시에, 윗면(520)상에 패터닝된 화소 전극(ITO)(518)을 형성하여, 컨택트홀(519)를 거쳐서 드레인 전극(516)과 화소 전극(518)을 접속함으로써, TFT가 형성된다.
(제12 실시 형태)
도 21은 액정 표시 장치의 다른 실시 형태를 나타내는 도면이다.
도 21에 나타내는 액정 표시 장치(전기 광학 장치)(901)는 크게 나누면 칼라의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 그 외의 다른 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b) 사이에 형성되는 간극, 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 다른 1매의 편광판이 첨부되어 있다. 또한, 도 21에서는, 다른 1매 쪽의 편광판의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프상 또는 문자, 숫자, 기타의 적당한 패턴상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예를 들면 ITO 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 돌출한 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)을 형성할 때 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 뻗은 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은 예를 들면 폴리이미드 등의 가요성을 가진 필름상의 베이스 기판(911) 상에 형성된 Cu 등의 금속막을 패터닝하여배선 패턴(912)을 형성함에 의해서 제조되어 있다.
본 실시 형태에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 복수의 기능을 가진 배선을 구비하는 액정 표시 장치를 얻을 수 있다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널이라도 좋다. 즉, 한쪽 기판에 박막 트랜지스터(TFT)를 형성하여, 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
(제13 실시 형태)
제13 실시 형태로서, 비접촉형 카드 매체의 실시 형태에 대해서 설명한다. 도 22에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 케이스내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 또는 데이터 수수(授受)의 적어도 하나를 행하도록 되어 있다.
본 실시 형태에서는, 상기 안테나 회로(412)가 상기 실시 형태에 의한 패턴형성 방법에 의해서 형성된 복수의 재료가 적층되어 이루어지는 패턴에 의해서 구성되어 있다.
따라서, 복수의 기능성을 갖는 안테나 회로(412)를 구비한 비접촉형 카드 매체를 제조할 수 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는, 상기 외에, PDP(플라즈마 디스플레이 패널)나, 기판 상에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림에 의해, 전자 방출이 일어나는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
(제14 실시 형태)
제14 실시 형태로서, 본 발명의 전자 기기의 구체예에 대해서 설명한다.
도 23a는, 휴대 전화의 일례를 나타낸 사시도이다. 도 23a에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 23b는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 23b에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 23c는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 23c에서, 800은 시계 본체를 나타내고, 801은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 23a∼23c에 나타내는 전자 기기는, 상기 실시 형태의 액정 표시 장치를 구비한 것이므로, 복수의 기능성을 가진 패턴을 구비하는 전자 기기를 제공할 수 있게 된다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 하였으나, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명이 이들 예에 한정되지 않는 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의하여 여러 가지로 변경할 수 있다.
본 발명에 의한 패턴 형성 방법에 의하면, 복수의 재료가 적층되어 이루어지는 패턴이 기판에 형성된 뱅크 사이에 형성되며, 이것에 의해서, 패턴에 한종류의 재료로는 얻어지지 않은 기능성을 부여할 수 있게 된다.

Claims (37)

  1. 기능액을 기판 상에 배치시켜 패턴을 형성하는 방법으로서,
    상기 기판 상에 상기 패턴의 형성 영역에 따른 뱅크를 형성하는 공정과,
    상기 뱅크 사이에 제1 기능액을 배치하는 공정과,
    배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정과,
    상기 뱅크 사이에 적층한 상기 제1 기능액과 상기 제2 기능액에 대해서 소정의 처리를 행함으로써 복수의 재료가 적층되어 이루어지는 상기 패턴을 형성하는 공정
    을 갖는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정은, 먼저 상기 뱅크 사이에 배치된 상기 기능액을 고화시킨 뒤에 다른 종류의 상기 기능액을 상기 뱅크 사이에 배치시킴에 의해서 상기 뱅크 사이에 다른 종류의 상기 기능액을 적층시키는 공정인 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 기능액을 상기 뱅크 사이에 배치시키기 전에, 상기 뱅크의 표면에 발액성을 부여하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 기능액을 상기 뱅크 사이에 배치시키기 전에, 상기 뱅크 사이에 노출한 상기 기판의 표면에 친액성을 부여하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 기능액에는 도전성 미립자가 함유되는 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 기능액에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 것을 특징으로 하는 패턴 형성 방법.
  7. 기능액을 기판 상에 배치시켜 패턴을 형성하는 방법으로서,
    상기 기판 상에 상기 패턴의 형성 영역에 따른 피기능액 배치 영역과 그 피기능액 배치 영역을 둘러싸는 발액 영역을 형성하는 공정과,
    상기 피기능액 배치 영역 상에 제1 기능액을 배치하는 공정과,
    배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정과,
    상기 피기능액 배치 영역 상에 적층한 상기 제1 기능액과 상기 제2 기능액에대해서 소정의 처리를 행함에 의해서 복수의 재료가 적층되어 이루어지는 상기 패턴을 형성하는 공정
    을 갖는 것을 특징으로 하는 패턴 형성 방법.
  8. 제7항에 있어서,
    배치된 상기 제1 기능액 상에 제2 기능액을 배치하는 공정은, 먼저 상기 피기능액 배치 영역에 배치된 상기 기능액을 고화시킨 뒤에 다른 종류의 상기 기능액을 고화시킨 상기 기능액 상에 배치함으로써 상기 피기능액 배치 영역 상에 다른 종류의 상기 기능액을 배치하여 적층시키는 공정인 것을 특징으로 하는 패턴 형성 방법.
  9. 제7항에 있어서,
    상기 발액 영역은 단분자막이 상기 기판 상에 형성됨에 의해서 발액화되는 영역인 것을 특징으로 패턴 형성 방법.
  10. 제9항에 있어서,
    상기 단분자막은 유기 분자로 이루어지는 자기 조직화막인 것을 특징으로 하는 패턴 형성 방법.
  11. 제7항에 있어서,
    상기 발액 영역은 불화 중합막이 상기 기판 상에 형성됨에 의해서 발액화되는 영역인 것을 특징으로 하는 패턴 형성 방법.
  12. 제7항에 있어서,
    상기 기능액에는 도전성 미립자가 함유되는 것을 특징으로 하는 패턴 형성 방법.
  13. 제7항에 있어서,
    상기 기능액에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 것을 특징으로 하는 패턴 형성 방법.
  14. 기판 상에 형성된 패턴을 구비하는 디바이스의 제조 방법으로서,
    제1항 기재의 패턴 형성 방법에 의해서 상기 기판 상에 상기 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  15. 기판 상에 형성된 패턴을 구비하는 디바이스의 제조 방법으로서,
    제7항 기재의 패턴 형성 방법에 의해서 상기 기판 상에 상기 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  16. 기판 상에 형성된 뱅크 사이에 형성되는 패턴으로서,
    복수의 재료가 적층되어 이루어지는 것을 특징으로 하는 패턴.
  17. 제16항에 있어서,
    상기 복수의 재료는 도전성을 가진 재료인 것을 특징으로 하는 패턴.
  18. 제16항에 있어서,
    상기 복수의 재료에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 포함되는 것을 특징으로 하는 패턴.
  19. 제16항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료와 상기 기판의 밀착성을 향상시키기 위한 재료를 포함하는 것을 특징으로 하는 패턴.
  20. 제16항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 일렉트로마이그레이션을 억제하기 위한 재료를 포함하는 것을 특징으로 하는 패턴.
  21. 제16항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 산화를 방지하는 재료를 포함하는 것을 특징으로 하는 패턴.
  22. 제16항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 손상을 방지하는 재료를 포함하는 것을 특징으로 하는 패턴.
  23. 피기능액 배치 영역과 그 피기능액 배치 영역을 둘러싸는 발액 영역이 형성된 기판의 상기 피기능액 배치 영역상에 형성되는 패턴으로서, 복수의 재료가 적층되어 이루어지는 것을 특징으로 하는 패턴.
  24. 제23항에 있어서,
    상기 복수의 재료는 도전성을 가진 재료인 것을 특징으로 하는 패턴.
  25. 제23항에 있어서,
    상기 복수의 재료에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 포함되는 것을 특징으로 하는 패턴.
  26. 제23항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료와 상기 기판의 밀착성을 향상시키기 위한 재료를 포함하는 것을 특징으로 하는 패턴.
  27. 제23항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 일렉트로마이그레이션을 억제하기 위한 재료를 포함하는 것을 특징으로 하는 패턴.
  28. 제23항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 산화를 방지하는 재료를 포함하는 것을 특징으로 하는 패턴.
  29. 제23항에 있어서,
    상기 복수의 재료는 상기 패턴의 주된 기능을 담당하는 주재료와, 그 주재료의 손상을 방지하는 재료를 포함하는 것을 특징으로 하는 패턴.
  30. 제16항 기재의 패턴을 구비하는 디바이스.
  31. 제23항 기재의 패턴을 구비하는 디바이스.
  32. 제30항 기재의 디바이스를 구비하는 전기 광학 장치.
  33. 제31항 기재의 디바이스를 구비하는 전기 광학 장치.
  34. 제32항 기재의 전기 광학 장치를 구비하는 전자 기기.
  35. 제33항 기재의 전기 광학 장치를 구비하는 전자 기기.
  36. 기판 상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정, 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정에서는 제1항 기재의 패턴 형성 방법을 사용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  37. 기판 상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정, 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정에서는, 제7항 기재의 패턴 형성 방법을 사용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
KR1020040032605A 2003-05-12 2004-05-10 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법 KR100631358B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00133285 2003-05-12
JPJP-P-2003-00133284 2003-05-12
JP2003133284 2003-05-12
JP2003133285 2003-05-12
JPJP-P-2004-00118838 2004-04-14
JP2004118838A JP3823981B2 (ja) 2003-05-12 2004-04-14 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
KR20040097901A true KR20040097901A (ko) 2004-11-18
KR100631358B1 KR100631358B1 (ko) 2006-10-09

Family

ID=33033091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040032605A KR100631358B1 (ko) 2003-05-12 2004-05-10 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법

Country Status (7)

Country Link
US (2) US7220682B2 (ko)
EP (4) EP1777581B1 (ko)
JP (1) JP3823981B2 (ko)
KR (1) KR100631358B1 (ko)
CN (1) CN100403511C (ko)
DE (2) DE602004016249D1 (ko)
TW (1) TWI248332B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726273B1 (ko) * 2004-10-21 2007-06-11 세이코 엡슨 가부시키가이샤 박막트랜지스터, 전기 광학 장치, 및 전자 기기
KR100857519B1 (ko) * 2006-06-08 2008-09-08 세이코 엡슨 가부시키가이샤 전기 광학 장치의 제조 방법 및 전기 광학 장치
KR100910977B1 (ko) * 2006-07-25 2009-08-05 세이코 엡슨 가부시키가이샤 패턴의 형성 방법, 및 액정 표시 장치의 제조 방법
KR101308435B1 (ko) * 2006-06-30 2013-09-16 엘지디스플레이 주식회사 패턴 형성방법 및 이를 이용한 액정표시소자의 제조방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP2006192320A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 識別コード描画方法、基板及び表示モジュール
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP4696616B2 (ja) * 2005-03-17 2011-06-08 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP2006292801A (ja) * 2005-04-06 2006-10-26 Seiko Epson Corp 液晶装置並びに電子機器
JP4617983B2 (ja) * 2005-04-22 2011-01-26 セイコーエプソン株式会社 膜パターン形成方法及びデバイス製造方法
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
JP4760168B2 (ja) * 2005-07-05 2011-08-31 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007150258A (ja) * 2005-10-27 2007-06-14 Seiko Epson Corp パターン形成方法、膜構造体、電気光学装置及び電子機器
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP2007134481A (ja) * 2005-11-10 2007-05-31 Sony Corp 半導体装置の製造方法
JP4424304B2 (ja) 2005-12-07 2010-03-03 セイコーエプソン株式会社 ディスプレイの製造方法、ディスプレイおよび電子機器
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP2007286469A (ja) * 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2007329446A (ja) 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
US9615463B2 (en) 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
KR100993056B1 (ko) * 2006-12-05 2010-11-08 주식회사 엘지화학 프리 패턴된 기판을 이용한 고해상도 잉크젯 인쇄 방법 및이 방법에 의해 제조된 도전성 기판
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009129943A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
KR100922810B1 (ko) 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP4636080B2 (ja) * 2007-12-25 2011-02-23 セイコーエプソン株式会社 発色構造体とその製造方法
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
KR100984574B1 (ko) 2008-06-06 2010-09-30 파나소닉 주식회사 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
JP5129077B2 (ja) * 2008-09-30 2013-01-23 富士フイルム株式会社 配線形成方法
TWI404214B (zh) * 2008-11-12 2013-08-01 Ind Tech Res Inst 電子元件及薄膜電晶體的製造方法
JP5869859B2 (ja) * 2011-12-09 2016-02-24 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
KR101899481B1 (ko) * 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
FR2988517B1 (fr) 2012-03-22 2014-04-11 Commissariat Energie Atomique Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'une puce de circuit integre sur le support
JP2013230623A (ja) 2012-04-27 2013-11-14 Seiko Epson Corp 液体噴射装置
JP2013230624A (ja) * 2012-04-27 2013-11-14 Seiko Epson Corp 液体噴射装置
US9305854B2 (en) * 2012-08-21 2016-04-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL using UV-cured conductive ink over wafer level package
JP6156633B2 (ja) * 2013-06-28 2017-07-05 住友重機械工業株式会社 薄膜形成方法及び薄膜形成装置
US10779451B2 (en) 2013-11-29 2020-09-15 BotFactory, Inc. Apparatus and method for the manufacturing of printed wiring boards on a substrate
US10548231B2 (en) 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
JP6399801B2 (ja) * 2014-05-13 2018-10-03 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN105704938B (zh) * 2016-03-28 2018-07-06 上海美维电子有限公司 线路板的加工方法
JP6560704B2 (ja) * 2017-03-14 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
KR102583898B1 (ko) 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108962963B (zh) * 2018-08-01 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
JP2020136280A (ja) * 2019-02-12 2020-08-31 株式会社村田製作所 電子部品の製造方法
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN1056711A (zh) 1989-06-15 1991-12-04 美国环球油品公司 在发酵过程中由红曲霉属直接生产结晶色素的方法
JPH05265040A (ja) 1992-03-18 1993-10-15 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP2701738B2 (ja) * 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
KR100477153B1 (ko) * 1996-09-19 2005-08-01 세이코 엡슨 가부시키가이샤 El장치,el장치의제조방법,매트릭스형el장치,매트릭스형el장치의제조방법
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JPH10161093A (ja) 1996-11-28 1998-06-19 Sharp Corp 液晶表示素子用配線基板の製造方法および液晶表示素子
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP3403949B2 (ja) * 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
TW490997B (en) 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
CN1199794C (zh) * 2001-08-03 2005-05-04 中国科学院金属研究所 喷墨打印制备金属薄膜的方法
JP2003059940A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
GB2379083A (en) * 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
JP2003124215A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP3954833B2 (ja) 2001-10-19 2007-08-08 株式会社アルバック バッチ式真空処理装置
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003133285A (ja) 2001-10-24 2003-05-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP3698138B2 (ja) * 2001-12-26 2005-09-21 セイコーエプソン株式会社 撥水化処理の方法、薄膜形成方法及びこの方法を用いた有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
JP4068883B2 (ja) 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR20040026167A (ko) 2002-09-23 2004-03-30 인터내셔널 비지네스 머신즈 코포레이션 사용자가 입력한 유알엘 및/또는 검색어에 근거하여광고를 제공하는 방법 및 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726273B1 (ko) * 2004-10-21 2007-06-11 세이코 엡슨 가부시키가이샤 박막트랜지스터, 전기 광학 장치, 및 전자 기기
KR100857519B1 (ko) * 2006-06-08 2008-09-08 세이코 엡슨 가부시키가이샤 전기 광학 장치의 제조 방법 및 전기 광학 장치
KR101308435B1 (ko) * 2006-06-30 2013-09-16 엘지디스플레이 주식회사 패턴 형성방법 및 이를 이용한 액정표시소자의 제조방법
KR100910977B1 (ko) * 2006-07-25 2009-08-05 세이코 엡슨 가부시키가이샤 패턴의 형성 방법, 및 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP1777581B1 (en) 2008-06-18
JP3823981B2 (ja) 2006-09-20
EP1777581A3 (en) 2007-06-06
US7220682B2 (en) 2007-05-22
TW200425814A (en) 2004-11-16
US20050003166A1 (en) 2005-01-06
KR100631358B1 (ko) 2006-10-09
EP1478016A3 (en) 2006-01-25
CN1551331A (zh) 2004-12-01
EP1925974A3 (en) 2009-01-21
EP1478016A2 (en) 2004-11-17
CN100403511C (zh) 2008-07-16
EP1925974A2 (en) 2008-05-28
JP2004363561A (ja) 2004-12-24
US20070194449A1 (en) 2007-08-23
DE602004016249D1 (de) 2008-10-16
EP1777581A2 (en) 2007-04-25
DE602004014545D1 (de) 2008-07-31
TWI248332B (en) 2006-01-21
EP1906442A2 (en) 2008-04-02
EP1906442A3 (en) 2008-04-09
EP1478016B1 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4075929B2 (ja) パターン形成方法
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee