KR20040102321A - 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 - Google Patents

박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20040102321A
KR20040102321A KR1020040034618A KR20040034618A KR20040102321A KR 20040102321 A KR20040102321 A KR 20040102321A KR 1020040034618 A KR1020040034618 A KR 1020040034618A KR 20040034618 A KR20040034618 A KR 20040034618A KR 20040102321 A KR20040102321 A KR 20040102321A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
banks
bank
film pattern
Prior art date
Application number
KR1020040034618A
Other languages
English (en)
Other versions
KR100628903B1 (ko
Inventor
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040102321A publication Critical patent/KR20040102321A/ko
Application granted granted Critical
Publication of KR100628903B1 publication Critical patent/KR100628903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G5/00—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs
    • A61G5/10—Parts, details or accessories
    • A61G5/1051—Arrangements for steering
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G5/00—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs
    • A61G5/04—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs motor-driven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S180/00—Motor vehicles
    • Y10S180/907—Motorized wheelchairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Animal Behavior & Ethology (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 세선화를 양호하게 실현할 수 있는 박막 패턴의 형성 방법을 제공한다.
본 발명의 박막 패턴의 형성 방법은, 기능액을 기판(P)상에 배치함에 의해 박막 패턴을 형성하는 방법으로서, 기판(P)상에 박막 패턴에 따른 뱅크(B)를 돌출되게 마련하는 뱅크 형성 공정(S1)과 뱅크(B)에 CF4플라즈마 처리에 의해 발액성을 부여하는 발액화 처리 공정(S3)과, 발액성을 부여한 뱅크(B) 사이에 기능액을 배치하는 재료 배치 공정(S4)을 갖는 것을 특징으로 한다.

Description

박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기{METHOD OF FORMING THIN FILM PATTERN AND METHOD OF MANUFACTURING DEVICE, ELECTROOPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로나 집적회로 등의 배선을 갖는 디바이스를 제조하기 위해서는 예를 들면 포토리소그래피법이 사용되고 있다. 이 포토리소그래피법은 미리 도전막을 도포한 기판 상에 레지스트라 불리는 감광성 재료를 도포하고, 회로 패턴을 조사하여 현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은 진공 장치 등의 대규모 설비나 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수％ 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 많이 든다.
이것에 대해서, 액적 토출 헤드로부터 액체 재료를 액적상으로 토출하는 액적 토출법, 소위 잉크젯법을 사용하여 기판 상에 배선 패턴을 형성하는 방법이 제안되어 있다(예를 들면, 미국 특허 5132248호 명세서 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산한 기능액인 배선 패턴 형성용 잉크를 기판에 직접 패턴 도포하고, 그 후 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 필요없어져, 프로세스가 대폭 간단해지는 동시에, 원재료의 사용량도 적게 할 수 있는 장점이 있다.
그런데, 근래에는 디바이스를 구성하는 회로의 고밀도화가 점점더 진행되어, 배선 패턴에 대해서 더욱더 세선화가 요구되고 있다. 그러나, 좁은 선폭의 배선 패턴을 액적 토출법에 의거하여 형성하려고 한 경우, 그 배선폭의 정밀도를 충분히 얻는 것이 어렵고, 또한, 토출 액적의 직경보다 좁은 선폭이 요구되는 경우에 그 대응이 매우 곤란하다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 액적 토출법에 의해 기판 상에 배선 등의 박막 패턴을 형성할 때, 세선화를 양호하게 실현할 수 있는 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공함을 목적으로 한다.
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면.
도 3은 본 발명의 박막 패턴의 형성 방법의 일실시 형태를 나타내는 플로우 차트도.
도 4는 본 발명의 박막 패턴을 형성하는 순서의 일례를 나타내는 모식도.
도 5는 본 발명의 박막 패턴을 형성하는 순서의 일례를 나타내는 모식도.
도 6은 잔사 처리 공정에 사용하는 플라즈마 처리 장치의 일례를 나타내는 도면.
도 7은 액정 표시 장치를 대향 기판 측에서 본 평면도.
도 8은 도 7의 H－H＇선에 따른 단면도.
도 9는 액정 표시 장치의 등가 회로도.
도 10은 액정 표시 장치의 부분 확대 단면도.
도 11은 비접촉형 카드 매체의 분해 사시도.
도 12는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
[부호의 설명]
33…배선 패턴(박막 패턴), 34…홈부, 35…저부,
100…액정 표시 장치(전기 광학 장치),
400…비접촉형 카드 매체(전자 기기), B…뱅크, P…기판
상기의 목적을 달성하기 위해서 본 발명은, 이하의 구성을 채용하고 있다.
본 발명의 박막 패턴의 형성 방법은, 기능액을 기판 상에 배치함에 의해 박막 패턴을 형성하는 방법으로서, 상기 기판 상에 상기 박막 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크에 발액성을 부여하는 발액화 처리 공정과, 상기 발액성을 부여한 상기 뱅크 사이에 상기 기능액을 배치하는 재료 배치 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 박막 패턴을 형성하기 위한 기능액을 기판 상에 돌출되게 마련한 뱅크 사이에 배치하는 구성이므로, 뱅크 형상에 따라 박막 패턴을 소망한 선폭으로 원활히 패터닝할 수 있다. 또한, 토출된 기능액의 액적의 일부가 뱅크 상에 놓여져도, 뱅크에 발액성이 부여되어 있으므로 뱅크로부터 튕겨져, 뱅크 사이의 저부로 흘러 들어가게 된다. 따라서, 토출된 기능액은 기판 상의 뱅크 사이에 양호하게 배치되어, 형성되는 박막 패턴의 세선화를 실현할 수 있다.
이 경우에서, 상기 발액화 처리 공정은 4불화탄소(CF4)를 비롯한 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리 공정을 가짐을 특징으로 한다. 이것에 의해, 뱅크에 불소기가 도입되어, 뱅크는 기능액의 용매에 의존하지 않는 발액성을 갖게 된다. 또한, CF4플라즈마 처리에서는 기능액 조성과의 최적화를 행하지 않아도 뱅크에 충분한 발액성을 부여할 수 있기 때문에, 사용하는 기능액의 선택폭을 넓힐 수 있다.
상기 뱅크의 발액성을 상기 뱅크 사이의 저부보다 높게 하는 것이 바람직하다. 이것에 의해, 뱅크 사이에 배치된 기능액은 저부에서 양호하게 젖어 퍼져, 균일한 박막 패턴을 형성한다.
또한, 본 발명의 박막 패턴의 형성 방법에서는, 상기 뱅크 사이의 저부에 친액성을 부여하는 친액화 처리 공정을 가짐에 의해, 기능액을 저부에서 더욱 양호하게 젖어 퍼지게 할 수 있다.
본 발명의 박막 패턴의 형성 방법에서, 상기 재료 배치 공정은 상기 기능액의 액적을 상기 뱅크 사이로 토출하는 액적 토출 공정을 갖고, 상기 뱅크는 상기 액적의 직경보다도 작은 폭을 가짐을 특징으로 한다. 이것에 의해, 토출하는 액적의 직경의 조정 작업을 엄밀히 행하지 않아도, 뱅크상에 놓여진 액적의 일부는 기능액의 유동성이나 모세관 현상 등에 의해 기판 상의 뱅크 사이에 양호하게 배치되기 때문에, 뱅크에 따른 선폭을 가진 박막 패턴을 형성할 수 있다. 즉, 토출 액적을 소경화하는 것은, 액적 토출 헤드의 구동 파형 조정 작업이나 기능액의 재료 특성 조정 작업 등을 필요로 하여, 수고가 드는 경우가 있지만, 형성할 박막 패턴에 따른 뱅크를 형성하는 동시에 이 뱅크에 발액성을 부여함에 의해, 상기 작업을 엄밀히 행하지 않아도 소망한 선폭을 갖는 박막 패턴을 양호하게 형성할 수 있다.
여기서, 상기 액적의 중량을 예를 들면 1ng이상 5ng이하로 함에 의해, 뱅크 사이의 홈부의 폭을 예를 들면 10㎛정도로 설정했을 때에 액적을 뱅크 사이에 양호하게 배치할 수 있다.
본 발명의 박막 패턴의 형성 방법은, 상기 기능액에는 도전성 미립자가 함유되는 것을 특징으로 한다. 또는, 상기 기능액에는, 열처리, 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 것을 특징으로 한다. 본 발명에 의하면, 박막 패턴을 배선 패턴으로 할 수 있어, 각종 디바이스에 응용할 수 있다. 또한, 도전성 미립자 외에 유기 EL 등의 발광 소자 형성 재료나 R·G·B의 잉크 재료를 사용함으로써, 유기 EL 장치나 칼라 필터를 가진 액정 표시 장치 등의 제조에도 적용할 수 있다.
또한, 화소를 가진 디바이스의 일부를 구성하는 박막 패턴을 형성할 때, 상기 뱅크 사이의 홈부의 폭을 상기 화소의 짧은 변 방향의 1／20이상 1／10이하로 함으로써, 이 화소에 따라 배치되는 박막 트랜지스터 등의 스위칭 소자를 구성하는 배선 패턴을 소망한 선폭으로 형성할 수 있다. 여기서, 예를 들면 직사각형 모양으로 형성된 1화소의 긴 변을 300㎛정도, 짧은 변을 100㎛정도로 하면, 홈부의 폭(나아가서는 배선 패턴의 선폭)은 5∼10㎛로 설정된다.
본 발명의 디바이스의 제조 방법은 기판 상에 박막 패턴을 형성하는 공정을 가진 디바이스의 제조 방법에 있어서, 상기 기재의 박막 패턴의 형성 방법에 의해, 상기 기판 상에 박막 패턴을 형성하는 것을 특징으로 한다. 본 발명에 의하면, 세선화를 실현한 박막 패턴을 가진 디바이스를 얻을 수 있다.
본 발명의 전기 광학 장치는, 상기 기재의 디바이스의 제조 방법을 사용하여 제조된 디바이스를 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자 기기는, 상기 기재의 전기 광학 장치를 구비하는 것을 특징으로 한다. 본 발명에 의하면, 세선화 및 미세화가 실현된 배선 패턴을 가진 전기 광학 장치 및 전자 기기를 얻을 수 있다.
[발명의 실시 형태]
이하, 본 발명의 박막 패턴의 형성 방법 및 디바이스의 제조 방법의 일실시 형태에 대해서 도면을 참조하면서 설명한다. 본 실시 형태에서는, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴(박막 패턴)형성용 잉크(기능액)를 액적상으로 토출하여, 기판 상에 도전성 막으로 형성된 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
우선, 사용하는 잉크(기능액)에 대해서 설명한다. 액체 재료인 배선 패턴 형성용 잉크는 도전성 미립자를 분산매에 분산한 분산액으로 이루어지는 것이다. 본 실시 형태에서는 도전성 미립자로서, 예를 들면, 금, 은, 구리, 알루미늄, 팔라듐, 및 니켈 중의 적어도 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 중합체나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n－헵탄, n－옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로 나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2－디메톡시에탄, 비스(2－메톡시에틸)에테르, p－디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ－부티로락톤, N－메틸－2－피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N／m이상 0.07N／m이하의 범위내인 것이 바람직하다. 액적 토출법에 의해 잉크를 토출할 때, 표면장력이 0.02N／m미만이면, 잉크의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N／m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다.
표면장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않은 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는, 잉크의 기판으로의 젖음성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 액적 토출법을 사용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는, 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은, 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg／㎠ 정도의 초고압을 인가하여 노즐 선단측에서 재료를 토출시키는 것이며, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료간에 정전적인 반발이 일어나, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로서, 피에조 소자가 변형함에 의해서 재료를 저장한 공간에 가요 물질을 거쳐서 압력을 부여하여, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기열변환 방식은, 재료를 저장한 공간내에 마련한 히터에 의해, 재료를 급격히 기화시켜 버블(기포)을 발생시켜서, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은, 재료를 저장한 공간내에 미소 압력을 가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가함으로써 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은 재료의 사용에 낭비가 적고, 더욱이 소망한 위치에 소망한 양의 재료를 적확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액체 재료의 한 방울의 양은 예를 들면 1∼300나노그램이다.
다음에, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다. 이 디바이스 제조 장치로는, 액적 토출 헤드로부터 기판에 대해서 액적을 토출(적하)함에 의해 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다. 도 1에서, 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크를 배치한 기판(P)를 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 긴 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은, 액적 토출 헤드(1)의 아래면에 X축 방향으로 나란히 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 함유하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축방향 구동 모터(2)는 스테핑 모터 등이며, 제어장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다.
또한, 제어장치(CONT)는, X축 방향 구동 모터(2)에 대해서 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(3)에 대해서 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것으로서, 도시하지 않은 Y축 방향 구동 모터를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 상에 도포된 잉크에 함유되는 용매의 증발 및 건조를 행한다. 이 히터 (15)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대해서 액적을 토출한다. 여기서, 이하의 설명에서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향에 일정 간격으로 나란히 마련되어 있다. 또한, 도 1에서는, 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대해서 교차되도록 해도 좋다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐간의 피치를 조절할 수 있다.
또한, 기판(P)과 노즐면의 거리를 임의로 조절 가능하도록 해도 좋다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다. 도 2에서, 액체 재료(배선 패턴 형성용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 거쳐서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴에 의해, 액체실(21)이 변형하여, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴에 의해 피에조 소자(22)의 변형 양이 제어된다. 또한, 인가 전압의 주파수를 변화시킴에 의해 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음에, 본 발명의 배선 패턴의 형성 방법의 일실시 형태에 대해서 도 3, 도4 및 도 5를 참조하면서 설명한다. 도 3은 본 실시 형태에 의한 배선 패턴의 형성 방법의 일례를 나타내는 플로우 차트도, 도 4 및 도 5는 형성 순서를 나타내는 모식도이다.
도 3에 나타내는 바와 같이, 본 실시 형태에 의한 배선 패턴의 형성 방법은, 상술한 배선 패턴 형성용 잉크를 기판 상에 배치하여, 기판 상에 도전막 배선 패턴을 형성하는 것으로서, 기판 상에 배선 패턴에 따른 뱅크를 돌출되게 마련하는 뱅크 형성 공정(S1)과, 기판에 친액성을 부여하는 친액화 처리 공정(S2)과, 뱅크에 발액성을 부여하는 발액화 처리 공정(S3)과, 발액성을 부여한 뱅크 사이에 잉크를 배치하는 재료 배치 공정(S4)과, 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(S5)과, 소성 공정(S6)을 가지고 있다.
이하, 각 공정 마다 상세히 설명한다. 본 실시 형태에서는 기판(P)으로서 유리 기판이 사용된다.
＜뱅크 형성 공정＞
우선, 유기 재료 도포 전에 표면 개질 처리로서, 기판(P)에 대해서 HMDS 처리가 행해진다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기상으로 하여 도포하는 방법이다. 이것에 의해, 도 4(a)에 나타내는 바와 같이, 뱅크와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS층(32)이 기판(P) 상에 형성된다.
뱅크는 칸막이 부재로서 기능하는 부재이고, 뱅크의 형성은 포토리소그래피법이나 인쇄법 등, 임의 방법으로 행할 수 있다. 예를 들면, 포토리소그래피법을사용하는 경우는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정 방법으로, 기판(P)의 HMDS층(32) 상에 뱅크의 높이에 맞추어 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다.
또한, 뱅크 형상(배선 패턴)에 맞추어 마스크를 행하여 레지스트를 노광·현상함에 의해 뱅크 형상에 맞추어 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물로 상층이 유기물로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다. 이것에 의해, 도 4(b)에 나타내는 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B, B)가 돌출되게 마련된다. 또한, 이와 같이 하여 형성되는 뱅크(B, B)로는, 그 상부측의 폭이 좁고, 저부측의 폭이 넓은 테이퍼상으로 하는 것이, 후술하는 바와 같이 뱅크 사이의 홈부에 잉크의 액적이 흘러들어가기 쉽게 되기 때문에 바람직하다.
뱅크를 형성하는 유기 재료로는, 잉크에 대해서 발액성을 나타내는 재료여도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의한 패터닝이 쉬운 절연 유기 재료여도 좋다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용할 수 있다. 또는, 무기 골격(실록산 결합)을 주쇄로 유기기를 가진 재료라도 좋다.
기판(P) 상에 뱅크(B, B)가 형성되면, 불화수소산 처리가 행해진다. 불화수소산 처리는 예를 들면 2.5％ 불화수소산 수용액으로 에칭을 행함으로써 뱅크(B, B)간의 HMDS층(32)을 제거하는 처리이다. 불화수소산 처리에서는, 뱅크(B, B)가마스크로서 기능하여, 도 4(c)에 나타내는 바와 같이, 뱅크(B, B) 사이에 형성된 홈부(34)의 저부(35)에 있는 유기물인 HMDS층(32)이 제거되어, 기판(P)이 노출한다.
＜친액화 처리 공정＞
다음에, 뱅크(B, B) 사이의 저부(35)(기판(P)의 노출부)에 친액성을 부여하는 친액화 처리 공정이 행해진다. 친액화 처리 공정으로는, 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에 산소를 처리 가스로 하는 O2플라즈마 처리 등을 선택할 수 있다. 여기서는 O2플라즈마 처리를 실시한다.
O2플라즈마 처리는, 기판(P)에 대해서 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사한다. O2플라즈마 처리의 조건의 일례로서, 예를 들면 플라즈마 파워가 50∼1000W, 산소 가스 유량이 50∼100㎖／분, 플라즈마 방전 전극에 대한 기판(1)의 상대 이동 속도가 0.5∼10mm／초, 기판 온도가 70∼90℃이다.
또한, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성용 잉크에 대해서 친액성을 가지고 있지만, 본 실시 형태 같이 O2플라즈마 처리나 자외선 조사 처리를 행함으로써, 뱅크(B, B) 사이에 노출한 기판(P) 표면(저부(35))의 친액성을 더욱 높일 수 있다. 여기서, 뱅크 사이의 저부(35)의 잉크에 대한 접촉각이 15도 이하로 되도록, O2플라즈마 처리나 자외선 조사 처리를 행하는 것이 바람직하다.
도 6은 O2플라즈마 처리할 때에 사용하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이다. 도 6에 나타내는 플라즈마 처리 장치는 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료 테이블(40)을 가지고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Y축 방향으로 이동 가능하도록 되어 있다. 전극(42)의 아래면에는, 이동 방향과 직교하는 X축 방향으로 뻗어있는 2개의 평행한 방전 발생부(44, 44)가 돌출되게 마련되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 마련되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상 방전을 방지하는 것이다. 또한, 유전체 부재(45)를 포함하는 전극(42)의 아래면은 거의 평면상으로 되어 있고, 방전 발생부(44) 및 유전체 부재(45)와 기판(P) 사이에는 작은 공간(방전 갭)이 형성되도록 되어 있다. 또한, 전극(42)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 마련되어 있다.
가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 거쳐서 가스 도입구(49)에 접속해 있다.
가스 통로(47)를 통하여 가스 분출구(46)로부터 분사된 처리 가스를 함유하는 소정 가스는, 상기 공간 중을 이동 방향(Y축 방향)의 전방 및 후방으로 갈라져 흘러, 유전체 부재(45)의 전단 및 후단에서 외부로 배기된다. 이와 동시에, 전원(41)으로부터 전극(42)에 소정의 전압이 인가되어, 방전 발생부(44, 44)와 시료 테이블(40) 사이에서 기체 방전이 발생한다. 또한, 이 기체 방전에 의해 생성되는 플라즈마에 상기 소정 가스의 여기 활성종이 생성되어, 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시 형태에서는, 상기 소정 가스는, 처리 가스인 산소(O2)와, 대기압 근방의 압력 하에서 방전을 용이하게 개시하고 또한 안정하게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히, 처리 가스로서 산소를 사용함에 따라, 뱅크(B, B) 사이의 저부(35)에서의 뱅크 형성 시의 유기물(레지스트나 HMDS) 잔사를 제거할 수 있다.
즉, 상기 불화수소산 처리에서는 뱅크(B, B) 사이의 저부(35)의 HMDS(유기물)가 완전히 제거되지 않는 경우가 있다. 또는, 뱅크(B, B) 사이의 저부(35)에 뱅크 형성시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, O2플라즈마 처리를 행함에 의해, 뱅크(B, B) 사이의 저부(35)의 잔사가 제거된다.
또한, 이 O2플라즈마 처리를 예를 들면 유기 EL 장치에서의 전극에 대해서 행함에 의해, 이 전극의 일함수를 조정할 수 있다.
또한, 여기서는 불화수소산 처리를 행함으로써 HMDS층(32)을 제거하도록 설명했지만, O2플라즈마 처리 또는 자외선 조사 처리에 의해 뱅크 사이의 저부(35)의 HMDS층(32)을 충분히 제거할 수 있기 때문에, 불화수소산 처리는 행하지 않아도 좋다. 또한, 여기서는, 친액화 처리로서 O2플라즈마 처리 또는 자외선 조사 처리의 어느 하나를 행하도록 설명했지만, 물론, O2플라즈마 처리와 자외선 조사 처리를 조합하여 행해도 좋다.
＜발액화 처리 공정＞
이어서, 뱅크(B)에 대해서 발액화 처리를 행하여, 그 표면에 발액성을 부여한다.
발액화 처리로는, 4불화탄소(테트라플루오로메탄)를 처리 가스로 하는 플라즈마 처리법(CF4플라즈마 처리법)을 채용한다. CF4플라즈마 처리의 조건은, 예를 들면 플라즈마 파워를 50∼1000W, 4불화탄소 가스 유량을 50∼100㎖／분, 플라즈마 방전 전극에 대한 기체 반송 속도를 0.5∼1020mm／초, 기체온도를 70∼90℃로 한다. 또한, 처리 가스로는 테트라플루오로메탄에 한정되지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다. CF4플라즈마 처리에는, 도 6을 참조하여 설명한 플라즈마 처리 장치를 사용할 수 있다.
이러한 발액화 처리를 행함에 의해, 뱅크(B, B)에는 이것을 구성하는 수지 중에 불소기가 도입되어, 뱅크(B, B)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2플라즈마 처리는, 뱅크(B) 형성 전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은, O2플라즈마에 의한 사전 처리를 하는 편이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 뒤에 O2플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 뱅크 사이의 기판(P) 노출부에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에,기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되지는 않는다.
상술한 친액화 처리 공정 및 발액화 처리 공정에 의해, 뱅크(B)의 발액성이 뱅크 사이의 저부(35)의 발액성보다 높아지도록 표면 개질 처리되게 된다. 또한, 여기서는 친액화 처리로서 O2플라즈마 처리를 행하고 있지만, 상술한 바와 같이, 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, O2플라즈마 처리를 행하지 않고 CF4플라즈마 처리만을 행함에 의해서도, 뱅크(B)의 발액성을 뱅크 사이의 저부(35)보다 높게 할 수 있다.
＜재료 배치 공정＞
다음에, 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성용 잉크의 액적이 기판(P)상의 뱅크(B, B) 사이에 배치된다. 또한, 여기서는, 도전성 재료로서 유기은 화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한 유기은 화합물로 이루어지는 잉크를 토출한다. 재료 배치 공정에서는, 도 5(d)에 나타내는 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 함유하는 잉크를 액적으로 하여 토출한다. 토출 헤드(1)는 뱅크(B, B)사이의 홈부(34)를 향하여, 잉크의 액적을 토출하여 홈부(34)내에 잉크를 배치한다. 이 때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉 홈부(34))은 뱅크(B, B)로 둘러싸여 있으므로, 액적이 소정 위치 이외로 퍼짐을 저지할 수 있다.
본 실시 형태에서는, 뱅크(B, B) 사이의 홈부(34)의 폭(W)(여기서는, 홈부 (34)의 개구부에서의 폭)는 잉크(기능액)의 액적의 직경(D)보다 작게 설정되어 있다. 또한, 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80％ 이하로 설정되어 있는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(1)의 토출 노즐이 막힘이 없이 안정한 액적 토출을 행할 수 있다.
이러한 액적을 액적 토출 헤드(1)로부터 토출하여, 홈부(34)내에 배치하면, 액적은 그 직경(D)이 홈부(34)의 폭(W)보다 크기 때문에, 도 5(e)의 2점쇄선으로 나타내는 바와 같이 그 일부가 뱅크(B, B) 상에 놓여진다. 그러나, 뱅크(B, B)의 표면이 발액성으로 되어 있고 또한 테이퍼상으로 되어 있으므로, 이들 뱅크(B, B)상에 놓여진 액적 부분이 뱅크(B, B)로부터 튕겨지거나, 또는 모세관 현상에 의해서 홈부(34)내로 흘러 들어감에 의해, 도 5(e)의 실선으로 나타내는 바와 같이 액적이 홈부(34)내에 흘러 들어간다.
또한, 홈부(34)내로 토출되거나, 또는 뱅크(B, B)로부터 흘러 들어간 잉크는, 기판(P)(저부(35))이 친액화 처리되어 있으므로 젖어 퍼지기 쉽게 되어 있고, 이것에 의해서 잉크는 보다 균일하게 홈부(34)내를 매립하게 된다. 따라서, 홈부(34)의 폭(W)이 액적의 직경(D)보다 작아도 상관없고, 홈부(34)내를 향하여 토출된 액적은 홈부(34)내로 양호하게 흘러들어가서 이것을 균일하게 매립하게 된다.
＜중간 건조 공정＞
기판(P)에 액적을 토출한 뒤, 분산매의 제거 및 막두께 확보를 위해, 필요에 따라서 건조 처리를 한다. 건조 처리는, 예를 들면 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐링에 의해서 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프,크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100W이상 1000W이하의 범위로 충분하다. 또한, 이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 행함에 의해, 도 5(f)에 나타내는 바와 같이, 잉크의 액적이 복수층 적층되어, 막두께가 두꺼운 배선 패턴(박막 패턴)(33)이 형성된다.
＜소성 공정＞
토출 공정 후의 건조막은, 유기은 화합물의 경우, 도전성을 얻기 위해서 열처리를 행하여, 유기은 화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및／또는 광처리가 행해진다.
열처리 및／또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및／또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다. 본 실시 형태에서는, 홈부(34)의 잉크에 대해서, 대기 중 크린 오븐에서 150℃∼200℃로 10∼20분간의 소성공정이 행해진다. 또한, 예를 들면, 유기은 화합물의 유기분을 제거하기 위해서는, 약 200℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 100℃ 이하로 행하는 것이 바람직하다. 이상의 공정에 의해 토출 공정 후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도전성 막으로 변환된다.
또한, 소성 공정의 후, 기판(P)상에 존재하는 뱅크(B, B)를 에싱 박리 처리에 의해 제거할 수 있다. 에싱 처리로는, 플라즈마 에싱이나 오존 에싱 등을 채용할 수 있다. 플라즈마 에싱은 플라즈마화한 산소 가스 등의 가스와 뱅크(레지스트)를 반응시키고, 뱅크를 기화시켜 박리·제거하는 것이다. 뱅크는 탄소, 산소, 수소로 구성되는 고체의 물질이고, 이것이 산소 플라즈마와 화학반응함으로써 CO2, H2O, O2로 되어, 모두 기체로서 박리할 수 있다. 한편, 오존 에싱의 기본 원리는 플라즈마 에싱과 동일하고, O3(오존)을 분해하여 반응성 가스의 O＋(산소 래디칼)로 바꾸어, 이 O＋와 뱅크를 반응시킨다. O＋와 반응한 뱅크는 CO2, H2O, O2로 되어, 모두 기체로서 박리된다. 기판(P)에 대해서 에싱 박리 처리를 행함에 의해, 기판(P)으로부터 뱅크가 제거된다.
이상 설명한 바와 같이, 토출된 잉크의 액적의 일부가 뱅크(B) 상에 놓여져도, 뱅크(B)에 CF4플라즈마 처리에 의해 발액성이 부여되어 있으므로 뱅크(B)로부터 튕겨져서, 뱅크(B) 사이의 저부(35)로 흘러 들어가므로, 토출된 잉크는 뱅크(B, B) 사이의 기판(P)상에 양호하게 배치되어, 형성되는 배선 패턴의 세선화를 양호하게 실현할 수 있다.
또한, 본 실시 형태에서는 뱅크(B, B)에 의한 홈부(34)의 폭(W)을 액적의 직경(D)보다 작게 하였지만, 본 발명은 이것에 한정되지 않고, 홈부(34)의 폭(W)을액적의 직경(D)보다 크게 해도 좋음은 물론이며, 그 경우에도, 뱅크 사이의 홈부(34)로 규정된 선폭으로 정밀도 좋게 일치한 패턴을 형성할 수 있다.
＜실시예＞
올레핀계 수지의 뱅크가 형성된 유리 기판에 대해서 상기 플라즈마 처리 장치를 사용하여, 플라즈마 파워 550W, 4불화탄소 가스 유량 100〔㎖／분〕, He 가스 유량 10〔ℓ／분〕, 상기 시료 테이블(40)의 이동 속도 2mm／초의 처리 조건으로 CF4플라즈마 처리를 행하였다. CF4플라즈마 처리 후의 뱅크에 대한 유기은 화합물(디에틸렌글리콜디메틸에테르 용매)의 접촉각을 측정한 결과 66.2도였다. 한편, CF4플라즈마 처리를 행하지 않은 뱅크에 대한 유기은 화합물의 접촉각은 10도 이하였다. 이것에 의해, CF4플라즈마 처리에 의해 뱅크에 발액성이 부여되어 있음을 확인할 수 있었다.
마찬가지로, 올레핀계 수지의 뱅크가 형성된 유리 기판에 대해서 상기 플라즈마 처리 장치를 사용하여, 플라즈마 파워 550W, 4불화탄소 가스 유량 100〔㎖／분〕, He 가스 유량 10〔ℓ／분〕, 상기 시료 테이블(40)의 이동 속도 2mm／초의 처리 조건으로 CF4플라즈마 처리를 행하였다. CF4플라즈마 처리 후의 뱅크에 대한 순수한 물의 접촉각을 측정한 결과 104.1도였다. 한편, CF4플라즈마 처리를 행하지 않은 뱅크에 대한 순수한 물의 접촉각은 69.3도였다. 기능액으로서 순수한 물을 사용해도, 뱅크는 CF4플라즈마 처리에 의해 순수한 물에 대해서 발액성을 부여됨을 확인할 수 있었다.
다음에, CF4플라즈마 처리를 행한 올레핀계 수지의 뱅크 사이의 홈부에 대하여 액적 중량 4ng의 액적을 토출 피치 40㎛로 토출하였다. 홈부의 폭(W)이 5㎛인 경우, 토출한 액적은 홈부에 배치되지 않았지만, 폭(W)을 10㎛ 및 25㎛로 한 경우, 액적을 홈부에 배치할 수 있었다.
＜전기 광학 장치＞
본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 도 7은 본 발명에 의한 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측에서 본 평면도이고, 도 8은 도 7의 H－H＇선에 따른 단면도이다. 도 9는 액정 표시 장치의 화상 표시 영역에서 매트릭스상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이며, 도 10은 액정 표시 장치의 부분 확대 단면도이다.
또한, 이하의 설명에 사용한 각 도면에서는, 각층이나 각 부재를 도면 상에서 인식가능한 정도의 크기로 하기 위해, 각층이나 각 부재마다에 축척을 다르게 하고 있다.
도 7 및 도 8에서, 본 실시의 형태의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이룬 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판 면내의 영역에 닫힌 프레임상으로 형성되어 있다.
실링재(52)의 형성 영역의 내측 영역에는, 차광성 재료로 이루어지는 주변 칸막이(53)가 형성되어 있다. 실링재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 2변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 한 변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10)상에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(Tape　 Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하게 해도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic)모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀리 화이트 모드／노멀리 블랙 모드의 다름에 따라서, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 칼라 표시용으로 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 빨강(R), 초록(G), 파랑(B)의 칼라 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 9에 나타내는 바와 같이, 복수의 화소(100a)가 매트릭스상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는, 이 순서로 선순차로 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다로 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함에 의해, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 거쳐서 액정에 기입한 소정 레벨의 화소 신호(S1, S2, …, Sn)는, 도 8에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 리크하는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은, 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 10은 바텀 게이트형 TFT(30)를 가진 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시 형태의 배선 패턴의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P)상의 뱅크(B, B) 사이에 형성되어 있다.
게이트 배선(61)상에는, SiNx로 이루어지는 게이트 절연막(62)을 거쳐서 비결정 실리콘(a－Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 상에는, 오믹 접합을 얻기 위한 예를 들면 n+형 a－Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 상에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에칭 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 행함으로써, 도시하는 바와 같이 패터닝된다.
또한, 접합층(64a, 64b 및 ITO)으로 이루어지는 화소 전극(19)도 마찬가지로 막형성하는 동시에, 포토 에칭을 행함으로써, 도시하는 바와 같이 패터닝된다. 또한, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 상에 각각 뱅크(66…)을 돌출되게 마련하고, 이들 뱅크(66…) 사이에 상술한 액적 토출 장치(IJ)를 사용하여, 은화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
또한, 상기 실시 형태에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들면유기 EL(일렉트로루미네선스) 표시 디바이스에 응용할 수 있다. 유기 EL 표시 디바이스는, 형광성의 무기 및 유기 화합물을 함유하는 박막을, 음극과 양극에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(엑시톤)를 생성시켜, 이 엑시톤이 실활할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 가진 기판 상에, 유기 EL 표시 소자로 사용되는 형광성 재료 중, 빨강, 초록 및 파랑색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입／전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀 칼라 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
다른 실시 형태로서, 비접촉형 카드 매체의 실시 형태에 대해서 설명한다. 도 11에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 케이스내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 또는 데이터 수수(授受)의 적어도 하나를 행하도록 되어 있다. 본 실시 형태에서는, 상기 안테나 회로(412)가, 상기 실시 형태에 의한 배선 패턴 형성 방법에 의해서 형성되어 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는, 상기 외에, PDP(플라즈마 디스플레이 패널)나, 기판 상에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림에 의해, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자방출 소자 등에도 적용할 수 있다.
＜전자 기기＞
본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 12(a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 12(a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 12(b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 12(b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 12(c)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 12(c)에서, 800은 시계 본체를 나타내고, 801은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 12(a)∼(c)에 나타내는 전자 기기는, 상기 실시 형태의 액정 표시 장치를 구비한 것이며, 양호하게 세선화된 배선 패턴을 가지고 있다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 하였으나, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시의 형태예에 대해서 설명했지만, 본 발명이 이들 예에 한정되지 않은 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 여러 가지로 변경할 수 있다.
예를 들면, 상기 실시 형태에서는 뱅크를 형성하고, 이 뱅크에 발액성을 부여하도록 설명했지만, 이것에 한정되는 것이 아니며, 예를 들면 기판에 표면 처리를 행하여 배선 패턴 형성 예정 영역에 친액화 처리를 하고, 다른 부분에 발액화 처리를 하여, 이 친액화 처리 부분에 도전성 미립자를 함유하는 잉크나 유기은 화합물을 배치함에 의해 소망한 배선 패턴을 형성할 수 있다.
또한, 상기 실시 형태에서는, 박막 패턴을 도전성 막으로 하는 구성으로 했지만, 이것에 한정되지 않고, 예를 들면 액정 표시 장치에서 표시 화상을 칼라화하기 위해서 사용되고 있는 칼라 필터에도 적용 가능하다. 이 칼라 필터는, 기판에 대해서 R(빨강), G(초록), B(파랑)의 잉크(액체 재료)를 액적으로서 소정 패턴으로 배치함으로써 형성할 수 있지만, 기판에 대해서 소정 패턴에 따른 뱅크를 형성하고, 이 뱅크에 발액성을 부여하고나서 잉크를 배치하여 칼라 필터를 형성함으로써, 고성능인 칼라 필터를 갖는 액정 표시 장치를 제조할 수 있다.
본 발명에 의하면, 액적 토출법에 의해 기판 상에 배선 등의 박막 패턴을 형성할 때, 세선화를 양호하게 실현할 수 있는 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공할 수 있게 된다.

Claims (10)

  1. 기능액을 기판 상에 배치함에 의해 박막 패턴을 형성하는 방법으로서,
    상기 기판 상에 상기 박막 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과,
    상기 뱅크에 발액성을 부여하는 발액화 처리 공정과,
    상기 발액성을 부여한 상기 뱅크 사이에 상기 기능액을 배치하는 재료 배치 공정을 갖는 것을 특징으로 하는 박막 패턴의 형성 방법.
  2. 제1항에 있어서,
    상기 발액화 처리 공정은 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리 공정을 갖는 것을 특징으로 하는 박막 패턴의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 뱅크의 발액성을 상기 뱅크 사이의 저부보다 높게 하는 것을 특징으로 하는 박막 패턴의 형성 방법.
  4. 제1항에 있어서,
    상기 뱅크간의 저부에 친액성을 부여하는 친액화 처리 공정을 갖는 것을 특징으로 하는 박막 패턴의 형성 방법.
  5. 제1항에 있어서,
    상기 재료 배치 공정은 상기 기능액의 액적을 상기 뱅크 사이에 토출하는 액적 토출 공정을 갖고, 상기 뱅크는 상기 액적의 직경보다도 작은 폭을 갖는 것을 특징으로 하는 박막 패턴의 형성 방법.
  6. 제1항에 있어서,
    상기 기능액에는 도전성 미립자가 함유되는 것을 특징으로 하는 박막 패턴의 형성 방법.
  7. 제1항에 있어서,
    상기 기능액에는 열처리, 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 것을 특징으로 하는 박막 패턴의 형성 방법.
  8. 기판 상에 박막 패턴을 형성하는 공정을 갖는 디바이스의 제조 방법에 있어서,
    제1항 기재의 박막 패턴의 형성 방법에 의해, 상기 기판 상에 박막 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  9. 제8항 기재의 디바이스의 제조 방법을 사용하여 제조된 디바이스를 구비하는 것을 특징으로 하는 전기 광학 장치.
  10. 제9항 기재의 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020040034618A 2003-05-27 2004-05-17 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 KR100628903B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00149648 2003-05-27
JP2003149648A JP2004351272A (ja) 2003-05-27 2003-05-27 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024205A Division KR100690547B1 (ko) 2003-05-27 2006-03-16 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20040102321A true KR20040102321A (ko) 2004-12-04
KR100628903B1 KR100628903B1 (ko) 2006-09-26

Family

ID=33549137

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040034618A KR100628903B1 (ko) 2003-05-27 2004-05-17 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR1020060024205A KR100690547B1 (ko) 2003-05-27 2006-03-16 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060024205A KR100690547B1 (ko) 2003-05-27 2006-03-16 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7326585B2 (ko)
JP (1) JP2004351272A (ko)
KR (2) KR100628903B1 (ko)
CN (1) CN1575102A (ko)
TW (1) TWI236325B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037608A1 (en) * 2005-09-27 2007-04-05 Lg Chem, Ltd. Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
KR100763348B1 (ko) * 2006-04-11 2007-10-04 삼성전기주식회사 기판의 전처리 방법
KR100845645B1 (ko) * 2005-12-23 2008-07-10 아이씨에프 테크놀러지 컴퍼니 리미티드 박막패턴층을 제조하기 위한 방법
KR100864649B1 (ko) * 2006-05-12 2008-10-23 세이코 엡슨 가부시키가이샤 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP2005012179A (ja) 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US20050276933A1 (en) * 2004-06-14 2005-12-15 Ravi Prasad Method to form a conductive structure
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006038987A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 表示装置、表示装置の製造方法、電子機器
US7815949B2 (en) * 2004-12-17 2010-10-19 Bionovo, Inc. Estrogenic extracts of Morus alba and uses thereof
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
JP4670596B2 (ja) * 2005-11-04 2011-04-13 セイコーエプソン株式会社 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
TWI267447B (en) * 2005-11-25 2006-12-01 Icf Technology Co Ltd Method of manufacturing a thin film pattern layer
JP4222390B2 (ja) * 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
JP4375466B2 (ja) * 2007-09-21 2009-12-02 セイコーエプソン株式会社 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法
DE102007061465A1 (de) * 2007-12-20 2009-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur selektiven Beschichtung einer Oberfläche mit Flüssigkeit
TW201005813A (en) 2008-05-15 2010-02-01 Du Pont Process for forming an electroactive layer
CN102318040B (zh) 2009-03-06 2014-09-17 E.I.内穆尔杜邦公司 形成电活性层的方法
KR20110134461A (ko) 2009-03-09 2011-12-14 이 아이 듀폰 디 네모아 앤드 캄파니 전기활성 층을 형성하기 위한 방법
EP2406813A4 (en) 2009-03-09 2012-07-25 Du Pont METHOD FOR FORMING AN ELECTROACTIVE LAYER
JP5869859B2 (ja) * 2011-12-09 2016-02-24 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
WO2013118867A1 (ja) * 2012-02-08 2013-08-15 Hoya株式会社 電子機器用カバーガラスの製造方法および製造装置
KR20140090275A (ko) * 2012-11-21 2014-07-17 삼성전자주식회사 잉크젯 프린팅 기법을 이용한 도전성 패턴 형성 방법
WO2016200897A1 (en) 2015-06-08 2016-12-15 The Florida State University Research Foundation, Inc. Single-layer light-emitting diodes using organometallic halide perovskite/ionic-conducting polymer composite
KR102378538B1 (ko) 2015-08-11 2022-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN107949903B (zh) * 2015-09-18 2022-10-14 国立大学法人北陆先端科学技术大学院大学 复合部件及复合部件的制造方法及含有脂肪族聚碳酸酯的层
WO2017079063A1 (en) 2015-11-04 2017-05-11 The Florida State University Research Foundation, Inc. Printed halide perovskite light-emitting diodes and method of manufacture
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN100530758C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP4074018B2 (ja) 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP2000309734A (ja) * 1999-02-17 2000-11-07 Canon Inc インクジェット用インク、導電性膜、電子放出素子、電子源および画像形成装置の製造方法
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
EP1243035B1 (en) * 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
JP2002015866A (ja) 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
JP4802422B2 (ja) 2001-08-31 2011-10-26 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
US6926057B2 (en) 2001-09-25 2005-08-09 Dainippon Screen Mfg. Co., Ltd. Thin film forming apparatus and thin film forming method
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037608A1 (en) * 2005-09-27 2007-04-05 Lg Chem, Ltd. Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
US7576008B2 (en) 2005-09-27 2009-08-18 Lg Chem Ltd. Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
KR100845645B1 (ko) * 2005-12-23 2008-07-10 아이씨에프 테크놀러지 컴퍼니 리미티드 박막패턴층을 제조하기 위한 방법
KR100763348B1 (ko) * 2006-04-11 2007-10-04 삼성전기주식회사 기판의 전처리 방법
KR100864649B1 (ko) * 2006-05-12 2008-10-23 세이코 엡슨 가부시키가이샤 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법

Also Published As

Publication number Publication date
KR100628903B1 (ko) 2006-09-26
US20050003645A1 (en) 2005-01-06
CN1575102A (zh) 2005-02-02
KR20060032171A (ko) 2006-04-14
US7326585B2 (en) 2008-02-05
TW200427383A (en) 2004-12-01
KR100690547B1 (ko) 2007-03-12
JP2004351272A (ja) 2004-12-16
TWI236325B (en) 2005-07-11

Similar Documents

Publication Publication Date Title
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008093620A (ja) 膜パターンの形成方法
JP2004351397A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004356599A (ja) デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100910

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee