JP2022136090A - 蓄電装置 - Google Patents

蓄電装置 Download PDF

Info

Publication number
JP2022136090A
JP2022136090A JP2022103515A JP2022103515A JP2022136090A JP 2022136090 A JP2022136090 A JP 2022136090A JP 2022103515 A JP2022103515 A JP 2022103515A JP 2022103515 A JP2022103515 A JP 2022103515A JP 2022136090 A JP2022136090 A JP 2022136090A
Authority
JP
Japan
Prior art keywords
transistor
film
oxide semiconductor
circuit
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022103515A
Other languages
English (en)
Inventor
圭 高橋
Kei Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022136090A publication Critical patent/JP2022136090A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3842—Arrangements for monitoring battery or accumulator variables, e.g. SoC combining voltage and current measurements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4285—Testing apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/488—Cells or batteries combined with indicating means for external visualization of the condition, e.g. by change of colour or of light density
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00308—Overvoltage protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Protection Of Static Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

【課題】消費電力の少ない電池監視ＩＣを提供する。【解決手段】蓄電素子と、ＩＣとを有する蓄電装置である。ＩＣは蓄電素子の起電力を監視する機能を有する。ＩＣはバイアス回路と、保持回路と、アンプを有する。保持回路は、第１トランジスタと、容量素子を有し、アンプは第２トランジスタを有する。バイアス回路は、第１トランジスタを介して、第２トランジスタのゲートに電気的に接続される。容量素子の第１端子は、第２トランジスタのゲートに電気的に接続される。第１トランジスタはチャネル形成領域に酸化物半導体を含むことが好ましい。【選択図】図１

Description

本発明の一態様は、監視ＩＣ付き蓄電装置に関する。
また、本発明の一態様は、物、方法、又は製造方法に関する。又は、本発明の一態様は、
プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に
関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法又はそれらの製造方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する
場合がある。
車両や電子機器に使用される電池の電圧を監視し、過充電または過放電を防ぐＩＣ（Ｉｎ
ｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が知られている。例えば、特許文献１には、直列に
接続された複数の電池の監視を行うＩＣの構成例が開示されている。
また、特許文献２には、酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒトランジスタ、以下、ＯＳトランジスタと表記する）を用いた保持回路をオペアン
プに設けることで、電力消費を抑えた半導体装置が開示されている。
特開２０１１‐２３２１６１ 特開２０１３‐２３５５６４
従来の電池監視ＩＣには、多くのアンプが用いられている。アンプを動作させるには、基
準電圧生成回路やバイアス回路を常時動作させる必要がある。その結果、ＩＣ全体の消費
電力が高くなり、電池の消耗速度が速くなる問題があった。
本発明の一態様は、消費電力の少ない電池監視ＩＣを提供することを課題の一とする。ま
た、本発明の一態様は、新規な蓄電装置を提供することを課題の一とする。また、本発明
の一態様は、新規な半導体装置を提供することを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
本発明の一態様は、蓄電素子と、ＩＣと、を有する蓄電装置である。ＩＣは、蓄電素子の
起電力を監視する機能を有する。ＩＣは、第１回路と、第２回路と、第３回路と、を有す
る。第１回路は、第２回路を介して、第３回路にバイアス電圧を供給する機能を有する。
第３回路は、アンプとしての機能を有する。第２回路は、バイアス電圧を保持する機能を
有する。
上記態様において、第２回路は、第１トランジスタと、容量素子とを有する。第３回路は
、第２トランジスタを有する。第１回路は、第１トランジスタを介して、第２トランジス
タのゲートに電気的に接続される。容量素子の第１端子は、第２トランジスタのゲートに
電気的に接続される。第１トランジスタはチャネル形成領域に酸化物半導体を含むことが
好ましい。
上記態様において、ＩＣはタイマーを有することが好ましい。タイマーは、第１トランジ
スタのオン又はオフのタイミングを決める。
本発明の一態様は、直列に接続された複数の蓄電素子と、ＩＣと、を有する蓄電装置であ
る。ＩＣは回路を有する。回路は、複数の蓄電素子のうち少なくとも１つを選択する機能
を有する。ＩＣは、回路が選択した蓄電素子の起電力を監視する機能を有する。回路は、
チャネル形成領域に酸化物半導体を含むトランジスタを有することが好ましい。
本発明の一態様は、上記態様に記載の蓄電装置と、ディスプレイと、を有する電子機器で
ある。
上記態様において、ディスプレイは、第１表示素子と、第２表示素子と、を有することが
好ましい。第１表示素子は反射膜を有することが好ましい。反射膜は入射する光を反射す
る機能を有する。第１表示素子は反射する光の強さを制御する機能を有することが好まし
い。反射膜は開口部を備え、第２表示素子は、開口部に向けて光を射出する機能を有する
ことが好ましい。
上記態様において、第１表示素子は液晶素子を有し、第２表示素子は有機ＥＬ素子を有す
ることが好ましい。
本発明の一態様により、消費電力の少ない電池監視ＩＣを提供することが可能になる。ま
た、本発明の一態様により、新規な蓄電装置を提供することが可能になる。また、本発明
の一態様により、新規な半導体装置を提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
蓄電装置の構成例を示す回路ブロック図。 蓄電装置の構成例を示す回路図。 電池監視ＩＣの構成例を示す回路ブロック図。 電池監視ＩＣに含まれるスイッチの構成例を示す回路図。 電池監視ＩＣに含まれるバイアス回路、保持回路及びアンプの構成例を示す回路図。 電池監視ＩＣに含まれる保持回路の構成例を示す回路図。 表示装置の構成例を説明するための回路ブロック図。 ＩＣの構成例を示す断面図。 トランジスタの構成例を示す断面図（Ａ）及び上面図（Ｂ）。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図（Ａ）及び上面図（Ｂ）。 トランジスタのチャネル部とその近傍を示す断面図（Ａ）及びエネルギーバンド図（Ｂ）。 ＩＣの構成例を示す断面図。 表示パネルの構成を説明する下面図。 表示パネルの構成を説明する断面図。 画素回路を説明する回路図。 表示パネルの構成を説明する図。 表示パネルの構成を説明する断面図。 本発明の一態様に係る蓄電装置の応用例。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つ
の実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせる
ことが可能である。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にある
ときのドレイン電流をいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジ
スタでは、ゲートとソースの間の電圧差（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）以上の状態
、ｐチャネル型トランジスタでは、ＶｇｓがＶｔｈ以下の状態をいう。例えば、ｎチャネ
ル型のトランジスタのオン電流とは、ＶｇｓがＶｔｈ以上のときのドレイン電流を言う場
合がある。また、トランジスタのオン電流は、ドレインとソースの間の電圧（Ｖｄｓ）に
依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にある
ときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジ
スタでは、ＶｇｓがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶｇｓがＶ
ｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖｇ
ｓがＶｔｈよりも低いときのドレイン電流を言う場合がある。トランジスタのオフ電流は
、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流が１０－２１Ａ未満で
ある、とは、トランジスタのオフ電流が１０－２１Ａ未満となるＶｇｓの値が存在するこ
とを言う場合がある。
また、トランジスタのオフ電流は、Ｖｄｓに依存する場合がある。本明細書において、オ
フ電流は、特に記載がない場合、Ｖｄｓの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ
、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけ
るオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等におい
て使用されるＶｄｓにおけるオフ電流、を表す場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である蓄電装置の構成例について、図１乃至図７を用
いて説明を行う。
図１（Ａ）は、蓄電装置１の構成例を示す回路ブロック図である。図１（Ａ）に示す蓄電
装置１は、蓄電素子６０と、ＩＣ８０を有する。
蓄電素子６０は、直列に接続された蓄電素子Ｅ１乃至蓄電素子Ｅｎ（ｎは２以上の整数）
を有する。蓄電素子６０は、端子ＶＤＤ、端子ＧＮＤ及び端子Ｖ０乃至端子Ｖｎを介して
、ＩＣ８０に電気的に接続されている。
なお、本明細書等において、蓄電素子とは、蓄電機能を有する素子全般を指す。例えば、
リチウムイオン二次電池、リチウムイオンキャパシタ、および電気二重層キャパシタなど
を含む。
ＩＣ８０は、蓄電素子Ｅ１乃至蓄電素子Ｅｎの起電力を監視し、蓄電素子６０の充放電を
制御する機能を有する。ＩＣ８０は、端子Ｖ０乃至端子Ｖｎの電圧を読み出すことで、そ
れぞれの蓄電素子が有する起電力を監視することができる。例えば、端子Ｖ０と端子Ｖ１
の間の電圧を読み出すことで、蓄電素子Ｅ１の起電力を監視することができる。例えば、
端子Ｖ０と端子Ｖ２の間の電圧を読み出すことで、直列接続された蓄電素子Ｅ１及び蓄電
素子Ｅ２の起電力を監視することができる。
ＩＣ８０は、回路１００を有する。図１（Ｂ）に回路１００の構成例を示す。回路１００
は、バイアス回路１０、保持回路３０及びアンプ４０を有する。
バイアス回路１０は、端子ＩＲＥＦから基準電流が供給され、バイアス電圧を生成する機
能を有する。また、バイアス回路１０は、保持回路３０を介して、アンプ４０にバイアス
電圧を供給する機能を有する。アンプ４０は、バイアス電圧が与えられることでバイアス
電流が流れ、信号を増幅する機能を有する。
保持回路３０は、トランジスタＭ２と容量素子Ｃｓを有する。アンプ４０は、トランジス
タＭ１を有する。図１（Ｂ）においてトランジスタＭ１はｐＭＯＳトランジスタとして描
かれているが、これに限定されず、トランジスタＭ１はｎＭＯＳトランジスタでもよい。
バイアス回路１０は、トランジスタＭ２を介して、トランジスタＭ１のゲートに電気的に
接続されている。また、容量素子Ｃｓの第１端子はトランジスタＭ１のゲートに電気的に
接続されている。
トランジスタＭ２は、オフ電流が低いトランジスタを用いることが好ましい。オフ電流が
低いトランジスタとしては、チャネル形成領域に酸化物半導体を有するＯＳトランジスタ
や、チャネル形成領域にワイドバンドギャップ半導体（バンドギャップが２．２ｅＶ以上
の半導体、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなど）を用いたトランジス
タが挙げられる。
トランジスタＭ１のゲートにバイアス電圧が供給された後に、トランジスタＭ２をオフに
することで、保持回路３０は、バイアス電圧を保持することができる。トランジスタＭ２
はオフ電流が極めて小さいため、トランジスタＭ２をオフにすると、容量素子Ｃｓに蓄え
られた電荷は長期間保持される。容量素子Ｃｓの電荷が保持されることで、トランジスタ
Ｍ１のゲートに与えられた電位も保持される。すなわち、保持回路３０は、アンプ４０に
供給されたバイアス電圧を長期間保持することができる。
このとき、バイアス回路１０の動作を停止することができる。具体的には、端子ＩＲＥＦ
からの基準電流の供給を停止することができる。保持回路３０がバイアス電圧を保持して
いるため、バイアス回路１０が停止状態でも、アンプ４０はバイアス電圧が印加されてい
る状態を維持し、駆動することができる。
例えば、保持回路３０が存在しない場合、アンプ４０を駆動し続けるためには、バイアス
回路１０を駆動し続ける必要がある。バイアス回路１０の駆動時には定常電流が流れるた
め、バイアス回路１０は電力を消費し、蓄電素子６０の電力消耗を早めてしまう。
一方、回路１００は保持回路３０を有することでバイアス回路１０が停止状態でもアンプ
４０を駆動することが可能になり、ＩＣ８０の消費電力を低減することができる。その結
果、蓄電素子６０の電力を節約することができる。
次に、蓄電装置１の詳細な構成例に関して、図２乃至図６を用いて説明を行う。
〈蓄電装置１〉
図２は、図１（Ａ）の蓄電装置１をさらに詳細に示した回路図である。蓄電装置１は、図
１（Ａ）に示した構成の他に、ローパスフィルタ９９、抵抗素子６３、抵抗素子７０、抵
抗素子７２、ＦＥＴ７１、ＦＥＴ７３、抵抗素子７４、ツェナーダイオード７５、容量素
子７６、マイクロコントローラ８１、抵抗素子６８、抵抗素子６９、容量素子６７等を有
する。また、蓄電装置１は、端子ＰＡＣＫ（＋）及び端子ＰＡＣＫ（－）を介して、蓄電
素子６０が生成した電圧を外部回路に供給する機能を有する。
ＩＣ８０は、図１（Ａ）で示した端子の他に、端子ＶＲＥＧ、端子ＳＤＡ、端子ＳＣＬ、
端子ＩＭ、端子ＩＰ、端子Ｄ１、端子Ｄ２を有する。
ローパスフィルタ９９は、抵抗素子Ｒ０乃至Ｒｎ、容量素子ＣＬ１乃至容量素子ＣＬｎ、
抵抗素子６１、容量素子６２、抵抗素子６４、抵抗素子６５、容量素子６６を有する。ロ
ーパスフィルタ９９は、蓄電素子６０から発生するノイズを除去する機能を有する。
ＩＣ８０は、端子ＩＭ及び端子ＩＰを通じて、蓄電素子６０から流れ出る電流を監視する
機能を有する。
ＩＣ８０は、端子Ｄ１に接続された、ＦＥＴ７１のオン／オフを制御する機能を有する。
同様に、ＩＣ８０は、端子Ｄ２に接続されたＦＥＴ７３のオン／オフを制御する機能を有
する。例えば、ＩＣ８０が蓄電素子６０の過充電または過放電を検出した場合、ＩＣ８０
はＦＥＴ７１及びＦＥＴ７３をオフにすることで蓄電素子６０の充放電を停止することが
できる。
ＩＣ８０は、端子ＶＲＥＧを介して容量素子７６に接続されている。容量素子７６は後述
するレギュレーター８４によって調整された電圧が与えられる。
ＩＣ８０は端子ＳＤＡまたは端子ＳＣＬを介して、マイクロコントローラ８１と信号のや
り取りを行う。抵抗素子６８、６９及び容量素子６７は配線７７に接続されている。配線
７７はマイクロコントローラ８１の駆動電圧が与えられる。
マイクロコントローラ８１は、蓄電素子Ｅ１乃至蓄電素子Ｅｎの起電力に関する情報をＩ
Ｃ８０から受け取り、それを基にＩＣ８０に指示を送る。ＩＣ８０は、マイクロコントロ
ーラ８１から受け取った指示に従って、蓄電素子６０の充放電を制御する。
〈ＩＣ８０〉
図３は、ＩＣ８０の内部構成例を示す回路ブロック図である。ＩＣ８０は、選択回路８２
、クランプ回路８３、レギュレーター８４、クロックジェネレーター８５、バンドギャッ
プリファレンス８６、基準電圧生成回路８７、基準電流生成回路８８、制御回路８９、電
圧検出回路９０、電流検出回路９１、ＦＥＴ駆動回路９２を有する。
選択回路８２は、蓄電素子Ｅ１乃至蓄電素子Ｅｎのうち少なくとも１つを選択する機能を
有する。選択回路８２によって選択された蓄電素子は、その起電力が監視される。選択回
路８２は、複数のスイッチを有している。選択回路８２は高電圧が印加されるため、先述
のスイッチは、高電圧に耐えうる素子を用いることが好ましい。
選択回路８２に用いることができるスイッチの例を、図４（Ａ）、（Ｂ）に示す。図４（
Ａ）は、スイッチとしてトランジスタ９３を用いた例を示している。トランジスタ９３と
して、絶縁破壊電界が大きい材料をチャネル形成領域に用いたトランジスタが好ましい。
該トランジスタとして、例えば、チャネル形成領域に酸化物半導体を有するＯＳトランジ
スタや、チャネル形成領域にワイドバンドギャップ半導体（バンドギャップが２．２ｅＶ
以上の半導体、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなど）を用いたトラン
ジスタが挙げられる。
図４（Ｂ）は、スイッチとしてトランジスタ９４、トランジスタ９５及びインバータ９６
を用いた例を示している。トランジスタ９４はｎチャネル型トランジスタであり、トラン
ジスタ９５はｐチャネル型トランジスタである。トランジスタ９４には、先述のＯＳトラ
ンジスタまたはワイドバンドギャップ半導体トランジスタを用いてもよい。トランジスタ
９５には、先述のワイドバンドギャップ半導体トランジスタを用いてもよい。
電圧検出回路９０は、選択回路８２によって選択された蓄電素子の起電力を検出する機能
を有する。
電流検出回路９１は、蓄電素子６０から流れ出る電流を検出する機能を有する。
クロックジェネレーター８５は、クロック信号を生成し、制御回路８９にクロック信号を
供給する機能を有する。
制御回路８９はロジック回路である。制御回路８９は、電圧検出回路９０及び電流検出回
路９１から信号を受け取り、選択回路８２が有するスイッチのオン／オフを制御する機能
を有する。
レギュレーター８４は、端子ＶＤＤから供給された電圧をある一定の電圧に調整する機能
を有する。レギュレーター８４によって調整された電圧は、制御回路８９に供給される。
端子ＶＤＤから供給される電圧は高電圧である場合が多く、そのままでは、制御回路８９
を破壊してしまう。そのため、レギュレーター８４で電圧を調整する必要がある。
クランプ回路８３及びＦＥＴ駆動回路９２は、蓄電素子６０に接続された回路を過電圧か
ら保護する機能を有する。クランプ回路８３が、過電圧を検知すると、ＦＥＴ駆動回路９
２に信号を送る。ＦＥＴ駆動回路９２は、信号を受け取るとＦＥＴ７１及びＦＥＴ７３を
オフにする。その結果、蓄電素子６０は充放電を停止し、蓄電素子６０に接続された回路
は破壊を免れる。
バンドギャップリファレンス８６は電圧を生成する機能を有する。基準電圧生成回路８７
は、バンドギャップリファレンス８６が生成した電圧を用いて、基準電圧を生成する機能
を有する。基準電流生成回路８８は、バンドギャップリファレンス８６が生成した電圧を
用いて、基準電流を生成する機能を有する。
クランプ回路８３、クロックジェネレーター８５、電圧検出回路９０及び電流検出回路９
１は、図１（Ｂ）に示した回路１００を有する。先述の基準電圧及び基準電流は、それぞ
れの回路が有する回路１００に供給される。
制御回路８９はタイマーを有する。クランプ回路８３、クロックジェネレーター８５、電
圧検出回路９０及び電流検出回路９１に含まれる回路１００は、先述のタイマーが決めた
時間に従って、保持回路３０のＯＳトランジスタをオフにし、バイアス回路１０の駆動を
停止させることができる。その結果、ＩＣ８０は全体の消費電力を低減させることができ
る。なお、バイアス回路１０の駆動を停止させるには、バンドギャップリファレンス８６
、基準電圧生成回路８７及び基準電流生成回路８８の駆動を停止させればよい。
〈回路１００〉
図５に示す回路図は、図１（Ｂ）に示す回路１００の構成例を示している。
図５に示すバイアス回路１０は、トランジスタ１１乃至トランジスタ２８を有している。
端子ＩＲＥＦには、基準電流生成回路８８が生成した基準電流が供給される。基準電流生
成回路８８の駆動が停止し、基準電流の供給が止められると、バイアス回路１０の駆動も
停止する。図１（Ｂ）で説明したように、バイアス回路１０は、アンプ４０にバイアス電
圧を供給する機能を有する。
図５に示す保持回路３０は、トランジスタ３１乃至トランジスタ３４と、容量素子３５乃
至容量素子３８を有している。トランジスタ３１乃至トランジスタ３４のゲートは、端子
Φ１に接続されている。端子Φ１に与えられる電位のＨｉｇｈ／Ｌｏｗに従って、トラン
ジスタ３１乃至トランジスタ３４はオン／オフになる。
トランジスタ３１乃至トランジスタ３４には、図１（Ｂ）のトランジスタＭ２と同様に、
オフ電流が小さいトランジスタを用いることが好ましい。アンプ４０にバイアス電圧を与
えたあと、トランジスタ３１乃至３４をオフにすることで、容量素子３５乃至容量素子３
８の電荷が保持され、保持回路３０はバイアス電圧を保持する。
トランジスタ３１乃至トランジスタ３４は、第２のゲートを設けてもよい。その場合の回
路図を図６に示す。トランジスタ３１乃至トランジスタ３４の第２のゲートは端子ＶＢＧ
に接続されている。トランジスタ３１乃至３４が有する第１のゲートと第２のゲートは、
半導体層を間に介して互いに重なる領域を有することが好ましい。端子Φ１と端子ＶＢＧ
は異なる電位が与えられていてもよいし、同じ電位が与えられていてもよい。トランジス
タ３１乃至トランジスタ３４は、第２のゲートを設けることで、トランジスタの閾値を制
御し、オン電流を増大させることができる。
図５に示すアンプ４０は、トランジスタ４１乃至トランジスタ５６を有する。端子ＩＮＰ
はアンプ４０の非反転入力端子として機能し、端子ＩＮＭはアンプ４０の反転入力端子と
して機能し、端子ＯＵＴはアンプ４０の出力端子としての機能を有する。
〈ディスプレイを追加した形態〉
図７は表示装置６の回路ブロック図を示している。表示装置６は上述の蓄電装置１にディ
スプレイ５を追加したものである。蓄電装置１は、ＤＣ／ＤＣコンバータ２、ＤＣ／ＤＣ
コンバータ３及びＤＣ／ＤＣコンバータ４を介して、ディスプレイ５に電気的に接続され
ている。
ＤＣ／ＤＣコンバータ２は、昇圧型のＤＣ／ＤＣコンバータである。蓄電装置１から与え
られた電圧を昇圧して、ディスプレイ５に供給する機能を有する。
ＤＣ／ＤＣコンバータ３は、降圧型のＤＣ／ＤＣコンバータである。蓄電装置１から与え
られた電圧を降圧して、ディスプレイ５に供給する機能を有する。
ＤＣ／ＤＣコンバータ４は、反転型のＤＣ／ＤＣコンバータである。蓄電装置１から与え
られた電圧を逆極性の電圧に変換して（例えば＋１０Ｖを－１０Ｖに変換する）、ディス
プレイ５に供給する機能を有する。
表示装置６は蓄電素子の蓄電量をディスプレイ５に表示することができる。また、表示装
置６を電子機器に搭載することで、電池の電力消耗が少ない電子機器を提供することがで
きる。
（実施の形態２）
本実施の形態では、実施の形態１で説明したＩＣ８０に適用可能なデバイスの構成例につ
いて、図８乃至図１３を用いて説明を行う。
＜半導体装置の構成例１＞
図８は、ＩＣ８０の断面図を示している。図８に示すＩＣ８０は、トランジスタＭ１、ト
ランジスタＭ２、容量素子Ｃｓを有している。図８の左側は、ＩＣ８０を、トランジスタ
Ｍ１、Ｍ２のチャネル長方向に切断した場合の断面図を示し、図８の右側は、ＩＣ８０を
、トランジスタＭ１、Ｍ２のチャネル幅方向に切断した場合の断面図を示している。
ＩＣ８０は、下から順に積層された層Ｌ１、層Ｌ２、層Ｌ３、層Ｌ４、層Ｌ５及び層Ｌ６
を有する。
層Ｌ１は、トランジスタＭ１と、基板１１１と、素子分離層１１２と、プラグ１１３と、
プラグ１１４と、プラグ１１５などを有する。
層Ｌ２は、配線１２１と、配線１２２と、配線１２３と、プラグ１２４と、プラグ１２５
と、プラグ１２６と、プラグ１２７と、絶縁体１２８などを有する。
層Ｌ３は、トランジスタＭ２と、配線１３１と、配線１３２と、プラグ１３３と、プラグ
１３４と、プラグ１３５と、絶縁体１３６などを有する。
層Ｌ４は、配線１４１と、配線１４２と、プラグ１４３などを有する。
層Ｌ５は、容量素子Ｃｓと、プラグ１５４などを有する。
層Ｌ６は、配線１６１などを有する。
図８に示すトランジスタＭ１は、図１（Ｂ）に示すトランジスタＭ１、図５に示すトラン
ジスタ１１乃至トランジスタ２８、図５に示すトランジスタ４１乃至トランジスタ５６、
または図４（Ｂ）に示すトランジスタ９５などに用いることができる。
図８に示すトランジスタＭ２は、図１（Ｂ）に示すトランジスタＭ２、図５に示すトラン
ジスタ３１乃至トランジスタ３４、図４（Ａ）に示すトランジスタ９３、または図４（Ｂ
）に示すトランジスタ９４などに用いることができる。
トランジスタＭ２は、シリコン等よりもバンドギャップが広く真性キャリア密度が低い半
導体をチャネル形成領域に用いることが好ましい。上述のようなトランジスタとして、例
えば、チャネル形成領域に酸化物半導体を含むＯＳトランジスタが挙げられる。
トランジスタＭ２にＯＳトランジスタを用いた場合、絶縁体１２８、１３６は、酸素、水
素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有することが好
ましい。絶縁体１２８、１３６を設けることで、トランジスタＭ２に含まれる酸素の外部
への拡散と、外部からトランジスタＭ２への水素、水分などの入り込みを防ぐことができ
る。
絶縁体１２８、１３６としては、例えば、窒化物絶縁体を用いることができる。該窒化物
絶縁体としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミ
ニウム等がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果
を有する酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化
窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イッ
トリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。特に酸化アルミニウム膜は、
水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いの
で絶縁体１２８、１３６に適用するのに好ましい。
トランジスタＭ１は、基板１１１上に設けられ、素子分離層１１２によって、隣接する他
のトランジスタと分離されている。素子分離層１１２として、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン等を用いることができる。なお、本明細書にお
いて、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、
酸素よりも窒素の含有量が多い化合物をいう。
基板１１１としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏ
ｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また、基板１１１として、例
えば、ガラス基板、石英基板、プラスチック基板、金属基板、貼り合わせフィルム、繊維
状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半
導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。
また、基板１１１として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１１１に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１１１として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１１１が
伸縮性を有してもよい。また、基板１１１は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１
１１の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ
以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板１１１を薄くすると、
半導体装置を軽量化することができる。また、基板１１１を薄くすることで、ガラスなど
を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有する場合がある。そのため、落下などによって基板１１１上の半導体装置に
加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができ
る。可とう性基板である基板１１１としては、例えば、金属、合金、樹脂もしくはガラス
、またはそれらの繊維などを用いることができる。可とう性基板である基板１１１は、線
膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１１１
としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１
×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、
ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネー
ト、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは
、線膨張率が低いため、可とう性基板である基板１１１として好適である。
図８では、一例として、基板１１１に単結晶シリコンウェハを用いた例を示している。
容量素子Ｃｓは、導電体１５１、導電体１５２及び絶縁体１５３を有している。導電体１
５１、１５２は、容量素子Ｃｓの電極としての機能を有する。また、絶縁体１５３は、容
量素子Ｃｓのキャパシタ絶縁体としての機能を有する。
絶縁体１５３は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１５３
は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム
、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよび
ハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリ
コンおよびハフニウムを有する酸化窒化物などを有することが好ましい。
導電体１５１、１５２として、銅、タングステン、モリブデン、金、アルミニウム、マン
ガン、チタン、タンタル、ニッケル、クロム、鉛、錫、鉄、コバルト、ルテニウム、白金
、イリジウム、ストロンチウムの低抵抗材料からなる単体、合金、またはこれらを主成分
とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と導電
性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また
、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。
特に、絶縁体１５３が金属酸化物を含む場合、導電体１５１、１５２は、イリジウム、ル
テニウム、白金、ストロンチウムルテナイトなど、貴金属を含むことが好ましい。これら
の貴金属は、絶縁体１５３に含まれる金属酸化物と接しても、絶縁体１５３から酸素を奪
うことが少なく、酸素欠損に由来する絶縁体１５３の欠陥を作りにくい。
図８に示す配線及びプラグとして、銅、タングステン、モリブデン、金、アルミニウム、
マンガン、チタン、タンタル、ニッケル、クロム、鉛、錫、鉄、コバルト、ルテニウム、
白金、イリジウム、ストロンチウムの低抵抗材料からなる単体、合金、またはこれらを主
成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と
導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。
また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、銅
とマンガンの合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化
マンガンが銅の拡散を抑制する機能を持つので好ましい。
また、図８に示す配線及びプラグとして、酸化インジウム、酸化錫または酸化亜鉛を含む
透明導電材料を用いてもよい。上記透明導電材料として、例えば、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが
挙げられる。
また、図８に示す配線及びプラグとして、上記金属と上記透明導電材料の積層を用いても
良い。
以下では、トランジスタＭ１及びトランジスタＭ２の詳細について、図９乃至図１１を用
いて説明を行う。
〈トランジスタＭ１〉
図９（Ａ）は、図８に示す断面図の層Ｌ１の部分を抜き出したものである。また、図９（
Ｂ）は、トランジスタＭ１の上面図を表している。図９（Ｂ）の上面図は、図の明瞭化の
ために一部の要素を省いて図示している。図９（Ａ）の左側は、図９（Ｂ）に示す一点鎖
線Ｘ１－Ｘ２に対応する断面図を表し、図９（Ａ）の右側は、図９（Ｂ）に示す一点鎖線
Ｙ１－Ｙ２に対応する断面図を表している。なお、一点鎖線Ｘ１－Ｘ２をトランジスタＭ
１のチャネル長方向、一点鎖線Ｙ１－Ｙ２をトランジスタＭ１のチャネル幅方向と呼ぶ場
合がある。
トランジスタＭ１は、ウェル１７１に設けられたチャネル形成領域１７０、不純物領域１
７２、１７３と、該不純物領域１７２、１７３に接して設けられた導電性領域１７５、１
７６と、チャネル形成領域１７０上に設けられたゲート絶縁体１７４と、ゲート絶縁体１
７４上に設けられたゲート電極１７７とを有する。なお、導電性領域１７５、１７６には
、金属シリサイド等を用いてもよい。
図９（Ａ）において、トランジスタＭ１はチャネル形成領域１７０が凸形状を有し、その
側面及び上面に沿ってゲート絶縁体１７４及びゲート電極１７７が設けられている。この
ような形状を有するトランジスタをＦＩＮ型トランジスタと呼ぶ。本実施の形態では、半
導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状
を有する半導体層を形成してもよい。
図９（Ａ）では、一例として、トランジスタＭ１としてＳｉトランジスタを適用した例を
示している。トランジスタＭ１は、ｎチャネル型のトランジスタまたはｐチャネル型のト
ランジスタのいずれでもよく、回路によって適切なトランジスタを用いればよい。
絶縁体１７８は、層間絶縁体としての機能を有する。トランジスタＭ１にＳｉトランジス
タを用いた場合、絶縁体１７８は水素を含むことが好ましい。絶縁体１７８が水素を含む
ことで、シリコンのダングリングボンドを終端し、トランジスタＭ１の信頼性を向上させ
る効果がある。絶縁体１７８として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン等を用いることが好ましい。
なお、トランジスタＭ１として、プレーナー型のトランジスタを用いてもよい。その場合
の例を図１０に示す。図１０に示すトランジスタＭ１は、ウェル２０１に設けられたチャ
ネル形成領域２０２、低濃度不純物領域２１１、２１２、高濃度不純物領域２０３、２０
４と、該高濃度不純物領域２０３、２０４に接して設けられた導電性領域２０５、２０６
と、チャネル形成領域２０２上に設けられたゲート絶縁体２０８と、ゲート絶縁体２０８
上に設けられたゲート電極２０７と、ゲート電極２０７の側壁に設けられた側壁絶縁層２
０９、２１０を有する。なお、導電性領域２０５、２０６には、金属シリサイド等を用い
てもよい。
〈トランジスタＭ２〉
図１１（Ａ）は、図８に示す断面図の層Ｌ３の部分を抜き出したものである。また、図１
１（Ｂ）は、トランジスタＭ２の上面図を表している。図１１（Ｂ）の上面図は、図の明
瞭化のために一部の要素を省いて図示している。図１１（Ａ）の左側は、図１１（Ｂ）に
示す一点鎖線Ｘ１－Ｘ２に対応する断面図を表し、図１１（Ａ）の右側は、図１１（Ｂ）
に示す一点鎖線Ｙ１－Ｙ２に対応する断面図を表している。なお、一点鎖線Ｘ１－Ｘ２を
トランジスタＭ２のチャネル長方向、一点鎖線Ｙ１－Ｙ２をトランジスタＭ２のチャネル
幅方向と呼ぶ場合がある。
トランジスタＭ２は、配線１３１と、配線１３１を覆うように形成された絶縁体１８４と
、絶縁体１８４上の絶縁体１８５と、絶縁体１８５上の絶縁体１８６と、絶縁体１８６上
に、酸化物半導体１８１、酸化物半導体１８２の順で形成された積層と、酸化物半導体１
８２の上面と接する導電体１８９と、同じく酸化物半導体１８２の上面と接する導電体１
９０と、導電体１８９、１９０上の絶縁体１９１と、酸化物半導体１８１、１８２、導電
体１８９、１９０及び絶縁体１９１と接する酸化物半導体１８３と、酸化物半導体１８３
上の絶縁体１８８と、絶縁体１８８上の導電体１８７と、を有する。なお、酸化物半導体
１８１、酸化物半導体１８２および酸化物半導体１８３をまとめて、酸化物半導体１８０
と呼称する。
酸化物半導体１８２は半導体であり、トランジスタＭ２のチャネル形成領域としての機能
を有する。
トランジスタＭ２において、酸化物半導体１８１または酸化物半導体１８３は、電子を流
さない（チャネルとして機能しない）領域を有する。そのため、トランジスタＭ２におい
て、酸化物半導体１８１または酸化物半導体１８３を絶縁体と呼ぶ場合がある。
導電体１８９は、トランジスタＭ２のソース電極又はドレイン電極の一方としての機能を
有する。同様に、導電体１９０は、トランジスタＭ２のソース電極又はドレイン電極の他
方としての機能を有する。
導電体１８７は、トランジスタＭ２の第１のゲート電極としての機能を有する。
絶縁体１８８は、トランジスタＭ２の第１のゲート絶縁体としての機能を有する。
配線１３１は、トランジスタＭ２の第２のゲート電極としての機能を有する。
導電体１８７と配線１３１は同じ電位が与えられてもよいし、異なる電位が与えられても
よい。また配線１３１は、場合によっては省略してもよい。
絶縁体１８４乃至１８６は、トランジスタＭ２の下地絶縁体およびトランジスタＭ２の第
２のゲート絶縁体としての機能を有する。
絶縁体１９１は、トランジスタＭ２の保護絶縁体又は層間絶縁体としての機能を有する。
図１１（Ａ）に示すように、酸化物半導体１８２の側面は、導電体１８７に囲まれている
。上記構成をとることで、導電体１８７の電界によって、酸化物半導体１８２を電気的に
取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジ
スタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよ
ぶ。そのため、酸化物半導体１８２の全体（バルク）にチャネルが形成される。ｓ－ｃｈ
ａｎｎｅｌ構造は、トランジスタのソース－ドレイン間に大電流を流すことができ、トラ
ンジスタのオン電流を高くすることができる。
ｓ－ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ Ｓｃａ
ｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることができる。
ゲート電極として機能する導電体１８７は、絶縁体１９１に形成された開口部を埋めるよ
うに自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成される。図１１（Ａ）に示すように、導
電体１８７と導電体１８９は、互いに重ならないことが好ましい。同様に、導電体１８７
と導電体１９０は、互いに重ならないことが好ましい。上述の構成にすることで、導電体
１８７と導電体１８９の間、または導電体１８７と導電体１９０の間に生じる寄生容量は
小さく抑えられ、トランジスタＭ２は動作速度の低下を防ぐことができる。
図１２（Ａ）は、トランジスタＭ２の中央部を拡大したものである。図１２（Ａ）におい
て、導電体１８７の底面が、絶縁体１８８及び酸化物半導体１８３を介して、酸化物半導
体１８２の上面と平行に面する領域の長さを、幅ＬＧとして示す。幅ＬＧは、ゲート電極
の線幅を表す。また、図１２（Ａ）において、導電体１８９と導電体１９０の間の長さを
、幅ＬＳＤとして示す。幅ＬＳＤは、ソース電極とドレイン電極との間の長さを表す。
幅ＬＳＤは最小加工寸法で決定されることが多い。図１２（Ａ）に示すように、幅ＬＧは
、幅ＬＳＤよりも小さい。すなわち、トランジスタＭ２は、ゲート電極の線幅を、最小加
工寸法より小さくすることができる。具体的には、幅ＬＧは、５ｎｍ以上６０ｎｍ以下、
好ましくは５ｎｍ以上３０ｎｍ以下とすることができる。
図１２（Ａ）において、導電体１８９の厚さ又は導電体１９０の厚さを高さＨＳＤと表す
。
絶縁体１８８の厚さを、高さＨＳＤ以下とすることで、ゲート電極からの電界がチャネル
形成領域全体に印加することが可能になり好ましい。絶縁体１８８の厚さは、３０ｎｍ以
下、好ましくは１０ｎｍ以下とする。
以下、トランジスタＭ２の各構成要素について説明を行う。
《酸化物半導体》
まず、酸化物半導体１８１乃至１８３に適用可能な酸化物半導体について説明を行う。
酸化物半導体１８２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。酸化物
半導体１８２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くな
る。また、酸化物半導体１８２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、ア
ルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素
Ｍに適用可能な元素としては、例えば、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ
）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジル
コニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジ
ム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。
ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは
、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギー
がインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネル
ギーギャップを大きくする機能を有する元素である。また、酸化物半導体１８２は、亜鉛
（Ｚｎ）を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合があ
る。
ただし、酸化物半導体１８２は、インジウムを含む酸化物半導体に限定されない。酸化物
半導体１８２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含
まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体
などであっても構わない。
酸化物半導体１８２は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。酸
化物半導体１８２のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好
ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下と
する。
酸化物半導体１８２は、後述するＣＡＡＣ－ＯＳ膜であることが好ましい。
例えば、酸化物半導体１８１および酸化物半導体１８３は、酸化物半導体１８２を構成す
る酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。酸化物
半導体１８２を構成する酸素以外の元素一種以上、または二種以上から酸化物半導体１８
１および酸化物半導体１８３が構成されるため、酸化物半導体１８１と酸化物半導体１８
２との界面、および酸化物半導体１８２と酸化物半導体１８３との界面において、界面準
位が形成されにくい。
なお、酸化物半導体１８１または酸化物半導体１８３がＩｎ－Ｍ－Ｚｎ酸化物のとき、Ｉ
ｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ
％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％
未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。酸化物半導体１８１または酸化物半導体
１８３をスパッタリング法で成膜する場合、下記の原子数比を満たすスパッタリングター
ゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：２：４またはその近傍値
、Ｉｎ：Ｍ：Ｚｎ＝１：３：２またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：３：４またはそ
の近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：３：６またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：３：８
またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：４：３またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１
：４：４またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：４：５またはその近傍値、Ｉｎ：Ｍ：
Ｚｎ＝１：４：６またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６：３またはその近傍値、Ｉ
ｎ：Ｍ：Ｚｎ＝１：６：４またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６：５またはその近
傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６：６またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６：７また
はその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６：８またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：６
：９またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１またはその近傍値、Ｉｎ：Ｍ：Ｚ
ｎ＝１：５：６またはその近傍値が好ましい。
また、酸化物半導体１８１または酸化物半導体１８３がインジウムを含まなくても構わな
い場合がある。例えば、酸化物半導体１８１または酸化物半導体１８３が、酸化ガリウム
またはＭ－Ｚｎ酸化物であっても構わない。Ｍ－Ｚｎ酸化物をスパッタリング法で成膜す
る場合、Ｍ：Ｚｎ＝１０：１またはその近傍値を満たすスパッタリングターゲットを用い
ることが好ましい。
また、酸化物半導体１８２がＩｎ－Ｍ－Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａ
ｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏ
ｍｉｃ％未満とする。酸化物半導体１８２をスパッタリング法で成膜する場合、下記の原
子数比を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５またはその近傍値
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５
またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３またはその近傍値、Ｉｎ：Ｍ：Ｚｎ
＝２：１：３またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝３：１：２またはその近傍値、Ｉｎ：
Ｍ：Ｚｎ＝４：２：４．１またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝５：１：７またはその近
傍値が好ましい。
次に、酸化物半導体１８１乃至１８３の積層により構成される酸化物半導体１８０の機能
およびその効果について、図１２（Ｂ）に示すエネルギーバンド構造図を用いて説明する
。図１２（Ｂ）は、図１２（Ａ）にＡ１－Ａ２の鎖線で示した部位のエネルギーバンド構
造を示している。
図１２（Ｂ）中、Ｅｃ１８６、Ｅｃ１８１、Ｅｃ１８２、Ｅｃ１８３、Ｅｃ１８８は、そ
れぞれ、絶縁体１８６、酸化物半導体１８１、酸化物半導体１８２、酸化物半導体１８３
、絶縁体１８８の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを
用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光
分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）装置を用いて測定できる。
絶縁体１８６と絶縁体１８８は絶縁体であるため、Ｅｃ１８６とＥｃ１８８は、Ｅｃ１８
１、Ｅｃ１８２、およびＥｃ１８３よりも真空準位に近い（電子親和力が小さい）。
酸化物半導体１８２は、酸化物半導体１８１および酸化物半導体１８３よりも電子親和力
の大きい酸化物半導体を用いる。例えば、酸化物半導体１８２として、酸化物半導体１８
１および酸化物半導体１８３よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ま
しくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以
下大きい酸化物半導体を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギ
ーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、酸化物半導体１８３がインジウムガリウム酸化物を含むと好ましい。ガリウ
ム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、
さらに好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、酸化物半導体１８１、酸化物半導体１８２、酸化物
半導体１８３のうち、電子親和力の大きい酸化物半導体１８２にチャネルが形成される。
このとき、電子は、酸化物半導体１８１、１８３の中ではなく、酸化物半導体１８２の中
を主として移動する。そのため、酸化物半導体１８１と絶縁体１８６との界面、あるいは
、酸化物半導体１８３と絶縁体１８８との界面に、電子の流れを阻害する界面準位が多く
存在したとしても、トランジスタのオン電流にはほとんど影響を与えない。酸化物半導体
１８１、１８３は、絶縁体のように機能する。
酸化物半導体１８１と酸化物半導体１８２との間には、酸化物半導体１８１と酸化物半導
体１８２との混合領域を有する場合がある。また、酸化物半導体１８２と酸化物半導体１
８３との間には、酸化物半導体１８２と酸化物半導体１８３との混合領域を有する場合が
ある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体１８１、酸化物半
導体１８２および酸化物半導体１８３の積層体は、それぞれの界面近傍において、エネル
ギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
酸化物半導体１８１と酸化物半導体１８２の界面、あるいは、酸化物半導体１８２と酸化
物半導体１８３との界面は、上述したように界面準位密度が小さいため、酸化物半導体１
８２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすること
ができる。
例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場合
に阻害される。トランジスタのオン電流を高くするためには、例えば、酸化物半導体１８
２の上面または下面（被形成面、ここでは酸化物半導体１８１の上面）の、１μｍ×１μ
ｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが
１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好まし
くは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒ
ａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ
未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲におけ
る最大高低差（Ｐ－Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ま
しくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ
－Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰ
Ａ－５００などを用いて測定することができる。
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
例えば、酸化物半導体１８２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサ
イトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイ
トに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため
、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が
入るよりも酸素が入る方が安定する。したがって、酸化物半導体１８２中の酸素欠損を低
減することで、トランジスタのオン電流を高くすることができる場合がある。
例えば、酸化物半導体１８２のある深さにおいて、または、酸化物半導体１８２のある領
域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ
３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃ
ｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍ
ｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６
ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体１８２の酸素欠損を低減するために、例えば、絶縁体１８６に含まれる過剰
酸素を、酸化物半導体１８１を介して酸化物半導体１８２まで移動させる方法などがある
。この場合、酸化物半導体１８１は、酸素透過性を有する層（酸素を通過または透過させ
る層）であることが好ましい。
なお、トランジスタがｓ－ｃｈａｎｎｅｌ構造を有する場合、酸化物半導体１８２の全体
にチャネルが形成される。したがって、酸化物半導体１８２が厚いほどチャネル領域は大
きくなる。即ち、酸化物半導体１８２が厚いほど、トランジスタのオン電流を高くするこ
とができる。
また、トランジスタのオン電流を高くするためには、酸化物半導体１８３は薄いほど好ま
しい。酸化物半導体１８３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好
ましくは３ｎｍ以下の領域を有していればよい。一方、酸化物半導体１８３は、チャネル
の形成される酸化物半導体１８２へ、隣接する絶縁体を構成する酸素以外の元素（水素、
シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体
１８３は、ある程度の厚さを有することが好ましい。酸化物半導体１８３は、例えば、０
．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有し
ていればよい。また、酸化物半導体１８３は、絶縁体１８６などから放出される酸素の外
方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、酸化物半導体１８１は厚く、酸化物半導体１８３は薄
いことが好ましい。酸化物半導体１８１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ
以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有し
ていればよい。酸化物半導体１８１の厚さを、厚くすることで、隣接する絶縁体と酸化物
半導体１８１との界面からチャネルの形成される酸化物半導体１８２までの距離を離すこ
とができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体１８
１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ
以下の厚さの領域を有していればよい。
例えば、酸化物半導体１８２と酸化物半導体１８１との間に、例えば、ＳＩＭＳ分析にお
いて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、
さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ
３未満のシリコン濃度となる領域を有する。また、酸化物半導体１８２と酸化物半導体１
８３との間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１
８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２
×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、酸化物半導体１８２の水素濃度を低減するために、酸化物半導体１８１および酸化
物半導体１８３の水素濃度を低減すると好ましい。酸化物半導体１８１および酸化物半導
体１８３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａ
ｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９
ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１
０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上
、５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物半
導体１８２の窒素濃度を低減するために、酸化物半導体１８１および酸化物半導体１８３
の窒素濃度を低減すると好ましい。酸化物半導体１８１および酸化物半導体１８３は、Ｓ
ＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ
３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃ
ｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１７
ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、酸化物半導体１８１または酸化物半導体１８３の
ない２層構造としても構わない。または、酸化物半導体１８１の上もしくは下、または酸
化物半導体１８３上もしくは下に、酸化物半導体１８１、酸化物半導体１８２および酸化
物半導体１８３として例示した半導体のいずれか一を有する４層構造としても構わない。
または、酸化物半導体１８１の上、酸化物半導体１８１の下、酸化物半導体１８３の上、
酸化物半導体１８３の下のいずれか二箇所以上に、酸化物半導体１８１、酸化物半導体１
８２および酸化物半導体１８３として例示した半導体のいずれか一を有するｎ層構造（ｎ
は５以上の整数）としても構わない。
《下地絶縁体》
絶縁体１８４を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲ
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウム、酸化タンタルなどがある。
また、絶縁体１８４として、ＴＥＯＳ（Ｔｅｔｒａ－Ｅｔｈｙｌ－Ｏｒｔｈｏ－Ｓｉｌｉ
ｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差
被覆性の良い酸化シリコンを用いてもよい。
絶縁体１８６は、加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好
適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ま
しい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部
の酸素が脱離する。絶縁体１８６から脱離した酸素は酸化物半導体１８０に供給され、酸
化物半導体１８０の酸素欠損を低減することが可能となる。その結果、トランジスタの電
気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈ
ｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に
換算した場合の酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３
．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時
における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃
以下の範囲が好ましい。
絶縁体１８６は、酸化物半導体１８０に酸素を供給することができる酸化物を含むことが
好ましい。例えば、絶縁体１８６として、酸化シリコンまたは酸化窒化シリコンを含む材
料を用いることが好ましい。または、絶縁体１８６として、酸化アルミニウム、酸化窒化
アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリ
ウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
絶縁体１８６に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体１８６
の成膜を行えばよい。または、成膜後の絶縁体１８６に酸素を導入して酸素を過剰に含有
する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁体１８６に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオ
ンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法
としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プ
ラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
また、絶縁体１８６を成膜した後、その上面の平坦性を高めるためにＣＭＰ（Ｃｈｅｍｉ
ｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を用いた平坦化処理を行っても
よい。
絶縁体１８５は、絶縁体１８６に含まれる酸素が、配線１３１に含まれる金属と結びつき
、絶縁体１８６に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
絶縁体１８５は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングで
きる機能を有する。絶縁体１８５を設けることで、酸化物半導体１８０からの酸素の外部
への拡散と、外部から酸化物半導体１８０への水素、水等の入り込みを防ぐことができる
。
絶縁体１８５としては、例えば、窒化物絶縁体を用いることができる。該窒化物絶縁体と
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果を有する
酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化窒化アル
ミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム
、酸化ハフニウム、酸化窒化ハフニウム等がある。
トランジスタＭ２は、電荷捕獲層に電子を注入することで、しきい値電圧を制御すること
ができる。電荷捕獲層は、絶縁体１８４又は絶縁体１８５に設けることが好ましい。例え
ば、絶縁体１８５を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシ
リケート等で形成することで、電荷捕獲層として機能させることができる。
《ゲート電極、ソース電極、ドレイン電極》
導電体１８７、１８９、１９０として、銅、タングステン、モリブデン、金、アルミニウ
ム、マンガン、チタン、タンタル、ニッケル、クロム、鉛、錫、鉄、コバルト、ルテニウ
ム、白金、イリジウム、ストロンチウムの低抵抗材料からなる単体、合金、またはこれら
を主成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱
性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好まし
い。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに
、銅とマンガンの合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、
酸化マンガンが銅の拡散を抑制する機能を持つので好ましい。
また、導電体１８７、１８９、１９０として、酸化インジウム、酸化錫または酸化亜鉛を
含む透明導電材料を用いてもよい。上記透明導電材料として、例えば、酸化インジウム、
インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸
化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが挙げられる。
また、導電体１８７、１８９、１９０として、上記金属と上記透明導電材料の積層を用い
ても良い。
酸化物半導体１８２は、導電体１８９、１９０と接する領域に、低抵抗領域を有すること
が好ましい。酸化物半導体１８２は、該低抵抗領域を有することで、酸化物半導体１８２
と導電体１８９、１９０との間のコンタクト抵抗を低減させることができる。
上述の低抵抗領域は、例えば、導電体１８９、１９０が、酸化物半導体１８２の酸素を引
き抜くことで形成される。上述の酸素の引き抜きは、高い温度で加熱するほど起こりやす
い。また、酸素が欠損したサイトに水素が入りこみ、キャリア濃度が増加し、該低抵抗領
域が形成される。
《ゲート絶縁体》
絶縁体１８８は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１８８
は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム
、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよび
ハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリ
コンおよびハフニウムを有する酸化窒化物などを有することが好ましい。
また、絶縁体１８８は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体
との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に
安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率
の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸
化ハフニウムを酸化物半導体１８３側に、酸化シリコンまたは酸化窒化シリコンを導電体
１８７側に設けることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、
酸化物半導体１８２に混入することを防ぐことができる。
《層間絶縁体、保護絶縁体》
絶縁体１９１は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体１９１
は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンまたは樹脂など
を有することが好ましい。または、絶縁体１９１は、酸化シリコンまたは酸化窒化シリコ
ンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコ
ンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低
い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン
、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリ
ルなどがある。
＜半導体装置の構成例２＞
図８に示すＩＣ８０は、トランジスタＭ１とトランジスタＭ２の間に容量素子Ｃｓを設け
てもよい。その場合の構成例を図１３に示す。なお、図１３は、配線及びプラグの符号は
省略している。
トランジスタＭ２は、トランジスタＭ１よりも、オフ電流の値が小さいことが要求されて
いる。そのため、トランジスタＭ２は、トランジスタＭ１及び容量素子Ｃｓよりも、後の
工程で作製されることが好ましい。トランジスタＭ２が、他の素子よりも後に作られるこ
とで、トランジスタＭ２に蓄積されるプロセスダメージを小さくすることができる。その
結果、トランジスタＭ２は、プロセスダメージによるオフ電流の増大を防ぐことができる
。
なお、容量素子Ｃｓの位置は図８または図１３に限定されない。例えば、容量素子Ｃｓを
トランジスタＭ１と同じ層に設けてもよい。また、例えば、容量素子Ｃｓをトランジスタ
Ｍ２と同じ層に設けてもよい。
なお、図８乃至図１３を通して、符号及びハッチングパターンが与えられていない領域は
、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム
、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラン
タン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を
含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹
脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用い
ることもできる。
（実施の形態３）
本実施の形態では、図７に示すディスプレイ５に適用可能な表示パネルの構成例について
、図１４乃至図１７を参照しながら説明する。
図１４は表示パネル７００の構成を説明する図である。図１４（Ａ）は表示パネル７００
の下面図である。図１４（Ｂ－１）は図１４（Ａ）の一部を説明する下面図であり、図１
４（Ｂ－２）は図１４（Ｂ－１）に図示する一部の構成を省略して説明する下面図である
。
図１５は表示パネル７００の構成を説明する図である。図１５（Ａ）は図１４（Ａ）の切
断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２
における断面図である。図１５（Ｂ）は表示パネルの一部の構成を説明する断面図であり
、図１５（Ｃ）は表示パネルの他の一部の構成を説明する断面図である。
図１６は表示パネル７００の構成を説明する図である。図１６は表示パネル７００が備え
る画素回路に用いることができる画素回路５３０（ｉ，ｊ）および画素回路５３０（ｉ，
ｊ＋１）の回路図である。
図１７は表示パネル７００の構成を説明する図である。図１７（Ａ）は表示パネル７００
に用いることができる画素および配線等の配置を説明するブロック図である。図１７（Ｂ
－１）および図１７（Ｂ－２）は表示パネル７００に用いることができる開口部７５１Ｈ
の配置を説明する模式図である。
＜表示パネルの構成例１＞
本実施の形態で説明する表示パネル７００は、信号線Ｓ１（ｊ）と、画素７０２（ｉ，ｊ
）と、を有する（図１４（Ｂ－１）および図１４（Ｂ－２）参照）。
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）と、第１の導電膜と、第２の
導電膜と、第２の絶縁膜５０１Ｃと、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５
０（ｉ，ｊ）と、を有する（図１５（Ａ）および図１６参照）。
第１の導電膜は、第１の表示素子７５０（ｉ，ｊ）と電気的に接続される（図１５（Ａ）
参照）。例えば、第１の導電膜を、第１の表示素子７５０（ｉ，ｊ）の第１の電極７５１
（ｉ，ｊ）に用いることができる。
第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイッ
チＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能
する導電膜５１２Ｂに用いることができる。
第２の絶縁膜５０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備える。
画素回路５３０（ｉ，ｊ）は、第２の導電膜と電気的に接続される。例えば、第２の導電
膜をソース電極またはドレイン電極として機能する導電膜５１２Ｂに用いたトランジスタ
を、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる（図１５（Ａ）お
よび図１６参照）。
第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。
第２の絶縁膜５０１Ｃは、開口部５９１Ａを備える（図１５（Ａ）参照）。
第２の導電膜は、開口部５９１Ａにおいて第１の導電膜と電気的に接続される。例えば、
導電膜５１２Ｂは、第１の導電膜を兼ねる第１の電極７５１（ｉ，ｊ）と電気的に接続さ
れる。
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される（図１６参照）。
なお、導電膜５１２Ａは、信号線Ｓ１（ｊ）と電気的に接続される（図１５（Ａ）および
図１６参照）。
第１の電極７５１（ｉ，ｊ）は、第２の絶縁膜５０１Ｃに埋め込まれた側端部を備える。
また、本実施の形態で説明する表示パネルの画素回路５３０（ｉ，ｊ）は、スイッチＳＷ
１を備える。スイッチＳＷ１はトランジスタを含み、トランジスタは、酸化物半導体を含
む。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１の
表示素子７５０（ｉ，ｊ）が表示をする方向と同一の方向に表示をする機能を備える。例
えば、外光を反射する強度を制御して第１の表示素子７５０（ｉ，ｊ）が表示をする方向
を、破線の矢印で図中に示す。また、第２の表示素子５５０（ｉ，ｊ）が表示をする方向
を、実線の矢印で図中に示す（図１５（Ａ）参照）。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１の
表示素子７５０（ｉ，ｊ）が表示をする領域に囲まれた領域に表示をする機能を備える（
図１７（Ｂ－１）または図１７（Ｂ－２）参照）。なお、第１の表示素子７５０（ｉ，ｊ
）は、第１の電極７５１（ｉ，ｊ）と重なる領域に表示をし、第２の表示素子５５０（ｉ
，ｊ）は、開口部７５１Ｈと重なる領域に表示をする。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、入射す
る光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。
そして、反射膜は、開口部７５１Ｈを備える。なお、例えば、第１の表示素子７５０（ｉ
，ｊ）の反射膜に、第１の導電膜または第１の電極７５１（ｉ，ｊ）等を用いることがで
きる。
また、第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能を
有する。
また、本実施の形態で説明する表示パネルは、画素７０２（ｉ，ｊ）と、一群の画素７０
２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の画素７０２（１，ｊ）乃至画素７
０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図１７（Ａ）参照）。なお、ｉは１
以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数で
ある。
また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、
配線ＡＮＯと、を有する。
一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含み
、行方向（図中に矢印Ｒで示す方向）に配設される。
また、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，
ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。
走査線Ｇ１（ｉ）は、行方向に配設される一群の画素７０２（ｉ，１）乃至画素７０２（
ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号
線Ｓ１（ｊ）と電気的に接続される。
例えば、画素７０２（ｉ，ｊ）の行方向に隣接する画素７０２（ｉ，ｊ＋１）は、画素７
０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ，ｊ＋１）
に配置される開口部を備える（図１７（Ｂ－１）参照）。
例えば、画素７０２（ｉ，ｊ）の列方向に隣接する画素７０２（ｉ＋１，ｊ）は、画素７
０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ＋１，ｊ）
に配置される開口部を備える（図１７（Ｂ－２）参照）。なお、例えば、第１の電極７５
１（ｉ，ｊ）を反射膜に用いることができる。
上記表示パネルは、第１の表示素子と、第１の表示素子と電気的に接続される第１の導電
膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導電膜と第１の導電膜
の間に挟まれる領域を備える絶縁膜と、第２の導電膜と電気的に接続される画素回路と、
画素回路と電気的に接続される第２の表示素子と、を含み、第２の絶縁膜は開口部を備え
、第２の導電膜は第１の導電膜と開口部で電気的に接続される。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の
表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆
動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供す
ることができる。
また、本実施の形態で説明する表示パネルは、端子５１９Ｂと、導電膜５１１Ｂと、を有
する（図１５（Ａ）参照）。
第２の絶縁膜５０１Ｃは、端子５１９Ｂおよび導電膜５１１Ｂの間に挟まれる領域を備え
る。また、第２の絶縁膜５０１Ｃは、開口部５９１Ｂを備える。
端子５１９Ｂは、開口部５９１Ｂにおいて導電膜５１１Ｂと電気的に接続される。また、
導電膜５１１Ｂは、画素回路５３０（ｉ，ｊ）と電気的に接続される。なお、例えば、第
１の電極７５１（ｉ，ｊ）または第１の導電膜を反射膜に用いる場合、端子５１９Ｂの接
点として機能する面は、第１の電極７５１（ｉ，ｊ）の、第１の表示素子７５０（ｉ，ｊ
）に入射する光に向いている面と同じ方向を向いている。
これにより、端子を介して電力または信号を、画素回路に供給することができる。その結
果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶材
料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える
。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制
御する電界が形成されるように配置される。
また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える
。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設され
る。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第３の
電極５５１（ｉ，ｊ）と、第４の電極５５２と、発光性の有機化合物を含む層５５３（ｊ
）と、を備える。
第４の電極５５２は、第３の電極５５１（ｉ，ｊ）と重なる領域を備える。発光性の有機
化合物を含む層５５３（ｊ）は、第３の電極５５１および第４の電極５５２の間に配設さ
れる。そして、第３の電極５５１（ｉ，ｊ）は、接続部５２２において、画素回路５３０
（ｉ，ｊ）と電気的に接続される。
また、本実施の形態で説明する表示パネルの画素７０２（ｉ，ｊ）は、着色膜ＣＦ１と、
遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、を有する。
着色膜ＣＦ１は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭは
、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。
絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶材
料を含む層７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平
坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層
７５３への不純物の拡散を、抑制することができる。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７
０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される。
また、本実施の形態で説明する表示パネルは、基板５７０と、基板７７０と、機能層５２
０と、を有する。
基板７７０は、基板５７０と重なる領域を備える。機能層５２０は、基板５７０および基
板７７０の間に配設される。
機能層５２０は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、絶
縁膜５２１と、絶縁膜５２８と、を含む。また、機能層５２０は、絶縁膜５１８および絶
縁膜５１６を含む。
絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）の間
に配設される。
絶縁膜５２８は、絶縁膜５２１および基板５７０の間に配設され、第２の表示素子５５０
（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極５５１の周縁に沿って形成される
絶縁膜５２８は、第３の電極５５１および第４の電極５５２の短絡を防止することができ
る。
絶縁膜５１８は、絶縁膜５２１および画素回路５３０（ｉ，ｊ）の間に配設される領域を
備え、絶縁膜５１６は、絶縁膜５１８および画素回路５３０（ｉ，ｊ）の間に配設される
領域を備える。
また、本実施の形態で説明する表示パネルは、接合層５０５と、封止材７０５と、構造体
ＫＢ１と、を有する。
接合層５０５は、機能層５２０および基板５７０の間に配設され、機能層５２０および基
板５７０を貼り合せる機能を備える。
封止材７０５は、機能層５２０および基板７７０の間に配設され、機能層５２０および基
板７７０を貼り合わせる機能を備える。
構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える
。
また、本実施の形態で説明する表示パネルは、端子５１９Ｃと、導電膜５１１Ｃと、導電
体ＣＰと、を有する。
第２の絶縁膜５０１Ｃは、端子５１９Ｃおよび導電膜５１１Ｃの間に挟まれる領域を備え
る。また、第２の絶縁膜５０１Ｃは、開口部５９１Ｃを備える。
端子５１９Ｃは、開口部５９１Ｃにおいて導電膜５１１Ｃと電気的に接続される。また、
導電膜５１１Ｃは、画素回路５３０（ｉ，ｊ）と電気的に接続される。
導電体ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の電
極７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができる
。
また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有す
る（図１４（Ａ）および図１７（Ａ）参照）。
駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトラ
ンジスタＭＤを備える。具体的には、画素回路５３０（ｉ，ｊ）に含まれるトランジスタ
と同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタＭＤに用
いることができる（図１５（Ａ）および図１５（Ｃ）参照）。
駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子
５１９Ｂまたは端子５１９Ｃと同一の工程で形成することができる端子に導電材料を用い
て電気的に接続される。
以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確
に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば第１の導電膜を、第１の電極７５１（ｉ，ｊ）に用いることができる。また、第１
の導電膜を、反射膜に用いることができる。
また、第２の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導
電膜５１２Ｂに用いることができる。
《構成例１》
上記表示パネルは、基板５７０、基板７７０、構造体ＫＢ１、封止材７０５または接合層
５０５、を有する。
また、上記表示パネルは、機能層５２０、絶縁膜５２１、絶縁膜５２８、を有する。
また、上記表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走
査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯを有する。
また、上記表示パネルは、第１の導電膜または第２の導電膜を有する。
また、上記表示パネルは、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５
１１Ｃを有する。
また、上記表示パネルは、画素回路５３０（ｉ，ｊ）、スイッチＳＷ１、を有する。
また、上記表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ
）、反射膜、開口部７５１Ｈ、液晶材料を含む層７５３、第２の電極７５２、を有する。
また、上記表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、遮光膜ＢＭ、絶
縁膜７７１、機能膜７７０Ｐを有する。
また、上記表示パネルは、第２の表示素子５５０（ｉ，ｊ）、第３の電極５５１（ｉ，ｊ
）、第４の電極５５２または発光性の有機化合物を含む層５５３（ｊ）を有する。
また、上記表示パネルは、第２の絶縁膜５０１Ｃを有する。
また、上記表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。
《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることが
できる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板
５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いる
ことができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石
英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物
膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例え
ば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板５７０等に用
いることができる。ＳＵＳ（ステンレス・スチール）またはアルミニウム等を、基板５７
０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができ
る。これにより、半導体素子を基板５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用
いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いる
ことができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散
した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散
を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一また
は複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹
脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜等が積層された材料を、基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板５７０等に用い
ることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシ
リコーンなどのシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることがで
きる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いること
ができる。
また、紙または木材などを基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。
また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは
容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置す
る方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタま
たは容量素子等を形成できる。
《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７
０に用いることができる材料から選択された材料を基板７７０に用いることができる。具
体的には厚さ０．７ｍｍまたは厚さ０．１ｍｍ程度まで研磨した無アルカリガラスを用い
ることができる。
《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用
いることができる。これにより、構造体ＫＢ１等を挟む構成の間に所定の間隔を設けるこ
とができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体ＫＢ１等に用いることができる。また、感光性を有する材料を用いて
形成してもよい。
《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いるこ
とができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いるこ
とができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を封止材７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に
用いることができる。
《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜５２１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選
ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれら
から選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる
。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有
する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化するこ
とができる。
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる
。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
《第２の絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を第２の絶縁膜５０１Ｃに用いることが
できる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜５０１Ｃに用いるこ
とができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制する
ことができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜５０１Ｃに
用いることができる。
なお、第２の絶縁膜５０１Ｃは、開口部５９１Ａ、開口部５９１Ｂまたは開口部５９１Ｃ
を有する。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を
、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線Ｃ
ＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１
１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等
に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを
、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用
いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を配線等に用いることができる。
《第１の導電膜、第２の導電膜》
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いるこ
とができる。
また、第１の電極７５１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。
また、スイッチＳＷ１に用いることができるトランジスタの導電膜５１２Ｂまたは配線等
を第２の導電膜に用いることができる。
《画素回路５３０（ｉ，ｊ）》
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）
、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図１６参
照）。
画素回路５３０（ｉ，ｊ＋１）は、信号線Ｓ１（ｊ＋１）、信号線Ｓ２（ｊ＋１）、走査
線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続され
る。
なお、信号線Ｓ２（ｊ）に供給する信号に用いる電圧が、信号線Ｓ１（ｊ＋１）に供給す
る信号に用いる電圧と異なる場合、信号線Ｓ１（ｊ＋１）を信号線Ｓ２（ｊ）から離して
配置する。具体的には、信号線Ｓ２（ｊ＋１）を信号線Ｓ２（ｊ）に隣接するように配置
する。
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トラン
ジスタＭ０および容量素子Ｃ２を含む。
例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることが
できる。
容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極に電気的に接続され
る第１の電極と、配線ＣＳＣＯＭに電気的に接続される第２の電極と、を有する。
例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることが
できる。
トランジスタＭ０は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続
されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタ
を、トランジスタＭ０に用いることができる。例えば、トランジスタＭ０の第１の電極と
同じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる
。
容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続され
る第１の電極と、トランジスタＭ０の第１の電極に電気的に接続される第２の電極と、を
有する。
なお、第１の表示素子７５０の第１の電極をスイッチＳＷ１に用いるトランジスタの第２
の電極と電気的に接続し、第１の表示素子７５０の第２の電極を配線ＶＣＯＭ１と電気的
に接続する。これにより、第１の表示素子７５０を駆動することができる。
また、第２の表示素子５５０の第１の電極をトランジスタＭ０の第２の電極と電気的に接
続し、第２の表示素子５５０の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これに
より、第２の表示素子５５０を駆動することができる。
画素回路５３０（ｉ、ｊ）を構成するスイッチＳＷ１、スイッチＳＷ２及びトランジスタ
Ｍ０は、同一の工程で作製されることが好ましい。こうすることで、表示パネル７００の
製造コストを大幅に低減することが可能になる。
《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ０、トランジスタＭＤ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチＳＷ１、スイ
ッチＳＷ２、トランジスタＭ０、トランジスタＭＤ等に用いることができる。
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することがで
きる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単
結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体
膜に用いたトランジスタを用いることができる。
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的
には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半
導体を半導体膜に用いることができる。
一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オ
フ状態におけるリーク電流が小さいトランジスタをスイッチＳＷ１、スイッチＳＷ２、ト
ランジスタＭ０、トランジスタＭＤ等に用いることができる。具体的には、酸化物半導体
を半導体膜５０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジス
タＭ０、トランジスタＭＤ等に用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路
と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１
Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報
処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を
低減することができる。
スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜５
０８と重なる領域を備える導電膜５０４を備える（図１５（Ｂ）参照）。また、スイッチ
ＳＷ１に用いることができるトランジスタは、導電膜５１２Ａおよび導電膜５１２Ｂを備
える。
なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を備
える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５０４との間に半導体膜５０８を挟むように設けられた導電膜５２４を備え
るトランジスタを、トランジスタＭ０に用いることができる（図１５（Ｃ）参照）。
タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの
順で積層した導電膜を導電膜５０４に用いることができる。
シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ
２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。
インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いるこ
とができる。
タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チ
タンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは
導電膜５１２Ｂに用いることができる。
《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０
（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成また
はシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用い
ることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液
晶表示素子を第１の表示素子７５０に用いることができる。
ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅ
ｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード
、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌ
ｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎ
ｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることが
できる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏ
ｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕ
ｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕ
ｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用い
ることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチッ
ク相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることが
できる。または、ブルー相を示す液晶材料を用いることができる。
《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体
的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材
料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀お
よび銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、
第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹
凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな
方向に反射して、白色の表示をすることができる。
なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材
料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いるこ
とができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電極
７５１（ｉ，ｊ）を配置する構成を用いることができる。
《開口部７５１Ｈ》
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示
素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対す
る開口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子５５０（ｉ，ｊ）を
用いた表示が暗くなってしまう。
また、反射膜に設ける開口部７５１Ｈの面積が小さすぎると、第２の表示素子５５０が射
出する光から取り出せる光の効率が低下してしまう。
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いること
ができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈの形状に
用いることができる。また、開口部７５１Ｈを隣接する画素に寄せて配置してもよい。好
ましくは、開口部７５１Ｈを同じ色を表示する機能を備える他の画素に寄せて配置する。
これにより、第２の表示素子５５０が射出する光が隣接する画素に配置された着色膜に入
射してしまう現象（クロストークともいう）を抑制できる。
《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用
いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の
電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。
または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができ
る。または、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５
２に用いることができる。
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができ
る。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて形
成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることが
できる。
《着色膜ＣＦ１》
所定の色の光を透過する材料を着色膜ＣＦ１に用いることができる。これにより、着色膜
ＣＦ１を例えばカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、
黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１に用いること
ができる。
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例
えばブラックマトリクスに用いることができる。
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができ
る。
《機能膜７７０Ｐ》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜７
７０Ｐに用いることができる。または、２色性色素を含む偏光板を機能膜７７０Ｐに用い
ることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴
う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
《第２の表示素子５５０（ｉ，ｊ）》
例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には
、有機エレクトロルミネッセンス（有機ＥＬ）素子、無機エレクトロルミネッセンス（無
機ＥＬ）素子または発光ダイオードなどを、第２の表示素子５５０（ｉ，ｊ）に用いるこ
とができる。
例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層さ
れた積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物
を含む層５５３（ｊ）に用いることができる。
例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を
含む層５５３（ｊ）に用いることができる。また、発光性の有機化合物を含む層５５３（
ｊ）とは異なる色の光を射出する信号線Ｓ１（ｊ＋１）に沿って列方向に長い帯状の積層
体を、発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。
また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含
む層５５３（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることがで
きる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、
緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍
光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層５５３
（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。
例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）または第４の電
極５５２に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有す
る材料を、第３の電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを
、第３の電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い
金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。
例えば、配線等に用いることができる材料から選択された可視光について反射性を有する
材料を、第４の電極５５２に用いることができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば
、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、ト
ランジスタＭ０と同一の工程で形成することができる半導体膜を備えるトランジスタを用
いることができる。
または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタ
ＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジ
スタＭＤに用いることができる（図１５（Ｃ）参照）。
導電膜５０４との間に半導体膜５０８を挟むように、導電膜５２４を配設し、導電膜５２
４および半導体膜５０８の間に絶縁膜５１６を配設し、半導体膜５０８および導電膜５０
４の間に絶縁膜５０６を配設する。例えば、導電膜５０４と同じ電位を供給する配線に導
電膜５２４を電気的に接続する。
なお、トランジスタＭ０と同一の構成を、トランジスタＭＤに用いることができる。
《駆動回路ＳＤ》
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に
形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路５３０（ｉ，ｊ）
と電気的に接続されるパッドに駆動回路ＳＤを実装することができる。具体的には、異方
性導電膜を用いて、パッドに集積回路を実装できる。
なお、パッドは、端子５１９Ｂまたは端子５１９Ｃと同一の工程で形成することができる
。
＜表示パネルの構成例２＞
図１８は表示パネル７００Ｂの構成を説明する図である。図１８（Ａ）は図１４（Ａ）の
切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１
２における断面図である。図１８（Ｂ）は表示パネルの一部の構成を説明する断面図であ
る。
なお、表示パネル７００Ｂは、ボトムゲート型のトランジスタに換えてトップゲート型の
トランジスタを有する点が、図１５を参照しながら説明する表示パネル７００とは異なる
。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援
用し、異なる部分について詳細に説明する。
《スイッチＳＷ１Ｂ、トランジスタＭＢ、トランジスタＭＤＢ》
スイッチＳＷ１Ｂに用いることができるトランジスタ、トランジスタＭＢおよびトランジ
スタＭＤＢは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃお
よび導電膜５０４の間に配設される領域を備える半導体膜５０８と、を備える。なお、導
電膜５０４はゲート電極の機能を備える（図１８（Ｂ））。
半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０
８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３
の領域５０８Ｃと、を備える。
トランジスタＭＤＢは絶縁膜５０６を、第３の領域５０８Ｃおよび導電膜５０４の間に備
える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が
低く、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば本実施の形態の最後において詳細に説明する酸化物半導体の抵抗率を制御す
る方法を用いて、第１の領域５０８Ａおよび第２の領域５０８Ｂを半導体膜５０８に形成
することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用すること
ができる。
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５
０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
トランジスタＭＤＢは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０
８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソ
ース電極またはドレイン電極の機能を備える。
トランジスタＭＤＢと同一の工程で形成することができるトランジスタをトランジスタＭ
Ｂに用いることができる。
＜酸化物半導体の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、半導体膜５０８または導電膜５２４等に用いる
ことができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損
を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加ま
たは低減する方法に用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａ
ｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプラ
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、ＳＩＭＳにより得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃｍ３以上
、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏ
ｍｓ／ｃｍ３以上である酸化物半導体を導電膜５２４に好適に用いることができる。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用い
ることができる。具体的には半導体膜５０８に好適に用いることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁
膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３
未満、さらに好ましくは１×１０１０／ｃｍ３未満であることを指す。高純度真性または
実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密
度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタ
は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの
素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０－１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、ＳＩＭＳにより得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下
、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏ
ｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を、トランジスタのチャ
ネルが形成される半導体に好適に用いることができる。
なお、半導体膜５０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物
半導体膜を、導電膜５２４に用いる。
また、半導体膜５０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の水
素を含む膜を、導電膜５２４に用いることができる。
また、半導体膜５０８の抵抗率の１×１０－８倍以上１×１０－１倍未満の抵抗率を備え
る膜を、導電膜５２４に用いることができる。
具体的には、１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満、好ましくは、１×１０－３
Ωｃｍ以上１×１０－１Ωｃｍ未満である膜を、導電膜５２４に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本発明の一態様に係る蓄電装置は、自動車、自動二輪車、自転車などの車両、航空機、船
舶、家庭用蓄電池などに用いることができる。また、本発明の一態様に係る蓄電装置は、
携帯電話、腕時計、携帯型ゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）などの電
子機器に用いることができる。これらの具体例を図１９に示す。
図１９（Ａ）は腕時計型端末であり、筐体８０１、リュウズ８０２、表示部８０３、ベル
ト８０４、検知部８０５等を有する。表示部８０３にはタッチパネルを設けてもよい。使
用者は、タッチパネルに触れた指をポインタに用いて情報を入力することができる。
検知部８０５は、周囲の状態を検知して情報を取得する機能を備える。例えば、カメラ、
加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧ
ＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路等を、検知
部８０５に用いることができる。
例えば、検知部８０５の照度センサが検知した周囲の明るさを筐体８０１内部の演算装
置が、所定の照度と比較して十分に明るいと判断した場合、反射型の液晶素子を表示部８
０３の表示素子として使用する。または、薄暗いと判断した場合、有機ＥＬ素子を表示部
８０３の表示素子として使用する。これにより、例えば、外光の強い環境において反射型
の表示素子を用い、薄暗い環境において自発光型の表示素子を用いて画像情報を表示する
ことができる。その結果、消費電力が低減された電子機器を提供することができる。
図１９（Ｂ）は、携帯電話機であり、筐体８１１、表示部８１６、操作ボタン８１４、外
部接続ポート８１３、スピーカ８１７、マイク８１２などを備えている。図１９（Ｂ）に
示す携帯電話機は、指などで表示部８１６に触れることで、情報を入力することができる
。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部８
１６に触れることにより行うことができる。また、操作ボタン８１４の操作により、電源
のＯＮ、ＯＦＦ動作や、表示部８１６に表示される画像の種類を切り替えることができる
。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図１９（Ｃ）はノート型パーソナルコンピュータであり、筐体８２１、表示部８２２、キ
ーボード８２３、ポインティングデバイス８２４等を有する。
図１９（Ｄ）は電気冷凍冷蔵庫であり、筐体８３１、冷蔵室用扉８３２、冷凍室用扉８３
３等を有する。
図１９（Ｅ）はビデオカメラであり、第１筐体８４１、第２筐体８４２、表示部８４３、
操作キー８４４、レンズ８４５、接続部８４６等を有する。操作キー８４４およびレンズ
８４５は第１筐体８４１に設けられており、表示部８４３は第２筐体８４２に設けられて
いる。そして、第１筐体８４１と第２筐体８４２とは、接続部８４６により接続されてお
り、第１筐体８４１と第２筐体８４２の間の角度は、接続部８４６により変更が可能であ
る。表示部８４３における映像を、接続部８４６における第１筐体８４１と第２筐体８４
２との間の角度に従って切り替える構成としても良い。
図１９（Ｆ）は自動車であり、車体８５１、車輪８５２、ダッシュボード８５３、ライト
８５４等を有する。
（実施の形態５）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに適用可能な酸化物半導
体の結晶構造について説明を行う。
なお本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配
置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「
略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう
。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状
態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは
、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
ａ－ｂ ｐｌａｎｅ ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半
導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した
形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ－ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
なお、ａ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、
Ｉｎ－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子
は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ４の結晶のａ－ｂ面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ－
ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶
の密度に対し、ｎｃ－ＯＳ膜の密度およびＣＡＡＣ－ＯＳ膜の密度は９２．３％以上１０
０％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、
成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４
の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］を満たす酸化物半導体膜において、ａ－ｌｉｋｅ ＯＳ膜の密度は５．０ｇ
／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ｎｃ－ＯＳ膜の密度およびＣＡＡＣ－
ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ－ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
なお、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、
各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説
明した記載に限定されず、状況に応じて適切に言い換えることができる。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立した
ブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に
切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたっ
て一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説
明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方
を、「ソース及びドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースと
ドレインとの他方を「ソース及びドレインの他方」（又は第２電極、又は第２端子）と表
記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作
条件等によって変わるためである。なおトランジスタのソースとドレインの呼称について
は、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換
えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準
となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電
位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを
意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配
線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況
に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導
電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」とい
う用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ
状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、ス
イッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり
、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、Ｍ
ＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、シ
ョットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオ
ード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオ
ード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などが
ある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、ト
ランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、
トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断さ
れているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場
合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように
、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによ
って、導通と非導通とを制御して動作する。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続
されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＡＮＯ 配線
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
ＣＬ１‐ＣＬｎ 容量素子
ＣＰ 導電体
Ｃｓ 容量素子
ＣＳＣＯＭ 配線
Ｄ１ 端子
Ｄ２ 端子
Ｅ１‐Ｅｎ 蓄電素子
Ｇ１ 走査線
Ｇ２ 走査線
ＧＤ 駆動回路
ＧＮＤ 端子
ＩＭ 端子
ＩＮＭ 端子
ＩＮＰ 端子
ＩＰ 端子
ＩＲＥＦ 端子
ＫＢ１ 構造体
Ｌ１‐Ｌ６ 層
Ｍ０ トランジスタ
Ｍ１ トランジスタ
Ｍ２ トランジスタ
ＭＢ トランジスタ
ＭＤ トランジスタ
ＭＤＢ トランジスタ
ＯＵＴ 端子
ＰＡＣＫ（＋） 端子
ＰＡＣＫ（－） 端子
Ｒ０‐Ｒｎ 抵抗素子
Ｓ１ 信号線
Ｓ２ 信号線
ＳＣＬ 端子
ＳＤ 駆動回路
ＳＤＡ 端子
ＳＷ１ スイッチ
ＳＷ１Ｂ スイッチ
ＳＷ２ スイッチ
Ｖ０‐Ｖｎ 端子
ＶＢＧ 端子
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
ＶＤＤ 端子
ＶＲＥＧ 端子
１ 蓄電装置
２ ＤＣ／ＤＣコンバータ
３ ＤＣ／ＤＣコンバータ
４ ＤＣ／ＤＣコンバータ
５ ディスプレイ
６ 表示装置
１０ バイアス回路
１１ トランジスタ
２８ トランジスタ
３０ 保持回路
３１ トランジスタ
３４ トランジスタ
３５ 容量素子
３８ 容量素子
４０ アンプ
４１ トランジスタ
５６ トランジスタ
６０ 蓄電素子
６１ 抵抗素子
６２ 容量素子
６３ 抵抗素子
６４ 抵抗素子
６５ 抵抗素子
６６ 容量素子
６７ 容量素子
６８ 抵抗素子
６９ 抵抗素子
７０ 抵抗素子
７１ ＦＥＴ
７２ 抵抗素子
７３ ＦＥＴ
７４ 抵抗素子
７５ ツェナーダイオード
７６ 容量素子
７７ 配線
８０ ＩＣ
８１ マイクロコントローラ
８２ 選択回路
８３ クランプ回路
８４ レギュレーター
８５ クロックジェネレーター
８６ バンドギャップリファレンス
８７ 基準電圧生成回路
８８ 基準電流生成回路
８９ 制御回路
９０ 電圧検出回路
９１ 電流検出回路
９２ ＦＥＴ駆動回路
９３ トランジスタ
９４ トランジスタ
９５ トランジスタ
９６ インバータ
９９ ローパスフィルタ
１００ 回路
１１１ 基板
１１２ 素子分離層
１１３ プラグ
１１４ プラグ
１１５ プラグ
１２１ 配線
１２２ 配線
１２３ 配線
１２４ プラグ
１２５ プラグ
１２６ プラグ
１２７ プラグ
１２８ 絶縁体
１３１ 配線
１３２ 配線
１３３ プラグ
１３４ プラグ
１３５ プラグ
１３６ 絶縁体
１４１ 配線
１４２ 配線
１４３ プラグ
１５１ 導電体
１５２ 導電体
１５３ 絶縁体
１５４ プラグ
１６１ 配線
１７０ チャネル形成領域
１７１ ウェル
１７２ 不純物領域
１７３ 不純物領域
１７４ ゲート絶縁体
１７５ 導電性領域
１７６ 導電性領域
１７７ ゲート電極
１７８ 絶縁体
１８０ 酸化物半導体
１８１ 酸化物半導体
１８２ 酸化物半導体
１８３ 酸化物半導体
１８４ 絶縁体
１８５ 絶縁体
１８６ 絶縁体
１８７ 導電体
１８８ 絶縁体
１８９ 導電体
１９０ 導電体
１９１ 絶縁体
２０１ ウェル
２０２ チャネル形成領域
２０３ 高濃度不純物領域
２０４ 高濃度不純物領域
２０５ 導電性領域
２０６ 導電性領域
２０７ ゲート電極
２０８ ゲート絶縁体
２０９ 側壁絶縁層
２１０ 側壁絶縁層
２１１ 低濃度不純物領域
２１２ 低濃度不純物領域
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５２０ 機能層
５２１ 絶縁膜
５２２ 接続部
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
５９１Ａ 開口部
５９１Ｂ 開口部
５９１Ｃ 開口部
７００ 表示パネル
７００Ｂ 表示パネル
７０２ 画素
７０５ 封止材
７５０ 表示素子
７５１ 電極
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７７０ 基板
７７０Ｐ 機能膜
７７１ 絶縁膜
８０１ 筐体
８０２ リュウズ
８０３ 表示部
８０４ ベルト
８０５ 検知部
８１１ 筐体
８１２ マイク
８１３ 外部接続ポート
８１４ 操作ボタン
８１６ 表示部
８１７ スピーカ
８２１ 筐体
８２２ 表示部
８２３ キーボード
８２４ ポインティングデバイス
８３１ 筐体
８３２ 冷蔵室用扉
８３３ 冷凍室用扉
８４１ 筐体
８４２ 筐体
８４３ 表示部
８４４ 操作キー
８４５ レンズ
８４６ 接続部
８５１ 車体
８５２ 車輪
８５３ ダッシュボード
８５４ ライト

Claims (1)

  1. 蓄電素子と、
    ＩＣと、を有し、
    前記ＩＣは、前記蓄電素子の起電力を監視する機能を有し、
    前記ＩＣは、第１回路と、第２回路と、第３回路と、を有し、
    前記第１回路は、前記第２回路を介して、前記第３回路にバイアス電圧を供給する機能を有し、
    前記第３回路は、アンプとしての機能を有し、
    前記第２回路は、前記バイアス電圧を保持する機能を有し、
    前記第２回路は、第１トランジスタと、容量素子とを有し、
    前記第３回路は、第２トランジスタを有し、
    前記第１回路は、前記第１トランジスタを介して、前記第２トランジスタのゲートに電気的に接続され、
    前記容量素子の第１端子は、前記第２トランジスタの前記ゲートに電気的に接続され、
    前記第１トランジスタは、チャネル形成領域に酸化物半導体を含み、
    前記第２トランジスタは、チャネル形成領域にシリコンを含み、
    前記第１トランジスタの前記チャネル形成領域は、前記第２トランジスタの前記チャネル形成領域上に位置する領域を有し、
    前記第２トランジスタの前記チャネル形成領域は、前記第１トランジスタの前記チャネル形成領域と重なる領域を有し、
    前記容量素子は、前記第１トランジスタの前記チャネル形成領域と重なる領域を有し、
    前記第１トランジスタのゲートとして機能する領域を有する導電体は、絶縁体に設けられた開口部の内側に設けられる、蓄電装置。
JP2022103515A 2015-08-31 2022-06-28 蓄電装置 Withdrawn JP2022136090A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015170113 2015-08-31
JP2015170113 2015-08-31
JP2016161156A JP2017049239A (ja) 2015-08-31 2016-08-19 監視ｉｃ付き蓄電装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016161156A Division JP2017049239A (ja) 2015-08-31 2016-08-19 監視ｉｃ付き蓄電装置

Publications (1)

Publication Number Publication Date
JP2022136090A true JP2022136090A (ja) 2022-09-15

Family

ID=58104105

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016161156A Withdrawn JP2017049239A (ja) 2015-08-31 2016-08-19 監視ｉｃ付き蓄電装置
JP2022103515A Withdrawn JP2022136090A (ja) 2015-08-31 2022-06-28 蓄電装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016161156A Withdrawn JP2017049239A (ja) 2015-08-31 2016-08-19 監視ｉｃ付き蓄電装置

Country Status (4)

Country Link
US (1) US20170063112A1 (ja)
JP (2) JP2017049239A (ja)
KR (1) KR20170026291A (ja)
CN (1) CN106486717A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258777B (zh) * 2018-03-27 2024-04-30 芮正美 一种电源控制芯片及其控制方法
US11188105B2 (en) * 2018-10-10 2021-11-30 Smart Prong Technologies, Inc. Electrical circuit for pre-regulation power management
WO2020128702A1 (ja) 2018-12-19 2020-06-25 株式会社半導体エネルギー研究所 二次電池の過放電防止回路及び二次電池モジュール
TWI701443B (zh) * 2019-09-11 2020-08-11 佑華微電子股份有限公司 可偵測不同電壓之電壓偵測電路架構
CN111614143B (zh) * 2020-06-10 2021-05-04 深圳市猿人创新科技有限公司 一种单口可调的充放电路
CN111722138B (zh) * 2020-07-01 2021-02-19 兰州现代职业学院 新能源汽车电池检测装置
RU2761495C1 (ru) * 2020-09-08 2021-12-08 Акционерное общество "Научно-производственное объединение "Государственный институт прикладной оптики" (АО "НПО ГИПО") Зарядное устройство

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242847A (ja) * 1992-12-24 1994-09-02 Hitachi Ltd 基準電圧発生回路
JPH11177060A (ja) * 1997-12-12 1999-07-02 Nippon Steel Corp 半導体装置及びその製造方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2013161068A1 (ja) * 2012-04-27 2013-10-31 日立ビークルエナジー株式会社 電池監視装置および電池システム監視装置
JP2013235564A (ja) * 2012-04-11 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014057052A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788717B2 (ja) * 2000-03-02 2006-06-21 富士通株式会社 電池パック、電池電圧モニタ回路、電池システム、機器装置、電池電圧モニタ方法、および電池電圧モニタプログラム記憶媒体
JP4043864B2 (ja) * 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP5636657B2 (ja) * 2009-09-25 2014-12-10 ソニー株式会社 表示装置
JP5847995B2 (ja) * 2010-04-27 2016-01-27 ラピスセミコンダクタ株式会社 半導体装置
JP2013157083A (ja) * 2012-01-26 2013-08-15 Toshiba Corp バックライト装置および表示装置
JP2013247143A (ja) * 2012-05-23 2013-12-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9316695B2 (en) * 2012-12-28 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI641208B (zh) * 2013-07-26 2018-11-11 日商半導體能源研究所股份有限公司 直流對直流轉換器
JP6460592B2 (ja) * 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
US9374048B2 (en) * 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242847A (ja) * 1992-12-24 1994-09-02 Hitachi Ltd 基準電圧発生回路
JPH11177060A (ja) * 1997-12-12 1999-07-02 Nippon Steel Corp 半導体装置及びその製造方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP2013235564A (ja) * 2012-04-11 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013161068A1 (ja) * 2012-04-27 2013-10-31 日立ビークルエナジー株式会社 電池監視装置および電池システム監視装置
JP2014057052A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20170026291A (ko) 2017-03-08
CN106486717A (zh) 2017-03-08
US20170063112A1 (en) 2017-03-02
JP2017049239A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
US11209710B2 (en) Display device and electronic device including the display device
US11640996B2 (en) Semiconductor device and manufacturing method thereof
JP2022136090A (ja) 蓄電装置
US20230378371A1 (en) Semiconductor device and display device including the same
US20230420522A1 (en) Metal Oxide Film And Semiconductor Device
CN109121438B (zh) 半导体装置以及包括该半导体装置的显示装置
CN107293264B (zh) 显示装置、显示模块以及电子设备
US10079231B2 (en) Semiconductor device
CN109075206B (zh) 半导体装置及包括该半导体装置的显示装置
KR20230101767A (ko) 정보 처리 장치
KR102527306B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230907

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20231027