CN106486717A - 具备监视ic的蓄电装置 - Google Patents

具备监视ic的蓄电装置 Download PDF

Info

Publication number
CN106486717A
CN106486717A CN201610770934.2A CN201610770934A CN106486717A CN 106486717 A CN106486717 A CN 106486717A CN 201610770934 A CN201610770934 A CN 201610770934A CN 106486717 A CN106486717 A CN 106486717A
Authority
CN
China
Prior art keywords
transistor
circuit
film
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610770934.2A
Other languages
English (en)
Inventor
高桥圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN106486717A publication Critical patent/CN106486717A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3842—Arrangements for monitoring battery or accumulator variables, e.g. SoC combining voltage and current measurements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4285—Testing apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/488—Cells or batteries combined with indicating means for external visualization of the condition, e.g. by change of colour or of light density
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00308—Overvoltage protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Environmental & Geological Engineering (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本发明的发明名称为“具备监视IC的蓄电装置”。本发明的一个方式的目的是提供一种低功耗的电池监视IC。本发明的一个方式是一种包括蓄电元件及IC的蓄电装置。IC具有监视蓄电元件的电动势的功能。IC包括偏置电路、保持电路及放大器。保持电路包括第一晶体管及电容器，放大器包括第二晶体管。偏置电路通过第一晶体管电连接到第二晶体管的栅极。电容器的第一端子电连接到第二晶体管的栅极。第一晶体管优选在沟道形成区域中包含氧化物半导体。

Description

具备监视IC的蓄电装置
技术领域
本发明的一个方式涉及一种具备监视IC的蓄电装置。
本发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序（process）、机器（machine）、产品（manufacture）或者组合物（composition ofmatter）。另外，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法或其制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
背景技术
已知通过监视用于车辆或电子设备的电池的电压来防止过充电或过放电的IC（集成电路，Integrated Circuit）。例如，专利文献1公开了监视串联连接的多个电池的IC的结构实例。
另外，专利文献2公开了通过使运算放大器具备使用氧化物半导体晶体管（OxideSemiconductor晶体管，以下，记为OS晶体管）的保持电路来抑制功耗的半导体装置。
[专利文献1]日本专利申请公开第2011-232161
[专利文献2]日本专利申请公开第2013-235564。
发明内容
现有的电池监视IC使用很多放大器。为了使放大器工作，需要一直使基准电压生成电路或偏置电路工作。其结果是，整个IC的功耗增加而导致电池电量的消耗速度变快的问题。
本发明的一个方式的目的之一是提供一种功耗低的电池监视IC。另外，本发明的一个方式的目的之一是提供一种新颖的蓄电装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，多个目的的记载不妨碍彼此的目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。上述列举的目的以外的目的是从说明书、附图、权利要求书等的记载中自然得知的，而有可能成为本发明的一个方式的目的。
本发明的一个方式是一种包括蓄电元件及IC的蓄电装置。IC监视蓄电元件的电动势。IC包括第一电路、第二电路及第三电路。第一电路通过第二电路对第三电路供应偏置电压。第三电路被用作放大器。第二电路保持偏置电压。
在上述方式中，第二电路包括第一晶体管及电容器。第三电路包括第二晶体管。第一电路通过第一晶体管电连接到第二晶体管的栅极。电容器的第一端子电连接到第二晶体管的栅极。优选第一晶体管在沟道形成区域中包含氧化物半导体。
在上述方式中，IC优选包括定时器。定时器决定第一晶体管的开闭的时序。
本发明的一个方式是一种包括串联连接的多个蓄电元件及IC的蓄电装置。IC包括电路。电路选择多个蓄电元件中的至少一个。IC监视由电路选择的蓄电元件的电动势。电路优选包括在沟道形成区域中包含氧化物半导体的晶体管。
本发明的一个方式是包括上述蓄电装置及显示器的电子设备。
在上述方式中，显示器优选包括第一显示元件及第二显示元件。第一显示元件优选包括反射膜。反射膜反射入射光。第一显示元件优选控制反射光的强度。反射膜优选包括开口。第二显示元件优选向开口射出光。
在上述方式中，第一显示元件优选包括液晶元件，并且第二显示元件优选包括有机EL元件。
通过本发明的一个方式可以提供一种功耗低的电池监视IC。另外，通过本发明的一个方式可以提供一种新颖的蓄电装置。另外，通过本发明的一个方式可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，从说明书、附图、权利要求书等的记载，这些效果以外的效果是显然的，而可以从说明书、附图、权利要求书等的记载中抽出这些效果以外的效果。
附图说明
图1A和图1B为示出蓄电装置的结构实例的电路方框图；
图2为示出蓄电装置的结构实例的电路图；
图3为示出电池监视IC的结构实例的电路方框图；
图4A和图4B为示出包括在电池监视IC中的开关的结构实例的电路图；
图5为示出包括在电池监视IC中的偏置电路、保持电路及放大器的结构实例的电路图；
图6为示出包括在电池监视IC中的保持电路的结构实例的电路图；
图7为说明显示装置的结构实例的电路方框图；
图8为示出IC的结构实例的截面图；
图9A和图9B分别为示出晶体管的结构实例的截面图及俯视图；
图10为示出晶体管的结构实例的截面图；
图11A和图11B分别为示出晶体管的结构实例的截面图及俯视图；
图12A和图12B分别为示出晶体管的沟道部及其附近的截面图及能带图；
图13为示出IC的结构实例的截面图；
图14A、图14B1和图14B2为说明显示面板的结构的底面图；
图15A至图15C为说明显示面板的结构的截面图；
图16为说明像素电路的电路图；
图17A、图17B1和图17B2为说明显示面板的结构的图；
图18A和图18B为说明显示面板的结构的截面图；
图19A至图19F示出本发明的一个方式的蓄电装置的应用实例。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同模式来实现，并且所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下实施方式所记载的内容中。
另外，本说明书中的以下实施方式可以适当地组合。另外，当在一个实施方式中示出了多个结构实例时，可以适当地相互组合这些结构实例。
在附图中，为显而易见，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
在本说明书中，在没有特别说明的情况下，通态电流（on-state current）是指晶体管处于导通状态时的漏电流。在没有特别说明的情况下，在n沟道晶体管中，导通状态是指栅极与源极间的电压差（Vgs）为阈值电压（Vth）以上的状态，在p沟道晶体管中，导通状态是指Vgs为Vth以下的状态。例如，n沟道晶体管的通态电流有时指Vgs为Vth以上时的漏电流。晶体管的通态电流有时取决于漏极与源极间的电压（Vds）。
在本说明书中，在没有特别说明的情况下，关态电流是指晶体管处于关闭状态时的漏电流。在没有特别说明的情况下，在n沟道晶体管中，关闭状态是指Vgs低于Vth的状态，在p沟道晶体管中，关闭状态是指Vgs高于Vth的状态。例如，n沟道晶体管的关态电流有时指Vgs低于Vth时的漏电流。晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流低于10-21A”有时是指存在使晶体管的关态电流成为低于10-21A的Vgs的值。
此外，晶体管的关态电流有时取决于Vds。在没有特别说明的情况下，在本说明书中，关态电流可能是指Vds的绝对值为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流，或者是指在包括该晶体管的半导体装置等中使用的Vds的关态电流。
实施方式1
在本实施方式中，参照图1A至图7对本发明的一个方式的蓄电装置的结构实例进行说明。
图1A为示出蓄电装置1的结构实例的电路方框图。图1A所示的蓄电装置1包括蓄电元件60及IC80。
蓄电元件60包括串联连接的蓄电元件E1至蓄电元件En（n为2以上的整数）。蓄电元件60通过端子VDD、端子GND及端子V0至端子Vn电连接到IC80。
在本说明书等中，蓄电元件是指具有蓄电功能的所有元件。例如，锂离子二次电池、锂离子电容器及双电层电容器等都包括在蓄电元件装置的范畴内。
IC80具有通过监视蓄电元件E1至蓄电元件En的电动势来控制蓄电元件60的充放电的功能。IC80通过读出端子V0至端子Vn的电压，可以监视各蓄电元件的电动势。例如，通过读出端子V0与端子V1之间的电压，可以监视蓄电元件E1的电动势。例如，通过读出端子V0与端子V2之间的电压，可以监视串联连接的蓄电元件E1及蓄电元件E2的电动势。
IC80包括电路100。图1B示出电路100的结构实例。电路100包括偏置电路10、保持电路30及放大器40。
偏置电路10具有从端子IREF接收基准电流并生成偏置电压的功能。另外，偏置电路10具有通过保持电路30对放大器40供应偏置电压的功能。放大器40具有在接收偏置电压时使偏置电流流过并放大信号的功能。
保持电路30包括晶体管M2及电容器Cs。放大器40包括晶体管M1。在图1B中，晶体管M1为pMOS晶体管，但是不局限于此，晶体管M1也可以为nMOS晶体管。
偏置电路10通过晶体管M2电连接到晶体管M1的栅极。电容器Cs的第一端子与晶体管M1的栅极电连接。
晶体管M2优选使用关态电流低的晶体管。作为关态电流低的晶体管，可以举出在沟道形成区域中包含氧化物半导体的OS晶体管、在沟道形成区域中使用宽带隙半导体（带隙为2.2eV以上的半导体，例如，碳化硅、氮化镓、钻石等）的晶体管。
通过在对晶体管M1的栅极供应偏置电压之后使晶体管M2关闭，可以使保持电路30保持偏置电压。晶体管M2的关态电流极低，所以通过使晶体管M2关闭，可以长期间保持储存在电容器Cs中的电荷。通过保持电容器Cs的电荷，也可以保持施加到晶体管M1的栅极的电位。换言之，保持电路30可以长期间保持供应到放大器40的偏置电压。
此时，可以停止偏置电路10的工作。具体而言，可以停止来自端子IREF的基准电流的供应。由于保持电路30保持偏置电压，因此即使偏置电路10处于停止状态，放大器40也可以维持被施加偏置电压的状态而进行驱动。
例如，在不存在保持电路30的情况下，为了持续驱动放大器40，需要持续驱动偏置电路10。在驱动偏置电路10时稳态电流流动，因此偏置电路10消耗功率，使得蓄电元件60的功率消耗加快。
另一方面，由于电路100包括保持电路30，因此即使偏置电路10处于停止状态，也可以驱动放大器40，而可以降低IC80的功耗。其结果是，可以降低蓄电元件60的功耗。
接着，参照图2至图6对蓄电装置1的详细结构实例进行说明。
〈蓄电装置1〉
图2为更详细地示出图1A的蓄电装置1的电路图。蓄电装置1除了图1A的构成要素以外还包括低通滤波器99、电阻元件63、电阻元件70、电阻元件72、FET71、FET73、电阻元件74、齐纳二极管75、电容器76、微控制器81、电阻元件68、电阻元件69及电容器67等。蓄电装置1具有通过端子PACK（+）及端子PACK（-）将蓄电元件60所生成的电压供应到外部电路的功能。
IC80除了图1A所示的端子以外还包括端子VREG、端子SDA、端子SCL、端子IM、端子IP、端子D1及端子D2。
低通滤波器99包括电阻元件R0至Rn、电容器CL1至电容器CLn、电阻元件61、电容器62、电阻元件64、电阻元件65及电容器66。低通滤波器99具有去除在蓄电元件60中发生的噪声的功能。
IC80具有利用端子IM及端子IP监视从蓄电元件60流出的电流的功能。
IC80具有控制连接到端子D1的FET71的开闭的功能。同样地，IC80具有控制连接到端子D2的FET73的开闭的功能。例如，在IC80检测蓄电元件60的过充电或过放电的情况下，IC80通过使FET71及FET73关闭来停止蓄电元件60的充放电。
IC80通过端子VREG电连接到电容器76。电容器76被供应由后述的调节器84调整的电压。
IC80通过端子SDA或端子SCL对微控制器81发送信号/从微控制器81接收信号。电阻元件68、69及电容器67与布线77连接。布线77被供应微控制器81的驱动电压。
微控制器81从IC80接收有关蓄电元件E1至蓄电元件En的电动势的信息，根据该信息向IC80发送指令。IC80根据从微控制器81接收的指令控制蓄电元件60的充放电。
〈IC80〉
图3为示出IC80的内部结构实例的电路方框图。IC80包括选择器82、箝位电路83、调节器84、时钟发生器85、带隙基准源86、基准电压生成电路87、基准电流生成电路88、控制电路89、电压检测电路90、电流检测电路91及FET驱动电路92。
选择器82具有选择蓄电元件E1至蓄电元件En中的至少一个的功能。由选择器82选择的蓄电元件的电动势被监视。选择器82包括多个开关。选择器82被施加高电压，因此作为上述开关优选使用能够承受高电压的元件。
图4A和图4B示出可用于选择器82的开关的例子。图4A示出作为开关使用晶体管93的例子。作为晶体管93优选使用在沟道形成区域中使用绝缘击穿电场大的材料的晶体管。作为该晶体管，例如可以举出在沟道形成区域中包含氧化物半导体的OS晶体管、在沟道形成区域中使用宽带隙半导体（带隙为2.2eV以上的半导体，例如，碳化硅、氮化镓、钻石等）的晶体管。
图4B示出作为开关使用晶体管94、晶体管95及反相器96的例子。晶体管94为n沟道晶体管，晶体管95为p沟道晶体管。晶体管94可以使用上述OS晶体管或宽带隙半导体晶体管。晶体管95可以使用上述宽带隙半导体晶体管。
电压检测电路90具有检测由选择器82选择的蓄电元件的电动势的功能。
电流检测电路91具有检测从蓄电元件60流出的电流的功能。
时钟发生器85具有生成时钟信号并将其供应到控制电路89的功能。
控制电路89为逻辑电路。控制电路89具有从电压检测电路90及电流检测电路91接收信号并控制选择器82所包括的开关的开闭的功能。
调节器84具有将从端子VDD供应的电压调节为一定的电压的功能。由调节器84调整的电压供应到控制电路89。从端子VDD供应的电压大多为高电压，如果直接供应高电压，控制电路89则会受到损坏。因此，需要由调节器84调节电压。
箝位电路83及FET驱动电路92具有保护连接到蓄电元件60的电路避免受到过电压的功能。箝位电路83在检测过电压时向FET驱动电路92发送信号。FET驱动电路92在接收信号时使FET71及FET73关闭。其结果是，蓄电元件60停止充放电，与蓄电元件60连接的电路避免损坏。
带隙基准源86具有生成电压的功能。基准电压生成电路87具有使用由带隙基准源86生成的电压生成基准电压的功能。基准电流生成电路88具有由带隙基准源86生成的电压生成基准电流的功能。
箝位电路83、时钟发生器85、电压检测电路90及电流检测电路91包括图1B所示的电路100。上述基准电压及基准电流被供应到各电路所包括的电路100。
控制电路89包括定时器。箝位电路83、时钟发生器85、电压检测电路90及电流检测电路91所包括的电路100可以通过根据上述定时器决定的时序使保持电路30的OS晶体管关闭，来停止驱动偏置电路10。其结果是，可以降低IC80整体的功耗。偏置电路10的驱动通过停止带隙基准源86、基准电压生成电路87及基准电流生成电路88的驱动来停止即可。
〈电路100〉
图5的电路图示出图1B所示的电路100的结构实例。
图5所示的偏置电路10包括晶体管11至晶体管28。由基准电流生成电路88生成的基准电流被供应到端子IREF。在基准电流生成电路88停止驱动并停止基准电流的供应时，偏置电路10的驱动也停止。如参照图1B说明那样，偏置电路10具有对放大器40供应偏置电压的功能。
图5所示的保持电路30包括晶体管31至晶体管34及电容器35至电容器38。晶体管31至晶体管34的栅极与端子Φ1连接。晶体管31至晶体管34根据供应到端子Φ1的电位高低而开闭。
与图1B的晶体管M2同样地，晶体管31至晶体管34优选使用关态电流小的晶体管。通过在对放大器40供应偏置电压之后使晶体管31至34关闭，来保持电容器35至电容器38的电荷，保持电路30保持偏置电压。
晶体管31至晶体管34也可以设置有第二栅极。图6示出此时的电路图。晶体管31至晶体管34的第二栅极与端子VBG连接。晶体管31至34所包括的第一栅极与第二栅极优选包括隔着半导体层彼此重叠的区域。端子Φ1与端子VBG可以被施加不同的电位，也可以被施加相同的电位。晶体管31至晶体管34在设置有第二栅极时可以控制晶体管的阈值而增大通态电流。
图5所示的放大器40包括晶体管41至晶体管56。端子INP被用作放大器40的非反相输入端子，端子INM被用作放大器40的反相输入端子，端子OUT被用作放大器40的输出端子。
〈追加了显示器的方式〉
图7示出显示装置6的电路方框图。显示装置6具有对上述蓄电装置1追加了显示器5的结构。蓄电装置1通过DC/DC转换器2、DC/DC转换器3及DC/DC转换器4电连接到显示器5。
DC/DC转换器2为升压型DC/DC转换器，具有对从蓄电装置1供应的电压进行升压并将其供应到显示器5的功能。
DC/DC转换器3为降压型DC/DC转换器，具有对从蓄电装置1供应的电压进行降压并将其供应到显示器5的功能。
DC/DC转换器4为反转型DC/DC转换器，具有将从蓄电装置1供应的电压转换为反转性的电压（例如，将+10V转换为-10V）并将其供应到显示器5的功能。
显示装置6可以将蓄电元件的蓄电量显示在显示器5上。另外，通过将显示装置6安装在电子设备中，可以提供电池的功率消耗少的电子设备。
实施方式2
在本实施方式中，参照图8至图13对可用于实施方式1中说明的IC80的装置的结构实例进行说明。
<半导体装置的结构实例1>
图8示出IC80的截面图。图8所示的IC80包括晶体管M1、晶体管M2及电容器Cs。图8的左边示出将IC80沿着晶体管M1、M2的沟道长度方向切断时的截面图，图8的右边示出将IC80沿着晶体管M1、M2的沟道宽度方向切断时的截面图。
IC80包括从底部按顺序层叠的层L1、层L2、层L3、层L4、层L5及层L6。
层L1包括晶体管M1、衬底111、元件分离层112、插头113、插头114及插头115等。
层L2包括布线121、布线122、布线123、插头124、插头125、插头126、插头127及绝缘体128等。
层L3包括晶体管M2、布线131、布线132、插头133、插头134、插头135及绝缘体136等。
层L4包括布线141、布线142及插头143等。
层L5包括电容器Cs及插头154等。
层L6包括布线161等。
图8所示的晶体管M1可以被用于图1B所示的晶体管M1、图5所示的晶体管11至晶体管28、图5所示的晶体管41至晶体管56或者图4B所示的晶体管95等。
图8所示的晶体管M2可以被用于图1B所示的晶体管M2、图5所示的晶体管31至晶体管34、图4A所示的晶体管93或者图4B所示的晶体管94等。
晶体管M2优选将比硅等带隙宽且本征载流子密度低的半导体用于沟道形成区域。作为如上述那样的晶体管，例如可以举出在沟道形成区域中包含氧化物半导体的OS晶体管。
在作为晶体管M2使用OS晶体管的情况下，绝缘体128、136优选具有阻挡氧、氢、水、碱金属及碱土金属等的功能。通过设置绝缘体128、136，可以防止晶体管M2所包含的氧向外扩散及氢、水分等从外部进入晶体管M2。
作为绝缘体128、136，例如可以使用氮化物绝缘体。作为该氮化物绝缘体，有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘体代替氮化物绝缘体。作为氧化物绝缘体，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。尤其是，氧化铝膜的不使氢、水分等杂质及氧的双方透过的阻挡效果高，所以优选用于绝缘体128、136。
晶体管M1设置在衬底111上且被元件分离层112与邻接的其他晶体管分离。作为元件分离层112，可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等。注意，在本说明书中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
作为衬底111，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗为材料的化合物半导体衬底、SOI（Silicon on Insulator：绝缘体上硅）衬底等。另外，作为衬底111，例如可以使用玻璃衬底、石英衬底、塑料衬底、金属衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。另外，也可以使用某个衬底形成半导体元件，然后将该半导体元件转置于其他衬底。
此外，作为衬底111也可以使用柔性衬底。另外，作为在柔性衬底上设置晶体管的方法，也可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到柔性衬底的衬底111上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。此外，作为衬底111，也可以使用包含纤维的薄片、薄膜或箔等。另外，衬底111也可以具有伸缩性。此外，衬底111可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。例如，衬底111的厚度为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底111形成得薄，可以实现半导体装置的轻量化。另外，通过将衬底111形成得薄，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等衬底111上的半导体装置受到的冲击等。即，能够提供一种耐久性高的半导体装置。作为柔性衬底的衬底111，例如可以使用金属、合金、树脂、玻璃或其纤维等。柔性衬底的衬底111的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。作为柔性衬底的衬底111，例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺（尼龙、芳族聚酰胺等）、聚酰亚胺、聚碳酸酯、丙烯酸、聚四氟乙烯（PTFE）等。尤其是芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底的衬底111。
图8作为一个例子示出将单晶硅片用于衬底111的例子。
电容器Cs包括导电体151、导电体152及绝缘体153。导电体151、152被用作电容器Cs的电极。另外，绝缘体153被用作电容器Cs的电容绝缘体。
绝缘体153优选包括相对介电常数高的绝缘体。例如，绝缘体153优选包含氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物或者含有硅及铪的氧氮化物等。
导电体151、152优选为包含选自铜、钨、钼、金、铝、锰、钛、钽、镍、铬、铅、锡、铁、钴、钌、铂、铱和锶中的低电阻材料、上述材料的合金、或以上述材料为主成分的化合物的导电体的单层或叠层。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。
尤其是，在绝缘体153包含金属氧化物的情况下，导电体151、152优选包含铱、钌、铂、钌酸锶等贵金属。这些贵金属即使与包含在绝缘体153中的金属氧化物接触也很少从绝缘体153夺取氧，而不容易形成由于氧缺陷导致的绝缘体153的缺陷。
图8所示的布线及插头优选为包含选自铜、钨、钼、金、铝、锰、钛、钽、镍、铬、铅、锡、铁、钴、钌、铂、铱和锶中的低电阻材料、上述低电阻材料的合金、或以上述材料为主成分的化合物的导电体的单层或叠层。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。并且，当使用铜和锰的合金时，在与包含氧的绝缘体的界面形成氧化锰，该氧化锰能够抑制铜的扩散，所以是优选的。
另外，作为图8所示的布线及插头，可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。作为上述透明导电材料，例如可以举出氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等。
另外，作为图8所示的布线及插头，可以使用上述金属与上述透明导电材料的叠层。
下面，对图9A至图11B对晶体管M1及晶体管M2的详细结构进行说明。
〈晶体管M1〉
图9A是抽出图8所示的截面图的层L1的部分的图。另外，图9B示出晶体管M1的俯视图。为方便起见，省略图9B的俯视图的一部分的构成要素。图9A的左边示出对应于图9B所示的点划线X1-X2的截面图，图9A的右边示出对应于图9B所示的点划线Y1-Y2方向的截面图。另外，有时将点划线X1-X2方向称为晶体管M1的沟道长度方向，将点划线Y1-Y2称为晶体管M1的沟道宽度方向。
晶体管M1包括设置在阱171中的沟道形成区域170、杂质区域172及杂质区域173、与该杂质区域172、173接触地设置的导电性区域175及导电性区域176、设置在沟道形成区域170上的栅极绝缘体174、设置在栅极绝缘体174上的栅电极177。注意，导电性区域175及导电性区域176也可以使用金属硅化物等。
在图9A中，晶体管M1的沟道形成区域170具有凸形状，沿着其侧面及顶面设置有栅极绝缘体174及栅电极177。将具有这种形状的晶体管称为FIN型晶体管。在本实施方式中示出对半导体衬底的一部分进行加工而形成凸部的情况，但是也可以对SOI衬底进行加工而形成具有凸形状的半导体层。
在图9A中作为一个例子，示出作为晶体管M1使用Si晶体管的例子。晶体管M1可以是n沟道晶体管和p沟道晶体管中的任一个，根据电路使用适合的晶体管即可。
绝缘体178被用作层间绝缘体。在将Si晶体管用于晶体管M1的情况下，绝缘体178优选包含氢。通过使绝缘体178包含氢，具有终止硅的悬空键而提高晶体管M1的可靠性的效果。作为绝缘体178优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等。
另外，作为晶体管M1，可以使用平面型晶体管。图10示出该情况的例子。图10所示的晶体管M1包括设置在阱201中的沟道形成区域202、低浓度杂质区域211及低浓度杂质区域212、高浓度杂质区域203及高浓度杂质区域204、与该高浓度杂质区域203、204接触地设置的导电性区域205及导电性区域206、设置在沟道形成区域202上的栅极绝缘体208、设置在栅极绝缘体208上的栅电极207、设置在栅电极207的侧壁的侧壁绝缘层209及侧壁绝缘层210。注意，导电性区域205及导电性区域206也可以使用金属硅化物等。
〈晶体管M2>
图11A是抽出图8所示的截面图的层L3的部分的图。另外，图11B示出晶体管M2的俯视图。为方便起见，省略图11B的俯视图的一部分的构成要素。图11A的左边示出图11B所示的点划线X1-X2之间的截面图，图11A的右边示出图11B所示的点划线Y1-Y2之间的截面图。另外，有时将点划线X1-X2方向称为晶体管M2的沟道长度方向，将点划线Y1-Y2方向称为晶体管M2的沟道宽度方向。
晶体管M2包括布线131及以覆盖布线131的方式形成的绝缘体184、绝缘体184上的绝缘体185、绝缘体185上的绝缘体186、在绝缘体186上按顺序形成的氧化物半导体181和氧化物半导体182的叠层、与氧化物半导体182的顶面接触的导电体189、与导电体189同样地与氧化物半导体182的顶面接触的导电体190、导电体189及导电体190上的绝缘体191、与氧化物半导体181、氧化物半导体182、导电体189、导电体190及绝缘体191接触的氧化物半导体183、氧化物半导体183上的绝缘体188、绝缘体188上的导电体187。注意，将氧化物半导体181、氧化物半导体182及氧化物半导体183总称为氧化物半导体180。
氧化物半导体182是半导体并被用作晶体管M2的沟道形成区域。
在晶体管M2中，氧化物半导体181或氧化物半导体183具有不使电子流动的区域（不被用作沟道的区域）。因此，在晶体管M2中，有时将氧化物半导体181或氧化物半导体183称为绝缘体。
导电体189被用作晶体管M2的源电极和漏电极中的一个。同样地，导电体190被用作晶体管M2的源电极和漏电极中的另一个。
导电体187被用作晶体管M2的第一栅电极。
绝缘体188被用作晶体管M2的第一栅极绝缘体。
布线131被用作晶体管M2的第二栅电极。
可以对导电体187和布线131供应相同的电位，也可以供应不同的电位。此外，根据情况可以省略布线131。
绝缘体184至186被用作晶体管M2的基底绝缘体并被用作晶体管M2的第二栅极绝缘体。
绝缘体191被用作晶体管M2的保护绝缘体或层间绝缘体。
如图11A所示，氧化物半导体182的侧面由导电体187围绕。通过采用上述结构，可以由导电体187的电场电围绕氧化物半导体182。将由栅电极的电场电围绕半导体的晶体管结构称为surrounded channel（围绕沟道，s-channel）结构。因此，沟道形成在氧化物半导体182整体（bulk）中。在s-channel结构中，可以使大电流流过晶体管的源极与漏极之间，由此可以提高晶体管的通态电流。
因为s-channel结构可以获得高通态电流，所以可以说是适用于LSI（大规模集成，Large Scale Integration）等要求晶体管微型化的半导体装置的结构。由于可以使晶体管微型化，因此包括该晶体管的半导体装置可以实现高集成度及高密度。
被用作栅电极的导电体187以填埋形成在绝缘体191中的开口的方式自对准（selfalign）地形成。如图11A所示，导电体187和导电体189优选彼此不重叠。与此同样，导电体187和导电体190优选彼此不重叠。通过采用上述结构，产生在导电体187和导电体189之间或导电体187和导电体190之间的寄生电容被抑制，而能够防止晶体管M2的工作速度的降低。
图12A为晶体管M2的中央部的放大图。在图12A中，宽度LG表示导电体187的底面隔着绝缘体188及氧化物半导体183平行地面对氧化物半导体182的顶面的区域的长度。宽度LG表示栅电极的线宽。另外，在图12A中，宽度LSD表示导电体189与导电体190之间的距离。宽度LSD表示源电极与漏电极之间的距离。
宽度LSD大多取决于最小加工尺寸。如图12A所示，宽度LG小于宽度LSD。换言之，在晶体管M2中可以使栅电极的线宽小于最小加工尺寸。具体而言，宽度LG可以为5nm以上且60nm以下，优选为5nm以上且30nm以下。
在图12A中，高度HSD表示导电体189的厚度或导电体190的厚度。
通过使绝缘体188的厚度为高度HSD以下，可以将来自栅电极的电场施加到沟道形成区域整体，所以是优选的。绝缘体188的厚度为30nm以下，优选为10nm以下。
下面，对晶体管M2的各构成要素进行说明。
<<氧化物半导体>>
首先，对可以适用于氧化物半导体181至183的氧化物半导体进行说明。
氧化物半导体182例如是包含铟（In）的氧化物半导体。例如，在氧化物半导体182包含铟时，其载流子迁移率（电子迁移率）得到提高。此外，氧化物半导体182优选包含元素M。元素M优选是铝（Al）、镓（Ga）或锡（Sn）等。作为可用作其他元素M的元素，例如有硼（B）、硅（Si）、钛（Ti）、铁（Fe）、镍（Ni）、锗（Ge）、钇（Y）、锆（Zr）、钼（Mo）、镧（La）、铈（Ce）、钕（Nd）、铪（Hf）、钽（Ta）、钨（W）等。注意，作为元素M，有时也可以组合多个上述元素。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。元素M例如是具有增大氧化物半导体的能隙的功能的元素。此外，氧化物半导体182优选包含锌（Zn）。当氧化物半导体包含锌时，有时容易晶化。
注意，氧化物半导体182不局限于包含铟的氧化物半导体。氧化物半导体182也可以是不包含铟但包含锌、镓或锡的氧化物半导体（例如，锌锡氧化物或镓锡氧化物等）等。
作为氧化物半导体182例如使用能隙大的氧化物半导体。氧化物半导体182的能隙例如是2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。
氧化物半导体182优选是后面所述的CAAC-OS膜。
例如，氧化物半导体181及氧化物半导体183是包含一种以上或两种以上的构成氧化物半导体182的除了氧之外的元素的氧化物半导体。因为氧化物半导体181及氧化物半导体183包含一种以上或两种以上的构成氧化物半导体182的除了氧之外的元素，所以不容易在氧化物半导体181与氧化物半导体182的界面以及氧化物半导体182与氧化物半导体183的界面处形成界面能级。
另外，在氧化物半导体181或氧化物半导体183是In-M-Zn氧化物的情况下，在In和M的总和为100atomic%时，优选的是In低于50atomic%且M高于50atomic%，更优选的是In低于25atomic%且M高于75atomic%。当利用溅射法形成氧化物半导体181或氧化物半导体183时，可以使用满足下述原子数比的溅射靶材。例如，In：M：Zn=1：2：4或其近似值、In：M：Zn=1：3：2或其近似值、In：M：Zn=1：3：4或其近似值、In：M：Zn=1：3：6或其近似值、In：M：Zn=1：3：8或其近似值、In：M：Zn=1：4：3或其近似值、In：M：Zn=1：4：4或其近似值、In：M：Zn=1：4：5或其近似值、In：M：Zn=1：4：6或其近似值、In：M：Zn=1：6：3或其近似值、In：M：Zn=1：6：4或其近似值、In：M：Zn=1：6：5或其近似值、In：M：Zn=1：6：6或其近似值、In：M：Zn=1：6：7或其近似值、In：M：Zn=1：6：8或其近似值、In：M：Zn=1：6：9或其近似值、In：M：Zn=1：10：1或其近似值、In：M：Zn=1：5：6或其近似值。
注意，氧化物半导体181或氧化物半导体183有时也可以不包含铟。例如，氧化物半导体181或氧化物半导体183也可以为氧化镓或M-Zn氧化物。当利用溅射法形成M-Zn氧化物时，优选使用满足M：Zn=10：1或其近似值的溅射靶材。
此外，在氧化物半导体182是In-M-Zn氧化物的情况下，在In和M的总和为100atomic%时，优选的是In高于25atomic%且M低于75atomic%，更优选的是In高于34atomic%且M低于66atomic%。当利用溅射法形成氧化物半导体182时，可以使用满足下述原子数比的溅射靶材。例如，In：M：Zn=1：1：1或其近似值、In：M：Zn=1：1：0.5或其近似值、In：M：Zn=1：1：1.2或其近似值、In：M：Zn=2：1：1.5或其近似值、In：M：Zn=2：1：2.3或其近似值、In：M：Zn=2：1：3或其近似值、In：M：Zn=3：1：2或其近似值、In：M：Zn=4：2：4.1或其近似值、In：M：Zn=5：1：7或其近似值。
接着，参照图12B所示的能带结构对由氧化物半导体181至183的叠层构成的氧化物半导体180的功能及效果进行说明。图12B示出图12A中的虚线A1-A2之间的部分的能带结构。
在图12B中，Ec186、Ec181、Ec182、Ec183、Ec188分别示出绝缘体186、氧化物半导体181、氧化物半导体182、氧化物半导体183、绝缘体188的导带底能量。
这里，真空能级和导带底之间的能量差（也称为“电子亲和势”）是从真空能级与价电子带顶之间的能量差（也称为电离电位）减去能隙的值。另外，可以利用光谱椭偏仪测定能隙。另外，真空能级与价电子带顶的能量差可以利用紫外线光电子能谱（UPS：Ultraviolet Photoelectron Spectroscopy）装置测定。
绝缘体186及绝缘体188是绝缘体，所以Ec186及Ec188比Ec181、Ec182、及Ec183更接近于真空能级（电子亲和势小）。
作为氧化物半导体182，使用其电子亲和势大于氧化物半导体181及氧化物半导体183的氧化物半导体。例如，作为氧化物半导体182，使用其电子亲和势比氧化物半导体181及氧化物半导体183大0.07eV以上且1.3eV以下，优选大0.1eV以上且0.7eV以下，更优选大0.15eV以上且0.4eV以下的氧化物半导体。注意，电子亲和势是真空能级与导带底之间的能量差。
注意，铟镓氧化物的电子亲和势小且氧阻挡性高。因此，氧化物半导体183优选包含铟镓氧化物。镓原子的比率[Ga/（In+Ga）]例如为70%以上，优选为80%以上，更优选为90%以上。
此时，若施加栅电压，沟道则形成在氧化物半导体181、氧化物半导体182和氧化物半导体183中的电子亲和势最大的氧化物半导体182中。
此时，电子不在氧化物半导体181及氧化物半导体183中而主要在氧化物半导体182中移动。因此，即使在氧化物半导体181与绝缘体186的界面或氧化物半导体183与绝缘体188的界面存在很多妨碍电子移动的界面态，也几乎不会影响到晶体管的通态电流。氧化物半导体181及氧化物半导体183具有类似绝缘体功能。
有时在氧化物半导体181与氧化物半导体182之间具有氧化物半导体181和氧化物半导体182的混合区域。另外，有时在氧化物半导体182与氧化物半导体183之间具有氧化物半导体182和氧化物半导体183的混合区域。混合区域的界面态密度较低。因此，在氧化物半导体181、氧化物半导体182和氧化物半导体183的叠层体的能带结构中，各层之间的界面附近的能量连续地变化（也称为连续接合）。
如上所述，由于氧化物半导体181与氧化物半导体182的界面或氧化物半导体182与氧化物半导体183的界面处的界面态密度小，因此在氧化物半导体182中电子移动受到妨碍的情况减少，从而可以提高晶体管的通态电流。
例如，在沟道形成区域中的物理性凹凸较大的情况下也会发生晶体管中的电子移动的妨碍。为了提高晶体管的通态电流，例如，使氧化物半导体182的顶面或底面（被形成面，在此为氧化物半导体181的顶面）的1μm×1μm的范围内的均方根（RMS：Root-Mean-Square）粗糙度低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm，即可。另外，使其1μm×1μm的范围内的平均表面粗糙度（也称为Ra）低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm，即可。使其1μm×1μm的范围内的最大高低差（也称为P-V）低于10nm，优选低于9nm，更优选低于8nm，进一步优选低于7nm，即可。RMS粗糙度、Ra以及P-V可以通过使用由精工电子纳米科技（SII Nano Technology）公司制造的扫描探针显微镜SPA-500等测定。
在形成有沟道的区域中的缺陷态密度高的情况下电子移动也会受到妨碍。例如，在氧化物半导体182具有氧缺陷（也记为“VO”）的情况下，有时因为氢进入该氧缺陷位点而形成施主能级。下面，有时将氢进入该氧缺陷位点的状态记为“VOH”。由于VOH使电子散射，所以会成为降低晶体管的通态电流的原因。另外，氧进入氧缺陷位点的情况比氢进入氧缺陷位点的情况更加稳定。因此，通过降低氧化物半导体182中的氧缺陷，有时能够提高晶体管的通态电流。
例如，在氧化物半导体182的某个深度或某个区域中，使利用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测定出的氢浓度为1×1016atoms/cm3以上且2×1020atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1019atoms/cm3以下，更优选为1×1016atoms/cm3以上且1×1019atoms/cm3以下，进一步优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下。
为了减少氧化物半导体182的氧缺陷，例如采用将包含于绝缘体186中的过剩氧经过氧化物半导体181移动到氧化物半导体182的方法等。此时，氧化物半导体181优选为具有氧透过性的层（使氧经过或透过的层）。
当晶体管具有s-channel结构时，沟道形成在氧化物半导体182整体中。因此，氧化物半导体182的厚度越大，沟道区越大。即，氧化物半导体182越厚，越能够提高晶体管的通态电流。
此外，为了提高晶体管的通态电流，氧化物半导体183的厚度越小越好。例如，氧化物半导体183可以具有厚度低于10nm，优选为5nm以下，更优选为3nm以下的区域。另一方面，氧化物半导体183具有阻挡构成相邻的绝缘体的氧之外的元素（氢、硅等）侵入形成有沟道的氧化物半导体182中的功能。因此，氧化物半导体183优选具有一定程度的厚度。例如，氧化物半导体183可以具有厚度为0.3nm以上，优选为1nm以上，更优选为2nm以上的区域。另外，为了抑制从绝缘体186等释放的氧向外扩散，氧化物半导体183优选具有阻挡氧的性质。
此外，为了提高晶体管的可靠性，优选的是，氧化物半导体181较厚且氧化物半导体183较薄。例如，氧化物半导体181可以具有厚度例如为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上的区域。通过将氧化物半导体181形成得厚，可以拉开从相邻的绝缘体与氧化物半导体181的界面到形成有沟道的氧化物半导体182的距离。注意，为了防止半导体装置的生产率下降，氧化物半导体181可以具有厚度例如为200nm以下，优选为120nm以下，更优选为80nm以下的区域。
例如在氧化物半导体182与氧化物半导体181之间具有通过SIMS分析测出的硅浓度为1×1016atoms/cm3以上且低于1×1019atoms/cm3，优选为1×1016atoms/cm3以上且低于5×1018atoms/cm3，更优选为1×1016atoms/cm3以上且低于2×1018atoms/cm3的区域。此外，在氧化物半导体182与氧化物半导体183之间具有通过SIMS测出的硅浓度为1×1016atoms/cm3以上且低于1×1019atoms/cm3，优选为1×1016atoms/cm3以上且低于5×1018atoms/cm3，更优选为1×1016atoms/cm3以上且低于2×1018atoms/cm3的区域。
此外，为了降低氧化物半导体182的氢浓度，优选降低氧化物半导体181及氧化物半导体183的氢浓度。氧化物半导体181及氧化物半导体183具有通过SIMS测出的氢浓度为1×1016atoms/cm3以上且2×1020atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1019atoms/cm3以下，更优选为1×1016atoms/cm3以上且1×1019atoms/cm3以下，进一步优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下的区域。此外，为了降低氧化物半导体182的氮浓度，优选降低氧化物半导体181及氧化物半导体183的氮浓度。氧化物半导体181及氧化物半导体183具有通过SIMS测出的氮浓度为1×1016atoms/cm3以上且低于5×1019atoms/cm3，优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且1×1018atoms/cm3以下，进一步优选为1×1016atoms/cm3以上且5×1017atoms/cm3以下的区域。
上述三层结构是一个例子。例如，也可以采用没有氧化物半导体181或氧化物半导体183的两层结构。或者，也可以采用在氧化物半导体181上或下或者在氧化物半导体183上或下设置作为氧化物半导体181、氧化物半导体182和氧化物半导体183例示的半导体中的任一个的四层结构。或者，也可以采用在氧化物半导体181上、氧化物半导体181下、氧化物半导体183上、氧化物半导体183下中的两处以上设置作为氧化物半导体181、氧化物半导体182和氧化物半导体183例示的半导体中的任一个的n层结构（n为5以上的整数）。
〈基底绝缘体〉
作为绝缘体184的材料，例如可以举出氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等。
另外，作为绝缘体184，也可以使用使TEOS（Tetra-Ethyl-Ortho-Silicate：四乙氧基硅烷）或硅烷等与氧或一氧化二氮等起反应而形成的台阶覆盖性良好的氧化硅。
绝缘体186优选包含通过加热使一部分氧脱离的氧化物材料。优选使用其氧含量超过化学计量组成的氧化物。在其氧含量超过化学计量组成的氧化物膜中，通过加热使一部分氧脱离。从绝缘体186脱离的氧被供应到氧化物半导体180，由此可以减少氧化物半导体180中的氧缺陷。其结果是，可以抑制晶体管的电特性变动，而可以提高可靠性。
例如在热脱附谱（TDS：Thermal Desorption Spectroscopy）分析中，其氧含量超过化学计量组成的氧化物膜的换算为氧原子时的氧的脱离量为1.0×1018atoms/cm3以上，优选为3.0×1020atoms/cm3以上。注意，上述TDS分析时的膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下的范围内。
绝缘体186优选包含能够对氧化物半导体180供应氧的氧化物。例如，作为绝缘体186，优选使用包含氧化硅或氧氮化硅的材料。或者，作为绝缘体186也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等。
为了使绝缘体186含有过剩氧，例如，在氧气氛下形成绝缘体186即可。或者，可以对成膜后的绝缘体186引入氧而形成含有过剩氧的区域。或者，还可以组合上述两种方法。
例如，对成膜之后的绝缘体186引入氧（至少包含氧自由基、氧原子、氧离子中的任一个）而形成包含过剩氧的区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
氧的引入处理可以使用含有氧的气体进行。作为含有氧的气体，例如可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧的引入处理中，也可以使含有氧的气体包含稀有气体。或者，也可以使其包含氢等。例如，优选使用二氧化碳、氢和氩的混合气体。
另外，在形成绝缘体186之后，为了提高顶面的平坦性，也可以进行使用CMP（Chemical Mechanical Polishing，化学机械抛光）法等的平坦化处理。
绝缘体185具有防止绝缘体186中的氧与布线131中的金属键合而减少绝缘体186中的氧的钝化功能。
绝缘体185优选具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘体185，可以防止氧从氧化物半导体180扩散到外部并防止氢或水等从外部进入氧化物半导体180。
作为绝缘体185，例如可以使用氮化物绝缘体。作为该氮化物绝缘体，有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘体代替氮化物绝缘体。作为氧化物绝缘体，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
在晶体管M2中，通过对电荷俘获层注入电子，可以控制阈值电压。电荷俘获层优选设置在绝缘体184或绝缘体185中。例如，通过使用氧化铪、氧化铝、氧化钽、硅酸铝等形成绝缘体185，可以将其用作电荷俘获层。
<<栅电极、源电极、漏电极>>
导电体187、189、190优选为包含选自铜、钨、钼、金、铝、锰、钛、钽、镍、铬、铅、锡、铁、钴、钌、铂、铱和锶中的低电阻材料、上述材料的合金、或以上述材料为主成分的化合物的导电体的单层或叠层。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。并且，当使用铜与锰的合金时，在与包含氧的绝缘体的界面形成氧化锰，该氧化锰能够抑制铜的扩散，所以是优选的。
另外，作为导电体187、189、190，可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。作为上述透明导电材料，例如可以举出氧化铟、铟锡氧化物（ITO：Indium TinOxide）、铟锌氧化物、氧化锌、添加有镓的氧化锌等。
另外，作为导电体187、189、190，可以使用上述金属和上述透明导电材料的叠层。
氧化物半导体182优选在与导电体189、190接触的区域中包括低电阻区。氧化物半导体182在包括低电阻区时可以降低氧化物半导体182与导电体189及导电体190之间的接触电阻。
上述低电阻区例如在导电体189、190从氧化物半导体182抽出氧时形成。氧的抽出在以高温加热时更容易发生。另外，氢进入氧缺陷的位点，引起载流子浓度的增加，而形成低电阻区。
<<栅极绝缘体>>
绝缘体188优选包括相对介电常数高的绝缘体。例如，绝缘体188优选包含氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物或者含有硅及铪的氧氮化物等。
或者，绝缘体188优选具有氧化硅或氧氮化硅与相对介电常数高的绝缘体的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与相对介电常数高的绝缘体组合，可以实现具有热稳定性及高相对介电常数的叠层结构。例如，通过在氧化物半导体183一侧包含氧化铝、氧化镓或氧化铪，并且在导电体187一侧包含氧化硅或氧氮化硅，能够防止氧化硅或氧氮化硅所含有的硅混入氧化物半导体182等。
<<层间绝缘体、保护绝缘体>>
绝缘体191优选包括相对介电常数低的绝缘体。例如，绝缘体191优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅或树脂等。或者，绝缘体191优选具有氧化硅或氧氮化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如有聚酯、聚烯烃、聚酰胺（尼龙、芳族聚酰胺等）、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。
<半导体装置的结构实例2>
图8所示的IC80也可以在晶体管M1与晶体管M2之间包括电容器Cs。图13示出此时的结构实例。在图13中省略布线及插头的符号。
晶体管M2的关态电流被要求比晶体管M1小。因此，晶体管M2优选在制造晶体管M1及电容器Cs之后的步骤中制造。通过在其他元件之后制造晶体管M2，可以减少积累在晶体管M2中的过程损伤。其结果是，晶体管M2可以防止由于过程损伤所导致的关态电流的增加。
注意，电容器Cs的位置不局限于图8或图13。例如，也可以将电容器Cs与晶体管M1设置在同一个层中。另外，例如，也可以将电容器Cs与晶体管M2设置在同一个层中。
注意，图8、图9A和图9B、图10、图11A和图11B、图12A和图12B及图13中没有符号及阴影图案的区域由绝缘体构成。作为上述绝缘体，可以使用包含选自氧化铝、氮氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等中的一种以上的材料的绝缘体。另外，在该区域中，也可以使用聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂、硅氧烷树脂、环氧树脂或酚醛树脂等有机树脂。
实施方式3
在本实施方式中，参照图14A、图14B1及图14B2至图17A、图17B1及图17B2对可以用于图7所示的显示器5的显示面板的结构实例进行说明。
图14A、图14B1及图14B2是说明显示面板700的结构的图。图14A是显示面板700的仰视图。图14B1是说明图14A的一部分的仰视图。图14B2是省略在图14B1中示出的部分构成要素的仰视图。
图15A至图15C是说明显示面板700的结构的图。图15A是沿着图14A的截断线X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12的截面图。图15B是说明显示面板的一部分的结构的截面图。图15C是说明显示面板的其他一部分的结构的截面图。
图16是说明显示面板700的结构的图。图16是可以用于显示面板700所包括的像素电路的像素电路530（i,j）及像素电路530（i,j+1）的电路图。
图17A、图17B1及图17B2是说明显示面板700的结构的图。图17A是说明可以用于显示面板700的像素及布线等的配置的方框图。图17B1及图17B2是说明可以用于显示面板700的开口751H的配置的示意图。
<显示面板的结构实例1>
在本实施方式中说明的显示面板700包括信号线S1（j）以及像素702（i,j）（参照图14B1及图14B2）。
像素702（i,j）与信号线S1（j）电连接。
像素702（i,j）包括第一显示元件750（i,j）、第一导电膜、第二导电膜、第二绝缘膜501C、像素电路530（i,j）以及第二显示元件550（i,j）（参照图15A及图16）。
第一导电膜与第一显示元件750（i,j）电连接（参照图15A）。例如，可以将第一导电膜用于第一显示元件750（i,j）的第一电极751（i,j）。
第二导电膜包括与第一导电膜重叠的区域。例如，可以将第二导电膜用于导电膜512B，该导电膜512B具有可用于开关SW1的晶体管的源电极或漏电极的功能。
第二绝缘膜501C包括被夹在第二导电膜和第一导电膜之间的区域。
像素电路530（i,j）与第二导电膜电连接。例如，像素电路530（i,j）的开关SW1可以使用将第二导电膜用于用作源电极或漏电极的导电膜512B的晶体管（参照图15A及图16）。
第二显示元件550（i,j）与像素电路530（i,j）电连接。
第二绝缘膜501C包括开口591A（参照图15A）。
第二导电膜通过开口591A与第一导电膜电连接。例如，导电膜512B与兼作第一导电膜的第一电极751（i,j）电连接。
像素电路530（i,j）与信号线S1（j）电连接（参照图16）。导电膜512A与信号线S1（j）电连接（参照图15A及图16）。
第一电极751（i，j）包括埋入于第二绝缘膜501C的侧端部。
本发明的一个方式所示的显示面板的像素电路530（i,j）包括开关SW1。开关SW1包括晶体管。晶体管包括氧化物半导体。
本发明的一个方式所示的显示面板的第二显示元件550（i,j）在与第一显示元件750（i,j）进行显示的方向同一方向上进行显示。例如，在附图中以虚线的箭头表示第一显示元件750（i,j）通过控制反射外光的强度进行显示的方向。此外，在附图中以实线的箭头表示第二显示元件550（i,j）进行显示的方向（参照图15A）。
此外，本发明的一个方式所示的显示面板的第二显示元件550（i,j）具有在由第一显示元件750（i,j）进行显示的区域围绕的区域中进行显示的功能（参照图17B1或图17B2）。另外，第一显示元件750（i,j）在与第一电极751（i,j）重叠的区域中进行显示，而第二显示元件550（i,j）在与开口751H重叠的区域中进行显示。
本发明的一个方式所示的显示面板的第一显示元件750（i,j）包括具有反射入射光的功能的反射膜，且具有控制反射光的强度的功能。而且，反射膜包括开口751H。例如，可以将第一导电膜或第一电极751（i,j）等用于第一显示元件750（i,j）的反射膜。
第二显示元件550（i,j）具有向开口751H发射光的功能。
本发明的一个方式所示的显示面板包括像素702（i,j）、一群像素702（i,1）至像素702（i,n）、另一群像素702（1,j）至像素702（m,j）以及扫描线G1（i）（参照图17A）。另外，i是1以上且m以下的整数，j是1以上且n以下的整数，并且m及n是1以上的整数。
本发明的一个方式所示的显示面板包括扫描线G2（i）、布线CSCOM以及布线ANO。
一群像素702（i,1）至像素702（i,n）包括像素702（i,j），并在行方向（附图中的以箭头R表示的方向）上排列。
此外，另一群像素702（1,j）至像素702（m,j）包括像素702（i,j），并在与行方向交叉的列方向（附图中的以箭头C表示的方向）上排列。
扫描线G1（i）与在行方向上排列的一群像素702（i,1）至像素702（i,n）电连接。
在列方向上排列的另一群像素702（1,j）至像素702（m,j）与信号线S1（j）电连接。
例如，在行方向上与像素702（i,j）相邻的像素702（i,j+1）包括开口，像素702（i,j+1）中的该开口的位置与像素702（i,j）中的开口751H的位置不同（参照图17B1）。
例如，在列方向上与像素702（i,j）相邻的像素702（i+1,j）包括开口，像素702（i+1,j）中的该开口的位置与像素702（i,j）中的开口751H的位置不同（参照图17B2）。另外，例如，可以将第一电极751（i,j）用于反射膜。
上述显示面板包括：第一显示元件；与第一显示元件电连接的第一导电膜；包括与第一导电膜重叠的区域的第二导电膜；包括被夹在第二导电膜和第一导电膜之间的区域的绝缘膜；与第二导电膜电连接的像素电路；以及与像素电路电连接的第二显示元件，其中第二绝缘膜包括开口，并且第二导电膜通过开口与第一导电膜电连接。
由此，例如可以使用能够通过同一工序形成的像素电路驱动第一显示元件及以与第一显示元件不同的方法进行显示的第二显示元件。其结果是，可以提供一种方便性或可靠性优异的新颖的显示面板。
此外，本发明的一个方式所示的显示面板包括端子519B以及导电膜511B（参照图15A）。
第二绝缘膜501C包括被夹在端子519B和导电膜511B之间的区域。此外，第二绝缘膜501C包括开口591B。
端子519B通过开口591B与导电膜511B电连接。此外，导电膜511B与像素电路530（i,j）电连接。例如，当将第一电极751（i,j）或第一导电膜用于反射膜时，端子519B的用作切点的面与第一电极751（i,j）的朝向入射到第一显示元件750（i,j）的光的面朝向相同的方向。
由此，可以通过端子将电力或信号供应到像素电路。其结果是，可以提供一种方便性或可靠性优异的新颖的显示面板。
本发明的一个方式所示的显示面板的第一显示元件750（i,j）包括包含液晶材料的层753、第一电极751（i,j）以及第二电极752。另外，第二电极752以在与第一电极751（i,j）之间形成控制液晶材料的取向的电场的方式设置。
此外，本发明的一个方式所示的显示面板包括取向膜AF1及取向膜AF2。取向膜AF2以在与取向膜AF1之间夹有包含液晶材料的层753的方式设置。
此外，本发明的一个方式所示的显示面板的第二显示元件550（i,j）包括第三电极551（i,j）、第四电极552以及包含发光性有机化合物的层553（j）。
第四电极552包括与第三电极551（i,j）重叠的区域。包含发光性有机化合物的层553（j）设置在第三电极551和第四电极552之间。而且，第三电极551（i,j）在连接部522中与像素电路530（i,j）电连接。
本发明的一个方式所示的显示面板的像素702（i,j）包括着色膜CF1、遮光膜BM、绝缘膜771以及功能膜770P。
着色膜CF1包括与第一显示元件750（i,j）重叠的区域。遮光膜BM在与第一显示元件750（i,j）重叠的区域包括开口。
绝缘膜771设置在着色膜CF1和包含液晶材料的层753之间或遮光膜BM和包含液晶材料的层753之间。由此，可以使因着色膜CF1的厚度产生的凹凸平坦化。或者，可以抑制杂质从遮光膜BM或着色膜CF1等扩散到包含液晶材料的层753。
功能膜770P包括与第一显示元件750（i,j）重叠的区域。功能膜770P以在与第一显示元件750（i,j）之间夹有衬底770的方式设置。
本发明的一个方式所示的显示面板包括衬底570、衬底770以及功能层520。
衬底770包括与衬底570重叠的区域。功能层520设置在衬底570和衬底770之间。
功能层520包括像素电路530（i,j）、第二显示元件550（i,j）、绝缘膜521以及绝缘膜528。此外，功能层520包括绝缘膜518以及绝缘膜516。
绝缘膜521设置在像素电路530（i,j）和第二显示元件550（i,j）之间。
绝缘膜528设置在绝缘膜521和衬底570之间，并在与第二显示元件550（i,j）重叠的区域包括开口。沿着第三电极551的外周形成的绝缘膜528可以防止第三电极551和第四电极552之间的短路。
绝缘膜518包括设置在绝缘膜521和像素电路530（i,j）之间的区域。绝缘膜516包括设置在绝缘膜518和像素电路530（i,j）之间的区域。
此外，本发明的一个方式所示的显示面板包括接合层505、密封剂705以及结构体KB1。
接合层505设置在功能层520和衬底570之间，并具有贴合功能层520和衬底570的功能。
密封剂705设置在功能层520和衬底770之间，并具有贴合功能层520和衬底770的功能。
结构体KB1具有在功能层520和衬底770之间提供指定的空隙的功能。
本发明的一个方式所示的显示面板包括端子519C、导电膜511C以及导电体CP。
第二绝缘膜501C包括被夹在端子519C和导电膜511C之间的区域。此外，第二绝缘膜501C还包括开口591C。
端子519C通过开口591C与导电膜511C电连接。此外，导电膜511C与像素电路530（i,j）电连接。
导电体CP被夹在端子519C和第二电极752之间，并使端子519C和第二电极752电连接。例如，可以将导电粒子用于导电体CP。
此外，本发明的一个方式所示的显示面板包括驱动电路GD以及驱动电路SD（参照图14A及图17A）。
驱动电路GD与扫描线G1（i）电连接。驱动电路GD例如包括晶体管MD。具体而言，可以将包括能够通过与像素电路530（i,j）所包括的晶体管相同的工序形成的半导体膜的晶体管用于晶体管MD（参照图15A及图15C）。
驱动电路SD与信号线S1（j）电连接。例如，驱动电路SD使用导电材料电连接到能够通过与端子519B或端子519C同一工序形成的端子。
下面说明显示面板的各构成要素。注意，有时无法明确区分上述构成要素，一个构成要素可能兼作其他构成要素或包含其他构成要素的一部分。
例如，可以将第一导电膜用于第一电极751（i,j）。此外，还可以将第一导电膜用于反射膜。
可以将第二导电膜用于具有晶体管的源电极或漏电极的功能的导电膜512B。
<<结构实例1>>
上述显示面板包括衬底570、衬底770、结构体KB1、密封剂705或接合层505。
上述显示面板包括功能层520、绝缘膜521以及绝缘膜528。
上述显示面板包括信号线S1（j）、信号线S2（j）、扫描线G1（i）、扫描线G2（i）、布线CSCOM以及布线ANO。
上述显示面板包括第一导电膜或第二导电膜。
上述显示面板包括端子519B、端子519C、导电膜511B或导电膜511C。
上述显示面板包括像素电路530（i,j）以及开关SW1。
上述显示面板包括第一显示元件750（i,j）、第一电极751（i,j）、反射膜、开口751H、包含液晶材料的层753以及第二电极752。
上述显示面板包括取向膜AF1、取向膜AF2、着色膜CF1、遮光膜BM、绝缘膜771以及功能膜770P。
上述显示面板包括第二显示元件550（i,j）、第三电极551（i,j）、第四电极552或包含发光性有机化合物的层553（j）。
上述显示面板包括第二绝缘膜501C。
上述显示面板包括驱动电路GD或驱动电路SD。
《衬底570》
可以将具有能够承受制造工序中的热处理的程度的耐热性的材料用于衬底570等。具体而言，可以使用厚度为0.7mm的无碱玻璃。
例如，可以将第6代（1500mm×1850mm）、第7代（1870mm×2200mm）、第8代（2200mm×2400mm）、第9代（2400mm×2800mm）、第10代（2950mm×3400mm）等大面积的玻璃衬底用于衬底570等。由此，可以制造大型显示装置。
可以将有机材料、无机材料或有机材料和无机材料等的复合材料等用于衬底570等。例如，可以将玻璃、陶瓷、金属等无机材料用于衬底570等。
具体而言，可以将无碱玻璃、钠钙玻璃、钾钙玻璃、水晶玻璃、石英或蓝宝石等用于衬底570等。具体而言，可以将无机氧化物膜、无机氮化物膜或无机氧氮化物膜等用于衬底570。例如，可以将氧化硅、氮化硅、氧氮化硅、氧化铝膜等用于衬底570等。可以将SUS（不锈钢）或铝等用于衬底570等。
例如，可以将以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等用于衬底570等。由此，可以将半导体元件形成于衬底570等。
例如，可以将树脂、树脂薄膜或塑料等有机材料用于衬底570等。具体而言，可以将聚酯、聚烯烃、聚酰胺、聚酰亚胺、聚碳酸酯或丙烯酸树脂等的树脂薄膜或树脂板用于衬底570等。
例如，衬底570等可以使用将金属板、薄板状的玻璃板或无机材料等的膜贴合于树脂薄膜等的复合材料。例如，衬底570等可以使用将纤维状或粒子状的金属、玻璃或无机材料等分散到树脂薄膜而得到的复合材料。例如，衬底570等可以使用将纤维状或粒子状的树脂或有机材料等分散到无机材料而得到的复合材料。
另外，可以将单层的材料或层叠有多个层的材料用于衬底570等。例如，也可以将层叠有基材与防止包含在基材中的杂质扩散的绝缘膜等的材料用于衬底570等。具体而言，可以将层叠有玻璃与防止包含在玻璃中的杂质扩散的选自氧化硅层、氮化硅层或氧氮化硅层等中的一种或多种的膜的材料用于衬底570等。或者，可以将层叠有树脂与防止穿过树脂的杂质的扩散的氧化硅膜、氮化硅膜或氧氮化硅膜等的材料用于衬底570等。
具体而言，可以将聚酯、聚烯烃、聚酰胺、聚酰亚胺、聚碳酸酯或丙烯酸树脂等的树脂薄膜、树脂板或叠层体等用于衬底570等。
具体而言，可以将包含聚酯、聚烯烃、聚酰胺（尼龙、芳族聚酰胺等）、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂或包含硅酮等具有硅氧烷键合的树脂的材料用于衬底570等。
具体而言，可以将聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）、聚醚砜（PES）或丙烯酸树脂等用于衬底570等。
另外，可以将纸或木材等用于衬底570等。
例如，可以将柔性衬底用于衬底570等。
此外，可以采用在衬底上直接形成晶体管或电容器等的方法。另外，可以使用如下方法：例如在对制造工序中的加热具有耐性的工序用衬底上形成晶体管或电容器等，并将形成的晶体管或电容器等转置到衬底570等。由此，例如可以在柔性衬底上形成晶体管或电容器等。
<<衬底770>>
例如，可以将具有透光性的材料用于衬底770。具体而言，衬底770可以使用选自可用于衬底570的材料的材料。具体而言，可以使用抛光至大约0.7mm厚或0.1mm厚的无碱玻璃。
<<结构体KB1>>
例如，可以将有机材料、无机材料或有机材料和无机材料的复合材料用于结构体KB1等。由此，可以在夹持结构体KB1等的构成要素之间设置指定的间隔。
具体而言，可以将聚酯、聚烯烃、聚酰胺、聚酰亚胺、聚碳酸酯、聚硅氧烷或丙烯酸树脂等或选自上述树脂中的多种树脂的复合材料等用于结构体KB1等。另外，也可以使用具有感光性的材料。
<<密封剂705>>
可以将无机材料、有机材料或无机材料和有机材料的复合材料等用于密封剂705等。
例如，可以将热熔性树脂或固化树脂等有机材料用于密封剂705等。
例如，可以将反应固化型粘合剂、光固化型粘合剂、热固化型粘合剂和/或厌氧型粘合剂等有机材料用于密封剂705等。
具体而言，可以将包含环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、亚胺树脂、PVC（聚氯乙烯）树脂、PVB（聚乙烯醇缩丁醛）树脂、EVA（乙烯-醋酸乙烯酯）树脂等的粘合剂用于密封剂705等。
<<接合层505>>
例如，可以将能够用于密封剂705的材料用于接合层505。
<<绝缘膜521>>
例如，可以将绝缘性无机材料、绝缘性有机材料或包含无机材料和有机材料的绝缘性复合材料用于绝缘膜521等。
具体而言，可以将无机氧化物膜、无机氮化物膜、无机氧氮化物膜等或层叠有选自这些材料中的多个材料的叠层材料用于绝缘膜521等。例如，可以将氧化硅膜、氮化硅膜、氧氮化硅膜、氧化铝膜等或包含层叠有选自这些材料中的多个材料的叠层材料的膜用于绝缘膜521等。
具体而言，可以将聚酯、聚烯烃、聚酰胺、聚酰亚胺、聚碳酸酯、聚硅氧烷或丙烯酸树脂等或选自上述树脂中的多个树脂的叠层材料或复合材料等用于绝缘膜521等。另外，也可以使用具有感光性的材料。
由此，例如可以使起因于与绝缘膜521重叠的各构成要素的台阶平坦化。
<<绝缘膜528>>
例如，可以将能够用于绝缘膜521的材料用于绝缘膜528等。具体而言，可以将厚度为1μm的包含聚酰亚胺的膜用于绝缘膜528。
<<第二绝缘膜501C>>
例如，可以将能够用于绝缘膜521的材料用作第二绝缘膜501C。具体而言，可以将包含硅及氧的材料用于第二绝缘膜501C。由此，可以抑制杂质扩散到像素电路或第二显示元件等。
例如，可以将包含硅、氧及氮的厚度为200nm的膜用作第二绝缘膜501C。
此外，第二绝缘膜501C包括开口591A、开口591B及开口591C。
<<布线、端子、导电膜>>
可以将具有导电性的材料用于布线等。具体而言，可以将具有导电性的材料用于信号线S1（j）、信号线S2（j）、扫描线G1（i）、扫描线G2（i）、布线CSCOM、布线ANO、端子519B、端子519C、导电膜511B或导电膜511C等。
例如，可以将无机导电性材料、有机导电性材料、金属或导电性陶瓷等用于布线等。
具体而言，可以将选自铝、金、铂、银、铜、铬、钽、钛、钼、钨、镍、铁、钴、钯或锰的金属元素等用于布线等。或者，可以将含有上述金属元素的合金等用于布线等。尤其是，铜和锰的合金适用于利用湿蚀刻法的微细加工。
具体而言，布线等可以采用如下结构：在铝膜上层叠有钛膜的双层结构；在氮化钛膜上层叠有钛膜的双层结构；在氮化钛膜上层叠有钨膜的双层结构；在氮化钽膜或氮化钨膜上层叠有钨膜的双层结构；依次层叠有钛膜、铝膜和钛膜的三层结构等。
具体而言，可以将氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物用于布线等。
具体而言，可以将含有石墨烯或石墨的膜用于布线等。
例如，可以形成含有氧化石墨烯的膜，然后通过使含有氧化石墨烯的膜还原来形成含有石墨烯的膜。作为还原方法，可以举出利用加热的方法以及利用还原剂的方法等。
具体而言，可以将导电高分子用于布线等。
<<第一导电膜、第二导电膜>>
例如，可以将能够用于布线等的材料用于第一导电膜或第二导电膜。
此外，可以将第一电极751（i，j）或布线等用于第一导电膜。
此外，可以将能够用于开关SW1的晶体管的导电膜512B或布线等用于第二导电膜。
<<像素电路530（i，j）>>
像素电路530（i，j）与信号线S1（j）、信号线S2（j）、扫描线G1（i）、扫描线G2（i）、布线CSCOM及布线ANO电连接（参照图16）。
像素电路530（i，j+1）与信号线S1（j+1）、信号线S2（j+1）、扫描线G1（i）、扫描线G2（i）、布线CSCOM及布线ANO电连接。
在用于供应到信号线S2（j）的信号的电压与用于供应到信号线S1（j+1）的信号的电压不同的情况下，以与信号线S2（j）相离的方式配置信号线S1（j+1）。具体而言，以与信号线S2（j）相邻的方式配置信号线S2（j+1）。
像素电路530（i,j）包括开关SW1、电容器C1、开关SW2、晶体管M0及电容器C2。
例如，可以将包括与扫描线G1（i）电连接的栅电极及与信号线S1（j）电连接的第一电极的晶体管用于开关SW1。
电容器C1包括与用于开关SW1的晶体管的第二电极电连接的第一电极以及与布线CSCOM电连接的第二电极。
例如，可以将包括与扫描线G2（i）电连接的栅电极及与信号线S2（j）电连接的第一电极的晶体管用于开关SW2。
晶体管M0包括与用于开关SW2的晶体管的第二电极电连接的栅电极及与布线ANO电连接的第一电极。
此外，可以将包括以在栅电极与导电膜之间夹着半导体膜的方式设置的导电膜的晶体管用于晶体管M0。例如，可以使用与能够供应与晶体管M0的第一电极相同的电位的布线电连接的导电膜。
电容器C2包括与用于开关SW2的晶体管的第二电极电连接的第一电极及与晶体管M0的第一电极电连接的第二电极。
此外，第一显示元件750的第一电极与用于开关SW1的晶体管的第二电极电连接，第一显示元件750的第二电极与布线VCOM1电连接。由此，可以驱动第一显示元件750。
此外，第二显示元件550的第一电极与晶体管M0的第二电极电连接，第二显示元件550的第二电极与布线VCOM2电连接。由此，可以驱动第二显示元件550。
构成像素电路530（i，j）的开关SW1、开关SW2及晶体管M0优选在同一工序中制造。由此可以大幅度降低显示面板700的制造成本。
<<开关SW1、开关SW2、晶体管M0、晶体管MD>>
例如，可以将底栅型或顶栅型等晶体管用于开关SW1、开关SW2、晶体管M0、晶体管MD等。
例如，可以利用将包含第14族元素的半导体用于半导体膜的晶体管。具体而言，可以将包含硅的半导体用于半导体膜。例如，可以使用将单晶硅、多晶硅、微晶硅或非晶硅等用于半导体膜的晶体管。
例如，可以利用将氧化物半导体用于半导体膜的晶体管。具体而言，可以将包含铟的氧化物半导体或包含铟、镓及锌的氧化物半导体用于半导体膜。
例如，可以将与将非晶硅用于半导体膜的晶体管相比关闭状态下的泄漏电流更小的晶体管用于开关SW1、开关SW2、晶体管M0、晶体管MD等。具体而言，可以将对半导体膜508使用氧化物半导体的晶体管用于开关SW1、开关SW2、晶体管M0、晶体管MD等。
由此，与利用将非晶硅用于半导体膜的晶体管的像素电路相比，可以使像素电路能够保持的图像信号的时间长。具体而言，可以抑制闪烁的发生，并以低于30Hz、优选为低于1Hz、更优选为低于1次/分的频率供应选择信号。其结果是，可以降低数据处理装置的使用者积累的疲劳。另外，可以降低伴随驱动的功耗。
能够用于开关SW1的晶体管包括半导体膜508及具有与半导体膜508重叠的区域的导电膜504（参照图15B）。另外，能够用于开关SW1的晶体管包括导电膜512A及导电膜512B。
导电膜504具有栅电极的功能，绝缘膜506具有栅极绝缘膜的功能。导电膜512A具有源电极和漏电极之一的功能，导电膜512B具有源电极和漏电极之另一的功能。
此外，可以将包括以在与导电膜504之间夹着半导体膜508的方式设置的导电膜524的晶体管用作晶体管M0（参照图15C）。
可以将依次层叠有包含钽及氮的厚度为10nm的膜以及包含铜的厚度为300nm的膜的导电膜用作导电膜504。
可以将层叠有包含硅及氮的厚度为400nm的膜以及包含硅、氧及氮的厚度为200nm的膜的材料用作绝缘膜506。
可以将包含铟、镓及锌的厚度为25nm的膜用作半导体膜508。
可以将依次层叠有包含钨的厚度为50nm的膜、包含铝的厚度为400nm的膜、包含钛的厚度为100nm的膜的导电膜用作导电膜512A或导电膜512B。
<<第一显示元件750（i，j）>>
例如，可以将具有控制光的反射或透过的功能的显示元件用作第一显示元件750（i，j）等。例如，可以使用组合有液晶元件与偏振片的结构或快门方式的MEMS显示元件等。通过使用反射型显示元件，可以抑制显示面板的功耗。具体而言，可以将反射型液晶显示元件用作第一显示元件750。
此外，可以使用可通过IPS（In-Plane-Switching：平面内转换）模式、TN（TwistedNematic：扭曲向列）模式、FFS（Fringe Field Switching：边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell：轴对称排列微单元）模式、OCB（OpticallyCompensated Birefringence：光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式以及AFLC（Anti Ferroelectric Liquid Crystal：反铁电性液晶）模式等驱动方法驱动的液晶元件。
另外，可以使用可通过例如如下模式驱动的液晶元件：垂直取向（VA）模式诸如MVA（Multi-Domain Vertical Alignment：多象限垂直取向）模式、PVA（Patterned VerticalAlignment：垂直取向构型）模式、ECB（Electrically Controlled Birefringence：电控双折射）模式、CPA（Continuous Pinwheel Alignment：连续焰火状排列）模式、ASV（AdvancedSuper View：高级超视觉）模式等。
例如，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。或者，可以使用呈现胆甾相、近晶相、立方相、手征向列相、各向同性相等的液晶材料。或者，可以使用呈现蓝相的液晶材料。
<<第一电极751（i,j）>>
例如，可以将用于布线等的材料用于第一电极751（i,j）。具体而言，可以将反射膜用于第一电极751（i,j）。
<<反射膜>>
例如，可以将反射可见光的材料用于反射膜。具体而言，可以将包含银的材料用于反射膜。例如，可以将包含银及钯等的材料或包含银及铜等的材料用于反射膜。
反射膜例如反射透过包含液晶材料的层753的光。由此，可以将第一显示元件750用作反射型液晶元件。另外，例如，可以将其表面不平坦的材料用于反射膜。由此，使入射光向各种方向反射，而可以进行白色显示。
另外，不局限于将第一电极751（i,j）用于反射膜的结构。例如，可以在包含液晶材料的层753与第一电极751（i,j）之间设置反射膜。或者，可以在反射膜与包含液晶材料的层753之间设置具有透光性的第一电极751（i,j）。
<<开口751H>>
当在非开口的总面积中开口751H所占的面积过大时，使用第一显示元件750（i,j）的显示变暗。另外，当在非开口的总面积中开口751H所占的面积过小时，使用第二显示元件550（i,j）的显示变暗。
另外，当设置在反射膜中的开口751H的面积过小时，从第二显示元件550所发射的光的提取效率降低。
开口751H可以具有多边形、四边形、椭圆形、圆形或十字等形状。开口751H还可以具有细条状、狭缝状、方格状的形状。此外，也可以将开口751H配置在相邻的像素附近。优选的是，以靠近具有显示相同颜色的功能的其他像素的方式配置开口751H。由此，可以抑制第二显示元件550所发射的光射入到配置在邻接的像素的着色膜中的现象（也称为串扰）。
<<第二电极752>>
例如，可以将对可见光具有透光性且具有导电性的材料用于第二电极752。
例如，可以将导电性氧化物、薄得可以透光的金属膜或金属纳米线用于第二电极752。
具体而言，可以将包含铟的导电性氧化物用于第二电极752。或者，可以将厚度为1nm以上且10nm以下的金属薄膜用于第二电极752。或者，可以将包含银的金属纳米线用于第二电极752。
具体而言，可以将氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌、添加有铝的氧化锌等用于第二电极752。
<<取向膜AF1、取向膜AF2>>
例如，可以将包含聚酰亚胺等的材料用于取向膜AF1或取向膜AF2。具体而言，可以使用通过摩擦处理或光取向技术在预定的方向上取向而形成的材料。
例如，可以将包含可溶性聚酰亚胺的膜用于取向膜AF1或取向膜AF2。
<<着色膜CF1>>
可以将使预定的颜色的光透过的材料用于着色膜CF1。由此，例如可以将着色膜CF1用于滤色片。
例如，可以将使蓝色光透过的材料、使绿色光透过的材料、使红色光透过的材料、使黄色光透过的材料或使白色光透过的材料等用于着色膜CF1。
<<遮光膜BM>>
可以将防止透光的材料用于遮光膜BM。由此，例如可以将遮光膜BM用于黑矩阵。
<<绝缘膜771>>
例如，可以将聚酰亚胺、环氧树脂、丙烯酸树脂等用于绝缘膜771。
<<功能膜770P>>
例如，可以将偏振片、相位差板、扩散薄膜、防反射膜或聚光薄膜等用于功能膜770P。或者，可以将包含二向色性染料的偏振片用于功能膜770P。
另外，可以将抑制尘埃的附着的抗静电膜、不容易被弄脏的具有拒水性的膜、抑制使用时的损伤的硬涂膜等用于功能膜770P。
<<第二显示元件550（i,j）>>
例如，可以将发光元件用于第二显示元件550（i,j）。具体而言，可以将有机电致发光元件（有机EL）、无机电致发光元件（无机EL）或发光二极管等用于第二显示元件550（i,j）。
例如，可以以发射蓝色光的方式形成的叠层体、以发射绿色光的方式形成的叠层体或以发射红色光的方式形成的叠层体等用于包含发光性有机化合物的层553（j）。
例如，可以将沿着信号线S1（j）在列方向上较长的带状叠层体用于包含发光性有机化合物的层553（j）。此外，可以将发射与包含发光性有机化合物的层553（j）不同的颜色的光且沿着信号线S1（j+1）在列方向上较长的带状叠层体用于包含发光性有机化合物的层553（j+1）。
例如，可以将以发射白色光的方式形成的叠层体用于包含发光性有机化合物的层553（j）及包含发光性有机化合物的层553（j+1）。具体而言，可以将层叠有使用包含发射蓝色光的荧光材料的发光性有机化合物的层及包含发射绿色光及红色光的荧光材料以外的材料的层或包含发射黄色光的荧光材料以外的材料的层的叠层体用于包含发光性有机化合物的层553（j）及包含发光性有机化合物的层553（j+1）。
例如，可以将能够用于布线等的材料用于第三电极551（i,j）或第四电极552。
例如，可以将选自能够用于布线等的材料的具有可见光透光性的材料用于第三电极551（i,j）。
具体而言，作为第三电极551（i,j）可以使用导电性氧化物或包含铟的导电性氧化物、氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等。或者，可以将薄得可以透光的金属膜用于第三电极551（i,j）。
例如，可以将选自能够用于布线等的材料的对可见光具有反射性的材料用于第四电极552。
<<驱动电路GD>>
可以将移位寄存器等各种时序电路等用于驱动电路GD。例如，可以将晶体管MD、电容器等用于驱动电路GD。具体而言，可以使用包括能够与晶体管M0在同一工序中形成的半导体膜的晶体管。
或者，可以将具有与能够用于开关SW1的晶体管不同的结构的晶体管用于晶体管MD。具体而言，可以将包括导电膜524的晶体管用于晶体管MD（参照图15C）。
在与导电膜504之间夹着半导体膜508的方式设置导电膜524，在导电膜524与半导体膜508之间设置绝缘膜516，并在半导体膜508与导电膜504之间设置绝缘膜506。例如，使供应与导电膜504相同电位的布线与导电膜524电连接。
可以将与晶体管M0相同的结构用于晶体管MD。
<<驱动电路SD>>
例如，可以将集成电路用于驱动电路SD。具体而言，可以将在硅衬底上形成的集成电路用于驱动电路SD。
例如，可以利用COG（Chip on glass：玻璃覆晶封装）法将驱动电路SD安装于与像素电路530（i，j）电连接的焊盘上。具体而言，可以使用各向异性导电膜将集成电路安装于焊盘上。
焊盘可以与端子519B或端子519C在同一工序中形成。
<显示面板的结构实例2>
图18A及图18B是说明本发明的一个方式的显示面板700B的结构的图。图18A是沿图14A的切断线X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12中的截面图。图18B是说明显示面板的一部分的结构的截面图。
显示面板700B与参照图15A至图15C说明的显示面板700的不同之处在于包括顶栅型晶体管代替底栅型晶体管。在此，关于能够使用与上述说明相同的结构的部分引用上述说明，对不同的部分进行详细说明。
<<开关SW1B、晶体管MB、晶体管MDB>>
能够用于开关SW1B的晶体管、晶体管MB以及晶体管MDB包括具有与绝缘膜501C重叠的区域的导电膜504以及具有设置在绝缘膜501C与导电膜504之间的区域的半导体膜508。此外，导电膜504具有栅电极的功能（参照图18B）。
半导体膜508具有：不与导电膜504重叠的第一区域508A及第二区域508B；以及第一区域508A与第二区域508B之间的重叠于导电膜504的第三区域508C。
晶体管MDB在第三区域508C与导电膜504之间包括绝缘膜506。绝缘膜506具有栅极绝缘膜的功能。
第一区域508A及第二区域508B具有比第三区域508C低的电阻率，并具有源区域的功能或漏区域的功能。
例如可以利用将在本实施方式的最后详细说明的氧化物半导体的电阻率的控制方法在半导体膜508中形成第一区域508A及第二区域508B。具体而言，可以适用使用包含稀有气体的气体的等离子体处理。
例如，可以将导电膜504用作掩模。由此，第三区域508C的一部分的形状可以自对准地与导电膜504的端部的形状一致。
晶体管MDB包括与第一区域508A接触的导电膜512A以及与第二区域508B接触的导电膜512B。导电膜512A及导电膜512B具有源电极或漏电极的功能。
可以将能够与晶体管MDB在同一工序中形成的晶体管用于晶体管MB。
<氧化物半导体的电阻率的控制方法>
对控制氧化物半导体膜的电阻率的方法进行说明。
可以将具有预定的电阻率的氧化物半导体膜用于半导体膜508或导电膜524等。
例如，可以将控制氧化物半导体膜所包含的氢、水等杂质的浓度和/或膜中的氧缺陷的方法用于控制氧化物半导体的电阻率的方法。
具体而言，可以将等离子体处理用于增加或减少氢、水等杂质浓度和/或膜中的氧缺陷的方法。
具体而言，可以利用使用包含选自稀有气体（He、Ne、Ar、Kr、Xe）、氢、硼、磷及氮中的一种以上的气体进行的等离子体处理。例如，可以使用Ar气氛下的等离子体处理、Ar和氢的混合气体气氛下的等离子体处理、氨气氛下的等离子体处理、Ar和氨的混合气体气氛下的等离子体处理或氮气氛下的等离子体处理等。由此，氧化物半导体膜可以具有高载流子密度及低电阻率。
或者，可以利用离子注入法、离子掺杂法或等离子体浸没离子注入法等，将氢、硼、磷或氮注入到氧化物半导体膜，由此使氧化物半导体膜具有低电阻率。
或者，可以以接触氧化物半导体膜的方式形成包含氢的绝缘膜，并且使氢从绝缘膜扩散到氧化物半导体膜。由此，可以提高氧化物半导体膜的载流子密度，并降低电阻率。
例如，通过以接触氧化物半导体膜的方式形成膜中的含氢浓度为1×1022atoms/cm3以上的绝缘膜，可以有效地使氧化物半导体膜含氢。具体而言，可以将氮化硅膜用于以接触氧化物半导体膜的方式形成的绝缘膜。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，与此同时在发生氧脱离的晶格（或氧脱离的部分）中形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。由此，氧化物半导体膜可以具有高载流子密度及低电阻率。
具体而言，可以适当地将通过SIMS得到的氢浓度为8×1019atoms/cm3以上、优选为1×1020atoms/cm3以上、更优选为5×1020atoms/cm3以上的氧化物半导体用于导电膜524。
另一方面，可以将电阻率高的氧化物半导体膜用于形成有晶体管的沟道的半导体膜。具体而言，可以将电阻率高的氧化物半导体用于半导体膜508。
例如，以接触氧化物半导体的方式形成包含氧的绝缘膜（换言之，能够释放氧的绝缘膜），将氧从绝缘膜供应到氧化物半导体膜中，而可以填补膜中或界面的氧缺陷。由此，氧化物半导体膜可以具有高电阻率。
例如，可以将氧化硅膜或氧氮化硅膜用于能释放氧的绝缘膜。
氧缺陷被填补且氢浓度被降低的氧化物半导体膜可以说是高纯度本征或实质上高纯度本征的氧化物半导体膜。在此，“实质上本征”是指氧化物半导体膜的载流子密度低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子发生源，因此可以具有较低的载流子密度。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的缺陷态密度低，因此可以降低陷阱态密度。
包括高纯度本征或实质上高纯度本征的氧化物半导体膜的晶体管的关态电流显著低，即便是沟道宽度为1×106μm、沟道长度L为10μm的元件，当源电极与漏电极间的电压（漏电压）在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。
将上述高纯度本征或实质上高纯度本征的氧化物半导体膜用于沟道区域的晶体管的电特性的变动小且可靠性高。
具体而言，可以适当地将通过SIMS得到的氢浓度为2×1020atoms/cm3以下、优选为5×1019atoms/cm3以下、更优选为1×1019atoms/cm3以下、更优选为低于5×1018atoms/cm3、更优选为1×1018atoms/cm3以下、更优选为5×1017atoms/cm3以下、更优选为1×1016atoms/cm3以下的氧化物半导体用于形成有晶体管的沟道的半导体。
将氢浓度和/或氧缺陷量比半导体膜508多且电阻率比半导体膜508低的氧化物半导体膜用于导电膜524。
另外，可以将包含其浓度为半导体膜508所包含的氢浓度的2倍以上，优选为10倍以上的氢的膜用于导电膜524。
另外，可以将其电阻率为半导体膜508的电阻率的1×10-8倍以上且低于1×10-1倍的膜用于导电膜524。
具体而言，可以将其电阻率为1×10-3Ωcm以上且低于1×104Ωcm，优选为1×10-3Ωcm以上且低于1×10-1Ωcm的膜用于导电膜524。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
实施方式4
本发明的一个方式的蓄电装置可以用于汽车、自动二轮车、自行车等车辆、飞机、船舶、家用蓄电池等。另外，本发明的一个方式的蓄电装置可以用于移动电话、手表、便携式游戏机、便携式数据终端、电子书阅读器终端、视频摄像机、数码相机、护目镜型显示器（头部安装显示器）等电子设备。在图19A至图19F中示出这些电子设备的具体例子。
图19A是手表型终端，该手表型终端包括外壳801、表冠802、显示部803、表带804及检测部805等。显示部803也可以安装有触摸面板。使用者也可以将触摸触摸面板的指头作为指示器来输入信息。
检测部805具有检测周围的状态而取得信息的功能。例如，可以将照相机、加速度传感器、方位传感器、压力传感器、温度传感器、湿度传感器、照度传感器或GPS（Globalpositioning System：全球定位系统）信号接收电路等用于检测部805。
例如，当外壳801内部的演算装置判断检测部805的照度传感器检测出的周囲的亮度充分比指定的照度亮时，将反射式液晶元件用于显示部803的显示元件。当运算装置判断周围的亮度微暗时，将有机EL元件用于显示部803的显示元件。由此，例如，可以在外光较强的环境下使用反射型显示元件，在微暗环境下使用自发光型显示元件显示图像数据。其结果是，可以提供一种功耗被降低的电子设备。
图19B是移动电话机，该移动电话机包括外壳811、显示部816、操作按钮814、外部连接端口813、扬声器817、麦克风812等。在图19B所示的移动电话机中，通过用手指等触摸显示部816可以输入信息。另外，通过用手指等触摸显示部816可以进行打电话或输入文字等各种操作。另外，通过操作按钮814的操作，可以进行电源的ON、OFF工作或切换显示在显示部816的图像的种类。例如，可以将电子邮件的编写画面切换为主菜单画面。
图19C是笔记本型个人计算机，该笔记本型个人计算机包括外壳821、显示部822、键盘823以及指向装置824等。
图19D是电冷藏冷冻箱，该电冷藏冷冻箱包括外壳831、冷藏室门832、冷冻室门833等。
图19E是视频摄像机，该视频摄像机包括第一外壳841、第二外壳842、显示部843、操作键844、透镜845、连接部846等。操作键844及透镜845设置在第一外壳841中，显示部843设置在第二外壳842中。而且，第一外壳841和第二外壳842由连接部846连接，由连接部846可以改变第一外壳841和第二外壳842之间的角度。显示部843的影像也可以根据连接部846所形成的第一外壳841和第二外壳842之间的角度切换。
图19F是汽车，该汽车包括车体851、车轮852、仪表盘853及灯854等。
实施方式5
在本实施方式中，对可用于上述实施方式中说明的OS晶体管的氧化物半导体的结晶结构进行说明。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书中，六方晶系包括三方晶系和菱方晶系。
氧化物半导体膜可以分为非单晶氧化物半导体膜和单晶氧化物半导体膜。或者，氧化物半导体例如可以分为结晶氧化物半导体和非晶氧化物半导体。
作为非单晶氧化物半导体，可以举出CAAC-OS（C-Axis Aligned a-b planeanchored Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体）、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体等。作为结晶氧化物半导体，可以举出单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及微晶氧化物半导体等。
首先，对CAAC-OS膜进行说明。
CAAC-OS膜是包含呈c轴取向的多个结晶部的氧化物半导体膜之一。
根据利用透射电子显微镜（TEM：Transmission Electron Microscope）观察CAAC-OS膜的亮视场像及衍射图案的复合分析图像（也称为高分辨率TEM图像），可以观察到多个结晶部。但是，在高分辨率TEM图像中观察不到结晶部与结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品面的方向观察的CAAC-OS膜的高分辨率截面TEM图像可知在结晶部中金属原子排列为层状。各金属原子层具有反映了形成有CAAC-OS膜的面（也称为被形成面）或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的方式排列。
另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的高分辨率平面TEM图像可知在结晶部中金属原子排列为三角形状或六边形状。但是，在不同的结晶部之间金属原子的排列没有规律性。
使用X射线衍射（XRD：X-Ray Diffraction）装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角（2θ）为31°附近时会出现峰值。由于该峰值来源于InGaZnO4结晶的（009）面，由此可知CAAC-OS膜中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
注意，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不呈c轴取向性的结晶。优选的是，在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅、过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是，硅等元素因为其与氧的结合力比构成氧化物半导体膜的金属元素与氧的结合力更强而成为因从氧化物半导体膜夺取氧而打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。此外，铁或镍等重金属、氩、二氧化碳等因为其原子半径（分子半径）大而在包含在氧化物半导体膜内部时成为打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。注意，包含在氧化物半导体膜中的杂质有时成为载流子陷阱或载流子发生源。
此外，CAAC-OS膜是缺陷态密度低的氧化物半导体膜。例如，氧化物半导体膜中的氧缺陷有时成为载流子陷阱或者通过俘获氢而成为载流子发生源。
将杂质浓度低且缺陷态密度低（氧缺陷少）的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子发生源，因此可以具有较低的载流子密度。因此，使用该氧化物半导体膜的晶体管很少具有负阈值电压的电特性（也称为常导通特性）。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子陷阱。因此，使用该氧化物半导体膜的晶体管的电特性变动小，而成为高可靠性的晶体管。此外，被氧化物半导体膜的载流子陷阱俘获的电荷到被释放需要长时间，有时像固定电荷那样动作。因此，使用杂质浓度高且缺陷态密度高的氧化物半导体膜的晶体管的电特性有时不稳定。
此外，在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。
接着，对微晶氧化物半导体膜进行说明。
在微晶氧化物半导体膜的高分辨率TEM图像中有观察到结晶部的区域及观察不到明确的结晶部的区域。包含在微晶氧化物半导体膜中的结晶部的尺寸大多为1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶（nc：nanocrystal）的氧化物半导体膜称为nc-OS（nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体）膜。另外，例如在nc-OS膜的高分辨率TEM图像中，有时观察不到明确的晶界。
nc-OS膜在微小区域（例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域）中其原子排列具有周期性。另外，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此，在膜整体上观察不到取向性。所以，有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如，在通过利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时，检测不出表示结晶面的峰值。此外，在对nc-OS膜进行使用其束径比结晶部大（例如，50nm以上）的电子射线的电子衍射（选区电子衍射）时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于结晶部或者比结晶部小的电子射线的纳米束电子衍射时，观察到斑点。另外，在nc-OS膜的纳米束电子衍射图案中，有时观察到如圆圈那样的（环状的）亮度高的区域。而且，在nc-OS膜的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
nc-OS膜是其规律性比非晶氧化物半导体膜高的氧化物半导体膜。因此，nc-OS膜的缺陷态密度比非晶氧化物半导体膜低。但是，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以，nc-OS膜的缺陷态密度比CAAC-OS膜高。
接着，对非晶氧化物半导体膜进行说明。
非晶氧化物半导体膜是具有无序的原子排列且不具有结晶部的氧化物半导体膜。其一个例子为具有如石英那样的无定形状态的氧化物半导体膜。
在非晶氧化物半导体膜的高分辨率TEM图像中，观察不到结晶部。
使用XRD装置对非晶氧化物半导体膜进行结构分析。当利用out-of-plane法分析时，检测不到表示结晶面的峰值。另外，在非晶氧化物半导体膜的电子衍射图案中，观察到光晕图案。另外，在非晶氧化物半导体膜的纳米束电子衍射图案中，观察不到斑点，而观察到光晕图案。
此外，氧化物半导体膜有时具有呈现nc-OS膜与非晶氧化物半导体膜之间的物性的结构。将具有这种结构的氧化物半导体膜特别称为amorphous-like氧化物半导体（a-like OS：amorphous-like Oxide Semiconductor）膜。
在a-like OS膜的高分辨率TEM图像中，有时观察到空洞（也称为空隙）。此外，在a-like OS膜的高分辨率TEM图像中，有明确地确认到结晶部的区域及确认不到结晶部的区域。a-like OS膜有时因TEM观察时的微量的电子照射而产生晶化，由此观察到结晶部的生长。另一方面，在良好的nc-OS膜中，几乎观察不到因TEM观察时的微量的电子照射而产生的晶化。
此外，a-like OS膜及nc-OS膜的结晶部的尺寸的测量可以使用高分辨率TEM图像进行。例如，InGaZnO4结晶具有层状结构，在In-O层之间具有两个Ga-Zn-O层。InGaZnO4结晶的单位晶格具有三个In-O层和六个Ga-Zn-O层的一共九个层在c轴方向上重叠为层状的结构。因此，这些彼此相邻的层之间的间隔与（009）面的晶格表面间隔（也称为d值）大致相等，从晶体结构分析求出其值，即0.29nm。因此，着眼于高分辨率TEM图像的晶格条纹，在晶格条纹的间隔为0.28nm以上且0.30nm以下的区域中，每个晶格条纹都对应于InGaZnO4结晶的a-b面。
有时氧化物半导体膜的密度因结构而不同。例如，当已知某个氧化物半导体膜的组成时，通过与具有相同组成的单晶氧化物半导体膜的密度进行比较，可以推测出该氧化物半导体膜的结构。例如，a-like OS膜的密度为单晶氧化物半导体膜的密度的78.6%以上且小于92.3%。例如，nc-OS膜的密度和CAAC-OS膜的密度为单晶氧化物半导体膜的密度的92.3%以上且小于100%。注意，形成其密度小于单晶氧化物半导体膜的密度的78%的氧化物半导体膜是很困难的。
使用具体例子对上述内容进行说明。例如，在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中，a-like OS膜的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中，nc-OS膜的密度和CAAC-OS膜的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在相同组成的单晶氧化物半导体膜。此时，通过以任意比例组合组成不同的单晶氧化物半导体膜，可以算出相当于所希望的组成的单晶氧化物半导体膜的密度。根据组成不同的单晶氧化物半导体膜的组合比例使用加权平均计算所希望的组成的单晶氧化物半导体膜的密度即可。注意，优选尽可能以少的所组合的单晶氧化物半导体膜的种类来计算密度。
注意，氧化物半导体膜例如可以是包括非晶氧化物半导体膜、a-like OS膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的叠层膜。
在本说明书等中，“上”“下”等表示配置的词句是为了方便参照附图对构成要素的位置关系进行说明而使用的。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，表示配置的词句不局限于本说明书中所示的记载，根据情况可以适当地更换表达方式。
在本说明书等中，根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而，在实际的电路等中难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框的分割不局限于说明书中说明的构成要素，而可以根据情况适当地不同。
在本说明书等中，当说明晶体管的连接关系时，表达为“源极和漏极中的一个”（或者第一电极或第一端子），或“源极和漏极中的另一个”（或者第二电极或第二端子）。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而调换的缘故。注意，根据情况可以将晶体管的源极和漏极适当地换称为源极（漏极）端子或源极（漏极）电极等。
注意，在本说明书等中，“电极”或“布线”这样的术语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的术语还包括多个“电极”或“布线”被形成为一体的情况等。
另外，在本说明书等中，可以适当地调换电压和电位。电压是指与基准电位之间的电位差，例如在基准电位为接地电位时，可以将电压换称为电位。接地电位不一定意味着0V。注意，电位是相对的，对布线等供应的电位有时根据基准电压而变化。
在本说明书等中，根据情况或状态，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”换称为“导电膜”。此外，有时可以将“绝缘膜”换称为“绝缘层”。
在本说明书等中，开关是指具有通过变为导通状态（开启状态）或非导通状态（关闭状态）来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。
例如，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管（例如双极晶体管或MOS晶体管）、二极管（例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属（MIM：Metal Insulator Metal）二极管、金属-绝缘体-半导体（MIS：Metal Insulator Semiconductor）二极管或者二极管接法的晶体管）或者组合这些元件的逻辑电路。
当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源极与漏极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源极与漏极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性（导电型）没有特别的限制。
机械开关的例子包括像数字微镜装置（DMD）那样的利用MEMS（微电子机械系统）技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也被认为记载于附图或文中。
在此，X和Y为对象物（例如，装置、元件、电路、布线、电极、端子、导电膜、层等）。
作为X与Y直接连接的情况的一个例子，可以举出在X与Y之间没有连接能够电连接X与Y的元件（例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等），并且X与Y没有通过能够电连接X与Y的元件（例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等）连接的情况。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件（例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等）。另外，X和Y电连接的情况包括X与Y直接连接的情况。
作为X和Y在功能上连接的情况的一个例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路（例如，逻辑电路（反相器、NAND电路、NOR电路等）、信号转换电路（DA转换电路、AD转换电路、γ（伽马）校正电路等）、电位电平转换电路（电源电路（升压电路、降压电路等）、改变信号的电位电平的电平转移器电路等）、电压源、电流源、切换电路、放大电路（能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲器电路等）、信号产生电路、存储电路、控制电路等）。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外，当明确地记载为“X与Y电连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况（换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况）；X与Y在功能上连接的情况（换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况）；以及X与Y直接连接的情况（换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况）。换言之，当明确记载为“电连接”时，在本说明书等中公开了与只明确记载为“连接”的情况相同的内容。
注意，例如，在晶体管的源极（或第一端子等）通过Z1（或没有通过Z1）与X电连接，晶体管的漏极（或第二端子等）通过Z2（或没有通过Z2）与Y电连接的情况下以及在晶体管的源极（或第一端子等）与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极（或第二端子等）与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以表示为如下。
例如，可以表示为“X、Y、晶体管的源极（或第一端子等）及晶体管的漏极（或第二端子等）互相电连接，并按X、晶体管的源极（或第一端子等）、晶体管的漏极（或第二端子等）及Y的顺序电连接”。或者，可以表示为“晶体管的源极（或第一端子等）与X电连接，晶体管的漏极（或第二端子等）与Y电连接，X、晶体管的源极（或第一端子等）、晶体管的漏极（或第二端子等）与Y依次电连接”。或者，可以表示为“X通过晶体管的源极（或第一端子等）及漏极（或第二端子等）与Y电连接，X、晶体管的源极（或第一端子等）、晶体管的漏极（或第二端子等）、Y依次设置为相互连接”。通过使用与这种例子相同的表示方法规定电路结构中的连接顺序，可以区别晶体管的源极（或第一端子等）与漏极（或第二端子等）而决定技术范围。
另外，作为其他表示方法，例如可以表示为“晶体管的源极（或第一端子等）至少通过第一连接路径与X电连接，上述第一连接路径不具有第二连接路径，上述第二连接路径是通过晶体管的、晶体管的源极（或第一端子等）与晶体管的漏极（或第二端子等）之间的路径，上述第一连接路径是通过Z1的路径，晶体管的漏极（或第二端子等）至少通过第三连接路径与Y电连接，上述第三连接路径不具有上述第二连接路径，上述第三连接路径是通过Z2的路径”。或者，也可以表示为“晶体管的源极（或第一端子等）至少在第一连接路径上通过Z1与X电连接，上述第一连接路径不具有第二连接路径，上述第二连接路径具有通过晶体管的连接路径，晶体管的漏极（或第二端子等）至少在第三连接路径上通过Z2与Y电连接，上述第三连接路径不具有上述第二连接路径”。或者，也可以表示为“晶体管的源极（或第一端子等）至少经过第一电路径，通过Z1与X电连接，上述第一电路径不具有第二电路径，上述第二电路径是从晶体管的源极（或第一端子等）到晶体管的漏极（或第二端子等）的电路径，晶体管的漏极（或第二端子等）至少经过第三电路径，通过Z2与Y电连接，上述第三电路径不具有第四电路径，上述第四电路径是从晶体管的漏极（或第二端子等）到晶体管的源极（或第一端子等）的电路径”。通过使用与这些例子同样的表述方法规定电路结构中的连接路径，可以区别晶体管的源极（或第一端子等）和漏极（或第二端子等）来确定技术范围。
注意，这种表示方法是一个例子，不局限于上述表示方法。在此，X、Y、Z1及Z2为对象物（例如，装置、元件、电路、布线、电极、端子、导电膜及层等）。
另外，即使在电路图上独立的构成要素彼此电连接，有时一个构成要素也兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
符号说明
AF1 取向膜
AF2 取向膜
ANO 布线
C1 电容器
C2 电容器
CF1 着色膜
CL1-CLn 电容器
CP 导电体
Cs 电容器
CSCOM 布线
D1 端子
D2 端子
E1-En 蓄电元件
G1 扫描线
G2 扫描线
GD 驱动电路
GND 端子
IM 端子
INM 端子
INP 端子
IP 端子
IREF 端子
KB1 结构体
L1‐L6 层
M0 晶体管
M1 晶体管
M2 晶体管
MB 晶体管
MD 晶体管
MDB 晶体管
OUT 端子
PACK（+） 端子
PACK（-） 端子
R0-Rn 电阻元件
S1 信号线
S2 信号线
SCL 端子
SD 驱动电路
SDA 端子
SW1 开关
SW1B 开关
SW2 开关
V0-Vn 端子
VBG 端子
VCOM1 布线
VCOM2 布线
VDD 端子
VREG 端子
1 蓄电装置
2 DC/DC转换器
3 DC/DC转换器
4 DC/DC转换器
5 显示器
6 显示装置
10 偏置电路
11 晶体管
28 晶体管
30 保持电路
31 晶体管
34 晶体管
35 电容器
38 电容器
40 放大器
41 晶体管
56 晶体管
60 蓄电元件
61 电阻元件
62 电容器
63 电阻元件
64 电阻元件
65 电阻元件
66 电容器
67 电容器
68 电阻元件
69 电阻元件
70 电阻元件
71 FET
72 电阻元件
73 FET
74 电阻元件
75 齐纳二极管
76 电容器
77 布线
80 IC
81 微控制器
82 选择器
83 箝位电路
84 调节器
85 时钟发生器
86 带隙基准源
87 基准电压生成电路
88 基准电流生成电路
89 控制电路
90 电压检测电路
91 电流检测电路
92 FET驱动电路
93 晶体管
94 晶体管
95 晶体管
96 反相器
99 低通滤波器
100 电路
111 衬底
112 元件分离层
113 插头
114 插头
115 插头
121 布线
122 布线
123 布线
124 插头
125 插头
126 插头
127 插头
128 绝缘体
131 布线
132 布线
133 插头
134 插头
135 插头
136 绝缘体
141 布线
142 布线
143 插头
151 导电体
152 导电体
153 绝缘体
154 插头
161 布线
170 沟道形成区域
171 阱
172 杂质区域
173 杂质区域
174 栅极绝缘体
175 导电性区域
176 导电性区域
177 栅电极
178 绝缘体
180 氧化物半导体
181 氧化物半导体
182 氧化物半导体
183 氧化物半导体
184 绝缘体
185 绝缘体
186 绝缘体
187 导电体
188 绝缘体
189 导电体
190 导电体
191 绝缘体
201 阱
202 沟道形成区域
203 高浓度杂质区域
204 高浓度杂质区域
205 导电性区域
206 导电性区域
207 栅电极
208 栅极绝缘体
209 侧壁绝缘层
210 侧壁绝缘层
211 低浓度杂质区
212 低浓度杂质区
501C 绝缘膜
504 导电膜
505 接合层
506 绝缘膜
508 半导体膜
508A 区域
508B 区域
508C 区域
511B 导电膜
511C 导电膜
512A 导电膜
512B 导电膜
516 绝缘膜
518 绝缘膜
519B 端子
519C 端子
520 功能层
521 绝缘膜
522 连接部
524 导电膜
528 绝缘膜
530 像素电路
550 显示元件
551 电极
552 电极
553 层
570 衬底
591A 开口
591B 开口
591C 开口
700 显示面板
700B 显示面板
702 像素
705 密封剂
750 显示元件
751 电极
751H 开口
752 电极
753 层
770 衬底
770P 功能膜
771 绝缘膜
801 外壳
802 表冠
803 显示部
804 表带
805 检测部
811 外壳
812 麦克风
813 外部连接端口
814 操作按钮
816 显示部
817 扬声器
821 外壳
822 显示部
823 键盘
824 指向装置
831 外壳
832 冷藏室门
833 冷冻室门
841 外壳
842 外壳
843 显示部
844 操作键
845 透镜
846 连接部
851 车体
852 车轮
853 仪表盘
854 灯。

Claims (15)

1. 一种蓄电装置，包括：
蓄电元件；以及
包括第一电路、第二电路以及放大电路的集成电路，该集成电路配置为监视所述蓄电元件的电动势，
其中，所述第一电路配置为通过所述第二电路对所述放大电路供应偏置电压，
并且，所述第二电路配置为保持所述偏置电压。
2.根据权利要求1所述的蓄电装置，
其中所述第二电路包括第一晶体管及电容器，
所述放大电路包括第二晶体管，
所述第一电路通过所述第一晶体管电连接到所述第二晶体管的栅极，
所述电容器的第一端子电连接到所述第二晶体管的所述栅极，
并且所述第一晶体管在沟道形成区域中包含氧化物半导体。
3.根据权利要求2所述的蓄电装置，其中所述集成电路还包括配置为决定所述第一晶体管的开闭的时序的定时器。
4. 一种蓄电装置，包括：
串联连接的多个蓄电元件；以及
包括电路的集成电路，该电路配置为选择所述多个蓄电元件中的至少一个，
其中，所述集成电路配置为监视由所述电路选择的所述多个蓄电元件中的所述至少一个的电动势，
并且，所述电路包括在沟道形成区域中包含氧化物半导体的晶体管。
5. 一种电子设备，包括：
权利要求1所述的蓄电装置；以及
显示器。
6.根据权利要求5所述的电子设备，
其中所述显示器包括：
包括反射膜的第一显示元件，该反射膜包括开口；以及
第二显示元件，
所述反射膜能够反射入射光，
所述第一显示元件配置为调节反射光的强度，
并且所述第二显示元件配置为向所述开口射出光。
7.根据权利要求6所述的电子设备，
其中所述第一显示元件包括液晶元件，
并且所述第二显示元件包括有机EL元件。
8. 一种蓄电装置，包括：
第一蓄电元件；以及
配置为监视所述第一蓄电元件的电动势的电路，该电路包括：
保持电路，该保持电路包括：
包含氧化物半导体的第一晶体管；以及
电容器；
包括第二晶体管的放大电路；以及
配置为通过所述保持电路对所述放大电路供应偏置电压的偏置电路，
其中，所述第一晶体管的源极和漏极中的一个电连接到所述偏置电路，
并且，所述第一晶体管的所述源极和所述漏极中的另一个电连接到所述电容器的第一端子及所述第二晶体管的栅极。
9.根据权利要求8所述的蓄电装置，其中所述电路还包括配置为决定所述第一晶体管的开闭的时序的定时器。
10.根据权利要求8所述的蓄电装置，还包括：
第二蓄电元件；
第三蓄电元件；以及
配置为选择所述第一蓄电元件、所述第二蓄电元件和所述第三蓄电元件中的至少一个的选择器，
其中，所述第一蓄电元件、所述第二蓄电元件及所述第三蓄电元件是串联连接着的，
并且，所述电路配置为通过所述选择器监视所述第二蓄电元件和所述第三蓄电元件的每一个的电动势。
11.根据权利要求10所述的蓄电装置，
其中所述选择器包括：
包含氧化物半导体的第三晶体管；以及
包含宽带隙半导体的第四晶体管，
其中所述第三晶体管的源极电连接到所述第四晶体管的源极，
并且所述第三晶体管的漏极电连接到所述第四晶体管的漏极。
12.根据权利要求11所述的蓄电装置，
其中所述第三晶体管是n沟道晶体管，
并且所述第四晶体管是p沟道晶体管。
13. 一种电子设备，包括：
权利要求8所述的蓄电装置；以及
显示器。
14.根据权利要求13所述的电子设备，
其中所述显示器包括：
包括反射膜的第一显示元件，该反射膜包括开口；以及
第二显示元件，
并且所述第二显示元件与所述开口彼此重叠。
15.根据权利要求14所述的电子设备，
其中所述第一显示元件包括液晶元件，
并且所述第二显示元件包括有机EL元件。
CN201610770934.2A 2015-08-31 2016-08-31 具备监视ic的蓄电装置 Pending CN106486717A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015170113 2015-08-31
JP2015-170113 2015-08-31

Publications (1)

Publication Number Publication Date
CN106486717A true CN106486717A (zh) 2017-03-08

Family

ID=58104105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610770934.2A Pending CN106486717A (zh) 2015-08-31 2016-08-31 具备监视ic的蓄电装置

Country Status (4)

Country Link
US (1) US20170063112A1 (zh)
JP (2) JP2017049239A (zh)
KR (1) KR20170026291A (zh)
CN (1) CN106486717A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258777A (zh) * 2018-03-27 2018-07-06 芮正美 一种电源控制芯片及其控制方法
TWI701443B (zh) * 2019-09-11 2020-08-11 佑華微電子股份有限公司 可偵測不同電壓之電壓偵測電路架構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11188105B2 (en) * 2018-10-10 2021-11-30 Smart Prong Technologies, Inc. Electrical circuit for pre-regulation power management
WO2020128702A1 (ja) 2018-12-19 2020-06-25 株式会社半導体エネルギー研究所 二次電池の過放電防止回路及び二次電池モジュール
CN111614143B (zh) * 2020-06-10 2021-05-04 深圳市猿人创新科技有限公司 一种单口可调的充放电路
CN111722138B (zh) * 2020-07-01 2021-02-19 兰州现代职业学院 新能源汽车电池检测装置
RU2761495C1 (ru) * 2020-09-08 2021-12-08 Акционерное общество "Научно-производственное объединение "Государственный институт прикладной оптики" (АО "НПО ГИПО") Зарядное устройство

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034427A (zh) * 2009-09-25 2011-04-27 索尼公司 显示设备
US20110260770A1 (en) * 2010-04-27 2011-10-27 Oki Semiconductor Co., Ltd. Method and semiconductor device for monitoring battery voltages
US20130271220A1 (en) * 2012-04-11 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242847A (ja) * 1992-12-24 1994-09-02 Hitachi Ltd 基準電圧発生回路
JPH11177060A (ja) * 1997-12-12 1999-07-02 Nippon Steel Corp 半導体装置及びその製造方法
JP3788717B2 (ja) * 2000-03-02 2006-06-21 富士通株式会社 電池パック、電池電圧モニタ回路、電池システム、機器装置、電池電圧モニタ方法、および電池電圧モニタプログラム記憶媒体
JP4043864B2 (ja) * 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8367488B2 (en) * 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
JP2013157083A (ja) * 2012-01-26 2013-08-15 Toshiba Corp バックライト装置および表示装置
EP2843431B1 (en) * 2012-04-27 2022-07-13 Hitachi Astemo, Ltd. Battery monitoring device and battery system monitoring device
JP2013247143A (ja) * 2012-05-23 2013-12-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9316695B2 (en) * 2012-12-28 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI641208B (zh) * 2013-07-26 2018-11-11 日商半導體能源研究所股份有限公司 直流對直流轉換器
JP6460592B2 (ja) * 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
US9374048B2 (en) * 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034427A (zh) * 2009-09-25 2011-04-27 索尼公司 显示设备
US20110260770A1 (en) * 2010-04-27 2011-10-27 Oki Semiconductor Co., Ltd. Method and semiconductor device for monitoring battery voltages
US20130271220A1 (en) * 2012-04-11 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258777A (zh) * 2018-03-27 2018-07-06 芮正美 一种电源控制芯片及其控制方法
CN108258777B (zh) * 2018-03-27 2024-04-30 芮正美 一种电源控制芯片及其控制方法
TWI701443B (zh) * 2019-09-11 2020-08-11 佑華微電子股份有限公司 可偵測不同電壓之電壓偵測電路架構

Also Published As

Publication number Publication date
JP2022136090A (ja) 2022-09-15
KR20170026291A (ko) 2017-03-08
US20170063112A1 (en) 2017-03-02
JP2017049239A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN106486717A (zh) 具备监视ic的蓄电装置
JP6714744B2 (ja) 液晶表示装置
US10312264B2 (en) Display device and electronic device
CN107293264A (zh) 显示装置、显示模块以及电子设备
TWI721066B (zh) 半導體裝置及包含其之顯示裝置
KR102093060B1 (ko) 표시 장치, 및 표시 장치를 포함하는 전자 장치
CN107683531A (zh) 半导体装置以及包括该半导体装置的显示装置
JP7342090B2 (ja) トランジスタの作製方法
TWI587306B (zh) 半導體裝置
KR102548736B1 (ko) 정보 처리 장치
CN106255999A (zh) 显示面板、数据处理器及显示面板的制造方法
CN108292683A (zh) 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN108738364A (zh) 半导体装置、其制造方法、显示装置以及电子设备
CN106125971A (zh) 触摸面板
CN106409919A (zh) 半导体装置以及包括该半导体装置的显示装置
KR20170031620A (ko) 표시 장치 및 그 제작 방법
TW201903967A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
TWI704543B (zh) 半導體裝置、顯示模組以及電子裝置
CN104508549A (zh) 半导体装置
TW201547000A (zh) 半導體裝置
CN108474106A (zh) 金属氧化物膜、半导体装置以及显示装置
CN107658229A (zh) 半导体装置及该半导体装置的制造方法
CN107359202A (zh) 半导体装置及包括该半导体装置的显示装置
TW201727910A (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
CN110024135A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170308