CN106125971A - 触摸面板 - Google Patents

触摸面板 Download PDF

Info

Publication number
CN106125971A
CN106125971A CN201610299236.9A CN201610299236A CN106125971A CN 106125971 A CN106125971 A CN 106125971A CN 201610299236 A CN201610299236 A CN 201610299236A CN 106125971 A CN106125971 A CN 106125971A
Authority
CN
China
Prior art keywords
conductive layer
layer
transistor
electrode
touch panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610299236.9A
Other languages
English (en)
Other versions
CN106125971B (zh
Inventor
宍户英明
平形吉晴
久保田大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN106125971A publication Critical patent/CN106125971A/zh
Application granted granted Critical
Publication of CN106125971B publication Critical patent/CN106125971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays

Abstract

本发明的目的之一是提供一种厚度薄的触摸面板。或者提供一种可见度高的触摸面板。或者提供一种轻量的触摸面板。或者提供一种低功耗的触摸面板。静电电容式触摸传感器中的一对导电层为具有多个开口的网状，并且在平面中与两个显示元件之间的区域重叠地配置。另外，将触摸传感器中的一对导电层配置在触摸面板中的一对衬底之间，并且在该一对导电层与驱动显示元件的电路之间设置能够供应恒电位的导电层。

Description

触摸面板
技术领域
本发明的一个方式涉及一种输入装置。本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种输入输出装置。本发明的一个方式涉及一种触摸面板。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。作为本说明书所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。
注意，在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的所有装置。除了晶体管等的半导体元件，半导体电路、运算装置或存储装置也是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、输入装置、输入输出装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
近年来，作为位置输入单元安装有触摸传感器的显示装置已实现实用化。安装有触摸传感器的显示装置称为触摸面板或触控屏等(在下文中也简称为“触摸面板”)。例如，作为具备触摸面板的便携式信息终端，有智能手机或平板终端等。
作为显示装置之一，有具备液晶元件的液晶显示装置。例如，将像素电极配置为矩阵状，并且，将晶体管用作连接到各像素电极的开关元件的有源矩阵型液晶显示装置受到注目。
例如，已知如下有源矩阵型液晶显示装置，其中，作为连接到各像素电极的开关元件，使用将金属氧化物用于沟道形成区的晶体管(专利文献1及专利文献2)。
作为有源矩阵型液晶显示装置，已知大致分为透射型液晶显示装置和反射型液晶显示装置的两种类型。
透射型液晶显示装置使用冷阴极荧光灯等的背光源，利用液晶的光学调制作用，通过对来自背光源的光透过液晶而输出到液晶显示装置外部的状态和不输出到外部的状态进行选择，来进行明和暗的显示，并且通过组合该明和暗的显示，来进行图像显示。
此外，反射型液晶显示装置利用液晶的光学调制作用，通过对外光即入射光被像素电极反射而输出到装置外部的状态和入射光不输出到装置外部的状态进行选择，来进行明和暗的显示，并且通过组合该明和暗的显示，来进行图像显示。由于与透射型液晶显示装置相比，反射型液晶显示装置不使用背光源，所以具有功耗低等优点。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
给显示面板赋予作为用户界面用手指或触屏笔等触摸屏幕来进行输入的功能的触摸面板备受期待。
另外，要求应用了触摸面板的电子设备实现薄型化、轻量化。因此，要求触摸面板自身实现薄型化及轻量化。
例如，触摸面板可以采用在显示面板的观看侧(显示面一侧)设置触摸传感器的结构。
在此，当采用在显示面板的显示面一侧重叠设置电容式触摸传感器的结构的触摸面板时，若构成显示面板的像素或布线与构成触摸传感器的电极或布线之间的距离缩小，触摸传感器则容易受到驱动显示面板时产生的噪声的影响，其结果是，有时导致触摸面板的检测灵敏度下降。
发明内容
本发明的一个方式的目的之一是提供一种薄的触摸面板。另外，本发明的一个方式的目的之一是提供一种可见度高的触摸面板。另外，本发明的一个方式的目的之一是提供一种轻量的触摸面板。另外，本发明的一个方式的目的之一是提供一种低功耗的触摸面板。
另外，本发明的一个方式的目的之一是提供一种新颖的输入装置。本发明的一个方式的目的之一是提供一种新颖的输入输出装置。
注意，这些目的的记载并不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
本发明的一个方式是一种触摸面板，包括：第一衬底；第一导电层；第二导电层；第三导电层；第四导电层；以及液晶层。第三导电层位于第一衬底上。第四导电层与第三导电层位于同一面上并相互分开。液晶层位于第三导电层的上侧。第二导电层位于液晶层的上侧。第一导电层位于第二导电层的上侧。第一导电层具有包括多个开口的网状。第二导电层具有使可见光透过的功能，并且具有与第三导电层重叠的部分及与第四导电层重叠的部分。第三导电层及第四导电层具有使可见光透过的功能。第三导电层具有与一个开口重叠的部分。第四导电层具有与另一个开口重叠的部分。在平面中，第一导电层具有位于第三导电层与第四导电层之间的部分。
在上述结构中，优选：第二导电层被用作公共电极，并且第三导电层及第四导电层都被用作像素电极。
本发明的另一个方式是一种触摸面板，包括：第一衬底；第一导电层；第二导电层；第三导电层；第四导电层；第五导电层；以及液晶层。第五导电层位于第一衬底上。第五导电层具有与第三导电层重叠的部分及与第四导电层重叠的部分。第四导电层与第三导电层位于同一面上并相互分开。液晶层位于第三导电层及第五导电层的上侧。第二导电层位于液晶层的上侧。第一导电层位于第二导电层的上侧。第一导电层具有包括多个开口的网状。第二导电层具有使可见光透过的功能，并且具有与第三导电层重叠的部分及与第四导电层重叠的部分。第三导电层具有与一个开口重叠的部分。第四导电层具有与另一个开口重叠的部分。第三导电层及第四导电层或第五导电层具有使可见光透过的功能。在平面中，第一导电层具有位于第三导电层与第四导电层之间的部分。第三导电层或第五导电层具有梳齿状或具有狭缝的形状。一个开口、第三导电层与第五导电层在一个区域中相互重叠。一个开口在一个区域中与第三导电层和第五导电层中的一个相互重叠且与另一个不重叠。
在上述结构中，优选：第三导电层及第四导电层都被用作像素电极，并且第五导电层被用作公共电极。
在上述结构中，第五导电层优选位于第三导电层及第四导电层的下侧。
在上述结构中，第二导电层优选与被供应恒电位的端子电连接。
在上述结构中，优选：在第一导电层的上侧包括第二衬底，并且第一导电层及第二导电层形成在第二衬底上。
在上述结构中，优选：在第一导电层的上侧包括遮光层，并且遮光层与第一导电层具有相互重叠的部分。
在上述结构中，优选在第一导电层的上侧包括圆偏振片。
在上述结构中，优选：在第三导电层的上侧包括第一着色层及第二着色层，第一着色层具有与一个开口重叠的区域，并且第二着色层具有与另一个开口重叠的区域。此时，第一导电层优选具有与第一着色层和第二着色层中的至少一个重叠的部分。
在上述结构中，优选：在第三导电层的上侧且第二导电层的下侧包括间隔物，并且间隔物具有与第一导电层重叠的部分。
在上述结构中，优选：在液晶层与第一衬底之间包括晶体管，晶体管的源极和漏极中的一个与第三导电层电连接，并且晶体管包括包含氧化物半导体的半导体层。此时，优选：晶体管包括第一栅电极及第二栅电极，第一栅电极位于半导体层的下侧，第二栅电极位于半导体层的上侧，并且第二栅电极与半导体层与第三导电层具有相互重叠的区域。另外，第二栅电极与半导体层优选包含相同的金属元素。
或者，在上述结构中，优选：在液晶层与第一衬底之间包括晶体管，晶体管的源极和漏极中的一个与第三导电层电连接，并且晶体管包括包含非晶硅、多晶硅或单晶硅的半导体层。此时，优选：晶体管包括第一栅电极及第二栅电极，第一栅电极位于半导体层的下侧，第二栅电极位于半导体层的上侧，并且第二栅电极与半导体层与第三导电层具有相互重叠的区域。
根据本发明的一个方式，可以提供一种厚度薄的触摸面板。另外，可以提供一种可见度高的触摸面板。另外，可以提供一种轻量的触摸面板。另外，可以提供一种功耗低的触摸面板。
注意，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
图1A及图1B是实施方式的触摸面板模块的结构例子；
图2是实施方式的触摸面板模块的结构例子；
图3是实施方式的触摸面板模块的结构例子；
图4是实施方式的触摸面板模块的结构例子；
图5是实施方式的触摸面板模块的结构例子；
图6是实施方式的触摸面板模块的结构例子；
图7是实施方式的触摸面板模块的结构例子；
图8是实施方式的触摸面板模块的结构例子；
图9是实施方式的触摸面板模块的结构例子；
图10是实施方式的触摸面板模块的结构例子；
图11是实施方式的触摸面板模块的结构例子；
图12是实施方式的触摸面板模块的结构例子；
图13是实施方式的触摸面板模块的结构例子；
图14是实施方式的触摸面板模块的结构例子；
图15是实施方式的触摸面板模块的结构例子；
图16是实施方式的触摸面板模块的结构例子；
图17是实施方式的触摸面板模块的结构例子；
图18是实施方式的触摸面板模块的结构例子；
图19是实施方式的触摸面板模块的结构例子；
图20是实施方式的触摸面板模块的结构例子；
图21是实施方式的触摸面板模块的结构例子；
图22是实施方式的触摸面板模块的结构例子；
图23是实施方式的触摸面板模块的结构例子；
图24是实施方式的触摸面板模块的结构例子；
图25A至图25C是实施方式的触摸传感器的结构例子；
图26A至图26C是实施方式的触摸传感器的结构例子；
图27A及图27B是实施方式的触摸传感器的结构例子；
图28A至图28G是实施方式的触摸面板的结构例子；
图29A至图29G是实施方式的触摸面板的结构例子；
图30A及图30B是实施方式的触摸传感器的电路图及时序图；
图31A及图31B是说明具备实施方式的触摸传感器的像素的图；
图32A及图32B是说明实施方式的触摸传感器及像素的工作的图；
图33A1、图33A2、图33B1、图33B2、图33C1及图33C2是说明晶体管的一个方式的截面图；
图34A1、图34A2、图34A3、图34B1及图34B2是说明晶体管的一个方式的截面图；
图35A1、图35A2、图35A3、图35B1、图35B2、图35C1及图35C2是说明晶体管的一个方式的截面图；
图36A至图36C是说明晶体管的一个方式的平面图及截面图；
图37A至图37C是说明晶体管的一个方式的平面图及截面图；
图38A至图38C是说明晶体管的一个方式的平面图及截面图；
图39A至图39C是说明晶体管的一个方式的平面图及截面图；
图40A至图40C是说明晶体管的一个方式的平面图及截面图；
图41A及图41B是说明能带结构的图；
图42A至图42C是说明晶体管的一个方式的平面图及截面图；
图43A至图43C是说明晶体管的一个方式的平面图及截面图；
图44A至图44C是说明晶体管的一个方式的平面图及截面图；
图45A至图45C是说明晶体管的一个方式的平面图及截面图；
图46A至图46C是说明晶体管的一个方式的平面图及截面图；
图47A及图47B是说明晶体管的一个方式的截面图；
图48A至图48C是说明晶体管的一个方式的平面图及截面图；
图49A至图49C是说明晶体管的一个方式的平面图及截面图；
图50是实施方式的触摸面板模块的方框图；
图51A至图51C是实施方式的触摸面板模块的结构例子；
图52是说明实施方式的显示模块的图；
图53A至图53H是说明实施方式的电子设备的图；
图54A及图54B是说明实施方式的电子设备的图。
本发明的选择图为图2。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
注意，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，本发明并不局限于附图中的尺寸。
在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
另外，有时可以互相调换“膜”和“层”。例如，有时可以将“导电层”调换为“导电膜”，并且有时可以将“绝缘膜”调换为“绝缘层”。
实施方式1
在本实施方式中，参照附图说明本发明的一个方式的输入装置(触摸传感器)的结构例子、以及具备本发明的一个方式的输入装置及显示装置(显示面板)的输入输出装置(触摸面板)的结构例子。
下面说明作为本发明的一个方式的触摸传感器使用电容式触摸传感器的情况。
注意，在本说明书等中，触摸面板具有如下功能：在显示面显示(输出)图像等的功能；以及检测手指或触屏笔等感测对象接触或接近显示面的作为触摸传感器的功能。因此触摸面板是输入输出装置的一个方式。
另外，在本说明书等中，有时将在触摸面板中的衬底上安装有例如FPC(Flexibleprinted circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式安装IC(集成电路)的结构称为触摸面板模块或触摸面板。
可用于本发明的一个方式的电容式触摸传感器具备一对导电层。在一对导电层之间产生有电容耦合。通过由于感测对象接触或接近于一对导电层而使一对导电层之间的电容的大小产生变化，可以进行检测。
作为电容式，有表面电容式和投影电容式等。投影电容式主要因驱动方式的不同而被分为自电容式、互电容式等。当使用互电容式时，可以进行同时多点检测，所以是优选的。
另外，构成触摸传感器的一对导电层都优选包括开口。该一对导电层更优选具有包括多个开口的网状的形状。优选采用该开口与显示元件互相重叠的结构。由此，因为来自显示元件的光通过该开口发射到外部，所以构成触摸传感器的一对导电层不需要具有透光性。也就是说，作为构成触摸传感器的一对导电层的材料，可以使用其电阻比透光性导电材料低的金属或合金等材料。因此，感测信号的延迟等影响得以减少，从而可以提高触摸面板的检测灵敏度。并且，上述结构不仅可以应用于便携式设备，还可以应用于电视等大型显示装置。
另外，构成触摸传感器的一对导电层在平面中优选与两个显示元件之间的区域重叠地配置。此时，优选将遮断可见光的材料用于该一对导电层。由此，该一对导电层可以兼作抑制邻接的像素之间的混色的遮光层。因此，无须作为遮光层另外形成黑矩阵等，从而可以将制造工序简化，而可期待成品率的提高及生产成本的降低等。另外，通过使用这样的触摸传感器，可以实现可见度优异的触摸面板。
另外，优选在与构成触摸传感器的一对导电层相比更近于显示面一侧的位置具备遮光层或圆偏振片。由此，可以抑制或防止该导电层反射外光，从而防止该导电层被使用者看到。
此时，因为构成触摸传感器的一对导电层以避开来自显示元件的光的光路的方式配置，所以发挥原理上不产生莫列波纹(moiré)的效果。在此，“莫列波纹”是指当重叠两个以上的具有周期性的图案时产生的干涉条纹。因此，能够实现显示品质极高的触摸面板。
另外，作为本发明的一个方式的触摸面板所包括的显示元件，可以使用液晶元件、利用MEMS(Micro Electro Mechanical Systems：微电子机械系统)的光学元件、有机EL(Electro Luminescence：电致发光)元件或发光二极管(LED：Light Emitting Diode)等的发光元件、电泳元件等各种显示元件。
在此情况下，优选对触摸面板适用将液晶元件用作显示元件的透射型液晶显示装置。
并且，优选将构成触摸传感器的一对导电层配置在触摸面板所包括的一对衬底之间。此时，特别优选的是构成触摸传感器的导电层具有包括多个开口的形状。这种导电层可以缩小其表面积。由此，例如与作为构成触摸传感器的一对导电层使用不包括开口的具有透光性的导电膜的情况相比，可以实现驱动显示元件时的电性噪声不容易传送到该导电层的结构。也就是说，即使在一对衬底之间夹持显示元件及构成触摸传感器的导电膜的双方，也能够实现高检测灵敏度。其结果，可以实现薄型且检测灵敏度高的触摸面板。
并且，进一步优选的是在构成触摸传感器的一对导电层和驱动显示元件的电路之间设置能够供应固定电位的导电层。可以将这种导电层用作屏蔽层。具体而言，该导电层能够防止来自驱动显示元件的电路的噪声传送到触摸传感器。与此同时，该导电层能够防止驱动触摸传感器时的噪声传送到显示元件或驱动显示元件的电路、或构成该电路的布线等。因此，能够同时驱动显示元件和触摸传感器双方或分别独立驱动显示元件和触摸传感器，而不采取例如将驱动显示元件的时机和驱动触摸传感器的时机错开而抑制噪声的影响等的措施。由此，例如通过提高显示元件的驱动频率(也称为帧频)，可以实现流畅的动态图像显示。另外，例如通过提高触摸传感器的驱动频率，可以进一步提高感测精度。另外，可以自由地设定显示元件和触摸传感器的各自的驱动频率。例如，根据情况，通过设置将显示元件和触摸传感器中之一方或双方的驱动频率设定为低的期间，可以实现功耗的降低。
尤其优选使用如下的垂直电场方式的液晶元件：在液晶元件的用作公共电极及像素电极的一对导电层中，像素电极被设置在一个衬底一侧，而公共电极被设置在另一个衬底一侧。也就是说，优选使公共电极位于构成像素的晶体管或布线与构成触摸传感器的一对导电层之间。通过采用这种结构，可以将公共电极用作屏蔽层。
下面，参照附图说明本发明的一个方式的更具体的结构例子。
[结构例子]
图1A是本发明的一个方式的触摸面板模块10的透视示意图。另外，图1B是将触摸面板模块10的一对衬底分开时的透视示意图。在触摸面板模块10中，衬底31与衬底21贴合。触摸传感器22设置在衬底21一侧。
在衬底21上设置有FPC41。在衬底21的显示面板一侧的面上包括触摸传感器22。触摸传感器22包括导电层23、导电层24及导电层25等。此外，触摸传感器22包括将上述导电层与FPC41电连接的布线29。FPC41具有对触摸传感器22供应来自外部的信号的功能。另外，FPC41具有将来自触摸传感器22的信号输出到外部的功能。注意，有时将不包括FPC41的衬底简单地称为触摸面板。
另外，可以将形成有触摸传感器22的衬底21的单体用作触摸传感器衬底或触摸传感器模块。例如，通过将这种衬底贴合到显示面板的显示面一侧可以形成触摸面板。
触摸传感器22包括多个导电层23、多个导电层24及多个导电层25。各导电层23具有向一个方向延伸的形状。多个导电层23被配置在与延伸方向交叉的方向上。以位于邻接的两个导电层23之间的方式设置有多个导电层24。导电层25将沿着与导电层23的延伸方向交叉的方向邻接的两个导电层24电连接。也就是说，沿着与导电层23的延伸方向交叉的方向配置的多个导电层24由多个导电层25电连接。
在此，导电层23与导电层25具有互相重叠的区域。另外，导电层23和导电层25之间设置有绝缘层。
在邻接的导电层23和导电层24之间产生有电容耦合。也就是说，由导电层23和导电层24形成电容元件11。例如，在采用投影电容式的驱动方法的情况下，可以将导电层23和导电层24中之一个用作发送一侧的电极且将另一个用作接收一侧的电极。
注意，虽然在此采用了由导电层25将多个导电层24电连接的结构，但是也可以采用导电层24与导电层23同样地具有在一个方向上延伸的形状,并在导电层23与导电层24之间包括绝缘层的结构，通过采用这样的结构可以不设置导电层25。此时，导电层23与导电层24的一部分互相重叠。
另外，作为导电层23、导电层24、导电层25等导电膜，即，能够用于构成触摸面板的布线及电极的材料，例如优选使用电阻值低的材料。作为一个例子，可以使用银、铜、铝等金属。并且，可以使用由多个极细(例如，直径或宽度为几纳米)的导电体构成的金属纳米线。作为一个例子，可以使用Ag纳米线、Cu纳米线、Al纳米线等。当使用Ag纳米线时，例如可以实现89％以上的光透过率、40Ω/□以上且100Ω/□以下的薄膜电阻值。由于这种金属纳米线的透过率高，因此也可以对用于显示元件的电极(例如，像素电极或共通电极)使用该金属纳米线。
或者，也可以将导电性氧化物用于导电层23、导电层24及导电层25等中的至少一个。例如，可以使用包含氧化铟、氧化锡或氧化锌的导电性材料。另外，当将使可见光透过的材料用于导电层23、导电层24或导电层25时，可以重叠配置该导电层和显示元件，并使来自显示元件的光透过该导电层射出。也就是说，当使用使可见光透过的材料时，该导电层可以不具有网状的顶面形状。
在衬底31上设置有显示部32。显示部32包括配置为矩阵状的多个像素33。像素33优选包括多个子像素电路。各子像素电路与显示元件电连接。另外，在衬底31上优选包括与显示部32内的像素33电连接的电路34。电路34可以使用例如用作栅极驱动电路的电路。FPC42具有向显示部32和电路34中的至少一个供应来自外部的信号的功能。优选在衬底31或FPC42上安装用作源极驱动电路的IC。将IC可以以COG方式安装到衬底31上。或者，可以将组装有IC的FPC42、TAB或TCP等安装在衬底31上。
本发明的一个方式的触摸面板模块可以通过触摸传感器22基于进行触摸动作时的电容变化输出位置信息。此外，可以通过显示部32显示图像。
[截面结构例子]
下面，参照附图说明触摸面板模块10的截面结构例子。下面所例示的触摸面板模块10是作为显示元件适用采用VA(Vertical Alignment：垂直取向)模式的透射型液晶元件的模块。
[截面结构例子1]
图2是触摸面板模块10的截面示意图。在图2中示出图1A中的包括FPC42的区域、包括电路34的区域、包括显示部32的区域、包括FPC41的区域等的截面的一个例子。
使用粘合层141将衬底21与衬底31贴合。在由衬底21、衬底31以及粘合层141包围的区域中密封有液晶112。另外，在衬底21的外侧的面上具有偏振片130a。在衬底31的外侧的面上具有偏振片130b。
虽然未图示，但是可以在偏振片130a的外侧或偏振片130b的外侧设置背光源。背光源可以是直下型背光源，也可以是边缘照明型背光源。当使用具备LED的直下型背光源时，容易进行局部调光(local dimming)处理，由此可以提高对比度，所以是优选的。另外，当使用边缘照明型背光源时，可以减薄包括背光源的触摸面板模块的厚度，所以是优选的。
在衬底31与衬底21之间设置有包括导电层23及导电层24的触摸传感器22、连接部101、布线29、显示元件60、晶体管201、晶体管202、电容元件203、连接部204、以及布线35等。
在衬底31上设置有绝缘层211、绝缘层212、绝缘层213、绝缘层214等绝缘层。绝缘层211的一部分用作各晶体管的栅极绝缘层，另一部分用作电容元件203的电介质。绝缘层212、绝缘层213及绝缘层214以覆盖各晶体管及电容元件203等的方式设置。绝缘层214用作平坦化层。此外,这里示出覆盖晶体管等的绝缘层包括绝缘层212、绝缘层213及绝缘层214的三层的情况，但是绝缘层不局限于此，也可以为四层以上、单层或两层。如果不需要，则可以不设置用作平坦化层的绝缘层214。
另外，在衬底31上设置有导电层221、导电层222、导电层223、半导体层231以及导电层111等。在此，有时使用相同符号表示对同一个导电膜进行加工而得到的多个层。
可以将导电层221用于各晶体管的一个栅电极、电容元件203的一个电极、或布线等。可以将导电层222用于各晶体管的源电极或漏电极、电容元件203的另一个电极、或布线等。可以将导电层223用于各晶体管的另一个栅电极或布线等。可以将半导体层231用作各晶体管的半导体层等。
在图2中，作为显示部32的例子，示出子像素33R以及与其邻接的子像素33G及子像素33B的一部分的截面。例如，通过将子像素33R用作呈现红色的子像素、将子像素33G用作呈现绿色的子像素、将子像素33B用作呈现蓝色的子像素，能够实现全彩色显示。例如，子像素33R包括晶体管202、电容元件203、显示元件60以及着色层131R。在此情况下，由晶体管202、电容元件203以及布线等构成子像素电路。
图2示出作为电路34设置有晶体管201的例子。
在图2中，示出作为晶体管201及晶体管202，使用由两个栅电极(导电层221、导电层223)夹着形成有沟道的半导体层231的结构的例子。通过采用这种结构，可以控制晶体管的阈值电压。另外，也可以连接导电层221和导电层223，由两个栅电极驱动晶体管。与其他晶体管相比，这种晶体管能够提高场效应迁移率，而可以增大通态电流(on-statecurrent)。其结果是，可以制造能够高速工作的电路。再者能够缩小电路部的占有面积。通过使用通态电流大的晶体管，即使在使显示面板或触摸面板大型化或高清晰化时布线数增多，也可以降低各布线的信号延迟，而可以抑制显示不均匀。
另外，如图3所示，也可以不设置导电层223。通过不设置导电层223，可以使触摸面板的制造工序简化，由此可以降低制造成本。
电路34所包括的晶体管与显示部32所包括的晶体管也可以具有相同的结构。此外，电路34所包括的多个晶体管可以都具有相同的结构或不同的结构。另外，显示部32所包括的多个晶体管可以都具有相同的结构或不同的结构。
覆盖各晶体管的绝缘层212和绝缘层213中的至少一个优选使用水或氢等杂质不容易扩散的材料。即，可以将绝缘层212或绝缘层213用作阻挡膜。通过采用这种结构，可以有效地抑制杂质从外部扩散到晶体管中，从而能够实现可靠性高的触摸面板。
在绝缘层214上设置有导电层111。导电层111通过形成在绝缘层214、绝缘层213、绝缘层212等中的开口与晶体管202的源极和漏极中的一个电连接。导电层111与电容元件203的一个电极电连接。
在衬底21的衬底31一侧的面上设置有导电层23、导电层24、导电层25、布线29、绝缘层121、保护层123、间隔物124、着色层131G(未图示)、着色层131R、着色层131B、遮光层132、导电层113等。
图2示出导电层23和导电层24的交叉部的截面图。将导电层23及导电层24设置在同一个面上。导电层25设置在覆盖导电层23及导电层24的绝缘层121上，并且其一部分与导电层23重叠。夹有导电层23的两个导电层24通过设置在绝缘层121中的开口与导电层25电连接。
遮光层132及着色层131R等设置在绝缘层121上。以覆盖遮光层132及着色层131R等的方式设置有保护层123。在保护层123上设置有导电层113。
在图2中，显示元件60由导电层111、导电层113的一部分以及由它们夹持的液晶112构成。
另外，在导电层111、导电层113及绝缘层214等中，也可以在接触于液晶112的面上设置用来控制液晶112的取向的取向膜。
图2所示的结构示出将导电层23等不重叠于显示元件60地配置的例子。换言之，以导电层23所具有的开口与显示元件60重叠的方式配置导电层23。或者，也可以说以重叠于邻接的两个子像素所包括的两个导电层111之间的区域的方式配置导电层23。注意，在此示出导电层23的例子，然而导电层24及导电层25也与导电层23同样地以不重叠于显示元件60的方式配置。
在显示元件60中，导电层111及导电层113具有使可见光透过的功能。通过采用这样的结构，可以使显示元件60成为透射型液晶元件。例如，当将背光源配置在衬底31一侧时，被偏振片130b偏振的背光源的光透过衬底31、导电层111、液晶112、导电层113及衬底21到达偏振片130a。此时，可以由施加到导电层111与导电层113之间的电压控制液晶112的取向，由此控制光的光学调制。就是说，可以控制透过偏振片130a射出的光的强度。另外，因为入射的光的指定波长区域以外的光被着色层131R吸收，因此所提取的光成为例如呈现红色的光。
在此，作为偏振片130a可以使用直线偏振片，也可以使用圆偏振片。例如可以使用将直线偏振片和四分之一波相位差板层叠而成的偏振片。尤其是如图2所示，当在比遮光层132更近于衬底21一侧的位置配置构成触摸传感器的导电层23、导电层24(及导电层25)时，有时该导电层反射外光而该反射光会被看到。此时，通过作为偏振片130a使用圆偏振片，可以抑制反射。
另外，当作为偏振片130a使用圆偏振片时，作为偏振片130b也可以使用圆偏振片，也可以使用一般的直线偏振片。通过根据用于偏振片130a、偏振片130b的偏振片的种类调整用于显示元件60的液晶元件的单元间隙、取向及驱动电压等，来实现所希望的对比度即可。
在此，作为显示元件60，示出在触摸面板模块10的厚度方向上配置一对电极，且对液晶112在厚度方向上施加电场的方式。注意，作为电极的配置方法不局限于此，也可以应用在垂直于厚度方向的方向上施加电场的方式。
尤其是，优选对触摸面板模块10使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透射型液晶显示装置。作为垂直配向模式，可以使用MVA(Multi-DomainVertical Alignment：多象限垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
作为可用于显示元件60的液晶元件，可采用各种模式的液晶元件。例如，除了VA模式，还可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切换)模式、FFS(Fringe Field Switching：边缘场切换)模式、ASM(Axially SymmetricAligned Micro-cell：轴对称排列微单元)模式、OCB(Optically CompensatedBirefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式等的液晶元件。
另外，液晶元件是利用液晶的光学调制作用来控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
另外，作为液晶材料，可以使用正型液晶和负型液晶中的任一种，根据所适用的模式或设计采用适当的液晶材料即可。
在此，导电层113例如可以被用作公共电极，导电层111例如可以被用作像素电极。
在图2中，导电层113与导电层23、导电层24及导电层25等重叠地配置。因此，通过对导电层113供应公共电位、接地电位或任意的固定电位，可以在驱动导电层23、导电层24及导电层25时遮断传向衬底31一侧的电性噪声。另外，与此同时，可以遮断当驱动设置在衬底31一侧的子像素电路时传向衬底21一侧的电性噪声。
在离衬底31的端部近的区域设置有连接部204。连接部204通过连接层242与FPC42电连接。在图2所示的结构中示出通过将布线35的一部分与导电层223层叠来形成连接部204的例子。在离衬底21的端部近的区域设置有连接部101。连接部101通过连接层241与FPC41电连接。在图2所示的结构中示出层叠布线29的一部分、通过对与导电层25同一导电膜进行加工而得到的导电层、通过对与导电层113同一导电膜进行加工而得到的导电层来形成连接部101的例子。
另外，图2示出用作布线的导电层221和用作布线的导电层222的交叉部的截面结构的一个例子。例如，可以将导电层221用作具有扫描线的功能的布线和具有电容线的功能的布线中的一方或双方、并且可以将导电层222用作具有信号线的功能的布线。
在此，也可以在偏振片130a上方设置手指或触屏笔等感测对象直接接触的衬底。在此情况下，优选在该衬底上设置保护层(陶瓷涂层等)。作为保护层，例如可以使用氧化硅、氧化铝、氧化钇、氧化钇稳定氧化锆(YSZ)等无机绝缘材料。此外，该衬底也可以使用钢化玻璃。优选使用通过离子交换法或风冷强化法等被施加物理或化学处理，并且其表面被施加压应力的钢化玻璃。
保护层123具有防止着色层131R等所包含的颜料等杂质扩散到液晶112的功能。
间隔物124设置在导电层113上，其具有防止衬底21与衬底31靠近到其间的距离短于一定距离的功能。图2示出间隔物124与衬底31一侧的结构物(例如导电层111或绝缘层214等)不接触的例子，然而也可以互相接触。此外，虽然在此示出间隔物124设置在衬底21一侧的例子，但是也可以设置在衬底31一侧。例如，将间隔物124配置在相邻的两个子像素所包括的两个导电层111之间即可。另外，作为间隔物124可以使用粒状间隔物。作为粒状间隔物，虽然可以使用二氧化硅等材料，但是优选使用有机树脂或橡胶等具有弹性的材料。此时，有时粒状间隔物在垂直方向上成为压扁的形状。
在此，如图2所示优选将间隔物124与导电层23(或导电层24、导电层25)重叠地配置。或者，优选将间隔物124与遮光层132重叠地配置。由此，因为在配置显示元件60的部分不配置间隔物124，所以光不被间隔物124吸收、折射或扩散等，而能够提高光提取效率。
在本发明的一个方式的触摸面板模块10中，导电层23、导电层24及导电层25可以被用作抑制邻接的子像素之间的混色的遮光层。图3示出导电层23、导电层24及导电层25兼作遮光层且不包括遮光层132的例子。此时，作为导电层23、导电层24及导电层25，优选使用遮断可见光的材料。或者，也可以使用反射可见光的材料。另外，通过层叠包括反射可见光的材料的层以及比该层更近于衬底31一侧的吸收可见光的至少一部分的层，可以抑制透过导电层111的光中的到达导电层23等的光再次被反射到衬底31一侧，所以是优选的。
另外，如图4所示，也可以重叠邻接的两个着色层的端部，并将其与导电层23等重叠地配置。在图4中，在子像素33G与子像素33R的界面附近，重叠地设置有导电层23、着色层131G的端部、着色层131R的端部。另外，在子像素33R与子像素33B的界面附近，重叠地设置有导电层23、着色层131R的端部、着色层131B的端部。由此，无须另行设置吸收可见光的层，从而可以降低制造成本。另外，与导电层23等重叠配置的着色层可以仅是一层，但是通过重叠两种颜色以上的着色层，可以更有效地提高吸收可见光的效果。
如图5所示，可以在比构成触摸传感器22的导电层23、导电层24及导电层25更近于衬底21一侧的位置配置遮光层132或着色层131R等。由此，来自衬底21一侧的外光不会到达导电层23、导电层24及导电层25，因而可以防止导电层23、导电层24及导电层25被看到。另外，在图5中，以覆盖遮光层132或着色层131R等的方式设置有绝缘层126。绝缘层126优选使用能够用作平坦化层的材料。
如图6所示，也可以在比构成触摸传感器22的导电层23、导电层24及导电层25更近于衬底21一侧的位置配置遮光层132，并且在比它们更近于衬底31一侧的位置配置着色层131R等。
如图7所示，也可以将着色层131R等配置在衬底31一侧。此时，如图7所示，遮光层132既可以设置在衬底21一侧，也可以设置在衬底31一侧。或者，也可以不设置遮光层132。
如图8所示，也可以在衬底21一侧不设置连接部101。在图8中，由连接体243电连接配置在衬底31一侧的导电层与配置在衬底21一侧的导电层。由此，可以电连接配置在衬底21一侧的布线29与配置在衬底31一侧的布线。另外，可以从配置在衬底31一侧的FPC(未图示)或IC(未图示)向导电层24供应信号，或者从导电层24向FPC或IC发送信号。
此时，不仅是与构成触摸传感器22的导电层23或导电层24电连接的布线29，导电层113也可以同样地通过连接体243与配置在衬底31一侧的布线电连接。此时，可以从配置在衬底31一侧的FPC或IC向导电层113供应电位或信号。
例如，连接体243可以使用导电粒子。作为导电粒子，可以采用表面覆盖有金属材料的有机树脂或二氧化硅等粒子。作为金属材料，优选使用镍或金，因为其可以降低接触电阻。另外，优选使用如在镍上还覆盖有金等以层状覆盖有两种以上的金属材料的粒子。另外，连接体243优选采用能够弹性变形或塑性变形的材料。此时，有时导电粒子成为图8所示的那样的在纵向上被压扁的形状。通过具有该形状，可以增大连接体243与其电连接的导电层的接触面积，从而可以降低接触电阻并抑制接触不良等问题发生。
连接体243优选以由粘合层141覆盖的方式配置。例如，在涂敷成为粘合层141的膏料等之后，在粘合层141上配置连接体243即可。例如，可以将在设置有粘合层141的部分中配置连接体243的结构应用于如固体封装结构的显示装置或中空封装结构的显示装置等那样的将粘合层141用于外周部的结构。
另外，如图9所示，电容元件203也可以由导电层111、导电层114以及位于它们之间的绝缘层215形成。在图9中，在绝缘层214上设置有导电层114，还设置有覆盖导电层114的绝缘层215，在绝缘层215上设置有导电层111。在此，当显示元件60为透射型液晶元件时，可以作为导电层114使用与导电层111同样的透光性材料。
以上是截面结构例子1的说明。
[截面结构例子2]
下面，说明使用与上述截面结构例子1不同模式的液晶元件的触摸面板模块10的截面结构例子。注意，下面省略与上述内容重复的部分的说明，而仅对不同点进行说明。
图10示出对显示元件60采用FFS模式的液晶元件的例子。显示元件60包括导电层151、液晶152、以及导电层153。
在绝缘层214上配置有导电层153。另外，覆盖导电层153地设置有绝缘层215，并且在绝缘层215上设置有导电层151。导电层151通过设置在绝缘层215、绝缘层214、绝缘层213、绝缘层212中的开口与晶体管202的源极和漏极中的一个电连接。
导电层151具有梳齿形的顶面形状或设有狭缝的顶面形状。另外，导电层153与导电层151重叠地配置。另外，在重叠于着色层131R等的区域中包括在导电层153上没有配置导电层151的部分。
在图10中，将导电层151用作像素电极，且将导电层153用作公共电极。另外，将设置在上层并具有梳齿形或狭缝状的顶面形状的导电层151用作公共电极，并且将设置在下层的导电层153用作像素电极。在此情况下，导电层153与晶体管202的源极和漏极中的一个电连接即可。
另外，导电层151与导电层153隔着绝缘层215层叠，在此形成有电容元件203。因此无须另行形成电容元件，从而可以提高像素的开口率。
在此，即使使用FFS模式或IPS模式等利用水平电场的模式，通过设置导电层113，也可以将其用作抑制噪声的影响的屏蔽层。此时，对导电层113供应不会影响到液晶152的开关的恒电位即可。例如，可以使用接地电位、公共电位或任意的恒电位。另外，例如可以使导电层153和导电层113的电位相同。
在此，通过作为导电层153使用使可见光透过的导电性材料，可以实现透射型液晶元件。另外，当作为导电层151及导电层153的双方使用使可见光透过的导电性材料时，可以进一步提高开口率，所以是优选的。
例如，在使用反射型液晶元件的情况下，对导电层151及导电层153中的一方或双方使用反射可见光的材料即可。对导电层151及导电层153的双方使用反射可见光的材料，可以提高开口率。此外，也可以对导电层153使用反射可见光的材料且对导电层151使用使可见光透过的材料。
或者，也可以通过对导电层151使用反射可见光的材料且对导电层153使用使可见光透过的材料，来实现半透射型液晶元件。此时，可以切换使用被导电层151反射的光的反射模式和使用透过设置在导电层151中的狭缝的来自背光源的光的透射模式。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在窄的温度范围内出现，所以将其中混合了几wt％以上的手征性试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。此外，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理，并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以减少制造工序中的液晶显示装置的不良或破损。
注意，虽然图10示出以与导电层25的顶面接触的方式设置遮光层132的情况，但是也可以在它们之间设置绝缘层，使它们不接触。
图11示出在图10中不包括导电层223的情况。当将导电层153用作公共电极时，如图11所示，优选在晶体管202的半导体层231与导电层151之间配置导电层153。由此，可以抑制导电层151的电场的影响涉及到半导体层231。
另外，布线35的一部分与导电层224层叠而构成连接部204。作为导电层224，优选利用溅射法在包含氧气体的气氛下进行成膜。由此，可以对成为导电层224的被形成面的绝缘层212添加氧或过剩氧。另外，当将氧化物半导体用于晶体管201、202的半导体层时，由该过剩氧填补该半导体层中的氧缺陷，由此可以实现可靠性高的晶体管。另外，当对绝缘层212、氧化物半导体层或对它们双方供应过剩氧时，绝缘层213优选使用可以抑制氧的透过的材料。
另外，在图11中，虽然示出在连接部204以外的区域将导电层224通过蚀刻而去除的例子，但是也可以与图10等所示的导电层223同样地将其用于晶体管的另一个栅电极等其他电极或布线。
在此，虽然示出在构成显示元件60的一对导电层(导电层151、导电层153)中，将位于上侧的导电层153用作像素电极，将位于下侧的导电层151用作公共电极的例子，但是并不局限于此。例如，也可以将位于下侧的导电层151用作像素电极，将位于上侧的导电层153用作公共电极。此时，导电层151具有岛状的顶面形状，并与晶体管202的源电极或漏电极电连接即可。导电层153具有设置有狭缝的顶面形状或梳齿状的顶面形状，并可跨越配置在邻接的两个以上的像素之间。
以上是截面结构例子2的说明。
[截面结构例子3]
下面，说明使用与上述截面结构例子1及截面结构例子2的不同结构的触摸传感器的触摸面板模块10的截面结构例子。注意，下面省略与上述内容重复的部分的说明，而仅对不同点进行说明。
图12所示的触摸面板模块与图10所例示的结构的主要不同之处在于：包括导电层125代替导电层25，以及包括绝缘层122。
图12所示的导电层125包含具有金属氧化物的导电性材料。
例如，可以使用后面描述的具有透光性的导电性材料中的金属氧化物。
或者，导电层125优选包含低电阻化的氧化物半导体。尤其是，当将氧化物半导体用于触摸面板模块10中的晶体管的半导体层时，优选使用电阻率低于该半导体层的氧化物半导体。
例如，可以通过后面描述的氧化物半导体的电阻率的控制方法使导电层125低电阻化。
此时，作为覆盖导电层125的绝缘层122，优选使用含有大量的氢的绝缘层。例如，优选包括包含氮化硅的绝缘膜。
通过作为导电层125使用导电金属氧化物或低电阻化了的氧化物半导体，其表面的氧化可以被抑制，因此能够实现可靠性高的触摸面板模块10。
另外，导电层125的一部分与上述截面结构例子2中的导电层113同样地与显示元件60重叠地配置。也就是说，导电层125的另一部分可以被用作屏蔽层。通过采用这种结构，可以同时形成构成触摸传感器22的导电层以及用作屏蔽层的导电层，因此可以使工序简化。
以上是截面结构例子3的说明。
[截面结构例子4]
下面，图13示出触摸面板中的晶体管为顶栅型晶体管的例子。
图13所示的触摸面板模块与图2所例示的结构的主要不同之处在于晶体管301及302的结构。由于除了晶体管的结构之外，图13所示的触摸面板模块与图2所示的结构大致相同，所以与图2相同的部分使用相同的符号，并省略共同的部分的详细说明。
晶体管301及302包括缓冲层300上的半导体层231、用作栅极绝缘层的绝缘层211、隔着栅极绝缘层重叠于半导体层231的用作栅电极的导电层221、覆盖用作栅电极的导电层221的绝缘层212及绝缘层213、用作源电极或漏电极的导电层222。另外，优选将不重叠于栅电极的半导体层的区域设定为比重叠于栅电极的沟道形成区域电阻低的区域(低电阻区域232)。
在本结构例子中，在作为半导体层231使用氧化物半导体层的情况下，为了使不重叠于栅电极的半导体层的区域成为比沟道形成区域电阻低的区域，优选对不重叠于栅电极的半导体层的区域添加杂质元素(稀有气体、氮、磷、硼、氢等)。作为稀有气体使用氦、氩等。另外，作为杂质的添加方法，可以采用利用等离子体的方法或离子注入法等。通过使用离子注入法，可以以栅电极为掩模自对准地添加杂质元素，由此使氧化物半导体层的一部分低电阻化，所以是优选的。
电容元件203包括导电层221、低电阻化的半导体层231、配置在它们之间且被用作电介质的绝缘层211。此外，电容元件203也可以包括导电层221、导电层222、配置在它们之间的绝缘层212及绝缘层213。
另外，连接部204通过层叠布线35的一部分与导电层111形成。
作为缓冲层300使用氧化硅或金属氧化物等绝缘材料。作为对缓冲层300使用的金属氧化物，使用包含铝、铟、镓以及锌等中的一种或多种的氧化物。另外，作为缓冲层300优选使用水或氢等杂质不容易扩散的材料。就是说，可以将缓冲层300用作阻挡膜。通过采用这种结构，可以有效地抑制杂质从外部扩散到晶体管301及302中，从而能够实现可靠性高的触摸面板。
在此，晶体管301及晶体管302的半导体层231可以由氧化物半导体膜以外的半导体膜形成。例如，半导体膜可以为非晶、微晶、多晶或单晶。另外，作为半导体层231的半导体材料，例如，可以举出由第14族的元素构成的半导体材料(硅、锗等)或化合物半导体(碳化硅、Si-Ge等)等。
例如，可以形成非晶硅膜，使其晶化而形成多晶硅膜，并由该多晶硅膜形成半导体层231。作为非晶硅膜的晶化方法，有照射波长为400nm以下的激光的激光晶化法、使用红外光的灯退火晶化法、利用400℃至600℃的加热处理的固相成长法、950℃左右的高温退火晶化法等。作为固相成长法，有在对非晶硅膜添加镍等催化元素后进行加热处理的方法。另外，也可以利用多种晶化方法使非晶硅膜晶化。例如，可以添加镍等催化元素，并通过加热处理使其固相成长来得到多晶硅膜。然后，为了减少多晶硅膜中的缺陷，对该多晶硅膜照射激光。
另外，为了得到单晶硅膜，使用对单晶(或多晶)硅片注入氢离子等来剥离其表层部分而得到的膜即可。并可将上述膜用于半导体层231。
在晶体管301及晶体管302的半导体层231中，形成有沟道形成区域以及夹着沟道形成区域设置的低电阻区域232。低电阻区域232可以包括低浓度杂质区域(LDD：LightlyDoped Drain、轻掺杂漏区域)以及被用作源区域或漏区域的高浓度杂质区域的双方。在此，低浓度杂质区域的杂质浓度低于高浓度杂质区域且高于沟道形成区域。
当晶体管301或晶体管302为n型晶体管时，使低电阻区域232为p型区域即可。例如是添加有磷(P)、砷(As)等的区域即可。另一方面，当晶体管301或晶体管302为p型晶体管时，使低电阻区域232为n型区域即可。例如是添加有硼(B)、铝(Al)、镓(Ga)等的区域即可。另外，为了控制晶体管的阈值电压，也可以以比低电阻区域232低的浓度对半导体层231的沟道形成区域添加上述杂质。
为了使不与栅电极重叠的半导体层231的区域成为比沟道形成区域低电阻化的区域，优选对不与栅电极重叠的半导体层231添加杂质元素。另外，作为杂质的添加方法，可以采用典型的使用等离子体的方法或离子注入法等。通过使用离子注入法，可以以栅电极为掩模自对准地添加杂质元素，由此使半导体层231的一部分低电阻化，所以是优选的。
另外，晶体管301或晶体管302也可以是在半导体层231中具有多个沟道形成区域的结构(也称为多沟道结构或多栅结构)。例如，可以采用在半导体层231上分开配置两个以上的栅电极的结构。在相邻的两个沟道形成区域之间的区域可以设置有上述低电阻区域(低浓度杂质区域和高浓度杂质区域中的任一个或两个)。通过使晶体管具有多沟道结构，可以减少晶体管在关闭状态下的泄漏电流。
另外，作为电容元件203，示出层叠有半导体层231的低电阻区域232的一部分、绝缘层212及导电层221的结构。另外，在电容元件203中，低电阻区域232的杂质浓度可以比晶体管302的源区域及漏区域的杂质浓度高。注意，电容元件203的结构并不局限于此，也可以组合其他导电层和绝缘层来形成。例如，也可以采用在导电层221与导电层222之间层叠有绝缘层212及绝缘层213的结构。
在此，晶体管301及晶体管302等可以替换为图3至图11所示的晶体管201及晶体管202。图14是将图3的晶体管替换时的截面示意图。图15是将图4的晶体管替换时的截面示意图。图16是将图5的晶体管替换时的截面示意图。图17是将图6的晶体管替换时的截面示意图。图18是将图7的晶体管替换时的截面示意图。图19是将图8的晶体管替换时的截面示意图。图20是将图9的晶体管替换时的截面示意图。图21是将图10的晶体管替换时的截面示意图。
在图21等中，虽然示出在构成显示元件60的一对导电层(导电层151、导电层153)中，将位于上侧的导电层151用作像素电极，将位于下侧的导电层153用作公共电极的例子，但是并不局限于此。图22示出将位于下侧的导电层151用作像素电极，将位于上侧的导电层153用作公共电极的例子。在图22中，导电层151具有岛状的顶面形状，并与晶体管202的源电极或漏电极电连接。另外，导电层153具有设置有狭缝的顶面形状或梳齿状的顶面形状，并跨越配置在邻接的两个以上的像素之间。
以上是截面结构例子4的说明。
[截面结构例子5]
下面示出触摸面板中的晶体管为底栅型晶体管时的其他例子。
图23所示的触摸面板模块与图13所例示的结构的主要不同之处在于晶体管401及402的结构。由于除了晶体管的结构之外，图23所示的触摸面板模块与图13所示的结构大致相同，所以与图13相同的部分使用相同的符号，并省略共同的部分的详细说明。
晶体管401及晶体管402包括在衬底31上用作栅电极的导电层221、覆盖该导电层221且用作栅极绝缘层的绝缘层211、在绝缘层211上与导电层221重叠的半导体层231、与半导体层231接触且用作源电极或漏电极的导电层222。半导体层231包括沟道形成区域以及电阻率比该沟道形成区域低的低电阻区域232。
电容元件203包括导电层221、导电层222以及配置在它们之间的用作电介质的绝缘层211。注意，电容元件203的结构并不局限于此，也可以组合其他导电层和绝缘层来形成。例如，电容元件203也可以包括导电层221、半导体层231的低电阻区域232以及配置在它们之间的用作电介质的绝缘层211。
在图23中，作为晶体管401及晶体管402的例子，例示出沟道形成在其中的半导体层231由两个栅电极(导电层221和导电层223)夹着的结构。
在图23中，例示出作为连接部204层叠有布线35的一部分、对与导电层223相同的导电膜进行加工而得到的导电层的结构。
另外，如图24所示，也可以不设置导电层223。通过不设置导电层223，可以使触摸面板的制造工序简化，由此可以降低制造成本。
上述各结构例子的至少一部分可以适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[各构成要素]
下面，说明上述各构成要素。
[衬底]
触摸面板所包括的衬底可以使用具有平坦面的材料。作为提取来自显示元件的光的一侧的衬底，使用使该光透过的材料。例如，可以使用玻璃、石英、陶瓷、蓝宝石以及有机树脂等的材料。
通过使用厚度薄的衬底，可以实现触摸面板的轻量化及薄型化。再者，通过使用其厚度允许其具有柔性的衬底，可以实现具有柔性的触摸面板。
作为玻璃，例如可以使用无碱玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等。
作为具有柔性以及对可见光具有透过性的材料，例如可以举出如下材料：其厚度允许其具有柔性的玻璃、聚酯树脂诸如聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氯乙烯树脂或聚四氟乙烯(PTFE)树脂等。尤其优选使用热膨胀系数低的材料，例如优选使用聚酰胺-酰亚胺树脂、聚酰亚胺树脂以及PET等。另外，也可以使用将有机树脂浸渗于玻璃纤维中的衬底或将无机填料混合到有机树脂中来降低热膨胀系数的衬底。由于使用这种材料的衬底的重量轻，所以使用该衬底的触摸面板也可以实现轻量化。
作为不提取发光的一侧的衬底，也可以不具有透光性，所以除了上面例举的衬底之外还可以使用金属衬底、陶瓷衬底或半导体衬底等。由于金属材料以及合金材料的热导电性高，并且容易将热传导到密封衬底整体，因此能够抑制触摸面板的局部温度上升，所以是优选的。为了获得柔性或弯曲性，优选将金属衬底的厚度设定为10μm以上且200μm以下，更优选为20μm以上且50μm以下。
对于构成金属衬底的材料没有特别的限制，例如，优选使用铝、铜、镍等金属、铝合金或不锈钢等合金等。
此外，也可以使用使金属衬底的表面氧化或在其表面上形成绝缘膜等进行过绝缘处理的衬底。例如，既可以采用旋涂法或浸渍法等涂敷法、电沉积法、蒸镀法或溅射法等的方法形成绝缘膜，又可以通过在氧气氛下放置或加热，或者采用阳极氧化法等的方法，在衬底的表面形成氧化膜。
作为具有柔性的衬底，也可以层叠使用上述材料的层、保护触摸面板的表面免受损伤等的硬涂层(例如，氮化硅层等)、能够分散按压力的材质的层(例如，芳族聚酰胺树脂层等)等。另外，为了抑制水分等导致显示元件使用寿命降低等，也可以在具有柔性的衬底上层叠低透水性的绝缘膜。例如，可以使用氮化硅、氧氮化硅、氧化铝、氮化铝等无机绝缘材料。
作为衬底也可以使用层叠多个层的衬底。特别是，通过采用具有玻璃层的结构，可以提高对水或氧的阻挡性而提供可靠性高的触摸面板。
例如，可以使用从离显示元件近的一侧层叠有玻璃层、粘合层及有机树脂层的衬底。将该玻璃层的厚度设定为20μm以上且200μm以下，优选为25μm以上且100μm以下。这种厚度的玻璃层可以同时实现对水或氧的高阻挡性和柔性。此外，将有机树脂层的厚度设定为10μm以上且200μm以下，优选为20μm以上且50μm以下。通过设置这种有机树脂层，可以抑制玻璃层的破裂或缝裂来提高机械强度。通过将这种玻璃材料和有机树脂的复合材料应用于衬底，可以实现可靠性极高的柔性触摸面板。
[晶体管]
晶体管包括：用作栅电极的导电层；半导体层；用作源电极的导电层；用作漏电极的导电层；以及用作栅极绝缘层的绝缘层。上面示出采用底栅结构或顶栅结构晶体管的情况。
注意，对本发明的一个方式的触摸面板所包括的晶体管的结构没有特别的限制。例如，可以采用交错型晶体管或反交错型晶体管。此外，还可以采用顶栅型或底栅型的晶体管结构。对用于晶体管的半导体材料没有特别的限制，例如可以举出氧化物半导体、硅、锗等。
对用于晶体管的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
另外，作为用于晶体管的半导体材料，例如可以将第14族元素、化合物半导体或氧化物半导体用于半导体层。典型的是，可以使用包含硅的半导体、包含砷化镓的半导体或包含铟的氧化物半导体等。
作为晶体管的沟道形成于其中的半导体，尤其优选使用其带隙比硅宽的氧化物半导体。通过使用带隙比硅宽且载流子密度比硅小的半导体材料，可以降低晶体管的关态电流(off-state current)，所以是优选的。
例如，上述氧化物半导体优选至少包含铟(In)或锌(Zn)。更优选的是，包含表示为In-M-Zn类氧化物(M是Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属)的氧化物。
作为半导体层，尤其优选使用如下氧化物半导体膜：具有多个结晶部，该结晶部的c轴取向于大致垂直于形成有半导体层的表面或半导体层的顶面的方向，并且在相邻的结晶部间确认不到晶界。
这种氧化物半导体因为不具有晶界，所以可以抑制因使显示面板弯曲时的应力导致在氧化物半导体膜中产生缝裂的情况。因此，可以将这种氧化物半导体适用于将其弯曲而使用的柔性触摸面板等。
另外，通过作为半导体层使用这种具有晶性的氧化物半导体，可以实现一种电特性变动得到抑制且可靠性高的晶体管。
另外，使用其带隙比硅宽的氧化物半导体的晶体管由于其关态电流低，因此能够长期间保持储存于与晶体管串联连接的电容元件中的电荷。通过将这种晶体管用于像素，能够在保持显示在各显示区域的图像的灰度的同时，停止驱动电路。其结果是，可以实现功耗极小的显示装置。
半导体层优选包括至少包含铟(In)、锌(Zn)及M(M为Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金属)的表示为In-M-Zn氧化物的膜。另外，为了减少使用该氧化物半导体的晶体管的电特性不均匀，除了上述元素以外，优选还包含稳定剂(stabilizer)。
作为稳定剂，可以举出在上述表示为M的金属，例如有镓(Ga)、锡(Sn)、铪(Hf)、铝(Al)或锆(Zr)等。另外，作为其他稳定剂，可以举出镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)等。
作为构成半导体层的氧化物半导体，例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此，In-Ga-Zn类氧化物是指作为主要成分具有In、Ga和Zn的氧化物，对In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，半导体层和导电层也可以具有上述氧化物中的相同的金属元素。通过使半导体层和导电层具有相同的金属元素，可以降低制造成本。例如，通过使用由相同的金属组成的金属氧化物靶材，可以降低制造成本。另外，也可以共同使用对半导体层和导电层进行加工时的蚀刻气体或蚀刻液。然而，即使半导体层和导电层具有相同的金属元素，有时其组成也互不相同。例如，在晶体管及电容元件的制造工序中，有时膜中的金属元素脱离而成为不同的金属组成。
此外，当半导体层是In-M-Zn氧化物时，作为In和M的原子百分比，在将In和M的总和设定为100atomic％的情况下，优选In高于25atomic％且M低于75atomic％，更优选In高于34atomic％且M低于66atomic％。
半导体层的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。如此，通过使用能隙宽的氧化物半导体，可以减少晶体管的关态电流。
半导体层的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。
当半导体层为In-M-Zn氧化物(M为Al、Ga、Y、Zr、La、Ce或Nd)时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2。注意，所形成的半导体层的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40％的范围内的误差。
作为半导体层，可以使用载流子密度低的氧化物半导体膜。例如，作为半导体层可以使用载流子密度为1×1017个/cm3以下，优选为1×1015个/cm3以下，更优选为1×1013个/cm3以下，进一步优选为1×1011个/cm3以下的氧化物半导体膜。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
另外，当半导体层包含第14族元素之一的硅或碳时，半导体层中的氧缺陷增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)得到的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，将通过二次离子质谱分析法得到的半导体层的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。有时当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管的关态电流增大。因此，优选降低半导体层的碱金属或碱土金属的浓度。
另外，当半导体层含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果，使用具有含有氮的氧化物半导体的晶体管容易变为常开特性。因此，在该氧化物半导体膜中，优选尽可能地减少氮。例如，利用二次离子质谱分析法测得的氮浓度优选为5×1018atoms/cm3以下。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。
从相反的观点看来，不能将稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。
首先，说明CAAC-OS膜。
CAAC-OS膜是包含呈c轴取向的多个晶体部的氧化物半导体膜之一。
根据利用透射电子显微镜(TEM：Transmission Electron Microscope)观察CAAC-OS膜的亮视场像及衍射图案的复合分析图像(也称为高分辨率TEM图像)，可以观察到多个结晶部。但是，在高分辨率TEM图像中观察不到结晶部与结晶部之间的明确的边界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品面的方向观察的CAAC-OS膜的高分辨率截面TEM图像可知在结晶部中金属原子排列为层状。各金属原子层具有反映了形成有CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的方式排列。
另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的高分辨率平面TEM图像可知在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间金属原子的排列没有规律性。
使用X射线衍射(XRD：X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角(2θ)为31°附近时会出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS膜中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不呈c轴取向性的结晶。优选的是，在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅、过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是，硅等元素因为其与氧的结合力比构成氧化物半导体膜的金属元素与氧的结合力更强而成为因从氧化物半导体膜夺取氧而打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。此外，铁或镍等重金属、氩、二氧化碳等因为其原子半径(分子半径)大而在包含在氧化物半导体膜内部时成为打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。注意，包含在氧化物半导体膜中的杂质有时成为载流子陷阱或载流子发生源。
此外，CAAC-OS膜是缺陷态密度低的氧化物半导体膜。例如，氧化物半导体膜中的氧缺损有时成为载流子陷阱或者通过俘获氢而成为载流子发生源。
将杂质浓度低且缺陷态密度低(氧缺损少)的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子发生源，因此可以具有较低的载流子密度。因此，使用该氧化物半导体膜的晶体管很少具有负阈值电压的电特性(也称为常开特性)。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子陷阱。因此，使用该氧化物半导体膜的晶体管的电特性变动小，而成为高可靠性的晶体管。此外，被氧化物半导体膜的载流子陷阱俘获的电荷到被释放需要长时间，有时像固定电荷那样动作。因此，使用杂质浓度高且缺陷态密度高的氧化物半导体膜的晶体管的电特性有时不稳定。
此外，在使用CAAC-OS膜的OS晶体管中，起因于可见光或紫外光的照射的电特性的变动小。
接着，对微晶氧化物半导体膜进行说明。
在微晶氧化物半导体膜的高分辨率TEM图像中有能观察到结晶部的区域及观察不到明确的结晶部的区域。包含在微晶氧化物半导体膜中的结晶部的尺寸大多为1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶(nc：nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体)膜。另外，例如在nc-OS膜的高分辨率TEM图像中，有时观察不到明确的晶界。
nc-OS膜在微小区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中其原子排列具有周期性。另外，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此，在膜整体上观察不到取向性。所以，有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如，在通过利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时，检测不出表示结晶面的峰值。此外，在对nc-OS膜进行使用其束径比结晶部大(例如，50nm以上)的电子射线的电子衍射(选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于结晶部或者比结晶部小的电子射线的纳米束电子衍射时，观察到斑点。另外，在nc-OS膜的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，在nc-OS膜的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
nc-OS膜是其规律性比非晶氧化物半导体膜高的氧化物半导体膜。因此，nc-OS膜的缺陷态密度比非晶氧化物半导体膜低。但是，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以，nc-OS膜的缺陷态密度比CAAC-OS膜高。
接着，对非晶氧化物半导体膜进行说明。
非晶氧化物半导体膜是原子排列无序的不具有结晶部的氧化物半导体膜。其一个例子为具有如石英那样的无定形状态的氧化物半导体膜。
在非晶氧化物半导体膜的高分辨率TEM图像中，观察不到结晶部。
使用XRD装置对非晶氧化物半导体膜进行结构分析。当利用out-of-plane法分析时，检测不到表示结晶面的峰值。另外，在非晶氧化物半导体膜的电子衍射图案中，观察到光晕图案。另外，在非晶氧化物半导体膜的纳米束电子衍射图案中，观察不到斑点，而观察到光晕图案。
氧化物半导体膜有时具有呈现nc-OS膜与非晶氧化物半导体膜之间的物性的结构。尤其将具有这种结构的氧化物半导体膜称为amorphous-like氧化物半导体膜。
在a-like OS膜的高分辨率TEM图像中，有时观察到空洞。此外，在a-like OS膜的高分辨率TEM图像中，有可明确地确认到结晶部的区域及确认不到结晶部的区域。a-likeOS膜有时因TEM观察时的微量的电子照射而产生晶化，由此观察到结晶部的生长。另一方面，在良好的nc-OS膜中，几乎观察不到因TEM观察时的微量的电子照射而产生的晶化。
此外，a-like OS膜及nc-OS膜的结晶部的尺寸的测量可以使用高分辨率TEM图像进行。例如，InGaZnO4结晶具有层状结构，在In-O层之间具有两个Ga-Zn-O层。InGaZnO4结晶的单位晶格具有三个In-O层和六个Ga-Zn-O层的一共九个层在c轴方向上重叠为层状的结构。因此，这些彼此相邻的层之间的间隔与(009)面的晶格表面间隔(也称为d值)大致相等，从晶体结构分析求出其值，即0.29nm。因此，着眼于高分辨率TEM图像的晶格条纹，在晶格条纹的间隔为0.28nm以上且0.30nm以下的区域中，每个晶格条纹都对应于InGaZnO4结晶的a-b面。
有时氧化物半导体膜的密度因结构而不同。例如，当已知某个氧化物半导体膜的组成时，通过与具有相同组成的单晶氧化物半导体膜的密度进行比较，可以推测出该氧化物半导体膜的结构。例如，a-like OS膜的密度为单晶氧化物半导体膜的密度的78.6％以上且小于92.3％。例如，nc-OS膜的密度和CAAC-OS膜的密度为单晶氧化物半导体膜的密度的92.3％以上且小于100％。注意，形成其密度小于单晶氧化物半导体膜的密度的78％的氧化物半导体膜本身较为困难。
使用具体例子对上述内容进行说明。例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体膜中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体膜中，a-like OS膜的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体膜中，nc-OS膜的密度和CAAC-OS膜的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在相同组成的单晶氧化物半导体膜。此时，通过以任意比例组合组成不同的单晶氧化物半导体膜，可以算出相当于所希望的组成的单晶氧化物半导体膜的密度。根据组成不同的单晶氧化物半导体膜的组合比例使用加权平均计算所希望的组成的单晶氧化物半导体膜的密度即可。注意，优选尽可能组合少的单晶氧化物半导体膜的种类来计算密度。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的任两种以上的混合膜。混合膜有时例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域。另外，混合膜有时例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的叠层结构。
或者，优选将硅用于晶体管的形成有沟道的半导体。作为硅可以使用非晶硅，尤其优选使用具有结晶性的硅。例如，优选使用微晶硅、多晶硅、单晶硅等。尤其是，多晶硅与单晶硅相比能够在低温下形成，并且其场效应迁移率比非晶硅高，所以多晶硅的可靠性高。通过将这样的多晶半导体用于像素可以提高像素的开口率。另外，即使在显示面板的分辨率极高的情况下，也能够将栅极驱动电路及源极驱动电路与像素形成在同一衬底上，从而能够减少构成电子设备的构件数量。
本实施方式所例示的底栅结构的晶体管由于能够减少制造工序，所以是优选的。此外，此时通过使用非晶硅或氧化物半导体，与多晶硅相比可以在更低的温度下形成，因此作为半导体层下方的布线或电极材料及衬底材料，可以使用耐热性低的材料，由此可以扩大材料的选择范围。例如，可以适当使用极大面积的玻璃衬底等。另一方面，顶栅型晶体管容易自对准地形成杂质区域，从而可以减少特性的不均匀等，所以是优选的。此时，尤其优选使用氧化物半导体、多晶硅、单晶硅等。
[导电层]
作为可用于晶体管的栅极、源极及漏极和构成触摸面板的各种布线及电极等导电层的材料，可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以上述金属为主要成分的合金的单层或叠层。例如，可以举出包含硅的铝膜的单层结构、在钛膜上层叠铝膜的两层结构、在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、以及依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构等。另外，可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。另外，通过使用包含锰的铜，可以提高蚀刻时的形状的控制性，所以是优选的。
另外，作为透光性导电材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加镓的氧化锌等导电性氧化物或石墨烯。或者，可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯或钛等金属材料、包含该金属材料的合金材料。或者，还可以使用该金属材料的氮化物(例如，氮化钛)等。另外，当使用金属材料、合金材料(或者它们的氮化物)时，将其形成得薄到具有透光性，即可。此外，可以将上述材料的叠层膜用作导电层。例如，通过使用银和镁的合金与铟锡氧化物的叠层膜等，可以提高导电性，所以是优选的。
另外，作为导电层，优选使用与半导体层相同的氧化物半导体。此时，优选以呈现比半导体层的形成有沟道的区域低的电阻的方式形成导电层。
例如，可以将这种导电层用于用作晶体管的第二栅电极的导电层223。另外，也可以用于具有透光性的其他导电层。
[氧化物半导体的电阻率的控制方法]
可用于半导体层及导电层的氧化物半导体膜是可以根据膜中的氧缺陷及/或膜中的氢、水等杂质的浓度来控制电阻率的半导体材料。因此，通过选择对半导体层及导电层进行增加氧缺陷及/或杂质浓度的处理或者降低氧缺陷及/或杂质浓度的处理，可以控制各氧化物半导体膜电阻率。
具体而言，通过对用于导电层的氧化物半导体膜进行等离子体处理，且增加该氧化物半导体的膜中的氧缺陷及/或氢、水等杂质，可以实现载流子密度高且电阻率低的氧化物半导体膜。此外，通过以与氧化物半导体膜接触的方式形成含有氢的绝缘膜，且使氢从该含有氢的绝缘膜扩散到氧化物半导体膜中，可以实现载流子密度高且电阻率低的氧化物半导体膜。
另一方面，用作晶体管的沟道区域的半导体层不与含有氢的绝缘膜接触。通过对作为与半导体层接触的绝缘膜中的至少一个适用含有氧的绝缘膜，换言之能够释放氧的绝缘膜，可以对半导体层供应氧。被供应氧的半导体层由于膜中或界面的氧缺陷被填补而成为电阻率高的氧化物半导体膜。此外，作为能够释放氧的绝缘膜例如可以使用氧化硅膜或氧氮化硅膜。
另外，为了得到电阻率低的氧化物半导体膜，可以采用离子注入法、离子掺杂法、等离子体浸没离子注入法等来将氢、硼、磷或氮注入氧化物半导体膜内。
另外，为了得到电阻率低的氧化物半导体膜，可以对该氧化物半导体膜进行等离子体处理。作为该等离子体处理，典型地可以举出使用包含选自稀有气体(He、Ne、Ar、Kr、Xe)、氢和氮中的一种以上的气体的等离子体处理。更具体而言，可以举出Ar气氛下的等离子体处理、Ar和氢的混合气氛下的等离子体处理、氨气氛下的等离子体处理、Ar和氨的混合气氛下的等离子体处理或氮气氛下的等离子体处理等。
通过上述等离子体处理，在氧化物半导体膜中的发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。该氧缺陷有可能成为产生载流子的原因。此外，有时从氧化物半导体膜附近，更具体而言，氢从与氧化物半导体膜的下侧或上侧接触的绝缘膜被供应，上述氧缺陷与氢键合而产生作为载流子的电子。
另一方面，氧缺陷被填补且氢浓度被降低的氧化物半导体膜可以说是高纯度本征化或实质上高纯度本征化的氧化物半导体膜。在此，“实质上本征”是指氧化物半导体膜的载流子密度低于8×1011个/cm3，优选低于1×1011个/cm3，更优选低于1×1010个/cm3。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源少，所以可以降低载流子密度。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的缺陷态密度低，因此可以降低陷阱态密度。
高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低，即便是沟道宽度为1×106μm、沟道长度为10μm的元件，在源电极与漏电极之间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。因此，将使用上面所述的高纯度本征或实质上高纯度本征的氧化物半导体膜的半导体层用于沟道区域的晶体管成为电特性变动小且可靠性高的晶体管。
作为与用作导电层的氧化物半导体膜接触的绝缘膜，例如使用含有氢的绝缘膜，换言之能够释放氢的绝缘膜，典型为氮化硅膜，由此可以对导电层供应氢。作为能够释放氢的绝缘膜，氢浓度优选为1×1022atoms/cm3以上。通过以与导电层接触的方式形成上述绝缘膜，可以有效地使导电层含有氢。如此，通过改变与半导体层及导电层接触的绝缘膜的结构，能够控制氧化物半导体膜的电阻率。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，与含有氢的绝缘膜接触地设置的导电层成为其载流子密度比半导体层高的氧化物半导体膜。
在形成有晶体管的沟道区域的半导体层中，优选尽可能地减少氢。具体而言，在半导体层中，通过二次离子质谱分析法得到的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选低于5×1018atoms/cm3，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下，更进一步优选为1×1016atoms/cm3以下。
另一方面，导电层是其氢浓度及/或氧缺陷量比半导体层多，且其电阻率比半导体层低的氧化物半导体膜。导电层所包含的氢浓度为8×1019atoms/cm3以上、优选为1×1020atoms/cm3以上、更优选为5×1020atoms/cm3以上。另外，与半导体层相比，导电层所包含的氢浓度为2倍以上、优选为10倍以上。另外，导电层的电阻率优选为半导体层的电阻率的1×10-8倍以上且低于1×10-1倍，典型的为1×10-3Ωcm以上且低于1×104Ωcm，更优选为1×10-3Ωcm以上且低于1×10-1Ωcm。
[绝缘层]
作为可用于各绝缘层、保护层、间隔物等的绝缘材料，例如可以使用丙烯酸树脂或环氧树脂等树脂、具有硅氧烷键的树脂、无机绝缘材料如氧化硅、氧氮化硅、氮氧化硅、氮化硅或氧化铝等。
[粘合层]
作为粘合层可以使用热固化树脂、光固化树脂、双组分型固化树脂等固化树脂。例如可以使用丙烯酸树脂、聚氨酯树脂以及环氧树脂、或者具有硅氧烷键的树脂等。
[连接层]
作为连接层，可以使用各向异性导电膜(ACF：Anisotropic Conductive Film)、各向异性导电膏(ACP：Anisotropic Conductive Paste)等。
[着色层]
作为能够用于着色层的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
作为遮光层，可以使用遮断从发光元件发射的光的材料，例如可以使用包含金属材料、颜料或染料的树脂材料。或者，也可以使用金属薄膜或半导体薄膜等。还可以通过重叠地配置两层以上的着色层，来将其用作遮光层。
以上是各构成要素的说明。
[触摸传感器的结构例子]
接着，参照附图说明可用于本发明的一个方式的触摸面板模块10的触摸传感器22的结构例子。
图25A是示出触摸传感器22的一部分的俯视示意图(平面示意图)。此外，图25B是将图25A中的由点划线圈出的区域放大的俯视示意图。
导电层23及导电层24可以都具有格子状(也称为网状)或设置有多个开口的形状。在图25A等中，为了说明导电层23及导电层24的轮廓形状，省略格子或开口。
如图25A及图25B所示，导电层23优选具有一部分变细的形状以使与导电层25交叉的部分的宽度变小。由此，可以减小形成在导电层23与导电层25重叠的部分的电容。例如，当触摸传感器为自电容式或互电容式时，该电容越小，越能够提高检测灵敏度。
另外，也可以在邻接的导电层23与导电层24之间包括与它们电绝缘的导电层26。通过包括导电层26，可以抑制在触摸传感器22中形成厚度薄的部分。例如，当导电层23与导电层24形成在同一平面上时，通过设置以同样的方式形成的导电层26，可以提高在这些导电层的形成工序之后形成的薄膜的覆盖性，而可以使表面平坦化。另外，通过使触摸传感器22的厚度均匀，可以降低透过触摸传感器22的来自像素的光的亮度不均匀，而可以实现显示质量高的触摸面板。
另外，图25C示出在不同的平面上形成导电层23与导电层24并不设置导电层25的情况。此时，导电层26既可以在与导电层23或导电层24相同的平面上形成，又可以在不同的平面上形成。注意，当无需设置导电层26时，可以不设置。
图26A示出包括多个导电层23及多个导电层24的触摸传感器22的电路图的一个例子。虽然在图26A中为简洁起见示出了包括6个导电层23及6个导电层24的结构，但是并不局限于此。
由一个导电层23和一个导电层24形成一个电容元件11。因此，电容元件11被配置为矩阵状。
电容元件11是通过层叠导电层23与导电层24或通过使导电层23与导电层24接近而形成的电容。
当触摸传感器为投影自电容式时，对导电层23及导电层24都以进行扫描的方式供应脉冲电压。并且感测此时流在自身中的电流的值。当感测对象接近时，在感测对象与导电层23或导电层24之间产生电容性耦合。因此，由于与导电层23或导电层24连接的电容的大小发生变化，在供应脉冲电压时流过的电流的大小也发生变化。通过感测该电流的变化，可以获取感测对象的位置信息。
当触摸传感器为投影互电容式时，对导电层23和导电层24中的任一个以进行扫描的方式供应脉冲电压，并感测流在另一个中的电流。当供应脉冲电压时，在导电层23与导电层24之间产生电场。当感测对象接近时，由于该感测对象的遮蔽等而使导电层23与导电层24之间的电场发生变化，因此流在另一个中的电流也发生变化。通过感测该电流的变化，可以获取感测对象的位置信息。
作为电流的感测，可以感测电流量的总和。此时，利用积分电路等进行感测即可。或者，也可以感测电流的峰值。此时，可以将电流转换为电压来感测电压值的峰值。
导电层23及导电层24优选都具有包括多个开口的格子状或网状(网格状)。图26B示出导电层23的一部分的顶面形状的例子。
图26B所示的导电层23具有包括横方向的间隔P1及纵方向的间隔P2的格子状。虽然在图26B中间隔P1与间隔P2为相同程度，但是也可以互不相同。例如，可以如图26C所示那样使横方向的间隔P1大于纵方向的间隔P2，反之亦然。导电层24也是同样的。
导电层23或导电层24优选具有其开口率(每单位面积的导电层23或导电层24的开口面积的比例)例如为20％以上且低于100％，优选为30％以上且低于100％，更优选为50％以上且低于100％的区域。
开口率例如可以由间隔P1、间隔P2及导电层的宽度容易地计算出。或者，在图26B所示的周期单位的区域R中，可以根据区域R的面积与包含在区域R中的导电层23的面积的比例计算出开口率。在此，区域R是导电层23的周期性图案的周期单位的区域，通过将区域R在纵方向及横方向上周期性地排列，可以形成导电层23的图案。
在导电层23及导电层24中，构成格子的图案的宽度例如优选为50nm以上且100μm以下，更优选为1μm以上且50μm以下，更优选为1μm以上且20μm以下。如此，通过减小构成格子的图案宽度，在如后面所述将开口与像素重叠时，能够缩小像素的间隔，所以能够实现具有更高的清晰度及开口率的触摸面板。
图27A是将导电层23和导电层24之间的边界部分进一步放大的俯视示意图。
导电层23及导电层24优选都具有格子状或网状(网格状)。也就是说，导电层23及导电层24优选都具有包括多个开口(开口23a及开口24a)的形状。如下面所述，当以互相重叠的方式设置该开口与像素时，来自像素所包括的显示元件的光不被导电层23及导电层24遮挡，或者不发生因光透过导电层23及导电层24而导致的光的亮度降低。其结果是，可以在无需牺牲像素的开口率或光提取效率的情况下在触摸面板中使用触摸传感器22。同样地，优选导电层25也采用不与像素重叠的形状。
另外，如图27A所示，在上述边界中也可以形成被导电层23的一部分与导电层24的一部分围绕的开口22a。通过采用这种结构，能够使导电层23与导电层24的距离极小，而可以增大相互之间的电容。尤其是，当采用互电容式时，优选缩小两个导电层的距离，而提高导电层23与导电层24之间的电场强度。
图27B是将导电层23和导电层24的交叉部进一步放大的俯视示意图。在此示出通过导电层25将邻接的两个导电层24电连接的例子。在导电层23及导电层24与导电层25之间设置有未图示的绝缘层121。另外，导电层24和导电层25通过设置在该绝缘层121的开口电连接。导电层23和导电层25具有隔着该绝缘层121互相重叠的区域。
[导电层的开口及像素的配置例子]
图28A至图28G是示出从显示面一侧观看时的像素及像素所包含的子像素与导电层23的位置关系的示意图。注意，虽然在此以导电层23为例进行说明，但是导电层24及导电层25也可以采用同样的结构。
图28A示出像素33由子像素33R、子像素33G及子像素33B的三个子像素构成的例子。例如，子像素33R、子像素33G、子像素33B分别具有呈现红色、绿色、蓝色的功能即可。注意，像素33所包括的子像素的个数及子像素的颜色的种类不局限于此。
像素33所包含的多个子像素各包括显示元件。作为显示元件，可以使用上面所述的透射型液晶元件。除此之外，还可以举出例如有机EL元件等发光元件、反射型或半透射型的液晶元件、通过电泳方式或电子粉流体(日本的注册商标)方式等进行显示的显示元件(也称为电子墨水)、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件等。此外，除了该显示元件，子像素也可以包括晶体管、电容元件及将晶体管与电容元件电连接的布线等。
在图28A所示的结构中，导电层23的多个开口分别与子像素33R、子像素33G及子像素33B的三个子像素中的一个互相重叠。如此，导电层23的开口优选与一个子像素重叠。
图28B示出在呈现不同颜色并相邻的两个子像素之间配置导电层23的结构。如图28B所示，由于在呈现相同颜色并相邻的两个子像素之间不发生混色问题，因此也可以采用在其间不设置导电层23的结构。
图28C及图28D示出图28A及图28B所示的结构中的像素33还包括子像素33Y的情况的例子。作为子像素33Y例如可以使用能够呈现黄色的像素。还可以使用能够呈现白色的像素代替子像素33Y。如此，通过采用包括三种颜色以上的子像素的像素33，可以降低功耗。
虽然在图28A至图28D中示出了将各子像素配置为条纹状的例子，但是如图28E所示，例如也可以采用在一个方向上交替地配置两种颜色的子像素的结构。
另外，像素33所包括的子像素的大小(例如有助于显示的区域的面积)也可以各不相同。例如可以使发光率较低的蓝色的子像素较大，且使发光率较高的绿色或红色的子像素小。
图28F及图28G示出子像素33B的尺寸大于子像素33R及子像素33G时的例子。虽然在此示出子像素33R与子像素33G交替地排列的例子，但是也可以采用如图28A等所示的将三个子像素分别配置为条纹状并使三个子像素的大小各不同的结构。
注意，如上所述，虽然在此说明了导电层23与子像素的位置关系，但是导电层24及导电层25也是同样的。也就是说，本发明的一个方式的触摸面板包括导电层23的开口23a与一个以上的子像素互相重叠的区域，并且包括导电层24的开口24a与其他一个以上的子像素互相重叠的区域。另外，如上所述，由于各子像素包括显示元件，因此可以说开口23a及开口24a各具有与一个以上的显示元件互相重叠区域。
另外，如图29A至图29G所示，可以使平面中的导电层23与各子像素之间不产生间隙。当将导电层23等用作遮光层时，通过采用这样的配置，可以抑制子像素的漏光，所以是优选的。例如，通过将导电层23与子像素中的着色层的端部或像素电极的端部重叠地设置，可以以不产生上述间隙的方式配置导电层23。另外，通过采用这种结构，可以扩大导电层23的表面积，由此可以降低导电层23的布线电阻，从而可以提高检测灵敏度。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，参照附图对本发明的一个方式的输入装置或输入输出装置的驱动方法的例子进行说明。
[传感器的感测方法的例子]
图30A是示出互电容式的触摸传感器的结构的方框图。在图30A中，示出脉冲电压输出电路601、电流感测电路602。另外，在图30A中，以X1至X6的6个布线表示被施加有脉冲电压的电极621，并以Y1至Y6的6个布线表示感测电流的变化的电极622。注意，电极的个数并不局限于此。此外，在图30A中图示通过使电极621与电极622重叠或通过使电极621与电极622接近地配置而形成的电容器603。注意，电极621与电极622的功能可以互相调换。
脉冲电压输出电路601例如是用来依次将脉冲电压施加到X1至X6的布线的电路。通过对X1至X6的布线施加脉冲电压，在形成电容器603的电极621与电极622之间产生电场，由此电流流过电容器603。该电极之间的电场因手指或触屏笔等的触摸的遮蔽等而变化。也就是说，电容器603的电容值因手指或触屏笔等的触摸等而发生变化。利用该现象可以检测出感测对象的接近或接触。
电流感测电路602是用来感测因电容器603的电容值变化而产生的Y1至Y6的布线中的电流变化的电路。在Y1至Y6的布线中，如果没有感测对象的接近或接触，所感测的电流值则没有变化，另一方面，在由于所检测的感测对象的接近或接触而电容值减少的情况下，感测到电流值减少的变化。另外，作为电流的感测，可以感测电流量的总和。在此情况下，利用积分电路等感测电流即可。或者，可以感测电流的峰值。在此情况下，将电流转换为电压而感测电压值的峰值即可。
接着，图30B示出图30A所示的互电容式触摸传感器中的输入/输出波形的时序图。在图30B中，在一个帧期间中进行各行列中的感测对象的检测。另外，在图30B中，示出没有检测出感测对象(未触摸)和检测出感测对象(触摸)的两种情况。此外，关于Y1至Y6的布线，示出对应于所感测出的电流值的电压值的波形。另外，在显示面板上也进行显示工作。优选使该显示工作的时序与触摸传感器的检测工作的时序同步。在图30B中，示出不使触摸传感器的检测工作的时序与显示面板的显示工作的时序同步的情况。
依次对X1至X6的布线施加脉冲电压，Y1至Y6的布线的波形根据该脉冲电压变化。当没有感测对象的接近或接触时，Y1至Y6的波形根据X1至X6的布线的电压的变化而变化。另一方面，在感测对象接近或接触的部位电流值减少，因而与其对应的电压值的波形也产生变化。
如此，通过感测电容值的变化，可以检测感测对象的接近或接触。注意，有时，即使在手指或触屏笔等感测对象接近于触摸传感器及触摸面板而不与触摸传感器及触摸面板接触的情况下也会感测到信号。
脉冲电压输出电路601及电流感测电路602例如优选形成在一个IC中。该IC例如优选安装在触摸面板中或电子设备的框体内的衬底中。在使用具有柔性的触摸面板时，由于在其弯曲部分的寄生电容增大，有噪声的影响变大的担忧，所以优选使用应用了不容易受噪声的影响的驱动方法的IC。例如优选使用应用了提高信噪比(S/N比)的驱动方法的IC。
[In-Cell型触摸面板的结构例子]
在前面的说明中，示出将构成触摸传感器的电极形成在与设置有显示元件等的衬底不同的衬底上的情况，但是也可以采用在设置有显示元件等的衬底上设置构成触摸传感器的一对电极中的一个或两个的结构。
下面，对在具有多个像素的显示部中安装了触摸传感器的触摸面板(所谓的In-Cell型触摸面板)的结构例子进行说明。这里，示出作为设置于像素中的显示元件使用液晶元件的例子。但是，本发明的一个方式并不局限于此，可以使用各种显示元件。
图31A是设置于本结构例子所示出的触摸面板的显示部中的像素电路的一部分中的等效电路图。
一个像素至少包括晶体管3503和液晶元件3504。此外，像素有时还包括存储电容器。另外，晶体管3503的栅极与布线3501电连接，晶体管3503的源极和漏极中的一个与布线3502电连接。
像素电路包括在X方向上延伸的多个布线(例如，布线3510_1、布线3510_2)以及在Y方向上延伸的多个布线(例如，布线3511)，上述多个布线以彼此交叉的方式设置，并且在其间产生电容耦合。
另外，在设置于像素电路中的像素中，一部分相邻的多个像素中的分别设置于每个像素的液晶元件的一个电极彼此电连接而形成一个区块。该区块分为两种，即岛状区块(例如，区块3515_1、区块3515_2)和在Y方向上延伸的线状区块(例如，区块3516)。注意，虽然图31A及图31B只示出像素电路的一部分，但是实际上，这两种区块在X方向及Y方向上被反复配置。在此，作为液晶元件的一个电极，例如有公共电极或对置电极等。另一方面，作为液晶元件的另一个电极，例如有像素电极等。
在X方向上延伸的布线3510_1(或布线3510_2)与岛状区块3515_1(或区块3515_2)电连接。注意，虽然未图示，但是在X方向上延伸的布线3510_1通过线状区块使沿着X方向上不连续地配置的多个岛状区块3515_1电连接。另外，在Y方向上延伸的布线3511与线状区块3516电连接。
图31B是示出在X方向上延伸的多个布线3510与在Y方向上延伸的多个布线3511的连接结构的等效电路图。注意，在此示出采用投影互电容式的情况。可以对在X方向上延伸的各布线3510输入输入电压或公共电位。另外，可以对在Y方向上延伸的各布线3511输入接地电位(或基准电位)或者可以使布线3511与感测电路电连接。注意，布线3510和布线3511可以互相调换。
下面，参照图32A及图32B对上述触摸面板的工作方法的一个例子进行说明。
这里，将一个帧期间分为写入期间和感测期间。写入期间是对像素进行图像数据写入的期间，布线3501(也称为栅极线或扫描线)被依次选择。另一方面，感测期间是利用触摸传感器进行感测的期间，在X方向上延伸的布线3510被依次选择并被输入输入电压。
图32A是写入期间中的等效电路图。在写入期间中，在X方向上延伸的布线3510与在Y方向上延伸的布线3511都被输入公共电位。
图32B是感测期间的某个时间的等效电路图。在感测期间中，在Y方向上延伸的各布线3511与感测电路电连接。另外，在X方向上延伸的布线3510中的被选择的布线被输入输入电压，其他的布线被输入公共电位。
这里所示的驱动方法除了可以应用于In-Cell方式以外还可以应用于上述所示的触摸面板。
像这样，优选分别设置图像写入期间以及利用触摸传感器进行感测的期间。由此可以抑制因像素写入时的噪声引起的触摸传感器的灵敏度降低。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式3
在本实施方式中，参照附图说明可以代替上述实施方式所示的晶体管201或晶体管202(以及晶体管301、晶体管302、晶体管401、晶体管402)来使用的晶体管的一个例子。
本发明的一个方式的触摸面板模块10可以使用底栅型晶体管或顶栅型晶体管等各种的形态的晶体管来制造。因此，可以很容易地根据现有的生产线更换所使用的半导体层材料或晶体管结构。
[底栅型晶体管]
图33A1是底栅型晶体管的一种的沟道保护型晶体管810的截面图。在图33A1中，晶体管810形成在衬底771上。另外，晶体管810在衬底771上隔着绝缘层772包括电极746。另外，在电极746上隔着绝缘层726包括半导体层742。电极746可以被用作栅电极。绝缘层726可以被用作栅极绝缘层。
另外，在半导体层742的沟道形成区域上包括绝缘层741。此外，在绝缘层726上以与半导体层742的一部分接触的方式包括电极744a及电极744b。电极744a可以用作源电极和漏电极中的一个。电极744b可以用作源电极和漏电极中的另一个。电极744a的一部分及电极744b的一部分形成在绝缘层741上。
绝缘层741可以被用作沟道保护层。通过在沟道形成区域上设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742露出。由此，可以防止在形成电极744a及电极744b时半导体层742的沟道形成区域被蚀刻。通过本发明的一个方式，可以实现电特性良好的晶体管。
另外，晶体管810在电极744a、电极744b及绝缘层741上包括绝缘层728，在绝缘层728上包括绝缘层729。
本实施方式所公开的构成晶体管的电极、半导体层、绝缘层等可以使用其他实施方式所公开的材料及方法形成。
另外，当将氧化物半导体用于半导体层742时，优选将能够从半导体层742的一部分中夺取氧而产生氧缺陷的材料用于电极744a及电极744b的至少与半导体层742接触的部分。半导体层742中的产生氧缺陷的区域的载流子浓度增加，该区域n型化而成为n型区域(n+层)。因此，该区域能够被用作源区域或漏区域。当将氧化物半导体用于半导体层742时，作为能够从半导体层742中夺取氧而产生氧缺陷的材料的一个例子，可以举出钨、钛等。
通过在半导体层742中形成源区域及漏区域，可以降低电极744a及电极744b与半导体层742的接触电阻。因此，可以使场效应迁移率及阈值电压等晶体管的电特性良好。
当将硅等半导体用于半导体层742时，优选在半导体层742与电极744a之间及半导体层742与电极744b之间设置被用作n型半导体或p型半导体的层。用作n型半导体或p型半导体的层可以被用作晶体管的源区域或漏区域。
另外，绝缘层729优选使用具有防止杂质从外部扩散到晶体管中或者降低杂质的扩散的功能的材料。此外，根据需要也可以省略绝缘层729。
另外，当将氧化物半导体用于半导体层742时，也可以在形成绝缘层729之前、之后或者在形成绝缘层729之前及之后进行加热处理。通过进行加热处理，可以使绝缘层729或其他绝缘层所包含的氧扩散到半导体层742中，来填补半导体层742中的氧缺陷。或者，通过在对绝缘层729进行加热的同时形成绝缘层729，可以填补半导体层742中的氧缺陷。
一般来说，可以将CVD法分类为利用等离子体的等离子体CVD(PECVD：PlasmaEnhanced CVD)法及利用热的热CVD(TCVD：Thermal CVD)法等。再者，根据所使用的源气体，可以分类为金属CVD(MCVD：Metal CVD)法、有机金属CVD(MOCVD：Metal Organic CVD)法等。
另外，一般来说，可以将蒸镀法分类为电阻加热蒸镀法、电子束蒸镀法、MBE(Molecular Beam Epitaxy：分子束外延)法、脉冲激光沉积(PLD：Pulsed LaserDeposition)法、离子束辅助沉积(IBAD：Ion Beam Assisted Deposition)法及原子层沉积(ALD：Atomic Layer Deposition)法等。
等离子体CVD法可以以较低的温度得到高品质的膜。另外，在当成膜时利用不使用等离子的诸如MOCVD法及蒸镀法等的成膜方法的情况下，在被形成面不容易产生损伤，由此可以获得缺陷少的膜。
另外，一般来说，可以将溅射法分类为DC溅射法、磁控溅射法、RF溅射法、离子束溅射法、电子回旋共振(ECR：Electron Cyclotron Resonance)溅射法及对向靶材式溅射法等。
在对向靶材式溅射法中，等离子体封闭在靶材之间，所以可以减轻对衬底造成的等离子体损伤。此外，根据靶材的倾斜可以使溅射粒子的相对于衬底的入射角度小，所以可以提高台阶覆盖性。
图33A2所示的晶体管811与晶体管810的不同之处在于：晶体管811在绝缘层729上包括可用作背栅电极的电极723。电极723可以使用与电极746同样的材料及方法形成。
一般而言，背栅电极使用导电层来形成，并以半导体层的沟道形成区域被栅电极与背栅电极夹住的方式设置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位(GND电位)或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。
电极746及电极723都可以被用作栅电极。因此，绝缘层726、绝缘层728及绝缘层729都可以被用作栅极绝缘层。另外，也可以将电极723设置在绝缘层728与绝缘层729之间。
注意，当将电极746和电极723中的一个称为“栅电极”时，将另一个称为“背栅电极”。例如，在晶体管811中，当将电极723称为“栅电极”时，有时将电极746称为“背栅电极”。另外，当将电极723用作“栅电极”时，晶体管811是顶栅型晶体管之一种。此外，有时将电极746和电极723中的一个称为“第一栅电极”，有时将另一个称为“第二栅电极”。
通过隔着半导体层742设置电极746以及电极723并将电极746及电极723的电位设定为相同，半导体层742中的载流子流过的区域在膜厚度方向上更加扩大，所以载流子的移动量增加。其结果，晶体管811的通态电流增大，并且场效应迁移率也增高。
因此，晶体管811是相对于占有面积具有较大的通态电流的晶体管。也就是说，可以相对于所要求的通态电流缩小晶体管811的占有面积。根据本发明的一个方式，可以缩小晶体管的占有面积。因此，根据本发明的一个方式，可以实现集成度高的半导体装置。
另外，由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成有沟道的半导体层的功能(尤其是对静电等的电场遮蔽功能)。注意，当将背栅电极形成得比半导体层大以使用背栅电极覆盖半导体层时，能够提高电场遮蔽功能。
另外，因为电极746及电极723都具有屏蔽来自外部的电场的功能，所以产生在绝缘层772一侧或电极723上方的带电粒子等电荷不会影响到半导体层742的沟道形成区域。其结果，可以抑制应力测试(例如，对栅极施加负的电荷的-GBT(Gate Bias-Temperature：栅极偏压-温度)应力测试)所导致的劣化。另外，可以减轻其中通态电流根据漏电压开始流动的栅电压(上升电压)变动的现象。注意，在电极746及电极723具有相同的电位时或不同的电位时有该效果。
注意，BT应力测试是一种加速试验，可以在短时间内评估因长时间使用而产生的晶体管的特性变化(随时间变化)。尤其是，BT应力测试前后的晶体管的阈值电压的变动量是用于检查可靠性的重要指标。可以说，阈值电压的变动量越少，晶体管的可靠性则越高。
另外，通过具有电极746及电极723且将电极746及电极723的电位设定为相同，阈值电压的变动量得到降低。因此，多个晶体管中的电特性的不均匀也同时得到降低。
另外，具有背栅电极的晶体管的对栅极施加正电荷的+GBT应力测试前后的阈值电压的变动也比不具有背栅电极的晶体管小。
另外，通过使用具有遮光性的导电膜形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压漂移等电特性劣化。
通过本发明的一个方式，可以实现可靠性良好的晶体管。另外，可以实现可靠性良好的半导体装置。
图33B1示出作为底栅型的晶体管之一的沟道保护型晶体管820的截面图。晶体管820具有与晶体管810大致相同的结构，而不同之处在于：在晶体管820中，绝缘层741覆盖半导体层742。在选择性地去除重叠于半导体层742的绝缘层741的一部分而形成的开口部中，半导体层742与电极744a电连接。另外，在选择性地去除重叠于半导体层742的绝缘层741的一部分而形成的其他开口部中，半导体层742与电极744b电连接。绝缘层741的与沟道形成区域重叠的区域可以被用作沟道保护层。
图33B2所示的晶体管821与晶体管820的不同之处在于：晶体管821在绝缘层729上包括可以被用作背栅电极的电极723。
通过设置绝缘层741，可以防止在形成电极744a及电极744b时产生的半导体层742的露出。因此，可以防止在形成电极744a及电极744b时半导体层742被薄膜化。
另外，与晶体管810及晶体管811相比，晶体管820及晶体管821的电极744a与电极746之间的距离及电极744b与电极746之间的距离更长。因此，可以减少产生在电极744a与电极746之间的寄生电容。此外，可以减少产生在电极744b与电极746之间的寄生电容。根据本发明的一个方式，可以提供一种电特性良好的晶体管。
图33C1所示的晶体管825是底栅型晶体管之一的沟道蚀刻型晶体管。在晶体管825中，不使用绝缘层741形成电极744a及电极744b。因此，在形成电极744a及电极744b时露出的半导体层742的一部分有时被蚀刻。另一方面，由于不设置绝缘层741，可以提高晶体管的生产率。
图33C2所示的晶体管826与晶体管825的不同之处在于：晶体管826在绝缘层729上具有可以用作背栅电极的电极723。
[顶栅型晶体管]
图34A1示出顶栅型晶体管之一种的晶体管830的截面图。晶体管830在绝缘层772上具有半导体层742，在半导体层742及绝缘层772上具有与半导体层742的一部分相接的电极744a以及与半导体层742的一部分相接的电极744b，在半导体层742、电极744a及电极744b上具有绝缘层726，在绝缘层726上具有电极746。
因为在晶体管830中，电极746和电极744a以及电极746和电极744b不重叠，所以可以减少产生在电极746与电极744a之间的寄生电容以及产生在电极746与电极744b之间的寄生电容。另外，在形成电极746之后，将电极746用作掩模并将杂质755引入到半导体层742，由此可以在半导体层742中以自对准(Self-alignment)的方式形成杂质区域(参照图34A3)。根据本发明的一个方式，可以实现电特性良好的晶体管。
另外，可以使用离子注入装置、离子掺杂装置或等离子体处理装置进行杂质755的引入。
作为杂质755，例如可以使用第13族元素和第15族元素中的至少一种元素。另外，在作为半导体层742使用氧化物半导体的情况下，作为杂质755，也可以使用稀有气体、氢和氮中的至少一种元素。
图34A2所示的晶体管831与晶体管830的不同之处在于：晶体管831具有电极723及绝缘层727。晶体管831具有形成在绝缘层772上的电极723、形成在电极723上的绝缘层727。如上所述，电极723可以被用作背栅电极。因此，绝缘层727可以被用作栅极绝缘层。绝缘层727可以使用与绝缘层726同样的材料及方法来形成。
与晶体管811同样，晶体管831是相对于占有面积具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流缩小晶体管831的占有面积。根据本发明的一个方式，可以缩小晶体管的占有面积。因此，根据本发明的一个方式，可以实现集成度高的半导体装置。
图34B1所例示的晶体管840是顶栅型晶体管之一。晶体管840与晶体管830的不同之处在于：在晶体管840中，在形成电极744a及电极744b之后形成半导体层742。另外，图34B2所例示的晶体管841与晶体管840的不同之处在于：晶体管841具有电极723及绝缘层727。在晶体管840及晶体管841中，半导体层742的一部分形成在电极744a上，半导体层742的另一部分形成在电极744b上。
与晶体管811同样地，晶体管841是相对于占有面积具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流缩小晶体管841的占有面积。根据本发明的一个方式，可以缩小晶体管的占有面积。因此，根据本发明的一个方式，可以实现集成度高的半导体装置。
图35A1所例示的晶体管842是顶栅型晶体管之一。晶体管842与晶体管830或晶体管840的不同之处在于：在形成绝缘层729后形成电极744a及电极744b。电极744a及电极744b在形成在绝缘层728及绝缘层729中的开口部与半导体层742电连接。
另外，去除不与电极746重叠的绝缘层726的一部分，以电极746及剩余的绝缘层726为掩模将杂质755引入到半导体层742，由此可以在半导体层742中以自对准(Self-alignment)的方式形成杂质区域(参照图35A3)。晶体管842包括绝缘层726越过电极746的端部延伸的区域。在对半导体层742引入杂质755时，半导体层742的隔着绝缘层726被引入杂质755的区域的杂质浓度低于不隔着绝缘层726被引入杂质755的区域。因此，在半导体层742中的与重叠于电极746的部分邻接区域中形成LDD(Lightly Doped Drain)区域。
图35A2所示的晶体管843与晶体管842的不同之处在于晶体管843包括电极723。晶体管843包括形成在衬底771上的电极723，该电极723隔着绝缘层772与半导体层742重叠。电极723可以被用作背栅电极。
另外，如图35B1所示的晶体管844及图35B2所示的晶体管845那样，也可以将不与电极746重叠的区域的绝缘层726全部去除。另外，如图35C1所示的晶体管846及图35C2所示的晶体管847那样，也可以留下绝缘层726。
在晶体管842至晶体管847中，也可以在形成电极746之后以电极746为掩模而将杂质755引入到半导体层742，由此在半导体层742中自对准地形成杂质区域。通过本发明的一个方式，可以实现电特性良好的晶体管。另外，根据本发明的一个方式，可以实现集成度高的半导体装置。
[S-channel型晶体管]
图36A至图36C示出作为半导体层742使用氧化物半导体的晶体管结构的一个例子。在图36A至图36C所例示的晶体管850中，在半导体层742a上形成有半导体层742b，半导体层742b的顶面、半导体层742b的侧面及半导体层742a的侧面被半导体层742c覆盖。图36A是晶体管850的俯视图。图36B是沿图36A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图36C是沿图36A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
另外，晶体管850具有用作栅电极的电极743。电极743可以使用与栅电极746同样的材料及方法形成。在本实施方式中，层叠两层的导电层形成电极743。
半导体层742a、半导体层742b及半导体层742c使用包含In和Ga中的一个或者两个的材料形成。典型地，有In-Ga氧化物(包含In和Ga的氧化物)、In-Zn氧化物(包含In和Zn的氧化物)、In-M-Zn氧化物(为包含In、元素M和Zn的氧化物，其中元素M是选自Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf中的一种以上的元素，且是与氧的键合力比In与氧的键合力强的金属元素)。
半导体层742a及半导体层742c优选使用包含构成半导体层742b的金属元素中的一种以上的材料形成。通过使用这种材料，可以使半导体层742a与半导体层742b的界面以及半导体层742c与半导体层742b的界面不容易产生界面能级。由此，不容易发生界面中的载流子的散射及俘获，而可以提高晶体管的场效应迁移率。另外，还可以减少晶体管的阈值电压的不均匀。因此，可以实现具有良好的电特性的半导体装置。
半导体层742a及半导体层742c的厚度为3nm以上且100nm以下，优选为3nm以上且50nm以下。另外，半导体层742b的厚度为3nm以上且700nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。
另外，在半导体层742b是In-M-Zn氧化物，并且半导体层742a及半导体层742c也是In-M-Zn氧化物的情况下，当将半导体层742a及半导体层742c设定为In:M:Zn＝x1:y1:z1[原子个数比]，并且将半导体层742b设定为In:M:Zn＝x2:y2:z2[原子个数比]时，可以以y1/x1大于y2/x2的方式选择半导体层742a、半导体层742c及半导体层742b。优选的是，以y1/x1为y2/x2的1.5倍以上的方式选择半导体层742a、半导体层742c及半导体层742b。更优选的是，以y1/x1为y2/x2的2倍以上的方式选择半导体层742a、半导体层742c及半导体层742b。进一步优选的是，以y1/x1为y2/x2的3倍以上的方式选择半导体层742a、半导体层742c及半导体层742b。此时，在半导体层742b中，如果y1为x1以上就可以使晶体管具有稳定的电特性，所以是优选的。但是，当y1为x1的3倍以上时，晶体管的场效应迁移率会下降，因此y1优选小于x1的3倍。通过作为半导体层742a及半导体层742c采用上述结构，可以使半导体层742a及半导体层742c成为与半导体层742b相比不容易产生氧缺陷的层。
另外，当半导体层742a及半导体层742c是In-M-Zn氧化物时，In和元素M的总和为100atomic％时的In和M的含有率优选为：In低于50atomic％，元素M为50atomic％以上，更优选为：In低于25atomic％，元素M为75atomic％以上。此外，当半导体层742b是In-M-Zn氧化物时，In和M的总和为100atomic％时的In和元素M的含有率优选为：In为25atomic％以上，元素M低于75atomic％，更优选为：In为34atomic％以上，元素M低于66atomic％。
例如，作为包含In或Ga的半导体层742a及包含In或Ga的半导体层742c，可以采用使用其原子个数比为In:Ga:Zn＝1:3:2、1:3:4、1:3:6、1:6:4或1:9:6等的靶材形成的In-Ga-Zn氧化物、使用其原子个数比为In:Ga＝1:9等的靶材形成的In-Ga氧化物、氧化镓等。另外，作为半导体层742b，可以采用使用其原子个数比为In:Ga:Zn＝3:1:2、1:1:1、5:5:6或4:2:4.1等的靶材形成的In-Ga-Zn氧化物。此外，半导体层742a、半导体层742b及半导体层742c的原子个数比都作为误差包括上述原子个数比的±20％的变动。
为了对使用半导体层742b的晶体管赋予稳定的电特性，优选降低半导体层742b中的杂质及氧缺陷而实现高纯度本征化，使半导体层742b成为本征或实质上本征的氧化物半导体层。另外，优选至少使半导体层742b中的沟道形成区域成为本征或实质上本征的氧化物半导体层。
注意，实质上本征的氧化物半导体层是指氧化物半导体层中的载流子密度低于8×1011个/cm3，优选为低于1×1011个/cm3，更优选为低于1×1010个/cm3且1×10-9个/cm3以上的氧化物半导体层。
图37A至图37C示出作为半导体层742使用氧化物半导体的晶体管结构的一个例子。在图37A至图37C所例示的晶体管822中，在半导体层742a上形成有半导体层742b。晶体管822是具有背栅电极的底栅型晶体管之一。图37A是晶体管822的俯视图。图37B是沿图37A中的点划线X1-X2所示的部分的截面图(沟道长度方向的截面图)。图37C是沿图37A中的点划线Y1-Y2所示的部分的截面图(沟道宽度方向的截面图)。
设置在绝缘层729上的电极723在设置在绝缘层726、绝缘层728及绝缘层729中的开口747a及开口747b中与电极746电连接。由此，对电极723及电极746供应相同的电位。另外，既可以不设置开口747a和开口747b中的一个，又可以不设置开口747a及开口747b双方。当不设置开口747a及开口747b双方时，可以对电极723及电极746供应不同的电位。
[氧化物半导体的能带结构]
在此，参照图41A和图41B所示的能带结构图对由半导体层742a、半导体层742b及半导体层742c的叠层构成的半导体层742的功能及其效果进行说明。图41A示出由图36B中的点划线D1-D2表示的部分的能带图。图41A示出晶体管850的沟道形成区域的能带结构。
在图41A中，Ec882、Ec883a、Ec883b、Ec883c、Ec886分别示出绝缘层772、半导体层742a、半导体层742b、半导体层742c、绝缘层726的导带底的能量。
这里，真空能级与导带底的能量之间的能量差(也称为“电子亲和力”)是真空能级与价带顶之间的能量差(也称为电离电位)减去能隙的值。另外，能隙可以利用光谱椭偏仪(例如，HORIBA JOBIN YVON公司制造的UT-300)来测量。此外，真空能级与价带顶之间的能量差可以利用紫外线光电子能谱(UPS：Ultraviolet Photoelectron Spectroscopy)装置(例如，PHI公司制造的VersaProbe)来测量。
使用其原子个数比为In:Ga:Zn＝1:3:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.5eV。使用其原子个数比为In:Ga:Zn＝1:3:4的靶材形成的In-Ga-Zn氧化物的能隙大约为3.4eV，电子亲和力大约为4.5eV。使用其原子个数比为In:Ga:Zn＝1:3:6的靶材形成的In-Ga-Zn氧化物的能隙大约为3.3eV，电子亲和力大约为4.5eV。使用其原子个数比为In:Ga:Zn＝1:6:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.9eV，电子亲和力大约为4.3eV。使用其原子个数比为In:Ga:Zn＝1:6:8的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.4eV。使用其原子个数比为In:Ga:Zn＝1:6:10的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.5eV。使用其原子个数比为In:Ga:Zn＝1:1:1的靶材形成的In-Ga-Zn氧化物的能隙大约为3.2eV，电子亲和力大约为4.7eV。使用其原子个数比为In:Ga:Zn＝3:1:2的靶材形成的In-Ga-Zn氧化物的能隙大约为2.8eV，电子亲和力大约为5.0eV。
因为绝缘层772和绝缘层726是绝缘物，所以Ec882和Ec886比Ec883a、Ec883b及Ec883c更接近于真空能级(电子亲和力小)。
另外，Ec883a比Ec883b更接近于真空能级。具体而言，Ec883a优选比Ec883b更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
此外，Ec883c比Ec883b更接近于真空能级。具体而言，Ec883c优选比Ec883b更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
另外，因为在半导体层742a与半导体层742b的界面附近以及半导体层742b与半导体层742c的界面附近会形成混合区域，所以导带底的能量连续地变化。即，在这些界面处不存在或者几乎不存在能级。
因此，在具有该能带结构的叠层结构中，电子主要在半导体层742b中移动。由此，即使在半导体层742a与绝缘层772的界面或者半导体层742c与绝缘层726的界面存在有能级，该能级也几乎不会影响到电子的移动。另外，因为在半导体层742a与半导体层742b的界面以及半导体层742c与半导体层742b的界面不存在或者几乎不存在能级，所以在该区域中不会阻碍电子的移动。因此，具有上述氧化物半导体的叠层结构的晶体管可以实现高场效应迁移率。
此外，如图41A所示，虽然在半导体层742a与绝缘层772的界面以及半导体层742c与绝缘层726的界面附近有可能形成起因于杂质或缺陷的陷阱能级890，但是由于半导体层742a及半导体层742c的存在，可以使半导体层742b远离该陷阱能级。
尤其是，在本实施方式所例示的晶体管中，半导体层742b的顶面及侧面接触于半导体层742c，半导体层742b的底面接触于半导体层742a。如此，通过采用半导体层742a和半导体层742c覆盖半导体层742b的结构，可以进一步减少上述陷阱能级的影响。
注意，当Ec883a或Ec883c与Ec883b的能量差小时，有时半导体层742b的电子越过该能量差达到陷阱能级。在电子被陷阱能级俘获时，在绝缘层的界面产生固定负电荷，导致晶体管的阈值电压漂移到正方向。
因此，通过将Ec883a与Ec883b的能量差以及Ec883c与Ec883b的能量差都设定为0.1eV以上，优选为0.15eV以上，晶体管的阈值电压的变动得到抑制，从而可以使晶体管的电特性良好，所以是优选的。
另外，半导体层742a及半导体层742c的带隙优选宽于半导体层742b的带隙。
图41B示出由图37B中的点划线D3-D4表示的部分的能带图。图41B示出晶体管822的沟道形成区域的能带结构。
在图41B中，Ec887示出绝缘层728的导带底的能量。通过以半导体层742a及半导体层742b的两层形成半导体层742，可以提高晶体管的生产率。虽然由于不设置半导体层742c所以容易受到陷阱能级890的影响，但是与半导体层742为单层结构的情况相比，可以实现更高的场效应迁移率。
通过本发明的一个方式，可以实现电特性的不均匀少的晶体管。因此，可以实现电特性的不均匀少的半导体装置。通过本发明的一个方式，可以提供一种可靠性高的晶体管。因此，可以实现可靠性高的半导体装置。
此外，氧化物半导体的能隙大，为3.0eV以上，可见光透射率较大。此外，在以适当的条件对氧化物半导体进行加工而得到的晶体管中，可以在使用时的温度条件下(例如为25℃)使关态电流为100zA(1×10-19A)以下、10zA(1×10-20A)以下或1zA(1×10-21A)以下。因此，可以提供功耗低的半导体装置。
通过本发明的一个方式，可以实现功耗低的晶体管。因此，可以实现功耗少的显示元件或显示装置等的半导体装置。或者，可以提供一种可靠性良好的显示元件或显示装置等的半导体装置。
再次对图36A至图36C所示的晶体管850进行说明。通过在形成于绝缘层772的凸部上设置半导体层742b，半导体层742b的侧面也可以被电极743覆盖。也就是说，晶体管850具有由电极743的电场能够电围绕半导体层742b的结构。如此，将由导电膜的电场电围绕形成有沟道的半导体层的晶体管结构称为surrounded channel(S-channel)结构。另外，将具有S-channel结构的晶体管也称为“S-channel型晶体管”或“S-channel晶体管”。
在S-channel结构中，也可以在半导体层742b的整体(块体)形成沟道。在S-channel结构中可以使晶体管的漏电流增大，来可以得到更高的通态电流。此外，也可以由电极743的电场使形成在半导体层742b中的沟道形成区域的整个区域耗尽化。因此，S-channel结构可以进一步降低晶体管的关态电流。
另外，通过增大绝缘层772的凸部的高度且缩短沟道宽度，可以进一步提高增大通态电流且降低关态电流的S-channel结构的效果等。此外，当形成半导体层742b时，也可以去除露出的半导体层742a。此时，半导体层742a的侧面与半导体层742b的侧面有时一致。
另外，如图38A至图38C所示的晶体管851，也可以在半导体层742的下方隔着绝缘层设置电极723。图38A是晶体管851的俯视图。图38B是沿图38A中的点划线X1-X2所示的部分的截面图。图38C是沿图38A中的点划线Y1-Y2所示的部分的截面图。
另外，如图39A至图39C所示的晶体管852，也可以在电极743的上方设置绝缘层775，在绝缘层775上设置有层725。图39A是晶体管852的俯视图。图39B是沿图39A中的点划线X1-X2所示的部分的截面图。图39C是沿图39A中的点划线Y1-Y2所示的部分的截面图。
在图39A至图39C中，虽然将层725设置于绝缘层775上，但也可以在绝缘层728或绝缘层729上设置层725。通过使用具有遮光性的材料形成层725，能够防止因光照射的晶体管的特性变动或可靠性的下降等。另外，通过将层725形成得至少比半导体层742b大以使半导体层742b被层725覆盖，能够提高上述效果。层725可以使用有机材料、无机材料或金属材料制造。另外，当使用导电材料制造层725时，既可以给层725供应电压，又可以使层725处于电浮动(浮动)状态。
图40A至图40C示出具有S-channel结构的晶体管的一个例子。图40A至图40C所例示的晶体管848具有与上述晶体管847大致相同的结构。在晶体管848中，在设置在绝缘层772的凸部上形成有半导体层742。晶体管848是一种包括背栅电极的顶栅型晶体管。图40A是晶体管848的俯视图。图40B示出由图40A中的X1-X2的点划线表示的部分的截面图。图40C示出由图40A中的Y1-Y2的点划线表示的部分的截面图。
设置在绝缘层729上的电极744a在设置在绝缘层726、绝缘层728及绝缘层729的开口747c中与半导体层742电连接。此外，设置在绝缘层729上的电极744b在设置在绝缘层726、绝缘层728及绝缘层729的开口747d中与半导体层742电连接。
设置在绝缘层726上的电极743在设置在绝缘层726及绝缘层772的开口747a及开口747b中与电极723电连接。因此，电极743及电极723被供应相同的电位。此外，也可以不设置开口747a和开口747b中的一方或双方。在不设置开口747a及开口747b双方时，可以对电极723及电极743供应不同的电位。
注意，用于具有S-channel结构的晶体管的半导体层不局限于氧化物半导体。
[其他结构例子]
下面，图42A至图47B示出使用薄膜的多晶硅(polysilicon)膜的n沟道型晶体管的结构例子。
图42A是晶体管70A的俯视图。图42B是沿图42A的线L1-L2的截面图，图42C是沿图42A的线W1-W2的截面图。注意，图42B是沟道长度L方向的晶体管70A的截面图，图42C是沟道宽度W方向的晶体管70A的截面图。
晶体管70A在具有绝缘表面的衬底72上包括：用作栅极的导电层73；导电层73上的绝缘层74；隔着绝缘层74与导电层73重叠的半导体层75；半导体层75上的绝缘层76；隔着绝缘层76与半导体层75重叠且用作栅极的导电层77；导电层77上的绝缘层78；绝缘层78上的绝缘层79；以及在设置在绝缘层76、绝缘层78及绝缘层79中的开口中与半导体层75电连接且用作源极或漏极的导电层80及导电层81。
半导体层75包括与导电层77重叠的沟道形成区域82、夹着沟道形成区域82的一对LDD(Lightly Doped Drain)区域83以及夹着沟道形成区域82、LDD区域83的一对杂质区域84。一对杂质区域84被用作源区域或漏区域。另外，对LDD区域83及杂质区域84添加有对半导体层75赋予n型导电型的杂质元素，例如磷(P)、砷(As)等。
晶体管70A在第一导电层(导电层73)上包括第一绝缘层(绝缘层74)、在第一绝缘层(绝缘层74)上包括具有沟道形成区域82的半导体层75、在半导体层75上包括第二绝缘层(绝缘层76)、在第二绝缘层(绝缘层76)上包括第二导电层(导电层77)，第二导电层(导电层77)隔着第二绝缘层(绝缘层76)覆盖半导体层75的侧面，半导体层75具有在沟道宽度方向的截面中被第一导电层(导电层73)及第二导电层(导电层77)包围的结构，也就是S-channel结构。
通过采用图42C所示的结构，电流流过半导体层75的整体(块体)。由于电流流过半导体层75内部，因此不容易受到界面散射的影响，所以可以获得很大的通态电流。另外，通过增加半导体层75厚度，可以增大通态电流。
另外，在晶体管70A中，除了垂直方向上的栅极电场之外，侧面方向上的栅极电场也施加到半导体层75。也就是说，半导体层75整体被施加栅极电场，所以电流流过半导体层75的块内。由此，能够实现晶体管70A的场效应迁移率的提高。
另外，通过使晶体管具有S-channel结构，还可以得到排除从上下混入半导体层75的杂质的影响的效果等。另外，第一导电层(导电层73)和第二导电层(导电层77)可以遮蔽从上下照射到半导体膜的光，从而抑制光激发，因此可以防止关态电流的增加。
在此虽然示出n沟道型晶体管的例子，但是若添加对半导体层75赋予p型导电型的杂质元素(例如硼(B)、铝(Al)、镓(Ga)等)来代替对半导体层75赋予n型导电型的杂质元素，则可以形成p沟道型晶体管。另外，也可以对n沟道型晶体管70A的沟道形成区域82添加微量的赋予p型导电型的杂质元素。
另外，也可以利用各种技术使半导体层75晶化。作为各种晶化方法，有使用激光的激光晶化法、使用催化元素的晶化法。或者，也可以采用组合了使用催化元素的晶化法和激光晶化法的方法。此外，在使用石英等具有优越的耐热性的衬底作为衬底72的情况下，也可以采用组合了使用电热炉的热晶化法、使用红外光的灯退火晶化法、使用催化元素的晶化法以及950℃左右的高温退火法的晶化法。
当对非晶硅膜照射激光使其成为多晶硅膜，且将多晶硅膜用作晶体管70A的沟道形成区域82时，由于因照射激光而形成的晶界到达多晶硅膜的下方，所以与半导体膜界面相比电流更容易流过半导体膜的块体。由此，可以减少激光的照射能量所导致的不均匀的影响。
迄今通常是通过对沟道区域添加低浓度的杂质元素来控制阈值，但是存在如下问题：在采用由一对栅电极夹着半导体层的结构时，在半导体层与绝缘膜的界面产生载流子的概率高，并且载流子被注入到绝缘膜或绝缘膜与半导体层的界面，因此导致阈值上升。另外，由该沟道区域的能带结构看来，载流子的通道仅是半导体层与绝缘膜的界面附近。因此，因施加到漏极的电压而被加速的热载流子注入到绝缘膜与半导体层的界面或绝缘膜，从而导致迁移率或漏极电流的下降的严重问题。
另外，在晶体管70A中，除了垂直方向上的栅极电场之外，侧面方向上的栅极电场也施加到半导体膜。也就是说，栅极电场施加到半导体膜整体，所以电流流过半导体膜的块内。由此，能够实现晶体管的场效应迁移率的提高。
注意，图42A虽然示出包括用作栅极的导电层77以及用作背栅电极的导电层73的结构，但是也可以采用其他结构。例如，可以根据所使用的电路而局部地设置省略了用作背栅电极的导电层73的晶体管。
另外，图42A示出用作栅极的导电层77具有锥形部分的结构。使用具有锥形部分的栅电极对半导体层掺杂杂质元素来自对准地形成杂质区域，由此可以实现热载流子的劣化少的半导体装置。
另外，在晶体管70A中，虽然使用作栅极的导电层77与用作背栅电极的导电层73电连接，但是也可以对它们分别施加不同的电位。图43A至图43C示出该例子。图43A是晶体管70B的俯视图。图43B是沿图43A的L1-L2线的截面图，图43C是沿图43A的W1-W2线的截面图。
另外，图43A至图43C所示的晶体管70B的绝缘层74的种类与晶体管70A的不同。在晶体管70B中，作为绝缘层74使用通过等离子体CVD法等得到的绝缘膜。由于用作背栅电极的导电层73的存在而在绝缘膜表面形成凸部，因为是在其上形成半导体膜，所以半导体膜表面也反映有基底的表面形状。
晶体管70B的沟道形成区域也是由用作栅极的导电层77及用作背栅电极的导电层73包围的S-channel结构。
另外，图44A示出晶体管70C的俯视图。图44B是沿表示晶体管70C的沟道长度方向的L1-L2线的截面图。图44C是沿表示晶体管70C的沟道宽度方向的W1-W2线的截面图。
图44A示出导电层77、导电层73、半导体层75、导电层80、导电层81、开口93、开口94、开口95及开口96。导电层77被用作栅极。导电层73被用作背栅极。开口93、94是用来连接半导体层75、导电层80及导电层81的开口。开口95、96是用来电连接导电层77及导电层73的开口。
在图44B中，在衬底72上包括：导电层73；绝缘层74；隔着绝缘层74与导电层73重叠的半导体层75；半导体层75上的绝缘层76；隔着绝缘层76与半导体层75重叠且用作栅极的导电层77a及导电层77b；导电层77a及导电层77b上的绝缘层78；绝缘层78上的绝缘层79；以及在设置在绝缘层76、绝缘层78及绝缘层79中的开口93、94中与半导体层75电连接且用作源极或漏极的导电层80及导电层81。
在图44C中，在衬底72上包括导电层73；绝缘层74；半导体层75；绝缘层76；在开口95、96中与导电层73电连接的导电层77a及导电层77b；导电层77a及导电层77b上的绝缘层78；以及绝缘层78上的绝缘层79。半导体层75包括沟道形成区域82、LDD区域83及杂质区域84。由于导电层77a及导电层77b的结构，通过隔着不与导电层77b重叠的导电层77a的区域进行掺杂，可以自对准地形成杂质区域。与导电层77a重叠的LDD区域的长度被作为其离子掺杂时的掩模的导电层77b控制。将导电层77a及导电层77b用作离子掺杂时的掩模，自对准地形成与导电层77a重叠的LDD区域，并且将其长度(Lov)调整为所需要的长度。由此，可以准确地控制与导电层77a重叠的LDD区域的长度，从而可以延长耐热载流子劣化的使用寿命，以高成品率制造可靠性高的半导体装置。
在晶体管70C中，由作为栅极的导电层77、与导电层77电连接的作为背栅极的导电层73在沟道宽度方向上电包围半导体层75的沟道形成区域82。也就是说，在该结构中，可以从沟道形成区域的顶面、底面及侧面包围沟道形成区域。由此，可以提高通态电流，缩小沟道宽度方向上的尺寸。另外，由于沟道形成区域被导电膜包围，所以更容易进行沟道形成区域的遮光，从而可以抑制非意图的光照射到沟道形成区域而导致光激发。
此外，在晶体管70C中，可以抑制由于在半导体层75中的W1-W2方向上的侧端部发生非意图的导电性的上升而导致的导通状态。还可以减小添加到LDD区域83及杂质区域84的杂质元素分布的不均匀的影响。
另外，在图44A至图44C所示的结构中，可以抑制由于在半导体层75中的W1-W2方向上的侧端部发生非意图的导电性的上升而导致的导通状态。还可以减小添加到半导体层75内的杂质元素分布的不均匀的影响。
另外，在图44A至图44C所示的结构中，虽然采用使栅极与背栅极电连接的结构，但是如图43A至图43C所示的一个例子那样，将它们设定为不同的电位的结构也是有效的。该结构尤其在仅使用n沟道型晶体管构成电路时是有效的。也就是说，由于通过对背栅极施加电压而可以控制晶体管的阈值电压，所以可以利用由阈值电压不同的晶体管构成的ED-MOS构成反相器电路等的逻辑电路。通过将这样的逻辑电路用于驱动像素的驱动电路，可以减小驱动电路所占的面积，因此可以实现显示装置的窄边框化。另外，通过将背栅极的电压设定为晶体管成为关闭状态的电压，可以进一步减小晶体管成为关闭状态时的关态电流。由此，即使显示装置的刷新频率增高，也可以持续保持所写入的电压。因此，可以期待写入次数减少所带来的显示装置的低功耗化。
注意，图44A至图44C所示的俯视图及截面图只是一个例子，也可以采用其他结构。例如，图45A至图45C示出与图44A至图44C不同的俯视图及截面图。
图45A至图45C所示的晶体管70D与图44A至图44C所示的晶体管70C的不同之处在于：以单层形成将成为栅极的导电层77，并且开口95、96的位置更近于沟道形成区域82一侧。由此，可以更容易地从晶体管70D的沟道形成区域的顶面、底面及侧面对沟道形成区域施加电场。另外，该结构也与图44A至图44C同样为S-channel结构，因此可以发挥该结构的效果。
此外，作为其他结构，图46A至图46C示出与图44A至图44C及图45A至图45C不同的俯视图及截面图。
图46A至图46C所示的结构与图44A至图44C及图45A至图45C所示的结构的不同之处在于：由导电层73a及导电层73b构成将成为晶体管70E的背栅极的导电层73，并且由导电层73a包围导电层73b。该结构也与图44A至图44C同样为S-channel结构，因此可以发挥该结构的效果。
并且，在图46A至图46C的结构中，即使在将具有可动性元素的金属(例如铜(Cu))用于导电层73b的情况下，也可以防止可动性元素进入半导体膜而使半导体膜劣化。
另外，作为位于布线的被形成面的用作阻挡膜的导电层73a的材料，可以使用高融点材料的钨(W)、钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)中的任一个、这些材料的合金(例如，W-Mo、Mo-Cr、Ta-Mo)、这些材料的氮化物(例如，氮化钨、氮化钛、氮化钽、包含钛和硅的氮化物)等。作为形成方法，可以使用溅射法、CVD法等。另外，作为导电层73b的材料，优选使用铜(Cu)，但是只要是低电阻材料就没有特别的限制。例如，可以使用银(Ag)、铝(Al)、金(Au)、以及其合金等。作为形成导电层73b的方法优选使用溅射法，但是若选择不会给抗蚀剂掩模带来损伤的条件，则也可以使用CVD法。
在图47A及图47B中，示出n沟道型晶体管70及p沟道型晶体管71。
在此，示出在同一衬底上形成n沟道型晶体管70及p沟道型晶体管71的一个例子。通过组合n沟道型晶体管70和p沟道型晶体管71，可以制造CMOS电路等。
晶体管70在具有绝缘表面的衬底72上包括：用作栅极的导电层73；导电层73上的绝缘层74；隔着绝缘层74与导电层73重叠的半导体层75；半导体层75上的绝缘层76；隔着绝缘层76与半导体层75重叠且用作栅极的导电层77a及导电层77b；导电层77a及导电层77b上的绝缘层78；绝缘层78上的绝缘层79；以及在设置在绝缘层76、绝缘层78及绝缘层79中的开口中与半导体层75电连接且用作源极或漏极的导电层80及导电层81。
导电层77b的沟道长度方向上的宽度短于导电层77a，导电层77a及导电层77b从绝缘层76一侧依次层叠。另外，半导体层75包括：与导电层77b重叠的沟道形成区域82；在其间夹有沟道形成区域82的一对LDD区域83；以及在其间夹有沟道形成区域82及LDD区域83的一对杂质区域84。一对杂质区域84被用作源区域或漏区域。
另外，晶体管71在具有绝缘表面的衬底72上包括：用作栅极的导电层85；导电层85上的绝缘层74；隔着绝缘层74与导电层85重叠的半导体层86；半导体层86上的绝缘层76；隔着绝缘层76与半导体层86重叠且用作栅极的导电层87a及导电层87b；导电层87a及导电层87b上的绝缘层78；绝缘层78上的绝缘层79；以及在设置在绝缘层76、绝缘层78及绝缘层79中的开口中与半导体层86电连接且用作源极或漏极的导电层88及导电层89。
导电层87b的沟道长度方向上的宽度短于导电层87a，导电层87a及导电层87b从绝缘层76一侧依次层叠。另外，半导体层86包括：与导电层87b重叠的沟道形成区域90；以及在其间夹有沟道形成区域90的一对杂质区域91。一对杂质区域91被用作源区域或漏区域。
在图47A中，虽然示出包括用作栅极的导电层77a、77b以及用作背栅电极的导电层73的结构，但是也可以采用其他结构。例如，如图47B所示，可以省略用作背栅电极的导电层73。另外，在图47A中，虽然示出包括用作栅极的导电层87a、87b以及用作背栅电极的导电层85的结构，但是也可以采用其他结构。例如，如图47B所示，可以省略用作背栅电极的导电层85。
图47A所示的n沟道型晶体管70与实施方式1同样为S-channel结构，并且对应于图44B的晶体管70C。另外，图47A所示的n沟道型晶体管70的俯视图对应于图44B的晶体管70C的俯视图。另外，图47A所示的n沟道型晶体管70的沟道宽度方向的截面图对应于图44C的晶体管70C的截面图。
图48A至图48C及图49A至图49C示出与上述结构的一部分不同的晶体管的俯视图及截面图。
图48A至图48C所示的晶体管70F具有所谓的交错型结构。
晶体管70F包括：衬底72上的绝缘层74；绝缘层74上的半导体层75；绝缘层74及半导体层75上的绝缘层76；绝缘层76上的导电层77；绝缘层76及导电层77上的绝缘层78；绝缘层78上的绝缘层79；以及绝缘层79上的导电层80及导电层81。半导体层75包括沟道形成区域82及杂质区域84。此外，半导体层75也可以包括LDD区域。
另外，导电层80穿过设置在绝缘层76、绝缘层78及绝缘层79中的开口93与半导体层75电连接。另外，导电层81穿过设置在绝缘层76、绝缘层78及绝缘层79的开口94与半导体层75电连接。
此外，绝缘层74能够被用作基底绝缘层。另外，绝缘层76的一部分能够被用作栅极绝缘层，导电层77的一部分能够被用作栅电极。另外，绝缘层78及绝缘层79能够被用作层间绝缘层。另外，导电层80的一部分能够被用作源电极，导电层81的一部分能够被用作漏电极。晶体管70F是在半导体层75的不与导电层77重叠的区域中形成杂质区域84的所谓的自对准型结构。另外，晶体管70F是Single Gate(单栅)结构的晶体管。
图49A至图49C所示的晶体管70G具有所谓的交错型结构，其中，在上面说明的晶体管70F中设置有背栅电极。
其一部分被用作背栅电极的导电层73位于绝缘层74的下侧。在晶体管70G中，由导电层73及导电层77夹着沟道形成区域82。在此，导电层73与导电层77优选在未图示的区域中电连接。
如图49B及图49C所示，绝缘层74的不与半导体层75重叠的区域比与半导体层75重叠的区域薄。通过采用这种结构，可以由导电层77覆盖沟道形成区域82的侧面。由此，可以从沟道形成区域82的侧面方向有效地施加栅极电场。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式4
在本实施方式中，参照附图说明包括本发明的一个方式的触摸面板及IC的触摸面板模块的结构例子。
图50示出触摸面板模块6500的方框图。触摸面板模块6500包括触摸面板6510及IC6520。
触摸面板6510包括显示部6511、输入部6512及扫描线驱动电路6513。显示部6511包括多个像素、多个信号线及多个扫描线，并且能够显示图像。输入部6512包括感测感测对象对触摸面板6510的接触或接近的多个传感器元件，并且能够被用作触摸传感器。扫描线驱动电路6513能够对显示部6511中的扫描线输出扫描信号。
在此，虽然为了便于说明，作为触摸面板6510的结构分开示出显示部6511和输入部6512，但是优选采用兼具显示图像的功能和触摸传感器的功能的所谓的In-Cell型触摸面板。
作为可以用作输入部6512的触摸传感器的方式，例如可以使用静电电容式。作为静电电容式，有表面型静电电容式、投影型静电电容式等。作为投影型静电电容式，有自电容式、互电容式等。优选使用互电容式，由此可以同时进行多点检测。
注意，并不局限于此，还可以将能够感测手指或触屏笔等感测对象的接近或接触的各种方式的传感器用于输入部6512。例如，作为传感器的方式，除了静电电容式，还可以使用电阻膜式、表面声波式、红外线式、光学式等各种方式。
作为In-Cell型触摸面板，典型地有Semi-In-Cell型和Full-In-Cell型。Semi-In-Cell型是指在支撑显示元件的衬底和对置衬底的双方或在对置衬底上设置有构成触摸传感器的电极等的结构。Full-In-Cell型是指在支撑显示元件的衬底上设置有构成触摸传感器的电极等的结构。通过采用Full-In-Cell型触摸面板，可以使对置衬底的结构简化，所以是优选的。尤其是在Full-In-Cell型中，通过将构成显示元件的电极兼作构成触摸传感器的电极，可以使制造工序简化，从而降低制造成本，所以是优选的。
显示部6511优选具有HD(像素个数1280×720)、FHD(像素个数1920×1080)、WQHD(像素个数2560×1440)、WQXGA(像素个数2560×1600)、4K(像素个数3840×2160)、8K(像素个数7680×4320)等极高的分辨率。尤其优选具有4K、8K或更高的分辨率。另外，设置在显示部6511中的像素的密度(清晰度)优选为300ppi以上，更优选为500ppi以上，更优选为800ppi以上，进一步优选为1000ppi以上，更进一步优选为1200ppi以上。这样的具有高分辨率及高清晰度的显示部6511可以进一步提高便携式或家用等的个人用途中的真实感或纵深感等。
IC6520包括电路单元6501、信号线驱动电路6502、传感器驱动电路6503及感测电路6504。电路单元6501包括时序控制器6505及图像处理电路6506等。
信号线驱动电路6502能够对显示部6511中的信号线输出作为模拟信号的影像信号(也称为视频信号)。例如，信号线驱动电路6502可以具有组合移位寄存器电路和缓冲器电路的结构。另外，触摸面板6510可以包括与信号线连接的解复用器电路。
传感器驱动电路6503能够输出驱动输入部6512中的传感器元件的信号。传感器驱动电路6503例如可以具有组合移位寄存器电路和缓冲器电路的结构。
感测电路6504能够对电路单元6501输出来自输入部6512中的传感器元件的输出信号。例如，感测电路6504可以包括放大电路及模拟数据转换电路(ADC：Analog-DigitalConvertor)。此时，感测电路6504将从输入部6512输出的模拟信号转换为数字信号且输出到电路单元6501。
电路单元6501中的图像处理电路6506具有如下功能：生成并输出驱动触摸面板6510的显示部6511的信号；生成并输出驱动输入部6512的信号；以及分析从输入部6512输出的信号且将其输出到CPU6540。
具体而言，图像处理电路6506例如能够按照CPU6540的指令生成影像信号。另外，图像处理电路6506能够按照显示部6511的规格对影像信号进行信号处理来将其转换为模拟影像信号，并供应到信号线驱动电路6502。另外，图像处理电路6506能够按照CPU6540的指令生成对传感器驱动电路6503输出的驱动信号。图像处理电路6506还能够分析从感测电路6504输入的信号，并将其作为位置信息输出到CPU6540。
时序控制器6505能够根据被图像处理电路6506处理的影像信号等中的同步信号生成对扫描线驱动电路6513及传感器驱动电路6503输出的信号(时钟信号、起始脉冲信号等信号)，并将其输出。时序控制器6505也可以具有生成规定感测电路6504输出信号的时序的信号且将其输出的功能。在此，时序控制器6505优选输出分别与对扫描线驱动电路6513输出的信号以及对传感器驱动电路6503输出的信号同步的信号。尤其是，优选将改写显示部6511的像素的数据的期间和在输入部6512中感测的期间分开。例如，可以以将一个帧期间分为改写像素的数据的期间和感测期间的方式驱动触摸面板6510。另外，例如通过在一个帧期间中设置两个以上的感测期间，可以提高检测灵敏度及感测准确度。
图像处理电路6506例如可以包括处理器。例如，可以使用DSP(Digital SignalProcessor：数字信号处理器)、GPU(Graphics Processing Unit：图形处理器)等微处理器。微处理器也可以由FPGA(Field Programmable Gate Array：现场可编程门阵列)或FPAA(Field Programmable Analog Array：现场可编程模拟阵列)等PLD(Programmable LogicDevice：可编程逻辑器件)来构成。通过由处理器解释且执行来自各种程序的指令，进行各种数据处理或程序控制。有可能由处理器执行的程序可以被存储在处理器中的存储器区域，也可以被存储在另外设置的存储装置中。
此外，也可以将在其沟道形成区域中使用氧化物半导体而实现了极小的关态电流的晶体管用于触摸面板6510中的显示部6511、扫描线驱动电路6513、IC6520中的电路单元6501、信号线驱动电路6502、传感器驱动电路6503、感测电路6504或者设置在外部的CPU6540等。由于该晶体管的关态电流极小，所以通过将该晶体管用于保持流入用作存储元件的电容元件的电荷(数据)的开关，可以确保数据的长期保持。例如，通过将该特性应用于图像处理电路6506的寄存器或高速缓冲存储器，可以仅在必要时使图像处理电路6506工作，而在其他情况下使之前的处理信息储存在该存储元件，从而实现常闭运算(normallyoff computing)，由此可以实现触摸面板模块6500及安装有该触摸面板模块6500的电子设备的低功耗化。
注意，虽然在此示出电路单元6501包括时序控制器6505及图像处理电路6506的结构，但是也可以将图像处理电路6506或具有图像处理电路6506的一部分功能的电路设置在IC6520的外部。或者，也可以由CPU6540承担图像处理电路6506的全部或一部分功能。例如，也可以采用电路单元6501包括信号线驱动电路6502、传感器驱动电路6503、感测电路6504及时序控制器6505的结构。
注意，虽然在此示出IC6520包括电路单元6501的例子，但是电路单元6501也可以不包括在IC6520内。此时，可以采用IC6520包括信号线驱动电路6502、传感器驱动电路6503及感测电路6504的结构。例如，当在触摸面板模块6500中安装多个IC时，可以另外设置电路单元6501而配置不包括电路单元6501的多个IC6520，也可以组合仅包括IC6520及信号线驱动电路6502的IC来配置。
如此，通过将驱动触摸面板6510的显示部6511的功能及驱动输入部6512的功能组合于一个IC中，可以减少安装在触摸面板模块6500中的IC的个数，由此可以降低成本。
图51A、图51B及图51C是安装有IC6520的触摸面板模块6500的示意图。
在图51A中，触摸面板模块6500包括衬底6531、对置衬底6532、多个FPC6533、IC6520及IC6530等。在衬底6531与对置衬底6532之间包括显示部6511、输入部6512及扫描线驱动电路6513。IC6520及IC6530以COG方式等安装方法安装在衬底6531上。
IC6530是在上述IC6520中仅包括信号线驱动电路6502或者包括信号线驱动电路6502及电路单元6501的IC。通过FPC6533从外部对IC6520或IC6530供应信号。还可以通过FPC6533从IC6520或IC6530向外部输出信号。
图51A例示出以夹着显示部6511的方式设置两个扫描线驱动电路6513的结构。并且示出除了IC6520还包括IC6530的结构。这样的结构可以适用于显示部6511的分辨率极高的情况。
图51B示出安装有一个IC6520及一个FPC6533的例子。如此，通过将功能集中于一个IC6520，可以减少构件的个数，所以是优选的。另外，在图51B中，示出沿着显示部6511的两个短边中的近于FPC6533一侧的边配置扫描线驱动电路6513的例子。
图51C例示出包括安装有图像处理电路6506等的PCB(Printed Circuit Board：印刷电路板)6534的结构。衬底6531上的IC6520、IC6530与PCB6534由FPC6533电连接。在此，IC6520也可以不包括上述图像处理电路6506。
此外，在图51A、图51B及图51C的各图中，IC6520或IC6530也可以不安装在衬底6531上而安装在FPC6533上。例如，IC6520或IC6530以COF(Chip On Film：薄膜覆晶封装)方式或TAB(Tape Automated Bonding：卷带自动结合)方式等安装方法安装在FPC6533上即可。
如图51A及图51B所示，在显示部6511的短边一侧配置FPC6533或IC6520(及IC6530)等的结构能够实现窄边框化，因此例如可以适用于智能手机、移动电话或平板终端等电子设备。另外，如图51C所示的使用PCB6534的结构例如可以适用于电视装置、显示器装置、平板终端或笔记本型个人计算机等。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式5
在本实施方式中，参照图52至图54B对包括本发明的一个方式的显示装置或显示系统的显示模块及电子设备进行说明。
图52所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、框架8009、印刷衬底8010、电池8011。
例如可以将本发明的一个方式的显示面板、触摸面板或触摸面板模块用于触摸面板8004。
上盖8001及下盖8002的形状或尺寸可以根据触摸面板8004的尺寸适当地改变。
触摸面板8004可以是电阻膜式触摸面板或电容式触摸面板，并且可以被形成为与显示面板重叠。此外，也可以使触摸面板8004的对置衬底(密封衬底)具有触摸面板的功能。另外，也可以在触摸面板8004的各像素内设置光传感器，而形成光学触摸面板。
另外，在采用透射型或半透射型液晶元件的情况下，也可以如图52所示设置背光源8007。背光源8007包括光源8008。注意，虽然在图52中例示出在背光源8007上配置光源8008的结构，但是不局限于此。例如，可以在背光源8007的端部设置光源8008，并使用光扩散板。当使用有机EL元件等自发光型发光元件时，或者当使用反射型面板等时，可以采用不设置背光源8007的结构。
框架8009除了具有保护触摸面板8004的功能以外还具有用来遮断因印刷衬底8010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架8009也可以具有散热板的功能。
印刷衬底8010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以采用外部的商业电源，也可以采用另行设置的电池8011的电源。当使用商业电源时，可以省略电池8011。
此外，在触摸面板8004中还可以设置偏振片、相位差板、棱镜片等构件。
图53A至图53H及图54A及图54B是示出电子设备的图。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(它具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图53A示出移动计算机，该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。
图53B示出具备记录媒体的便携式图像再现装置(例如DVD再现装置)，该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。
图53C示出电视装置，除了上述以外还可以包括支架5012等。可以通过利用框体5000所具备的操作开关或另行提供的遥控操作机5013进行电视装置的操作。通过利用遥控操作机5013所具备的操作键，可以进行频道及音量的操作，并可以对显示在显示部5001上的图像进行操作。另外，也可以采用在遥控操作机5013中设置显示从该遥控操作机5013输出的数据的显示部的结构。
图53D示出便携式游戏机，该便携式游戏机除了上述以外还可以包括记录介质读取部5011等。
图53E示出具有电视接收功能的数码相机，该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。
图53F示出便携式游戏机，该便携式游戏机除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。
图53G示出便携式电视接收机，该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。
图53H是手表型信息终端，该手表型信息除了上述以外还可以包括腕带5018、表带扣5019等。安装在兼作框架(bezel)部分的框体5000中的显示部5001具有非矩形状的显示区域。显示部5001可以显示表示时间的图标5020以及其他图标5021等。
图54A是数字标牌(Digital Signage)。图54B是设置于圆柱状的柱子上的数字标牌。
图53A至图53H、图54A及图54B所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控屏的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据并将其显示在显示部上的功能；等。此外，包括多个显示部的电子设备可以具有在一个显示部主要显示图像信息而在另一个显示部主要显示文本信息的功能，或者具有通过将考虑了视差的图像显示于多个显示部上来显示三维图像的功能等。并且，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静止图像；拍摄活动图像；对所拍摄的图像进行自动或手工校正；将所拍摄的图像存储在记录介质(外部或内置于影像拍摄装置中)中；将所拍摄的图像显示在显示部上；等等。注意，图53A至图53H、图54A及图54B所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。
本实施方式所述的电子设备的特征在于具有用于显示某种信息的显示部。可以将本发明的一个方式的显示面板、触摸面板或触摸面板模块等适用于该显示部。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
符号说明
10 触摸面板模块
11 电容元件
21 衬底
22 触摸传感器
22a 开口
23a 开口
24a 开口
23 导电层
24 导电层
25 导电层
26 导电层
29 布线
30 显示面板
31 衬底
32 显示部
33 像素
33B 子像素
33G 子像素
33R 子像素
33Y 子像素
34 电路
35 布线
41 FPC
42 FPC
60 显示元件
70 晶体管
70A 晶体管
70B 晶体管
70C 晶体管
70D 晶体管
70E 晶体管
70F 晶体管
70G 晶体管
71 晶体管
72 衬底
73 导电层
73a 导电层
73b 导电层
74 绝缘层
75 半导体层
76 绝缘层
77 导电层
77a 导电层
77b 导电层
78 绝缘层
79 绝缘层
80 导电层
81 导电层
82 沟道形成区域
83 LDD区域
84 杂质区域
85 导电层
86 半导体层
87a 导电层
87b 导电层
88 导电层
89 导电层
90 沟道形成区域
91 杂质区域
93 开口
94 开口
95 开口
96 开口
101 连接部
111 导电层
112 液晶
113 导电层
114 导电层
121 绝缘层
122 绝缘层
123 保护层
124 间隔物
125 导电层
126 绝缘层
130a 偏振片
130b 偏振片
131B 着色层
131G 着色层
131R 着色层
132 遮光层
141 粘合层
151 导电层
152 液晶
153 导电层
201 晶体管
202 晶体管
203 电容元件
204 连接部
211 绝缘层
212 绝缘层
213 绝缘层
214 绝缘层
215 绝缘层
221 导电层
222 导电层
223 导电层
224 导电层
231 半导体层
232 低电阻区域
241 连接层
242 连接层
243 连接体
300 缓冲层
301 晶体管
302 晶体管
401 晶体管
402 晶体管
601 脉冲电压输出电路
602 电流感测电路
603 电容器
621 电极
622 电极
723 电极
725 层
726 绝缘层
727 绝缘层
728 绝缘层
729 绝缘层
741 绝缘层
742 半导体层
742a 半导体层
742b 半导体层
742c 半导体层
743 电极
744a 电极
744b 电极
746 电极
747a 开口
747b 开口
747c 开口
747d 开口
755 杂质
771 衬底
772 绝缘层
775 绝缘层
810 晶体管
811 晶体管
820 晶体管
821 晶体管
822 晶体管
825 晶体管
830 晶体管
831 晶体管
840 晶体管
841 晶体管
842 晶体管
843 晶体管
844 晶体管
845 晶体管
846 晶体管
847 晶体管
848 晶体管
850 晶体管
851 晶体管
852 晶体管
882 Ec
883a Ec
883b Ec
883c Ec
886 Ec
887 Ec
890 陷阱能级
3501 布线
3502 布线
3503 晶体管
3504 液晶元件
3510 布线
3510_1 布线
3510_2 布线
3511 布线
3515_1 区块
3515_2 区块
3516 区块
5000 框体
5001 显示部
5002 显示部
5003 扬声器
5004 LED灯
5005 操作键
5006 连接端子
5007 传感器
5008 麦克风
5009 开关
5010 红外端口
5011 记录介质读取部
5012 支架
5013 遥控操作机
5014 天线
5015 快门按钮
5016 图像接收部
5017 充电器
5018 腕带
5019 表带扣
5020 图标
5021 图标
6500 触摸面板模块
6501 电路单元
6502 信号线驱动电路
6503 传感器驱动电路
6504 感测电路
6505 时序控制器
6506 图像处理电路
6510 触摸面板
6511 显示部
6512 输入部
6513 扫描线驱动电路
6520 IC
6530 IC
6531 衬底
6532 对置衬底
6533 FPC
6534 PCB
6540 CPU
8000 显示模块
8001 上盖
8002 下盖
8003 FPC
8004 触摸面板
8006 显示面板
8007 背光源
8008 光源
8009 框架
8010 印刷衬底
8011 电池

Claims (17)

1.一种触摸面板，包括：
第一衬底；
第一导电层；
第二导电层；
第三导电层；
第四导电层；以及
液晶层，
其中，所述第三导电层位于所述第一衬底上，
所述第四导电层与所述第三导电层位于同一面上且相互分开，
所述液晶层位于所述第三导电层的上侧，
所述第二导电层位于所述液晶层的上侧，
所述第一导电层位于所述第二导电层的上侧，
所述第一导电层具有包括多个开口的网状，
所述第二导电层使可见光透过且包括与所述第三导电层重叠的部分以及与所述第四导电层重叠的部分，
所述第三导电层及所述第四导电层使可见光透过，
所述第三导电层包括与所述多个开口中的一个重叠的部分，
所述第四导电层包括与所述多个开口中的另一个重叠的部分，
并且，在平面中，所述第一导电层位于所述第三导电层与所述第四导电层之间。
2.根据权利要求1所述的触摸面板，
其中所述第二导电层被用作公共电极，
并且所述第三导电层及所述第四导电层都被用作像素电极。
3.一种触摸面板，包括：
第一衬底；
第一导电层；
第二导电层；
第三导电层；
第四导电层；
第五导电层；以及
液晶层，
其中，所述第五导电层位于所述第一衬底上，
所述第五导电层包括与所述第三导电层重叠的部分以及与所述第四导电层重叠的部分，
所述第四导电层与所述第三导电层位于同一面上且相互分开，
所述液晶层位于所述第三导电层及所述第五导电层的上侧，
所述第二导电层位于所述液晶层的上侧，
所述第一导电层位于所述第二导电层的上侧，
所述第一导电层具有包括多个开口的网状，
所述第二导电层使可见光透过且包括与所述第三导电层重叠的部分以及与所述第四导电层重叠的部分，
所述第三导电层包括与所述多个开口中的一个重叠的部分，
所述第四导电层包括与所述多个开口中的另一个重叠的部分，
所述第五导电层使可见光透过或者所述第三导电层及所述第四导电层使可见光透过，
在平面中，所述第一导电层位于所述第三导电层与所述第四导电层之间，
所述第三导电层或所述第五导电层具有梳齿状或包括狭缝，
所述多个开口中的所述一个开口、所述第三导电层、所述第五导电层在第一区域中相互重叠，
并且，所述多个开口中的所述一个开口在第二区域中与所述第三导电层和所述第五导电层中的一个重叠且与所述第三导电层和所述第五导电层中的另一个不重叠。
4.根据权利要求3所述的触摸面板，
其中所述第三导电层及所述第四导电层都被用作像素电极，
并且所述第五导电层被用作公共电极。
5.根据权利要求3所述的触摸面板，其中所述第五导电层位于所述第三导电层及所述第四导电层的下侧。
6.根据权利要求1或3所述的触摸面板，其中所述第二导电层与被供应恒电位的端子电连接。
7.根据权利要求1或3所述的触摸面板，
其中第二衬底位于所述第一导电层的上侧，
并且所述第一导电层及所述第二导电层形成在所述第二衬底上。
8.根据权利要求1或3所述的触摸面板，
其中遮光层在所述第一导电层的上侧，
并且所述遮光层与所述第一导电层在一个区域中相互重叠。
9.根据权利要求1或3所述的触摸面板，其中圆偏振片位于所述第一导电层的上侧。
10.根据权利要求1或3所述的触摸面板，
其中第一着色层及第二着色层位于所述第三导电层的上侧，
所述第一着色层包括与所述多个开口中的所述一个开口重叠的区域，
并且所述第二着色层包括与所述多个开口中的所述另一个开口重叠的区域。
11.根据权利要求10所述的触摸面板，
其中所述第一导电层包括与所述第一着色层和所述第二着色层中的至少一个重叠的部分。
12.根据权利要求1或3所述的触摸面板，
其中间隔物位于所述第三导电层的上侧且所述第二导电层的下侧，
并且所述间隔物包括与所述第一导电层重叠的部分。
13.根据权利要求1或3所述的触摸面板，
其中晶体管位于所述液晶层与所述第一衬底之间，
所述晶体管的源极和漏极中的一个与所述第三导电层电连接，
并且所述晶体管包括包含氧化物半导体的半导体层。
14.根据权利要求13所述的触摸面板，
其中所述晶体管包括第一栅电极及第二栅电极，
所述第一栅电极位于所述半导体层的下侧，
所述第二栅电极位于所述半导体层的上侧，
并且所述第二栅电极、所述半导体层、所述第三导电层在一个区域中相互重叠。
15.根据权利要求14所述的触摸面板，
其中所述第二栅电极和所述半导体层包括相同的金属元素。
16.根据权利要求1或3所述的触摸面板，
其中晶体管位于所述液晶层与所述第一衬底之间，
所述晶体管的源极和漏极中的一个与所述第三导电层电连接，
并且所述晶体管包括包含非晶硅、多晶硅或单晶硅的半导体层。
17.根据权利要求16所述的触摸面板，
其中所述晶体管包括第一栅电极及第二栅电极，
所述第一栅电极位于所述半导体层的下侧，
所述第二栅电极位于所述半导体层的上侧，
并且所述第二栅电极、所述半导体层与所述第三导电层在一个区域中相互重叠。
CN201610299236.9A 2015-05-08 2016-05-06 触摸面板 Active CN106125971B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015095745 2015-05-08
JP2015-095796 2015-05-08
JP2015095796 2015-05-08
JP2015-095745 2015-05-08

Publications (2)

Publication Number Publication Date
CN106125971A true CN106125971A (zh) 2016-11-16
CN106125971B CN106125971B (zh) 2021-02-05

Family

ID=57179309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610299236.9A Active CN106125971B (zh) 2015-05-08 2016-05-06 触摸面板

Country Status (6)

Country Link
US (1) US10185449B2 (zh)
JP (4) JP6713820B2 (zh)
KR (1) KR102559122B1 (zh)
CN (1) CN106125971B (zh)
DE (1) DE102016206922A1 (zh)
TW (1) TWI696942B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107831615A (zh) * 2016-07-13 2018-03-23 株式会社半导体能源研究所 输入输出面板、输入输出装置、半导体装置
CN109541834A (zh) * 2018-12-29 2019-03-29 厦门天马微电子有限公司 显示面板及显示装置
CN109683670A (zh) * 2019-01-10 2019-04-26 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109841637A (zh) * 2019-01-30 2019-06-04 北京京东方传感技术有限公司 一种柔性平板探测器及其制作方法
WO2023070469A1 (zh) * 2021-10-28 2023-05-04 京东方科技集团股份有限公司 液晶手写面板、手写装置及其控制方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
CN104716270A (zh) * 2015-03-16 2015-06-17 上海和辉光电有限公司 一种薄膜封装结构和具有该结构的有机发光装置
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10229316B2 (en) * 2016-01-29 2019-03-12 Synaptics Incorporated Compound collimating system using apertures and collimators
KR102593838B1 (ko) * 2016-09-20 2023-10-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20180114771A (ko) 2017-04-11 2018-10-19 주식회사 아모센스 터치 스크린 센서 및 이를 구비한 터치 스크린 패널
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102468879B1 (ko) * 2017-08-31 2022-11-21 삼성전자주식회사 디스플레이 패널의 구성을 이용한 안테나를 포함하는 전자 장치
JP6711804B2 (ja) * 2017-10-27 2020-06-17 株式会社三共 遊技機
CN110162199A (zh) * 2018-02-13 2019-08-23 宸美（厦门）光电有限公司 触控面板及其制作方法
JP7214351B2 (ja) * 2018-03-06 2023-01-30 株式会社ジャパンディスプレイ 検出装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
JP7338375B2 (ja) * 2019-09-30 2023-09-05 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置
US11494016B2 (en) * 2020-02-20 2022-11-08 Novatek Microelectronics Corp. Touch integrated display device
CN114816101A (zh) * 2021-01-29 2022-07-29 宸美（厦门）光电有限公司 触控感应器以及触控显示模块
KR102524842B1 (ko) * 2021-03-12 2023-04-24 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
CN114597229B (zh) * 2022-03-22 2023-06-27 业成科技（成都）有限公司 触控式微型发光二极体显示器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248261A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103246391A (zh) * 2012-02-07 2013-08-14 爱特梅尔公司 触摸传感器及形成所述触摸传感器的方法
CN104156110A (zh) * 2014-08-05 2014-11-19 京东方科技集团股份有限公司 具有触摸功能的显示器件及其制作方法、显示装置
US20150070305A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Touch sensing display device
CN104571696A (zh) * 2014-12-23 2015-04-29 上海天马有机发光显示技术有限公司 触控显示面板和触控显示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4773252B2 (ja) * 2006-04-11 2011-09-14 太陽誘電株式会社 積層コンデンサ
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
US8208080B2 (en) * 2007-03-07 2012-06-26 Chimei Innolux Corporation Liquid crystal display
JP5260083B2 (ja) * 2008-02-27 2013-08-14 ローム株式会社 半導体集積回路
CN102160105B (zh) * 2008-09-19 2014-06-11 株式会社半导体能源研究所 显示装置及其制造方法
US9244568B2 (en) 2008-11-15 2016-01-26 Atmel Corporation Touch screen sensor
KR101733140B1 (ko) * 2010-09-14 2017-05-08 삼성디스플레이 주식회사 터치스크린패널 일체형 영상표시장치 및 그 제조방법
US20120299865A1 (en) 2011-05-25 2012-11-29 Hyunseok Yu Sensor for Capacitive Touch Panel Including Mesh Pattern and Capacitive Touch Panel Including the Same
US9470941B2 (en) * 2011-08-19 2016-10-18 Apple Inc. In-cell or on-cell touch sensor with color filter on array
US20130127775A1 (en) 2011-11-22 2013-05-23 Esat Yilmaz Single-Layer Touch Sensor with Crossovers
US9154127B2 (en) 2012-03-06 2015-10-06 Atmel Corporation Touch sensor with conductive lines having portions with different widths
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
JP6058355B2 (ja) 2012-07-19 2017-01-11 日本航空電子工業株式会社 コネクタ
KR102061569B1 (ko) * 2013-05-16 2020-01-03 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
TW201426444A (zh) * 2012-12-27 2014-07-01 Wintek Corp 觸控顯示裝置
US9269315B2 (en) * 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR102479472B1 (ko) 2013-04-15 2022-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101682327B1 (ko) 2013-06-19 2016-12-05 도판 인사츠 가부시키가이샤 표시 장치용 기판 및 표시 장치
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014003928T5 (de) 2013-08-30 2016-05-12 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP5805165B2 (ja) 2013-11-12 2015-11-04 ミハル通信株式会社 放送システム
JP5642863B1 (ja) 2013-11-13 2014-12-17 日本電信電話株式会社 通信装置、通信方法、帯域分割回路および帯域合成回路
CN106062619B (zh) * 2014-02-28 2019-04-16 凸版印刷株式会社 液晶显示装置
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
TWI790965B (zh) 2014-05-30 2023-01-21 日商半導體能源研究所股份有限公司 觸控面板
KR102261128B1 (ko) * 2014-08-06 2021-06-07 삼성디스플레이 주식회사 터치 스크린 패널 및 터치 스크린 패널의 제조 방법
US9933903B2 (en) 2014-10-02 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Input device and input/output device
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR102560862B1 (ko) 2015-03-17 2023-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
TWI765634B (zh) 2015-03-27 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248261A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103246391A (zh) * 2012-02-07 2013-08-14 爱特梅尔公司 触摸传感器及形成所述触摸传感器的方法
US20150070305A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Touch sensing display device
CN104156110A (zh) * 2014-08-05 2014-11-19 京东方科技集团股份有限公司 具有触摸功能的显示器件及其制作方法、显示装置
CN104571696A (zh) * 2014-12-23 2015-04-29 上海天马有机发光显示技术有限公司 触控显示面板和触控显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107831615A (zh) * 2016-07-13 2018-03-23 株式会社半导体能源研究所 输入输出面板、输入输出装置、半导体装置
US11372488B2 (en) 2016-07-13 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Input/output panel, input/output device, and semiconductor device
US11675452B2 (en) 2016-07-13 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Input/output panel, input/output device, and semiconductor device
CN109541834A (zh) * 2018-12-29 2019-03-29 厦门天马微电子有限公司 显示面板及显示装置
CN109541834B (zh) * 2018-12-29 2021-11-02 厦门天马微电子有限公司 显示面板及显示装置
CN109683670A (zh) * 2019-01-10 2019-04-26 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109841637A (zh) * 2019-01-30 2019-06-04 北京京东方传感技术有限公司 一种柔性平板探测器及其制作方法
WO2023070469A1 (zh) * 2021-10-28 2023-05-04 京东方科技集团股份有限公司 液晶手写面板、手写装置及其控制方法

Also Published As

Publication number Publication date
TW201643658A (zh) 2016-12-16
JP2024045343A (ja) 2024-04-02
TWI696942B (zh) 2020-06-21
US10185449B2 (en) 2019-01-22
US20160328051A1 (en) 2016-11-10
JP2022091784A (ja) 2022-06-21
CN106125971B (zh) 2021-02-05
JP2016212871A (ja) 2016-12-15
JP6713820B2 (ja) 2020-06-24
JP2020166281A (ja) 2020-10-08
KR102559122B1 (ko) 2023-07-26
KR20160131931A (ko) 2016-11-16
DE102016206922A1 (de) 2016-11-10

Similar Documents

Publication Publication Date Title
CN106125971A (zh) 触摸面板
US11835810B2 (en) Display device
US20230363233A1 (en) Display device
JP7044464B2 (ja) 半導体装置、表示装置及び電子機器
CN107430461A (zh) 触摸屏
TWI693539B (zh) 觸控面板
KR102619052B1 (ko) 표시 장치
CN107801414A (zh) 触摸面板
CN102593185B (zh) 半导体装置的制造方法
JP2021006919A (ja) 半導体装置
JP6742808B2 (ja) 表示装置及び電子機器
JP2022169523A (ja) 半導体装置
CN108780256A (zh) 显示装置、模块及电子设备
CN104007870A (zh) 显示装置
CN104285302A (zh) 半导体装置
TW201640650A (zh) 半導體裝置及觸控面板
CN103904088A (zh) 半导体装置及半导体装置的制造方法
CN103855169A (zh) 显示装置
TW201710862A (zh) 顯示裝置
CN103578442B (zh) 液晶显示装置
CN107359202A (zh) 半导体装置及包括该半导体装置的显示装置
JP2017188674A (ja) 複合酸化物半導体、およびその作製方法
JP6754763B2 (ja) 液晶表示装置
CN110024135A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant