JPH07142736A - 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 - Google Patents
薄膜トランジスタおよびそのコンタクト抵抗の測定方法Info
- Publication number
- JPH07142736A JPH07142736A JP28850693A JP28850693A JPH07142736A JP H07142736 A JPH07142736 A JP H07142736A JP 28850693 A JP28850693 A JP 28850693A JP 28850693 A JP28850693 A JP 28850693A JP H07142736 A JPH07142736 A JP H07142736A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- contact
- contact resistance
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 特殊な構造や付加電極を持つ構造ではなく、
通常の薄膜トランジスタと同様の構造・製造方法をその
まま用い、信頼性の高いコンタクト抵抗値を知ることが
できる薄膜トランジスタおよびそのコンタクト抵抗の測
定法を提供すること。 【構成】 ゲート電極１、ゲート絶縁膜、半導体薄膜、
およびソース・ドレイン電極３を有する薄膜トランジス
タであり、コンタクト長やチャネル長が異なる少なくと
も２種類以上の薄膜トランジスタを同一基板上にできる
限り近接させて配置したことを特徴とする薄膜トランジ
スタを利用し、コンタクト抵抗と半導体層のチャネル領
域のシート抵抗を未知数にした２元連立方程式を解き、
簡単にコンタクト抵抗とシート抵抗の値を測定・導出で
きる構成とする。
通常の薄膜トランジスタと同様の構造・製造方法をその
まま用い、信頼性の高いコンタクト抵抗値を知ることが
できる薄膜トランジスタおよびそのコンタクト抵抗の測
定法を提供すること。 【構成】 ゲート電極１、ゲート絶縁膜、半導体薄膜、
およびソース・ドレイン電極３を有する薄膜トランジス
タであり、コンタクト長やチャネル長が異なる少なくと
も２種類以上の薄膜トランジスタを同一基板上にできる
限り近接させて配置したことを特徴とする薄膜トランジ
スタを利用し、コンタクト抵抗と半導体層のチャネル領
域のシート抵抗を未知数にした２元連立方程式を解き、
簡単にコンタクト抵抗とシート抵抗の値を測定・導出で
きる構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレー、Ｅ
Ｌディスプレーなどに利用される薄膜トランジスターと
そのコンタクト抵抗の測定方法に関するものである。
Ｌディスプレーなどに利用される薄膜トランジスターと
そのコンタクト抵抗の測定方法に関するものである。
【０００２】
【従来の技術】従来、薄膜トランジスタ（以下では、Ｔ
ＦＴと略す、Thin Film Transistorの略）の半導体・金
属界面のコンタクト特性を評価する方法としては、４端
子Ｋｅｌｖｉｎ素子やＴＬＭ（Transmission Line Mode
l）素子などのように、ＴＦＴではなく、コンタクト特
性専用の評価用素子による方法と、ＴＦＴそのものによ
る方法がある。
ＦＴと略す、Thin Film Transistorの略）の半導体・金
属界面のコンタクト特性を評価する方法としては、４端
子Ｋｅｌｖｉｎ素子やＴＬＭ（Transmission Line Mode
l）素子などのように、ＴＦＴではなく、コンタクト特
性専用の評価用素子による方法と、ＴＦＴそのものによ
る方法がある。
【０００３】以下図を参照しながら、従来のコンタクト
抵抗測定方法のその２例について説明する。図５は４端
子Ｋｅｌｖｉｎ素子の模式図である。基板５、電極１、
絶縁膜４、高濃度半導体層３、およびコンタクトホール
２が主要構成要素である。例えば、電極１としてＴｉ
膜、絶縁膜３として窒化シリコン膜、高濃度半導体層３
としてＰドープアモルファスシリコン（以下ｎ+ａ−Ｓ
ｉと略称）膜を使用する。以上の構造の素子を作製し、
左半分の電極に電圧を印加し、定電流Ｉdを流してお
き、右半分の電極に高入力インピーダンスの電圧計を接
続して発生電圧Ｖgを測定する。そして、コンタクトサ
イズと上記Ｖg、Ｉdの値からコンタクト抵抗率ρc（Ωc
m2）を導出する。また、例えば、「特開昭６１−０１６
５４１、特開昭６１−０４８７６９、特開平０３−００
２６７７」に示されているようなＴＬＭ素子やコンタク
トチェーン構造素子なども考案されている。一方、ＴＦ
Ｔ構造を有する素子も考案されており、例えば、「特開
平０１−１１９０６８」には、通常のソース・ドレイン
電極に付加して評価用電極を配置した構成とし、アモル
ファスシリコン層と電極層とのコンタクト抵抗を測定し
ている。
抵抗測定方法のその２例について説明する。図５は４端
子Ｋｅｌｖｉｎ素子の模式図である。基板５、電極１、
絶縁膜４、高濃度半導体層３、およびコンタクトホール
２が主要構成要素である。例えば、電極１としてＴｉ
膜、絶縁膜３として窒化シリコン膜、高濃度半導体層３
としてＰドープアモルファスシリコン（以下ｎ+ａ−Ｓ
ｉと略称）膜を使用する。以上の構造の素子を作製し、
左半分の電極に電圧を印加し、定電流Ｉdを流してお
き、右半分の電極に高入力インピーダンスの電圧計を接
続して発生電圧Ｖgを測定する。そして、コンタクトサ
イズと上記Ｖg、Ｉdの値からコンタクト抵抗率ρc（Ωc
m2）を導出する。また、例えば、「特開昭６１−０１６
５４１、特開昭６１−０４８７６９、特開平０３−００
２６７７」に示されているようなＴＬＭ素子やコンタク
トチェーン構造素子なども考案されている。一方、ＴＦ
Ｔ構造を有する素子も考案されており、例えば、「特開
平０１−１１９０６８」には、通常のソース・ドレイン
電極に付加して評価用電極を配置した構成とし、アモル
ファスシリコン層と電極層とのコンタクト抵抗を測定し
ている。
【０００４】
【発明が解決しようとする課題】上記の例で示すような
従来の方法では、第１の４端子Ｋｅｌｖｉｎ素子やＴＬ
Ｍ素子などのように、ＴＦＴではなく、コンタクト特性
専用の評価用素子による方法の場合、例えばｎ+ａ−Ｓ
ｉなどのように抵抗率の高い半導体に用いると、コンタ
クトに流れる電流が極端に小さいので、測定が不安定に
なり、得られるコンタクト抵抗の値も信頼性に乏しくな
るという課題があった。また、実際のＴＦＴ素子構造と
異なる構造で測定するため、実際のＴＦＴでのコンタク
ト抵抗とは完全に一致するものではないという懸念点も
ある。
従来の方法では、第１の４端子Ｋｅｌｖｉｎ素子やＴＬ
Ｍ素子などのように、ＴＦＴではなく、コンタクト特性
専用の評価用素子による方法の場合、例えばｎ+ａ−Ｓ
ｉなどのように抵抗率の高い半導体に用いると、コンタ
クトに流れる電流が極端に小さいので、測定が不安定に
なり、得られるコンタクト抵抗の値も信頼性に乏しくな
るという課題があった。また、実際のＴＦＴ素子構造と
異なる構造で測定するため、実際のＴＦＴでのコンタク
ト抵抗とは完全に一致するものではないという懸念点も
ある。
【０００５】一方、ＴＦＴそのものによる方法では、例
えば、上記した「特開平０１−１１９０６８」の場合、
ソース・ドレイン電極（以下Ｓ／Ｄ電極と略称する）に
付加して評価用電極を配置した構成とするため、ここで
も実際のＴＦＴ素子構造との不一致による、測定値の信
頼性に対する疑念が払拭されないという課題があった。
えば、上記した「特開平０１−１１９０６８」の場合、
ソース・ドレイン電極（以下Ｓ／Ｄ電極と略称する）に
付加して評価用電極を配置した構成とするため、ここで
も実際のＴＦＴ素子構造との不一致による、測定値の信
頼性に対する疑念が払拭されないという課題があった。
【０００６】本発明は、上記従来の評価方法の課題に鑑
み、付加電極などが全くなく、ＬＣＤなどで実用に供せ
られるＴＦＴ素子構造そのものを利用し、コンタクト抵
抗を導出するための薄膜トランジスタを提供すること、
およびその薄膜トランジスタを用いて、コンタクト抵抗
を導出する方法を提供することを目的とするものであ
る。
み、付加電極などが全くなく、ＬＣＤなどで実用に供せ
られるＴＦＴ素子構造そのものを利用し、コンタクト抵
抗を導出するための薄膜トランジスタを提供すること、
およびその薄膜トランジスタを用いて、コンタクト抵抗
を導出する方法を提供することを目的とするものであ
る。
【０００７】
【課題を解決するための手段】請求項１の本発明の薄膜
トランジスタは、ゲート電極、ゲート絶縁膜、半導体薄
膜、およびソース・ドレイン電極を有する薄膜トランジ
スタであり、コンタクト長のみが異なる少なくとも２種
類以上の薄膜トランジスタを同一基板上にできる限り近
接させて配置したことを特徴とする。
トランジスタは、ゲート電極、ゲート絶縁膜、半導体薄
膜、およびソース・ドレイン電極を有する薄膜トランジ
スタであり、コンタクト長のみが異なる少なくとも２種
類以上の薄膜トランジスタを同一基板上にできる限り近
接させて配置したことを特徴とする。
【０００８】また、請求項２の本発明の薄膜トランジス
タは、ゲート電極、ゲート絶縁膜、半導体薄膜、および
ソース・ドレイン電極を有する薄膜トランジスタであ
り、チャネル長のみが異なる少なくとも２種類以上の薄
膜トランジスタを同一基板上にできる限り近接させて配
置したことを特徴とする。
タは、ゲート電極、ゲート絶縁膜、半導体薄膜、および
ソース・ドレイン電極を有する薄膜トランジスタであ
り、チャネル長のみが異なる少なくとも２種類以上の薄
膜トランジスタを同一基板上にできる限り近接させて配
置したことを特徴とする。
【０００９】また、請求項３の本発明によるコンタクト
抵抗の測定方法では、ゲート電極、ゲート絶縁膜、半導
体薄膜、およびソース・ドレイン電極を有する薄膜トラ
ンジスタであり、コンタクト長及び／又はチャネル長が
異なる少なくとも２種類以上の薄膜トランジスタを同一
基板上にできる限り近接させて配置した薄膜トランジス
タを作製し、一定のゲート電圧とソース・ドレイン電圧
を印加し、そのときのソース・ドレイン電流を、前記少
なくとも２種類以上の薄膜トランジスタについて、それ
ぞれ測定し、前記測定値に基づいて、２種類の薄膜トラ
ンジスタの場合は、
抵抗の測定方法では、ゲート電極、ゲート絶縁膜、半導
体薄膜、およびソース・ドレイン電極を有する薄膜トラ
ンジスタであり、コンタクト長及び／又はチャネル長が
異なる少なくとも２種類以上の薄膜トランジスタを同一
基板上にできる限り近接させて配置した薄膜トランジス
タを作製し、一定のゲート電圧とソース・ドレイン電圧
を印加し、そのときのソース・ドレイン電流を、前記少
なくとも２種類以上の薄膜トランジスタについて、それ
ぞれ測定し、前記測定値に基づいて、２種類の薄膜トラ
ンジスタの場合は、
【００１０】
【数１】
【００１１】と
【００１２】
【数２】
【００１３】の連立２元方程式を解き、コンタクト抵抗
と半導体層のシート抵抗の値を算出し、３種類以上の薄
膜トランジスタの場合は、
と半導体層のシート抵抗の値を算出し、３種類以上の薄
膜トランジスタの場合は、
【００１４】
【数３】
【００１５】に基づいて、数学的に最も近いコンタクト
抵抗と半導体層のシート抵抗の値を算出することを特徴
とする。
抵抗と半導体層のシート抵抗の値を算出することを特徴
とする。
【００１６】
【作用】次に、具体的作用を説明する。請求項１および
請求項２の本発明にかかるＴＦＴでは、同一基板上にで
きる限り近接させているので、測定対象であるコンタク
ト抵抗率ρc（Ωcm2）と後述するように同時に算出され
るＭＩＳ構造の半導体層のチャネル部のシート抵抗値Ｒ
s（Ω/square）は、各ＴＦＴでほぼ同一値を取ると見な
せる。図３にＴＦＴの等価回路図を示す。１２はＲs、
１１はコンタクト抵抗の微小要素であり、コンタクト長
ｄの領域に分布していると考え、領域全体でコンタクト
抵抗率ρcを与える。１３はコンタクト領域のＲsであ
り、１２のＲ sと同一値とすれば単純化するが、別の値
を取ると仮定することも可能である。
請求項２の本発明にかかるＴＦＴでは、同一基板上にで
きる限り近接させているので、測定対象であるコンタク
ト抵抗率ρc（Ωcm2）と後述するように同時に算出され
るＭＩＳ構造の半導体層のチャネル部のシート抵抗値Ｒ
s（Ω/square）は、各ＴＦＴでほぼ同一値を取ると見な
せる。図３にＴＦＴの等価回路図を示す。１２はＲs、
１１はコンタクト抵抗の微小要素であり、コンタクト長
ｄの領域に分布していると考え、領域全体でコンタクト
抵抗率ρcを与える。１３はコンタクト領域のＲsであ
り、１２のＲ sと同一値とすれば単純化するが、別の値
を取ると仮定することも可能である。
【００１７】図３の等価回路より、一定のゲート電圧
（Ｖｇ）に対して、Ｓ／Ｄ電極間の印加電圧（Ｖ）対電
流（Ｉ）の特性を決定しているのは、上記Ｒsとρcおよ
びチャネル長Ｌ、チャネル幅Ｗ、コンタクト長ｄであ
り、このうちＬ，Ｗ，ｄ，Ｖ，Ｉの値は既知パラメータ
ーとなり、未知パラメーターはＲsとρcの２値のみであ
る。以上のパラメーター群は、図３の等価回路より、
（Ｖｇ）に対して、Ｓ／Ｄ電極間の印加電圧（Ｖ）対電
流（Ｉ）の特性を決定しているのは、上記Ｒsとρcおよ
びチャネル長Ｌ、チャネル幅Ｗ、コンタクト長ｄであ
り、このうちＬ，Ｗ，ｄ，Ｖ，Ｉの値は既知パラメータ
ーとなり、未知パラメーターはＲsとρcの２値のみであ
る。以上のパラメーター群は、図３の等価回路より、
【００１８】
【数３】
【００１９】によって近似的に表現できる。従って、２
つの未知数Ｒsとρcに対して、数式が２式あれば連立さ
せて解を得ることが可能である。
つの未知数Ｒsとρcに対して、数式が２式あれば連立さ
せて解を得ることが可能である。
【００２０】請求項１の本発明では、コンタクト長ｄの
み異なる２種類以上のＴＦＴを備えるので、上記したよ
うに連立２元方程式が構成でき、未知数Ｒsとρcを解析
的に導出できる。また、請求項２の本発明では、チャネ
ル長Ｌのみ異なる２種類以上のＴＦＴを備えるので、同
様にＲsとρcを解析的に導出できる。
み異なる２種類以上のＴＦＴを備えるので、上記したよ
うに連立２元方程式が構成でき、未知数Ｒsとρcを解析
的に導出できる。また、請求項２の本発明では、チャネ
ル長Ｌのみ異なる２種類以上のＴＦＴを備えるので、同
様にＲsとρcを解析的に導出できる。
【００２１】この方法により、薄膜トランジスタのコン
タクト抵抗を実際の薄膜トランジスタから容易に測定・
評価できる。従来例の様に特殊な構造や付加電極を持つ
構造ではないので、信頼性の高いコンタクト抵抗値を知
ることができる。
タクト抵抗を実際の薄膜トランジスタから容易に測定・
評価できる。従来例の様に特殊な構造や付加電極を持つ
構造ではないので、信頼性の高いコンタクト抵抗値を知
ることができる。
【００２２】
【実施例】以下、本発明の一実施例の薄膜トランジスタ
とそれを用いたコンタクト抵抗の測定方法について、図
面を参照しながら説明する。
とそれを用いたコンタクト抵抗の測定方法について、図
面を参照しながら説明する。
【００２３】図１は本発明の一実施例の薄膜トランジス
タの平面模式図であり、図２は薄膜トランジスタの断面
模式図である。２行４列で計８個のＴＦＴから構成さ
れ、左半分の４ＴＦＴは、コンタクト長ｄ1で設計され
ており、右半分の４ＴＦＴは、コンタクト長ｄ2で設計
されている。チャネル長Ｌとチャネル幅Ｗは同一設定と
することが望ましいが、本実施例では、（表１）に示す
様に若干異なった設定になっている。
タの平面模式図であり、図２は薄膜トランジスタの断面
模式図である。２行４列で計８個のＴＦＴから構成さ
れ、左半分の４ＴＦＴは、コンタクト長ｄ1で設計され
ており、右半分の４ＴＦＴは、コンタクト長ｄ2で設計
されている。チャネル長Ｌとチャネル幅Ｗは同一設定と
することが望ましいが、本実施例では、（表１）に示す
様に若干異なった設定になっている。
【００２４】図に於て、７は基板、１はゲート電極、６
はゲート絶縁膜、５は半導体層、４は上部絶縁膜、２は
コンタクト穴、３はソース・ドレイン電極である。ゲー
ト電極１としてはＣｒ膜、ゲート絶縁膜１２および上部
絶縁膜１５としては窒化シリコン膜、半導体層１４とし
てはアモルファスシリコン膜（ａ−Ｓｉ）、ソース・ド
レイン電極１７としてはチタン膜とアルミ膜の２層膜を
使用した。
はゲート絶縁膜、５は半導体層、４は上部絶縁膜、２は
コンタクト穴、３はソース・ドレイン電極である。ゲー
ト電極１としてはＣｒ膜、ゲート絶縁膜１２および上部
絶縁膜１５としては窒化シリコン膜、半導体層１４とし
てはアモルファスシリコン膜（ａ−Ｓｉ）、ソース・ド
レイン電極１７としてはチタン膜とアルミ膜の２層膜を
使用した。
【００２５】薄膜トランジスタの製造方法としては、逆
スタガー型でチャネル保護膜を有するＴＦＴの通常の製
法によった。ただし、本実施例では右半分の４ＴＦＴの
上部保護膜は、ゲート電極をマスクとして裏面露光し、
ゲート電極幅に近い幅に仕上げた。裏面露光時の光の回
り込みと上部保護膜エッチング時のサイドエッチングに
より、ｄ2は約０．５μmとなった。一方、左半分の４Ｔ
ＦＴの上部保護膜は、裏面露光に依らず、通常のパター
ニングにより形成し、ｄ1は約８μmである。半導体層と
なるａ−Ｓｉ膜は膜厚５００Ａとし、イオンドーピング
装置（質量非分離型）中でｎ型ドーパントの燐（Ｐ）の
注入を実施し、Ｓ／Ｄ電極とのオーミック接触を取って
いる。このとき、２種類のドーピング条件を検討した。
用いたガスはＨ2で希釈し、５％濃度としたＰＨ3であ
り、加速電圧６ｋＶ、ドーズ量２×１０15 ｉｏｎｓ／
ｃｍ2の条件と、加速電圧８ｋＶ、ドーズ量４×１０15
ｉｏｎｓ／ｃｍ2 の条件で注入した２種類のＴＦＴを試
作した。ＴＦＴ特性の測定はＶｇ＝１５Ｖ、Ｖｄ＝６Ｖ
でのｏｎ電流Ｉｄを測定した。コンタクト長ｄの同じ４
個のＴＦＴについての測定値を平均し、コンタクト長ｄ
1、ｄ2に対応し、各々、Ｉ1、Ｉ2とした。また、Ｖ1＝
Ｖ2＝Ｖｇ＝６Ｖである。ここで、
スタガー型でチャネル保護膜を有するＴＦＴの通常の製
法によった。ただし、本実施例では右半分の４ＴＦＴの
上部保護膜は、ゲート電極をマスクとして裏面露光し、
ゲート電極幅に近い幅に仕上げた。裏面露光時の光の回
り込みと上部保護膜エッチング時のサイドエッチングに
より、ｄ2は約０．５μmとなった。一方、左半分の４Ｔ
ＦＴの上部保護膜は、裏面露光に依らず、通常のパター
ニングにより形成し、ｄ1は約８μmである。半導体層と
なるａ−Ｓｉ膜は膜厚５００Ａとし、イオンドーピング
装置（質量非分離型）中でｎ型ドーパントの燐（Ｐ）の
注入を実施し、Ｓ／Ｄ電極とのオーミック接触を取って
いる。このとき、２種類のドーピング条件を検討した。
用いたガスはＨ2で希釈し、５％濃度としたＰＨ3であ
り、加速電圧６ｋＶ、ドーズ量２×１０15 ｉｏｎｓ／
ｃｍ2の条件と、加速電圧８ｋＶ、ドーズ量４×１０15
ｉｏｎｓ／ｃｍ2 の条件で注入した２種類のＴＦＴを試
作した。ＴＦＴ特性の測定はＶｇ＝１５Ｖ、Ｖｄ＝６Ｖ
でのｏｎ電流Ｉｄを測定した。コンタクト長ｄの同じ４
個のＴＦＴについての測定値を平均し、コンタクト長ｄ
1、ｄ2に対応し、各々、Ｉ1、Ｉ2とした。また、Ｖ1＝
Ｖ2＝Ｖｇ＝６Ｖである。ここで、
【００２６】
【数１】
【００２７】と
【００２８】
【数２】
【００２９】の連立２元方程式を解き、コンタクト抵抗
ρcと半導体層のシート抵抗Ｒs の値を算出した。この
連立２元方程式は、市販の汎用数式処理ソフトであるMa
thcad、Mathematica、Maple Vなどにより極めて容易に
数値解が得られる。本実施例では、Maple Vで解いた。
その結果を（表１）に示す。
ρcと半導体層のシート抵抗Ｒs の値を算出した。この
連立２元方程式は、市販の汎用数式処理ソフトであるMa
thcad、Mathematica、Maple Vなどにより極めて容易に
数値解が得られる。本実施例では、Maple Vで解いた。
その結果を（表１）に示す。
【００３０】
【表１】
【００３１】（表１）より、加速電圧（Ｖａ）６ｋＶ、
ドーズ量（Ｎｄ）２×１０15ｉｏｎｓ／ｃｍ2の条件で
イオンドープしたほうが、加速電圧８ｋＶ、ドーズ量４
×１０15ｉｏｎｓ／ｃｍ2の条件で注入した場合に比較
して、半導体層のシート抵抗Ｒsの値はほぼ同一である
が、コンタクト抵抗率ρcの値が低く、イオンドープの
条件として前者が優れていることが判明した。また、
（表１）のコンタクト部損失は、コンタクト部（ソース
部とドレイン部）での電圧降下の全体の印加電圧に対し
て占める割合（％）を示したものであるが、Ｖａ＝６ｋ
Ｖの条件のほうが、小さい値を示した。コンタクト部損
失νは、次式から算出した。
ドーズ量（Ｎｄ）２×１０15ｉｏｎｓ／ｃｍ2の条件で
イオンドープしたほうが、加速電圧８ｋＶ、ドーズ量４
×１０15ｉｏｎｓ／ｃｍ2の条件で注入した場合に比較
して、半導体層のシート抵抗Ｒsの値はほぼ同一である
が、コンタクト抵抗率ρcの値が低く、イオンドープの
条件として前者が優れていることが判明した。また、
（表１）のコンタクト部損失は、コンタクト部（ソース
部とドレイン部）での電圧降下の全体の印加電圧に対し
て占める割合（％）を示したものであるが、Ｖａ＝６ｋ
Ｖの条件のほうが、小さい値を示した。コンタクト部損
失νは、次式から算出した。
【００３２】
【数５】
【００３３】さらに、図４は導出した（表１）のρcと
Ｒsの値を使い、コンタクト長ｄとｏｎ電流の関係を数
値計算して図示したものであり、図中＋印は実験データ
ポイントを示している。同図より、ｄ＜１μmではｏｎ
電流の低下が大きいため、低いρcが好ましいことが理
解できる。なお、（表１）ではｄ、Ｗ、Ｌの値として測
長器による測定データの平均値を示したが、近似的に
は、マスク設計値をそのまま利用しても良い。
Ｒsの値を使い、コンタクト長ｄとｏｎ電流の関係を数
値計算して図示したものであり、図中＋印は実験データ
ポイントを示している。同図より、ｄ＜１μmではｏｎ
電流の低下が大きいため、低いρcが好ましいことが理
解できる。なお、（表１）ではｄ、Ｗ、Ｌの値として測
長器による測定データの平均値を示したが、近似的に
は、マスク設計値をそのまま利用しても良い。
【００３４】次に、本発明の第２の実施例を説明する。
上記した、第１の実施例では、コンタクト長ｄの異なる
２種類のＴＦＴを作製したが、本実施例では、チャネル
長Ｌのみ異なる２種類のＴＦＴを作製している。チャネ
ル長Ｌ1＝１２μmとＬ2＝２５μmの２種類のＴＦＴを上
記した、第１の実施例と同様に作製した。全てのＴＦＴ
に裏面露光プロセスを使用し、コンタクト長ｄは全て、
ｄ＝０．５μmに設定している。Ｒsとρcの導出も第１
の実施例と同様にして実施できた。
上記した、第１の実施例では、コンタクト長ｄの異なる
２種類のＴＦＴを作製したが、本実施例では、チャネル
長Ｌのみ異なる２種類のＴＦＴを作製している。チャネ
ル長Ｌ1＝１２μmとＬ2＝２５μmの２種類のＴＦＴを上
記した、第１の実施例と同様に作製した。全てのＴＦＴ
に裏面露光プロセスを使用し、コンタクト長ｄは全て、
ｄ＝０．５μmに設定している。Ｒsとρcの導出も第１
の実施例と同様にして実施できた。
【００３５】以上本発明の実施例を示したが、本発明は
これらの実施例のみに限定されるものではなく、種々の
応用が可能である。例えば、実施例１および２では２種
類のＴＦＴを作製したが、３種類以上であってもよい。
例えば３種類の場合、
これらの実施例のみに限定されるものではなく、種々の
応用が可能である。例えば、実施例１および２では２種
類のＴＦＴを作製したが、３種類以上であってもよい。
例えば３種類の場合、
【００３６】
【数３】
【００３７】の理論式に対して、実験値の複数組（ｄ
1，Ｉ1）、（ｄ2，Ｉ2）、（ｄ3，Ｉ3）が最も近似する
様にＲsとρcの組を導出する。最小２乗法などが利用で
きる。２元連立方程式を解く方法に比較して、測定と計
算はやや複雑化するが、導出したＲsとρcの値に対する
信頼性は向上する。
1，Ｉ1）、（ｄ2，Ｉ2）、（ｄ3，Ｉ3）が最も近似する
様にＲsとρcの組を導出する。最小２乗法などが利用で
きる。２元連立方程式を解く方法に比較して、測定と計
算はやや複雑化するが、導出したＲsとρcの値に対する
信頼性は向上する。
【００３８】また、請求項１および２の本発明では、コ
ンタクト長ｄのみ、あるいは、チャネル長Ｌのみ異なる
２種類以上のＴＦＴとしたが、実際は、ｄもＬも異なる
パターンであっても、２元連立方程式の解は得られるの
で、ｄもＬも異なるパターンを２種類以上用意してもよ
い。ただし、解に対する信頼性はｄのみ、またはＬのみ
の場合のほうが高いと考えられる。
ンタクト長ｄのみ、あるいは、チャネル長Ｌのみ異なる
２種類以上のＴＦＴとしたが、実際は、ｄもＬも異なる
パターンであっても、２元連立方程式の解は得られるの
で、ｄもＬも異なるパターンを２種類以上用意してもよ
い。ただし、解に対する信頼性はｄのみ、またはＬのみ
の場合のほうが高いと考えられる。
【００３９】さらに、本発明で利用した数式である、
【００４０】
【数３】
【００４１】では、ｔａｎｈ関数を利用してコンタクト
部の抵抗の理論的近似式を構成しているが、ｓｉｎｈ関
数や、ｃｏｓｈ関数など他の関数を利用する事も可能で
ある。
部の抵抗の理論的近似式を構成しているが、ｓｉｎｈ関
数や、ｃｏｓｈ関数など他の関数を利用する事も可能で
ある。
【００４２】また、一般的には、次式、
【００４３】
【数４】
【００４４】の形式の数式を利用できる。今後、理論・
実験の両面で洞察が進めば、より近似度の高い関数が適
応可能となるが、Ｒsとρcの組を導出する方法は本発明
と全く同様でよい。
実験の両面で洞察が進めば、より近似度の高い関数が適
応可能となるが、Ｒsとρcの組を導出する方法は本発明
と全く同様でよい。
【００４５】
【発明の効果】以上述べたところから明らかなように、
本発明では、コンタクト抵抗を簡単に測定・導出でき
る。この方法では、従来例の様に特殊な構造や付加電極
を持つ構造ではなく、通常の薄膜トランジスタと同様の
構造・製造方法であるため、信頼性の高いコンタクト抵
抗値を知ることができる。従って、ＬＣＤ用ＴＦＴ基板
の中央の画素部以外の周辺部に作り込むことが可能であ
り、プロセス検査用パターンとして、大きな効果を有す
ると考えられる。
本発明では、コンタクト抵抗を簡単に測定・導出でき
る。この方法では、従来例の様に特殊な構造や付加電極
を持つ構造ではなく、通常の薄膜トランジスタと同様の
構造・製造方法であるため、信頼性の高いコンタクト抵
抗値を知ることができる。従って、ＬＣＤ用ＴＦＴ基板
の中央の画素部以外の周辺部に作り込むことが可能であ
り、プロセス検査用パターンとして、大きな効果を有す
ると考えられる。
【００４６】さらに、この方法により、コンタクト抵抗
率ρc（Ωcm2）と同時にＭＩＳ構造の半導体層のチャネ
ル部のシート抵抗値Ｒs（Ω/square）も容易に導出で
き、ＴＦＴ製造時に重要となる各種製造条件、例えば、
イオンドープの加速電圧やドーズ量、上部保護膜の膜
厚、半導体層の膜厚、熱処理条件、およびＳ／Ｄ電極の
メタルの種類決定などに利用できる。よって、本発明
は、ＴＦＴの高性能化をはかる目的での利用価値は高い
と考えられる。
率ρc（Ωcm2）と同時にＭＩＳ構造の半導体層のチャネ
ル部のシート抵抗値Ｒs（Ω/square）も容易に導出で
き、ＴＦＴ製造時に重要となる各種製造条件、例えば、
イオンドープの加速電圧やドーズ量、上部保護膜の膜
厚、半導体層の膜厚、熱処理条件、およびＳ／Ｄ電極の
メタルの種類決定などに利用できる。よって、本発明
は、ＴＦＴの高性能化をはかる目的での利用価値は高い
と考えられる。
【図１】本発明の一実施例の薄膜トランジスターの平面
模式図を示したものである。
模式図を示したものである。
【図２】本発明の一実施例の薄膜トランジスターの断面
模式図を示したものである。
模式図を示したものである。
【図３】本発明の一実施例の薄膜トランジスターの電気
的等価回路図を示したものである。
的等価回路図を示したものである。
【図４】本発明の一実施例の薄膜トランジスターの特性
データを基に、コンタクト長ｄ対ｏｎ電流の関係の数値
計算結果を示したものである。
データを基に、コンタクト長ｄ対ｏｎ電流の関係の数値
計算結果を示したものである。
【図５】従来例のコンタクト抵抗測定用素子の平面模式
図と断面模式図を示したものである。
図と断面模式図を示したものである。
１ ゲート電極 ２ コンタクト穴 ３ ソース・ドレイン電極 ４ 上部絶縁膜 ５ 半導体層 ６ ゲート絶縁膜 ７ 基板
Claims (3)
- 【請求項１】 ゲート電極、ゲート絶縁膜、半導体薄
膜、およびソース・ドレイン電極を有する薄膜トランジ
スタにおいて、コンタクト長のみが異なる少なくとも２
種類以上の薄膜トランジスタが同一基板上に近接させて
配置されていることを特徴とする薄膜トランジスタ。 - 【請求項２】 ゲート電極、ゲート絶縁膜、半導体薄
膜、およびソース・ドレイン電極を有する薄膜トランジ
スタにおいて、チャネル長のみが異なる少なくとも２種
類以上の薄膜トランジスタが同一基板上に近接させて配
置されていることを特徴とする薄膜トランジスタ。 - 【請求項３】 ゲート電極、ゲート絶縁膜、半導体薄
膜、およびソース・ドレイン電極を有する薄膜トランジ
スタであり、コンタクト長及び／又はチャネル長が異な
る少なくとも２種類以上の薄膜トランジスタを同一基板
上に近接させて配置した薄膜トランジスタを作製し、一
定のゲート電圧とソース・ドレイン電圧を印加し、その
ときのソース・ドレイン電流を、前記少なくとも２種類
以上の薄膜トランジスタについて、それぞれ測定し、そ
の測定値に基づいて、２種類の薄膜トランジスタの場合
は、 【数１】 と 【数２】 の連立２元方程式を解き、コンタクト抵抗と半導体層の
シート抵抗の値を算出し、３種類以上の薄膜トランジス
タの場合は、 【数３】 に基づいて、数学的に最も近いコンタクト抵抗と半導体
層のシート抵抗の値を算出する（但し、Ｒs：シート抵
抗値、Ｗ：チャンネル幅、Ｌ：チャンネル長、 ρc：コンタクト抵抗率、ｄ：コンタクト長、Ｖ：ソー
ス・ドレイン電圧、Ｉ：ソース・ドレイン電流である）
ことを特徴とするコンタクト抵抗の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28850693A JP2944869B2 (ja) | 1993-11-17 | 1993-11-17 | 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28850693A JP2944869B2 (ja) | 1993-11-17 | 1993-11-17 | 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142736A true JPH07142736A (ja) | 1995-06-02 |
| JP2944869B2 JP2944869B2 (ja) | 1999-09-06 |
Family
ID=17731111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28850693A Expired - Fee Related JP2944869B2 (ja) | 1993-11-17 | 1993-11-17 | 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944869B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004042781A3 (en) * | 2002-11-05 | 2004-09-30 | Samsung Electronics Co Ltd | Thin film transistor array panel |
| JP2008020797A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | フォトマスク、電気光学装置の製造方法、及び電気光学装置用基板 |
| JP2015073094A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | コンタクト抵抗測定パターンおよび半導体装置 |
| CN107749274A (zh) * | 2017-11-15 | 2018-03-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111584501A (zh) * | 2020-05-07 | 2020-08-25 | 武汉华星光电技术有限公司 | 接触电阻监测器件及其制作方法、显示面板 |
-
1993
- 1993-11-17 JP JP28850693A patent/JP2944869B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004042781A3 (en) * | 2002-11-05 | 2004-09-30 | Samsung Electronics Co Ltd | Thin film transistor array panel |
| JP2008020797A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | フォトマスク、電気光学装置の製造方法、及び電気光学装置用基板 |
| JP2015073094A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | コンタクト抵抗測定パターンおよび半導体装置 |
| CN107749274A (zh) * | 2017-11-15 | 2018-03-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111584501A (zh) * | 2020-05-07 | 2020-08-25 | 武汉华星光电技术有限公司 | 接触电阻监测器件及其制作方法、显示面板 |
| WO2021223320A1 (zh) * | 2020-05-07 | 2021-11-11 | 武汉华星光电技术有限公司 | 接触电阻监测器件及其制作方法、显示面板 |
| US11894391B2 (en) | 2020-05-07 | 2024-02-06 | Wuhan China Star Optoelectronics Technology Co., Ltd | Contact resistance monitoring device, manufacturing method thereof, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944869B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100365478C (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4547789A (en) | High current thin film transistor | |
| JPH02135780A (ja) | 高電圧薄膜トランジスタとその製造方法 | |
| CN108352411A (zh) | 薄膜晶体管基板及其制造方法 | |
| US7560293B2 (en) | Evaluation method using a TEG, a method of manufacturing a semiconductor device having the TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recording the program | |
| JP2944869B2 (ja) | 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 | |
| CN100365827C (zh) | 薄膜晶体管、电路装置及液晶显示器 | |
| CN100481361C (zh) | 评估半导体器件的方法 | |
| JPH0982965A (ja) | 半導体装置 | |
| US20010050560A1 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| CN111106093A (zh) | 一种接触电阻率和沟道迁移率的测试结构和测试方法 | |
| JP2956833B2 (ja) | 多結晶シリコン膜の評価方法 | |
| CN109116198B (zh) | 一种击穿测试结构、显示面板和击穿测试方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6391691B1 (en) | Method of fabricating a thin film transistor with metal source and drain electrodes by diffusing impurities from a semiconductor layer | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| Isogai et al. | Advanced method for measuring ultra-low contact resistivity between silicide and silicon based on cross bridge Kelvin resistor | |
| CN108807203B (zh) | 测量半导体装置的横向扩散长度的方法 | |
| US20240297219A1 (en) | Impact-resistant super junction device and preparing method thereof | |
| KR960019778A (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JP2520870B2 (ja) | 半導体装置の製造方法 | |
| CN113053755A (zh) | 一种大功率高电压晶体管的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |