CN111106093A - 一种接触电阻率和沟道迁移率的测试结构和测试方法 - Google Patents
一种接触电阻率和沟道迁移率的测试结构和测试方法 Download PDFInfo
- Publication number
- CN111106093A CN111106093A CN201911395660.3A CN201911395660A CN111106093A CN 111106093 A CN111106093 A CN 111106093A CN 201911395660 A CN201911395660 A CN 201911395660A CN 111106093 A CN111106093 A CN 111106093A
- Authority
- CN
- China
- Prior art keywords
- ohmic contact
- electrode
- gate
- electrodes
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 50
- 238000010998 test method Methods 0.000 title claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 8
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 8
- 238000002360 preparation method Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明属于半导体器件特性测量领域，提出了一种接触电阻率和沟道迁移率的测试结构及测试方法,由若干欧姆接触电极和多组栅氧结构组成,包括N+衬底，其上方依次为N‑外延层，P阱区，若干N+注入区，栅氧化层，栅极，若干欧姆接触电极。其中N+注入区嵌入P阱区内部，且间隔长度依次递增。欧姆接触电极位于N+注入区上方，和N+注入区形成欧姆接触。栅氧化层和栅极分别叠置于P阱区之上，且横跨相邻的N+注入区。本发明还给出了测试图形的制备方法，其制备工艺和碳化硅VDMOSFET器件完全兼容。本发明的测试方法主要包括，首先测试并拟合获得欧姆接触电阻率，接着考虑到高的欧姆接触电阻对器件导通特性的影响，获得准确的MOS沟道端电压，并计算获得准确的沟道载流子迁移率。
Description
技术领域
本发明属于半导体器件特性测量领域，公开了一种接触电阻率和沟道迁移率的测试结构和测试方法。
背景技术
碳化硅材料具有禁带宽度大、击穿场强高、介电常数小等优势，使其在高频大功率器件、高温电子器件等方面倍受青睐，被誉为前景十分广阔的第三代半导体材料。碳化硅材料制作工艺相对成熟，可以通过热氧化工艺在碳化硅表面形成二氧化硅层，制备出各种MOS栅器件。与双极型晶体管相比，MOSFET器件具有输入阻抗高、温度稳定性好、功耗低等特点，同时由于其多子导电的特性，无少子存储效应，关断速度快，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
比接触电阻率ρc是欧姆接触性质的最主要参数。要使得碳化硅材料在高温、大功率和高频半导体器件领域的潜力得到开发，要解决的一个关键工艺问题就是制备电阻低且稳定性高的欧姆接触，其质量的好坏直接影响器件的效率和开关速度等性能指标，不良的欧姆接触器件的工作性能和稳定性将受到较大的限制。
沟道载流子迁移率是决定MOSFET器件特性和影响器件模拟精确度的重要参数，对于MOSFET器件，碳化硅-二氧化硅界面较高的界面态的存在，使反型层沟道载流子迁移率大幅度降低，限制了功率MOSFET器件及电路性能的进一步改善。反型层迁移率只有体材料迁移率的的5％-10％。其沟道载流子迁移率会直接影响器件整体迁移率，限制了功率MOSFET器件及电路性能的进一步改善。通过改变沟道材料、对沟道引入应力来提高器件中载流子的迁移率，从而提高器件的驱动电流。但是无论是哪一种提升方式，对于器件的制造来说，最终都需要准确的获取反型层沟道载流子的迁移率。
沟道载流子迁移率通常通过制备横向MOSFET器件并建立ID-VD特性模型获得，其中ID漏端电流，VD为施加的漏端电压，现有测试模型普遍直接忽略欧姆电阻两侧的电压对VD的影响，当欧姆接触电阻较大时，对反型层沟道载流子迁移率的测试结果准确性有较大的影响。由于碳化硅材料的欧姆接触电阻率仍较高，忽略碳化硅的欧姆接触电阻而直接拟合所获的沟道载流子迁移率并不准确。
发明内容
本发明的目的是针对现有IV法测试沟道载流子迁移率的过程中，未充分考虑高的欧姆接触电阻对测试准确性的影响，提出了一种接触电阻率和沟道迁移率的测试结构，所述测试结构由若干欧姆接触电极和多组栅氧结构在同一器件上集成，通过传输线模型测试获取比欧姆接触电阻率，排除高欧姆接触电阻对沟道载流子迁移率测试结果的影响，最终获得准确的沟道载流子迁移率参数。
所述接触电阻率和沟道迁移率的测试结构由若干欧姆接触电极和多组栅氧结构组成，包括：一N+衬底1，其上方依次为一N外延层2，一P阱区3，若干N+注入区4，多组栅氧化层6和栅极7，若干欧姆接触电极；其中N+注入区4嵌入P阱区3内部，且间隔长度依次递增；所述欧姆接触电极位于N+注入区4上方，且与N+注入区4形成欧姆接触；所述多组栅氧化层6和栅极7依次叠置于P阱区3之上且横跨相邻的N+注入区4。
基于同样得发明构思，本发明另提供一种测试结构的制备方法，包括：
S1：在N+衬底1上生长N-外延层2；
S2：在所述N-外延层2上离子注入形成P阱区3；
S3：在所述P阱区3内部离子注入形成结构相同、间隔长度依次递增的若干N+注入区4；
S4：在所述P阱区3和所述N+注入区4上热氧化形成整体的栅氧化层，并在所述整体的栅氧化层上沉积整体的栅极；
S5：刻蚀所述整体的栅极和所述整体的栅氧化层暴露出欧姆接触区域，形成若干分立的、长度依次增加的多组栅极6和栅氧化层7；所述多组栅氧化层6和栅极7横跨相邻的N+注入区4；
S6：在所述欧姆接触区域剥离金属形成若干欧姆接触电极。
本发明的另一方面，还公开了基于上述测试结构的测试方法。包括以下步骤：
M1测试若干欧姆接触电极的平均接触电阻
和接触电阻率ρc，优选的，所述M1步骤具体如下：
M 11栅极7施加一大于阈值电压的正电压
电极81接地，电极82施加一较小的正电压VD，保持横向MOSFET器件在线性区工作，测试经过电极82的电流ID1；
M 12维持栅极电压不变，电极82接地，电极83施加一较小的正电压VD，测试经过电极83的电流ID2；
M 13维持栅极电压不变，电极83接地，电极84施加一较小的正电压VD，测试经过电极84的电流ID3；
M 14拟合计算平均接触电阻
及接触电阻率ρc，其中：
式中L1为欧姆电极81与82间沟道长度；L2为欧姆电极82与83间沟道长度；L3为欧姆电极83与84间沟道长度；S为欧姆接触面积。
M 2通过上述平均欧姆接触电阻
测得反型层沟道载流子迁移率
优选的，所述M2步骤具体如下：
M 21栅极7施加一大于阈值电压的正电压VG，电极81接地，电极82施加一较小的正电压V1，保持横向MOSFET器件在线性区工作，测试经过电极82的电流I；
M 22逐步增大栅极电压VG，保持施加在电极82上的正电压V1不变，测试不同栅压下经过电极82的电流I；
M 23计算不同栅压下的沟道载流子迁移率：
式中，VD为漏端电压，此漏端电压为排除高欧姆接触电阻影响后的实际电压；VT为阈值电压，L1为欧姆电极81与82间沟道长度，C0为单位面积电容，Z为欧姆电极81与82间沟道宽度。
为获得更准确的测试结果，可适当增加本发明欧姆接触电极8和栅氧结构7的数量，获取更多的测试数据，提高欧姆接触电阻率和沟道载流子迁移率测试的准确性。
有益结果：
针对现有沟道载流子迁移率测试方法未能考虑到高欧姆接触电阻对器件IV关系的影响，本发明提出了一种接触电阻率和沟道迁移率的测试结构及测试方法，将欧姆接触电阻的影响考虑到测试方法中，通过测试并拟合获得欧姆接触电阻和欧姆接触电阻率，接着考虑到高的欧姆接触电阻对器件导通特性的影响，进一步获得准确的MOS沟道端电压，并计算获得准确的沟道载流子迁移率。本发明在测得准确的沟道载流子迁移率的同时测得了欧姆接触电阻率，该测试结构与所在同一晶圆上所设计的MOSFET器件采用的制备工艺完全兼容，能够在仅通过版图图形设计的改变而无需增加其他工艺步骤实现测试结构的制备，工艺简单，成本较低。
附图说明
图1(a)为碳化硅DMOSFET结构示意图；
图1(b)为本发明接触电阻率和MOSFETT沟道迁移率测试结构的示意图；
图2为本发明接触电阻率和MOSFETT沟道迁移率测试结构的制备流程图；
图3为本发明接触电阻率和MOSFETT沟道迁移率的测试结构制备步骤示意图；
图4为本发明测试流程图。
N+衬底1，N-外延层2，P阱区3，P+基区5，N+注入区4，栅氧化层6，栅极7，欧姆接触电极81-84，源电极8，漏电极9
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例：
本发明的实施例一方面提出一种集成欧姆接触电阻测试和反型层沟道载流子迁移率测试的测试结构，该测试结构与所在同一晶圆上所设计的MOSFET器件工艺采用制备工艺完全兼容。
图1(b)为本发明接触电阻率和MOSFETT沟道迁移率的测试结构的示意图，如图1(b)所示，所述测试结构由多组欧姆接触电极和栅氧结构的传输线测试结构组成，包括：一N+衬底1，其上方依次为一N-外延层2，一P阱区3，若干N+注入区4，栅氧化层6，栅极7，若干欧姆接触电极81-84。其中N+注入区4嵌于P阱区3内部，且间隔长度依次递增。欧姆接触电极81-84位于N+注入区4上方，和N+注入区4形成欧姆接触。栅氧化层6和栅极7依次叠置于P阱区3之上，且横跨相邻的N+注入区4。
在本实施例中，优选的，所述N+衬底1、N-外延层2、P阱区3、N+注入区4，栅氧化层6，栅极7，欧姆接触电极81至84与如图1a所示的DMOSFET的衬底1、外延层2、P阱区3、源区4、氧化层6、栅极7掺杂浓度和工艺尺寸相一致，两者可以在同一晶圆上用相同工艺实现。
基于同样的发明构思，本发明实施例的另一方面，提供了该测试结构的制备方法，包含下述步骤：
步骤S1：如图3a所示，在N+衬底1上生长N-外延层2；
步骤S2：如图3b所示，在外延层2上离子注入形成P阱区3，P阱区3的形成与DMOSFET的阱区形成方法相同，可以在晶圆上一同形成。清洗晶片，在1000℃至1300℃下热氧化形成10nm至30nm的薄二氧化硅。使用PECVD在其表面沉积1.5um至3um的二氧化硅，并在氧化炉中增密。涂胶、光刻、显影并坚膜后，以光刻胶为掩膜使用ICP刻蚀二氧化硅，形成P阱区注入掩膜。以二氧化硅为掩膜，使用Al离子注入形成P阱区3。
步骤S3：如图3c所示，离子注入形成结构相同、间隔长度依次递增的若干N+注入区4，N+注入区4的形成与DMOSFET的源区形成方法相同，可以在晶圆上一同形成。清洗晶片，在1000℃至1300℃下热氧化形成10nm至30nm的薄二氧化硅。使用PECVD在其表面沉积1.5um至3um的二氧化硅，并在氧化炉中增密。涂胶、光刻、显影并坚膜后，以光刻胶为掩膜使用ICP刻蚀二氧化硅，形成阱区注入掩膜。以二氧化硅为掩膜，使用N离子注入形成N+注入区4。
步骤S4：如图3d所示，热氧化形成栅氧化层6，并沉积形成栅极7；清洗晶片表面后将晶片在氧化炉中干氧氧化，氧化温度为1000℃至1500℃，氧化层厚度约为40nm至60nm。氧化完成后，在N2环境下原位退火，并在NO环境下退火，退火温度均在1200℃至1400℃，使用LPCVD沉积N掺多晶硅形成栅极7。
步骤S5：如图3e所示，清洗晶片后，涂胶、光刻、显影并坚膜,使用BOE溶液腐蚀栅极和栅氧化层，露出欧姆接触区域，形成多个分立的、长度依次增加的栅极6和氧化层7，栅氧化层6和栅极7依次叠置于P阱区3之上，且横跨相邻的N+注入区4。
步骤S6：如图3f所示，清洗晶片后，涂胶、光刻、显影并坚膜，使用磁控溅射在晶片表面溅射Ni，并剥离Ni，在950℃至1050℃下快速热退火1至3分钟，形成欧姆接触电极81至84，形成最终测试结构。
本实施例的第三个方面，提出一种基于上述MOSFET沟道载流子迁移率测试结构的测试方法，包括下述步骤
首先测试欧姆接触电阻和欧姆接触电阻率：
M11栅极7施加一大于阈值电压的正电压VG1，电极81接地，电极82施加一较小的正电压VD，保持横向MOSFET器件在线性区工作，测试经过电极82的电流ID1；
M12维持栅极电压不变，电极82接地，电极83施加一较小的正电压VD，测试经过电极83的电流ID2；
M13维持栅极电压不变，电极83接地，电极84施加一较小的正电压VD，测试经过电极84的电流ID3；
M14拟合计算平均欧姆接触电阻和欧姆接触电阻率：
欧姆电极81与82间总电阻
RS为接触电极下接触层材料的方块电阻，W为接触电阻的宽度，RC为欧姆接触电阻。
欧姆电极82与83间总电阻
欧姆电极83与84间总电阻
由上式获得平均欧姆接触电阻
欧姆接触电阻率ρc：
其次测试反型层沟道载流子迁移率，步骤如下：
M21栅极7施加一大于阈值电压的正电压VG，电极81接地，电极82施加一较小的正电压V1，保持横向MOSFET器件在线性区工作，测试经过电极82的电流I；
M22逐步增大栅极电压VG，保持施加在电极82上的正电压V1不变，测试经过电极82的电流I；
M 23将M14中的平均欧姆接触电阻带入下式，计算不同栅压下的沟道载流子迁移率
式中VD为排除高欧姆接触电阻影响后的实际漏端电压，VT为阈值电压，L1为沟道长度，C0为单位面积电容，Z为沟道宽度。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式的限制。虽然本发明已以较佳实例揭露如上，然而并非用以限定本发明。任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述所述的方法及技术内容做出些许的更改或修饰为等同变化的等效实施例，但凡是未脱离本发明技术发案的内容，依据本发明的技术实质对以上实例所做的任何简单修改、等同变化与修饰，如通过改变某个区域厚度或掺杂浓度，改变沟道长度，改变欧姆接触电极数量等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种接触电阻率和沟道迁移率的测试结构，由若干欧姆接触电极和多组栅氧结构组成，其特征在于，所述测试结构包括：一N+衬底(1)，其上方依次为一N-外延层(2)，一P阱区(3)，若干N+注入区(4)，多组栅氧化层(6)和栅极(7)，若干欧姆接触电极；其中N+注入区(4)嵌入P阱区(3)内部，且间隔长度依次递增；所述欧姆接触电极位于N+注入区(4)上方且与所述N+注入区(4)形成欧姆接触；所述多组栅氧化层(6)和栅极(7)依次叠置于P阱区(3)之上且横跨相邻的N+注入区(4)。
2.一种如权利要求1所述的测试结构的制备方法，其特征在于，包括
S1：在N+衬底1上生长N-外延层(2)；
S2：在所述N-外延层(2)上离子注入形成P阱区(3)；
S3：在所述P阱区(3)内部离子注入形成结构相同、间隔长度依次递增的若干N+注入区(4)；
S4：在所述P阱区(3)和所述N+注入区(4)上热氧化形成整体的栅氧化层，并在所述整体的栅氧化层上沉积整体的栅极；
S5：刻蚀所述整体的栅极和所述整体的栅氧化层暴露出欧姆接触区域，形成若干分立的、长度依次增加的多组栅极(6)和栅氧化层(7)；所述多组栅氧化层(6)和栅极(7)横跨相邻的N+注入区(4)；
S6：在所述欧姆接触区域剥离金属形成若干欧姆接触电极。
3.一种基于权利要求1所述测试结构或权利要求2所述方法制备的测试结构的测试方法，其特征在于，包括以下步骤：
M1测试若干欧姆接触电极的平均欧姆接触电阻
和欧姆接触电阻率ρc；
M2通过上述平均欧姆接触电阻
测得反型层沟道载流子迁移率
4.如权利要求3所述的测试方法，其特征在于，所述M1包括：
M11栅极7施加一大于阈值电压的正电压vG1，电极81接地，电极82施加一较小的正电压VD，保持横向MOSFET器件在线性区工作，测试经过电极82的电流ID1；
M12维持栅极电压不变，电极82接地，电极83施加一较小的正电压VD，测试经过电极83的电流ID2；
M13维持栅极电压不变，电极83接地，电极84施加一较小的正电压VD，测试经过电极84的电流ID3；
M14拟合计算平均欧姆接触电阻
和欧姆接触电阻率ρc，其中
式中L1为欧姆电极81与82间沟道长度；L2为欧姆电极82与83间沟道长度；L3为
欧姆电极83与84间沟道长度；S为欧姆接触面积。
5.如权利要求3所述的测试方法，其特征在于，所述M2包括：
M21栅极7施加一大于阈值电压的正电压VG，电极81接地，电极82施加一较小的正电压V1，保持横向MOSFET器件在线性区工作，测试经过电极82的电流I；
M22逐步增大栅极电压VG，保持施加在电极82上的正电压V1不变，测试不同栅压下经过电极82的电流I；
M23计算不同栅压下的沟道载流子迁移率
式中VD为漏端电压，VT为阈值电压，L1为欧姆电极81与82间沟道长度，C0为单位面积电容，Z为欧姆电极81与82间沟道宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911395660.3A CN111106093B (zh) | 2019-12-30 | 2019-12-30 | 一种接触电阻率和沟道迁移率的测试结构和测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911395660.3A CN111106093B (zh) | 2019-12-30 | 2019-12-30 | 一种接触电阻率和沟道迁移率的测试结构和测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111106093A true CN111106093A (zh) | 2020-05-05 |
| CN111106093B CN111106093B (zh) | 2021-07-20 |
Family
ID=70425176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911395660.3A Active CN111106093B (zh) | 2019-12-30 | 2019-12-30 | 一种接触电阻率和沟道迁移率的测试结构和测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106093B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11719730B2 (en) | 2020-11-09 | 2023-08-08 | Changxin Memory Technologies, Inc. | Test method and device for contact resistor |
| CN117233568A (zh) * | 2023-11-10 | 2023-12-15 | 青禾晶元(天津)半导体材料有限公司 | 载流子迁移率的计算方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011030582A1 (ja) * | 2009-09-11 | 2011-03-17 | シャープ株式会社 | 酸化物半導体、薄膜トランジスタ及び表示装置 |
| CN108886060A (zh) * | 2016-04-04 | 2018-11-23 | 株式会社神户制钢所 | 薄膜晶体管 |
| CN109638014A (zh) * | 2018-12-19 | 2019-04-16 | 上海华力集成电路制造有限公司 | 测试结构、其制造方法及应用其的方法 |
-
2019
- 2019-12-30 CN CN201911395660.3A patent/CN111106093B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011030582A1 (ja) * | 2009-09-11 | 2011-03-17 | シャープ株式会社 | 酸化物半導体、薄膜トランジスタ及び表示装置 |
| CN108886060A (zh) * | 2016-04-04 | 2018-11-23 | 株式会社神户制钢所 | 薄膜晶体管 |
| CN109638014A (zh) * | 2018-12-19 | 2019-04-16 | 上海华力集成电路制造有限公司 | 测试结构、其制造方法及应用其的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11719730B2 (en) | 2020-11-09 | 2023-08-08 | Changxin Memory Technologies, Inc. | Test method and device for contact resistor |
| CN117233568A (zh) * | 2023-11-10 | 2023-12-15 | 青禾晶元(天津)半导体材料有限公司 | 载流子迁移率的计算方法和装置 |
| CN117233568B (zh) * | 2023-11-10 | 2024-02-13 | 青禾晶元(天津)半导体材料有限公司 | 载流子迁移率的计算方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111106093B (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110400843A (zh) | 晶体管和制备该晶体管的方法 | |
| US9970978B1 (en) | TFT device for measuring contact resistance and measurement method for contact resistance | |
| CN111106093B (zh) | 一种接触电阻率和沟道迁移率的测试结构和测试方法 | |
| CN1433569A (zh) | 一种制造功率mos场效应管的方法 | |
| CN107408574A (zh) | 一种半导体超级结功率器件及其制造方法 | |
| DE19520782A1 (de) | Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| RU2364984C1 (ru) | Способ изготовления свч мощных полевых ldmos транзисторов | |
| CN112164653B (zh) | 功率器件及其基于自对准工艺的制造方法 | |
| CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
| CN109994427B (zh) | 与cmos工艺兼容低温度系数多晶电阻模块及其集成方法 | |
| CN101030580B (zh) | 半导体器件及其制造方法 | |
| CN112466769B (zh) | 圆形电容结构的hemt器件沟道区电场分布测量结构和方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN114156184A (zh) | 碳化硅半导体器件制备方法、碳化硅半导体器件及其应用 | |
| CN108054215B (zh) | 结型场效应晶体管及其制作方法 | |
| CN207517698U (zh) | 绝缘栅双极型晶体管器件和电力电子设备 | |
| CN111029329A (zh) | 应用于FinFET工艺中监控EPI的测试结构及方法 | |
| JPH07142736A (ja) | 薄膜トランジスタおよびそのコンタクト抵抗の測定方法 | |
| CN205452276U (zh) | 一种半导体测试结构 | |
| CN108807203B (zh) | 测量半导体装置的横向扩散长度的方法 | |
| CN115083920B (zh) | 电荷平衡阈值电压可调的碳化硅mosfet的制造方法 | |
| CN113253089B (zh) | 一种鳍式场效应晶体管源漏寄生电阻萃取方法 | |
| TWI751697B (zh) | 溝槽式半導體元件製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230331 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Southern University of Science and Technology Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| TR01 | Transfer of patent right |