CN111029329A - 应用于FinFET工艺中监控EPI的测试结构及方法 - Google Patents

应用于FinFET工艺中监控EPI的测试结构及方法 Download PDF

Info

Publication number
CN111029329A
CN111029329A CN201911302962.1A CN201911302962A CN111029329A CN 111029329 A CN111029329 A CN 111029329A CN 201911302962 A CN201911302962 A CN 201911302962A CN 111029329 A CN111029329 A CN 111029329A
Authority
CN
China
Prior art keywords
fin
test
epi
finfet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911302962.1A
Other languages
English (en)
Inventor
张飞虎
陆梅君
杨慎知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semitronix Corp
Original Assignee
Semitronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semitronix Corp filed Critical Semitronix Corp
Priority to CN201911302962.1A priority Critical patent/CN111029329A/zh
Publication of CN111029329A publication Critical patent/CN111029329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种应用于FinFET工艺中，利用电性测试来有效监控EPI大小的测试结构，该测试结构包括FinFET中至少两根依次相邻的鳍(Fin)，第一根鳍和/或最后一根鳍上取两个连接点以连接到各自的焊盘；所述鳍上横跨有至少两根依次相邻的栅极(GT)，对于处于中间的每根栅极，在第一根鳍或者最后一根鳍上分别设置有连接结构，所述连接结构用于连接该鳍上被该栅极隔断的两侧，以形成蛇形线的应用于FinFET工艺中监控EPI的测试结构。

Description

应用于FinFET工艺中监控EPI的测试结构及方法
技术领域
本发明是关于半导体设计和生产领域，特别涉及应用于FinFET工艺中监控EPI的测试结构及方法。
背景技术
随着大规模集成电路工艺技术的不断发展，电路的集成度不断提高，当工艺技术节点小于28nm之后，出现了传统平面MOS器件因性能急剧退化而被三维鳍式场效应晶体管(FinFET)逐渐替代的趋势。与平面晶体管相比，FinFET一般包括半导体衬底、氧化层和栅极结构，半导体衬底上形成有凸出结构，氧化层覆盖半导体衬底的表面以及凸出结构侧壁的一部分，凸出结构超出氧化层的部分成为FinFET的鳍(Fin)，栅极结构横跨在鳍上并覆盖鳍的顶部和侧壁，栅极结构包括栅介质层和位于栅介质层上的栅电极。对于Fin-FET，鳍的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
在FinFET工艺中，为了增加载流子的迁移率，必须用到SiGe、SiC、SiP等EPI工艺。EPI是通过选择性生长，在Si上生长出所需大小的EPI，过程中需要严格控制生长温度、气体比例、气体流量等很多关键参数，参数微小的变化都会导致生长得到的EPI尺寸大小不一，而EPI的大小对半导体器件的性能有重大影响，因此工艺上需要严格监控EPI尺寸的大小。
目前比较传统的监控方法主要包括：1)采用光学方法(OCD)来量测大pad(大pad尺寸40um*40um)上EPI厚度，来代表EPI大小，但是该方法代表性差，因为真实期间中EPI大小是40nm*40nm；2)采用TEM切片来获得EPI的大小，但是该方法样本量小，一次只能看几个EPI的大小，且一般需要花费5-7天时间。
因此，为了更好地监控EPI的大小，本发明提供一种从电性测试角度出发的监控方法。
发明内容
本发明的主要目的在于克服现有技术中的不足，提供一种应用于FinFET工艺中，利用电性测试来有效监控EPI大小的测试结构及方法。为解决上述技术问题，本发明的解决方案是：
提供一种应用于FinFET工艺中监控EPI的测试结构，该测试结构包括FinFET中至少两根依次相邻的鳍(Fin)，第一根鳍和/或最后一根鳍上取两个连接点以连接到各自的焊盘；
所述鳍上横跨有至少两根依次相邻的栅极(GT)，对于处于中间的每根栅极，在第一根鳍或者最后一根鳍上分别设置有连接结构，所述连接结构用于连接该鳍上被该栅极隔断的两侧，以形成蛇形线的应用于FinFET工艺中监控EPI的测试结构。
作为进一步的改进，设FinFET中N根依次相邻的鳍为：F1、…、Fi-1、Fi、Fi+1、…、FN；M根横跨在所述鳍上依次相邻的栅极为：G1、…、Gj-1、Gj、Gj+1、…、GM；其中，N为不小于2的自然数，i是整数且i∈[1,N]，M为不小于2的偶数，j是整数且j∈[0,M]；
鳍F1上有(M-1)个连接点，依次设为A1、…、Aj-1、Aj、Aj+1、…、AM-1，j是整数且j∈[0,M-1]；连接点Aj在栅极Gj和Gj+1之间；
鳍FN上有(M-1)个连接点，依次设为B1、…、Bj-1、Bj、Bj+1、…、BM-1，j是整数且j∈[0,M-1]；连接点Bj在栅极Gj和Gj+1之间；
连接点A1利用连线(CT)与焊盘A连接，连接点BM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为偶数且p∈[2,M-1]，q为奇数且q∈[1,M-1]。
作为进一步的改进，设FinFET中N根依次相邻的鳍为：F1、…、Fi-1、Fi、Fi+1、…、FN；M根横跨在所述鳍上依次相邻的栅极为：G1、…、Gj-1、Gj、Gj+1、…、GM；其中，N为不小于2的自然数，i是整数且i∈[1,N]，M为不小于2的奇数，j是整数且j∈[0,M]；
鳍F1上有(M-1)个连接点，依次设为A1、…、Aj-1、Aj、Aj+1、…、AM-1，j是整数且j∈[0,M-1]；连接点Aj在栅极Gj和Gj+1之间；
鳍FN上有(M-1)个连接点，依次设为B1、…、Bj-1、Bj、Bj+1、…、BM-1，j是整数且j∈[0,M-1]；连接点Bj在栅极Gj和Gj+1之间；
连接点A1利用连线(CT)与焊盘A连接，连接点AM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为偶数且p∈[2,M-1]，q为奇数且q∈[1,M-1]。
作为进一步的改进，所述应用于FinFET工艺中监控EPI的测试结构还包括电压源和电流采集单元，电压源用于提供测试电压，电流采集单元用于获得流过测试结构的电流值。
提供一种应用于FinFET工艺中监控EPI的测试方法，具体包括下述步骤：
步骤(1)：设置测试组；
设FinFET中相邻的鳍(Fin)之间距离为Dist，每个鳍的宽度为Width，设Fin Pitch＝Dist+Width；
设置若干个测试组，并使相邻的测试组Fin Pitch的取值差值为预设的增值K；
步骤(2)：EPI生长；
将所有测试组在相同的环境下生长EPI；
步骤(3)：测试；
对于每个测试组，利用上述所述的应用于FinFET工艺中监控EPI的测试结构，利用焊盘连接到电压源和电流采集单元构成测试通路，在电压源提供电压V的条件下，利用电流采集单元测得每个测试组的电流I；
步骤(4)：计算；
利用公式
Figure BDA0002322326370000031
计算得到每个测试组的电阻值，比较各测试组的电阻值，若某测试组的电压值出现跳变时，则该测试组的Fin Pitch值即为生长的EPI的大小。
与现有技术相比，本发明的有益效果是：
本发明应用于FinFET工艺中监控EPI的测试结构，简单且高效，能用于监控整个wafer/lot中不同位置的EPI大小。本发明应用于FinFET工艺中监控EPI的测试方法，利用电性测试来监控EPI的大小，效率更高，得到的样本数量更大；另外，其EPI生长环境与真实器件环境一致，能更好地代表器件中EPI的大小。
附图说明
图1为本发明应用于FinFET工艺中监控EPI的测试结构示意图。
图2为测试电路原理图。
图3为PMOS中的EPI示意图。
图4为NMOS中的EPI示意图。
图5为实施例中的测试结果记录表。
图6为实施例中的测试数据折线图。
图7为测试组设置示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
一种应用于FinFET工艺中监控EPI的测试结构，包括N根依次相邻的鳍(Fin)和M根横跨在所述鳍上依次相邻的栅极(GT)。设N根依次相邻的鳍为：F1、…、Fi-1、Fi、Fi+1、…、FN；M根横跨在所述鳍上依次相邻的栅极为：G1、…、Gj-1、Gj、Gj+1、…、GM；其中，N为不小于2的自然数，i是整数且i∈[1,N]，M为不小于2的自然数，j是整数且j∈[0,M]。鳍F1上有(M-1)个连接点，依次设为A1、…、Aj-1、Aj、Aj+1、…、AM-1，j是整数且j∈[0,M-1]；连接点Aj在栅极Gj和Gj+1之间。鳍FN上有(M-1)个连接点，依次设为B1、…、Bj-1、Bj、Bj+1、…、BM-1，j是整数且j∈[0,M-1]；连接点Bj在栅极Gj和Gj+1之间。
当M为偶数时：连接点A1利用连线(CT)与焊盘A连接，连接点BM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为正偶数且p∈[2,M-1]，q为正奇数且q∈[1,M-1]。
当M为奇数时：连接点A1利用连线(CT)与焊盘A连接，连接点AM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为偶数且p∈[2,M-1]，q为奇数且q∈[1,M-1]。
下面结合图1，介绍几个应用于FinFET工艺中监控EPI的测试结构的实施例：
如图1(a)所示的应用于FinFET工艺中监控EPI的测试结构，包括4根依次相邻的鳍(Fin)：F1、F2、F3和F4，以及2根横跨在所述鳍上依次相邻的栅极(GT)：G1和G2。鳍F1上的连接点A1在栅极G1和G2之间，鳍F4上的连接点B1在栅极G1和G2之间；连接点A1利用连线(CT)与焊盘A连接，连接点B1利用连线与焊盘B连接。
如图1(b)所示的应用于FinFET工艺中监控EPI的测试结构，包括6根依次相邻的鳍：F1、F2、F3、F4、F5和F6，以及2根横跨在所述鳍上依次相邻的栅极：G1和G2。鳍F1上的连接点A1在栅极G1和G2之间，鳍F6上的连接点B1在栅极G1和G2之间；连接点A1利用连线与焊盘A连接，连接点B1利用连线与焊盘B连接。
如图1(c)所示的应用于FinFET工艺中监控EPI的测试结构，包括6根依次相邻的鳍：F1、F2、F3、F4、F5和F6，以及4根横跨在所述鳍上依次相邻的栅极：G1、G2、G3和G4。对于鳍F1，其上的连接点A1在栅极G1和G2之间，其上的连接点A2在栅极G2和G3之间，其上的连接点A3在栅极G3和G4之间；对于鳍F6，其上的连接点B1在栅极G1和G2之间，其上的连接点B2在栅极G2和G3之间，其上的连接点B3在栅极G3和G4之间。连接点A1利用连线与焊盘A连接，连接点B3利用连线与焊盘B连接；连接点A2和A3之间利用连线连接，连接点B1和B2之间利用连线连接。
如图1(d)所示的应用于FinFET工艺中监控EPI的测试结构，包括6根依次相邻的鳍：F1、F2、F3、F4、F5和F6，以及6根横跨在所述鳍上依次相邻的栅极：G1、G2、G3、G4、G5和G6。对于鳍F1，其上的连接点A1在栅极G1和G2之间，其上的连接点A2在栅极G2和G3之间，其上的连接点A3在栅极G3和G4之间，其上的连接点A4在栅极G4和G5之间，其上的连接点A5在栅极G5和G6之间；对于鳍F6，其上的连接点B1在栅极G1和G2之间，其上的连接点B2在栅极G2和G3之间，其上的连接点B3在栅极G3和G4之间，其上的连接点B4在栅极G4和G5之间，其上的连接点B5在栅极G5和G6之间。连接点A1利用连线与焊盘A连接，连接点B5利用连线与焊盘B连接；连接点A2和A3之间利用连线连接，连接点A4和A5之间利用连线连接，连接点B1和B2之间利用连线连接，连接点B3和B4之间利用连线连接。
所述应用于FinFET工艺中监控EPI的测试结构还包括电压源和电流采集单元，焊盘A、电压源、电流采集单元和焊盘B依次连接构成测试通路，电压源用于提供测试电压，电流采集单元用于获得流过测试结构的电流值。
基于上述应用于FinFET工艺中监控EPI的测试结构，提供一种应用于FinFET工艺中监控EPI的测试方法，具体包括下述步骤：
步骤(1)：设置测试组；
设FinFET中相邻的鳍(Fin)之间距离为Dist，每个鳍的宽度为Width，设Fin Pitch＝Dist+Width；设置若干个测试组，并使相邻的测试组Fin Pitch的取值差值为预设的增值K，可参考图7。
步骤(2)：EPI生长；
将所有测试组在相同的环境下生长EPI；EPI是通过选择性生长，在Si上生长出所需大小的EPI，过程中需要严格控制生长温度、气体比例、气体流量等很多关键参数，通过控制各个测试组在相同环境下生长EPI，保证各个测试组生长的EPI大小相同。具体可参考图3所示PMOS中生长的EPI，以及图4所示NMOS中生长的EPI。
步骤(3)：测试；
对于每个测试组，利用上述应用于FinFET工艺中监控EPI的测试结构，利用焊盘连接到电压源和电流采集单元构成测试通路，其电路原理图可参考图2；在电压源提供电压V的条件下，利用电流采集单元测得每个测试组的电流I。
步骤(4)：计算；
利用公式
Figure BDA0002322326370000051
计算得到每个测试组的电阻值，比较各测试组的电阻值，若某测试组的电压值出现跳变时，则该测试组的Fin Pitch值即为生长的EPI的大小。
如图5、图6、图7所示的实施例，设置9个测试组，测试结果显示第7个测试组(Split7)的阻值出现跳变，则判断该测试组中的Fin Pitch值即为EPI的大小(Width)。这里会出现突然地跳变，是因为随着测试组中Fin Pitch值的变大，相邻两根Fin上的EPI的接触面积从多逐渐变少甚至到分离，继而影响测试结构的电阻值：两根Fin的EPI接触面积越多则其电阻就越小，而接触面积越少则其电阻就越大，在从接触到分离的测试组中，其阻值则会出现明显的跳变。
最后，需要注意的是，以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形，均应认为是本发明的保护范围。

Claims (5)

1.一种应用于FinFET工艺中监控EPI的测试结构，其特征在于，该测试结构包括FinFET中至少两根依次相邻的鳍(Fin)，第一根鳍和/或最后一根鳍上取两个连接点以连接到各自的焊盘；
所述鳍上横跨有至少两根依次相邻的栅极(GT)，对于处于中间的每根栅极，在第一根鳍或者最后一根鳍上分别设置有连接结构，所述连接结构用于连接该鳍上被该栅极隔断的两侧，以形成蛇形线的应用于FinFET工艺中监控EPI的测试结构。
2.根据权利要求1所述的一种应用于FinFET工艺中监控EPI的测试结构，其特征在于，设FinFET中N根依次相邻的鳍为：F1、…、Fi-1、Fi、Fi+1、…、FN；M根横跨在所述鳍上依次相邻的栅极为：G1、…、Gj-1、Gj、Gj+1、…、GM；其中，N为不小于2的自然数，i是整数且i∈[1,N]，M为不小于2的偶数，j是整数且j∈[0,M]；
鳍F1上有(M-1)个连接点，依次设为A1、…、Aj-1、Aj、Aj+1、…、AM-1，j是整数且j∈[0,M-1]；连接点Aj在栅极Gj和Gj+1之间；
鳍FN上有(M-1)个连接点，依次设为B1、…、Bj-1、Bj、Bj+1、…、BM-1，j是整数且j∈[0,M-1]；连接点Bj在栅极Gj和Gj+1之间；
连接点A1利用连线(CT)与焊盘A连接，连接点BM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为偶数且p∈[2,M-1]，q为奇数且q∈[1,M-1]。
3.根据权利要求1所述的一种应用于FinFET工艺中监控EPI的测试结构，其特征在于，设FinFET中N根依次相邻的鳍为：F1、…、Fi-1、Fi、Fi+1、…、FN；M根横跨在所述鳍上依次相邻的栅极为：G1、…、Gj-1、Gj、Gj+1、…、GM；其中，N为不小于2的自然数，i是整数且i∈[1,N]，M为不小于2的奇数，j是整数且j∈[0,M]；
鳍F1上有(M-1)个连接点，依次设为A1、…、Aj-1、Aj、Aj+1、…、AM-1，j是整数且j∈[0,M-1]；连接点Aj在栅极Gj和Gj+1之间；
鳍FN上有(M-1)个连接点，依次设为B1、…、Bj-1、Bj、Bj+1、…、BM-1，j是整数且j∈[0,M-1]；连接点Bj在栅极Gj和Gj+1之间；
连接点A1利用连线(CT)与焊盘A连接，连接点AM-1利用连线与焊盘B连接；且当M＞2时，连接点Ap和Ap+1之间利用连线连接，连接点Bq和Bq+1之间利用连线连接，p为偶数且p∈[2,M-1]，q为奇数且q∈[1,M-1]。
4.根据权利要求1所述的一种应用于FinFET工艺中监控EPI的测试结构，其特征在于，还包括电压源和电流采集单元，电压源用于提供测试电压，电流采集单元用于获得流过测试结构的电流值。
5.一种应用于FinFET工艺中监控EPI的测试方法，其特征在于，具体包括下述步骤：
步骤(1)：设置测试组；
设FinFET中相邻的鳍(Fin)之间距离为Dist，每个鳍的宽度为Width，设Fin Pitch＝Dist+Width；
设置若干个测试组，并使相邻的测试组Fin Pitch的取值差值为预设的增值K；
步骤(2)：EPI生长；
将所有测试组在相同的环境下生长EPI；
步骤(3)：测试；
对于每个测试组，利用权利要求1所述的应用于FinFET工艺中监控EPI的测试结构，并通过焊盘连接到电压源和电流采集单元构成测试通路，在电压源提供电压V的条件下，利用电流采集单元测得每个测试组的电流I；
步骤(4)：计算；
利用公式
Figure FDA0002322326360000021
计算得到每个测试组的电阻值，比较各测试组的电阻值，若某测试组的电压值出现跳变时，则该测试组的Fin Pitch值即为生长的EPI的大小。
CN201911302962.1A 2019-12-17 2019-12-17 应用于FinFET工艺中监控EPI的测试结构及方法 Pending CN111029329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911302962.1A CN111029329A (zh) 2019-12-17 2019-12-17 应用于FinFET工艺中监控EPI的测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911302962.1A CN111029329A (zh) 2019-12-17 2019-12-17 应用于FinFET工艺中监控EPI的测试结构及方法

Publications (1)

Publication Number Publication Date
CN111029329A true CN111029329A (zh) 2020-04-17

Family

ID=70210373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911302962.1A Pending CN111029329A (zh) 2019-12-17 2019-12-17 应用于FinFET工艺中监控EPI的测试结构及方法

Country Status (1)

Country Link
CN (1) CN111029329A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517349A (zh) * 2021-07-15 2021-10-19 广东省大湾区集成电路与系统应用研究院 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517349A (zh) * 2021-07-15 2021-10-19 广东省大湾区集成电路与系统应用研究院 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Similar Documents

Publication Publication Date Title
CN103972236B (zh) 包含鳍式场效电晶体装置的集成电路及其制造方法
CN108352407A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US20090184316A1 (en) Method to extract gate to source/drain and overlap capacitances and test key structure therefor
JP2012204840A (ja) 界面接触抵抗の測定方法、界面接触抵抗の測定のための半導体デバイス、及びその製造方法
CN105810584A (zh) 具有多个射极指的双极性接面晶体管
JP2009065099A (ja) 半導体装置
CN208722876U (zh) 功率mos器件
US20220413038A1 (en) Test element group and test device including the same
CN111029329A (zh) 应用于FinFET工艺中监控EPI的测试结构及方法
US20170067955A1 (en) Detection of gate-to-source/drain shorts
CN105742271B (zh) 具有上覆栅极结构的基板电阻器
CN106558507A (zh) 测试结构及其形成方法、测试方法
CN211350637U (zh) 应用于FinFET工艺中监控EPI的测试结构
CN105453239A (zh) 半导体装置及其制造方法
CN111106093B (zh) 一种接触电阻率和沟道迁移率的测试结构和测试方法
US11437478B2 (en) Semiconductor device, manufacture thereof, and a radiation measurement method
CN105742359B (zh) 鳍型场效应晶体管的鳍及其制备方法
US8519390B2 (en) Test pattern for measuring semiconductor alloys using X-ray Diffraction
CN109119350B (zh) 半导体结构及其形成方法、测量电阻的方法
CN104392917A (zh) 一种全包围栅结构的形成方法
US7691695B2 (en) Semiconductor device having strip-shaped channel and method for manufacturing such a device
CN109560125A (zh) 金属堆叠源漏电极场效应管及其制作方法
CN112582404A (zh) 半导体结构及其制造方法
CN205670543U (zh) FinFET检测结构
CN105070763A (zh) Soi叉指结构衬底ⅲ-ⅴ族材料沟道薄膜晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant after: Hangzhou Guangli Microelectronics Co.,Ltd.

Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant before: Semitronix Corp.