JP2009065099A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009065099A
JP2009065099A JP2007233989A JP2007233989A JP2009065099A JP 2009065099 A JP2009065099 A JP 2009065099A JP 2007233989 A JP2007233989 A JP 2007233989A JP 2007233989 A JP2007233989 A JP 2007233989A JP 2009065099 A JP2009065099 A JP 2009065099A
Authority
JP
Japan
Prior art keywords
fin
drain
fins
region
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007233989A
Other languages
English (en)
Other versions
JP4455632B2 (ja
Inventor
Tatsuya Oguro
黒 達 也 大
Oushiyun Okano
野 王 俊 岡
Takashi Izumida
田 貴 士 泉
Nobutoshi Aoki
木 伸 俊 青
Satoshi Inaba
葉 聡 稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007233989A priority Critical patent/JP4455632B2/ja
Priority to US12/207,121 priority patent/US7923788B2/en
Publication of JP2009065099A publication Critical patent/JP2009065099A/ja
Application granted granted Critical
Publication of JP4455632B2 publication Critical patent/JP4455632B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】耐ノイズ性能等の電気的特性に優れたダブルゲート構造の半導体装置を提供する。
【解決手段】埋め込み酸化膜２の上に互いに分離して形成される複数のフィン３と、これらフィン３の一端側を共通に接続する第１のコンタクト領域４と、これらフィン３の他端側を共通に接続する第２のコンタクト領域５と、これらフィン３に跨るように配置されるゲート電極６と、ゲート電極６よりも第１のコンタクト領域４側のフィン３と第１のコンタクト領域４とを含むソース領域７と、ゲート電極６よりも第２のコンタクト領域５側のフィン３と第２のコンタクト領域５とを含むドレイン領域８と、を備えている。ドレイン側のフィン３における抵抗Ｒｄがソース側のフィン３における抵抗Ｒｓよりも１０倍以上大きくなるようにしたため、トランジスタのコンダクタンスｇｍと出力抵抗ｒoutの積で表されるｇｍ＊ｒoutを大きくすることができ、耐ノイズ性能が向上する等、電気的特性がよくなる。
【選択図】図１

Description

本発明は、複数のフィンの少なくとも側面にゲート電極を対向配置させたマルチフィンおよびダブルゲート構造の半導体装置に関する。
ＭＩＳＦＥＴやＭＯＳＦＥＴをアナログ回路で使用する場合、入力電圧ｖinに対する出力電圧ｖoutの比で表されるゲインができるだけ大きい方が望ましい。このゲインは、以下の（１）式で表される。
ｖout／ｖin＝ｇｍ＊ｒout …（１）
ここで、ｇｍはトランスコンダクタンス、ｒoutは出力抵抗を表している。
（１）式より、ゲインを上げるには、トランスコンダクタンスｇｍか出力抵抗ｒoutを大きくすればよい。素子の構造を変えれば、トランスコンダクタンスｇｍと出力抵抗ｒoutも変化するが、トランスコンダクタンスｇｍよりも出力抵抗ｒoutの方が大きく変化する。このため、出力抵抗ｒoutは、ゲインを上げる上で重要である。
ＭＩＳＦＥＴやＭＯＳＦＥＴを用いた回路の出力抵抗ｒoutが小さいと、電源電圧にジッタ等のノイズが重畳されたときに、出力信号が変動してしまう。
近年、短チャネル効果を抑制するために、フィン内にチャネルとソース・ドレイン領域を形成したダブルゲート・トランジスタが注目されている（特許文献１参照）が、出力抵抗ができるだけ大きくなるようなダブルゲート・トランジスタの最適な構造については、詳細な検討を行った例はない。
例えば、特許文献１の段落００６１と図１２には、フィン幅をドレイン側よりもソース側で太くし、かつフィン長をドレイン側でソース側よりも短くして、ソース側とドレイン側で抵抗のバランスを取る例が開示されているが、この特許文献１の構造は、出力抵抗を考慮に入れたものではなく、特許文献１の構造では出力抵抗が高くなるという保証も得られない。
特開２００６−１００７３１号公報
本発明は、耐ノイズ性能等の電気的特性に優れたダブルゲート構造の半導体装置を提供するものである。
本発明の一態様によれば、半導体基板上に互いに分離して形成される複数のフィンと、前記複数のフィンの一端側を共通に接続する第１のコンタクト領域と、前記複数のフィンの他端側を共通に接続する第２のコンタクト領域と、前記複数のフィンそれぞれの少なくとも両側面にゲート絶縁膜を挟んで対向配置されるゲート電極と、前記ゲート電極よりも前記第１のコンタクト領域側の前記複数のフィンと前記第１のコンタクト領域とを含むソース領域と、前記ゲート電極よりも前記第２のコンタクト領域側の前記複数のフィンと前記第２のコンタクト領域とを含むドレイン領域と、を備え、前記ドレイン領域内の各フィンにおける抵抗値Ｒｄと前記ソース領域内の各フィンにおける抵抗値Ｒｓとの比の値Ｒｄ／Ｒｓは、１０以上であることを特徴とする半導体装置が提供される。
本発明によれば、耐ノイズ性能等の電気的特性に優れたダブルゲート構造の半導体装置を提供できる。
以下、図面を参照しながら、本発明の実施形態について説明する。
本発明者らは、マルチフィンおよびダブルゲート構造のトランジスタについて、ソースとドレインの抵抗を種々変化させて、ｇｍ＊ｒoutとｇｍ／Ｉｄを測定した。
図１（ａ）はこの電気的特性の測定に用いたトランジスタの斜視図、図１（ｂ）は平面図である。まず、図１（ａ）（ｂ）を用いて、測定に用いたトランジスタの構造を説明する。このトランジスタは、ＳＯＩ基板１の埋め込み酸化膜２の上に互いに分離して形成される複数のフィン３と、これらフィン３の一端側を共通に接続する第１のコンタクト領域４と、これらフィン３の他端側を共通に接続する第２のコンタクト領域５と、これらフィン３に跨るように配置されるゲート電極６と、ゲート電極６よりも第１のコンタクト領域４側のフィン３と第１のコンタクト領域４とを含むソース領域７と、ゲート電極６よりも第２のコンタクト領域５側のフィン３と第２のコンタクト領域５とを含むドレイン領域８と、を備えている。
ゲート電極６は、複数のフィン３の側面と上面に、ゲート絶縁膜９を挟んで対向配置されている。なお、フィン３の上方にはゲート電極６を配置せずに、複数のフィン３の両側面だけに対向配置してもよい。
第１および第２のコンタクト領域４，５と複数のフィン３は、シリコン層により形成されている。
図２は図１の構造を持つ４種類のトランジスタのｇｍ＊ｒoutとｇｍ／Ｉｄを示すグラフであり、図２（ａ）の横軸はＶｇ−Ｖth［Ｖ］、縦軸はｇｍ＊ｒoutであり、図２（ｂ）の横軸はＶｇ−Ｖth［Ｖ］、縦軸はｇｍ／Ｉｄである。Ｖｇはトランジスタのゲート電圧、Ｖthはしきい値電圧、Ｉｄはドレイン電流である。
図２の４種類のトランジスタのうち、トランジスタＤＭＥＴＡＬは、ゲート電極６からドレイン側をソース側よりも低抵抗にしたもの、トランジスタＳＭＥＴＡＬは、逆にソース側をドレイン側よりも低抵抗にしたもの、トランジスタＳＤＭＥＴＡＬは、ソース側とドレイン側の両方を低抵抗にしたもの、トランジスタｎｏＭＥＴＡＬは、ソース側とドレイン側のいずれも高抵抗にしたものである。
図３（ａ）および図３（ｂ）はそれぞれ図２（ａ）および図２（ｂ）のＶｇ−Ｖth＝０．２Ｖ付近の波形を拡大したグラフである。０．２Ｖ付近を選んだ理由は、アナログ回路で最も頻繁に利用される電圧範囲であるためである。
図３（ａ）において、トランジスタＳＤＭＥＴＡＬが最もよく使われるものである。トランジスタＳＤＭＥＴＡＬとトランジスタＳＭＥＴＡＬを比較すると、ソース側とドレイン側の双方を低抵抗にした場合と比べて、ドレイン側だけを高抵抗にした場合には、ｇｍ＊ｒoutが約１２パーセント増大する。
一方、図３（ｂ）において、トランジスタＳＤＭＥＴＡＬとトランジスタＳＭＥＴＡＬを比較すると、ドレイン側を高抵抗にしても低抵抗にしても、ｇｍ／Ｉｄはほとんど変わらない。
図４（ａ）は上述した４種類のトランジスタのトランスコンダクタンスｇｍを示すグラフ、図４（ｂ）は出力抵抗ｒoutを示すグラフであり、両グラフとも横軸はＶｇ−Ｖth［Ｖ］である。
図５は図４（ａ）のＶｇ−Ｖth＝０．２Ｖ付近の波形を拡大したグラフである。図５に示すように、トランジスタＳＤＭＥＴＡＬとトランジスタＳＭＥＴＡＬの波形は重なっており、ドレイン側を高抵抗にしても低抵抗にしても、ほとんどｇｍは変化しないことがわかる。
図６は図２〜図５の結果をまとめた図であり、Ｖｇ−Ｖth＝０．２Ｖのときのｇｍ、ｇｍ＊ｒout、ｇｍ／Ｉｄの値を示している。図６に記載された値は絶対的な値ではなく、相対的な値である。具体的には、ソース側とドレイン側がともに低抵抗の場合のｇｍ、ｇｍ＊ｒout、ｇｍ／Ｉｄをいずれも１と仮定して、ソース側とドレイン側の抵抗を変化させた場合のｇｍ等の相対的な値を示している。
図６からわかるように、ドレイン側のみを高抵抗にすると、ｇｍとｇｍ／Ｉｄをそれぞれ一定にしたまま、ｇｍ＊ｒoutを約１２％増大させることができる。ｇｍを一定にして、ｇｍ＊ｒoutが約１２％増大するということは、出力抵抗ｒoutを約１２％増大させることに他ならない。
一方、ソース側とドレイン側の双方を高抵抗にすると、ドレイン側のみを高抵抗にした場合よりもｇｍ＊ｒoutが大きくなるが、ｇｍが約３０％低下する。ｇｍが下がると、トランジスタの効率が悪くなるため、望ましくない。したがって、図６からは、ドレイン側のみを高抵抗にするのが最も望ましいことがわかる。
図７はドレイン側のフィンにおける抵抗（以下、ドレイン抵抗Ｒｄ）とソース側のフィンにおける抵抗（以下、ソース抵抗Ｒｓ）との比の値Ｒｄ／Ｒｓに対するｇｍ＊ｒoutを示す図である。ドレイン抵抗Ｒｄとソース抵抗Ｒｓの比の値が１０以上になると、ｇｍ＊ｒoutが急激に大きくなることがわかる。したがって、Ｒｄ／Ｒｓ≧１０の条件を満たすことがｇｍ＊ｒoutを大きくする上で望ましいことが結論づけられる。
図８はＲｄ／Ｒｓが１０以上になる条件をまとめた図である。図８の左端の列は、トランジスタを特徴づける種々の係数値を示している。上から順に、ゲート長Ｌｇ（ｎｍ）、ソース側のフィン３の高さＨ＿ｓ（ｎｍ）、ドレイン側のフィン３の高さＨ＿ｄ、ソース側のフィン３の長さＬｆｉｎ＿ｓ（ｎｍ）、ドレイン側のフィン３の長さＬｆｉｎ＿ｄ（ｎｍ）、ソース側のフィン３の幅Ｗｆｉｎ＿ｓ（ｎｍ）、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）、ソース側のフィン３中の不純物濃度Ｃ＿ｓ（ｃｍ-2）、ドレイン側のフィン３中の不純物濃度Ｃ＿ｄ（ｃｍ-2）、ソース側表面のシリサイド層の有無Ｍ＿ｓ、ドレイン側表面のシリサイド層の有無Ｍ＿ｄ、ソース抵抗Ｒｓ（オーム）、ドレイン抵抗Ｒｄ（オーム）、Ｒｄ／Ｒｓをそれぞれ示している。
トランジスタＱ１は、基準となるトランジスタであり、ソース側とドレイン側の双方の表面にシリサイド層が存在し、ソース抵抗Ｒｓ、ドレイン抵抗Ｒｄがともに１００オーム、Ｒｄ／Ｒｓ＝１．０である。
トランジスタＱ２は、トランジスタＱ１に対して、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）を１／１０にしたものである。これにより、ドレイン抵抗Ｒｄが１０倍になり、Ｒｄ／Ｒｓも１０倍になる。
トランジスタＱ３は、トランジスタＱ１に対して、ソース側のフィン３の高さＨ＿ｄを２倍にし、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）を１／１０にしたものである。これにより、ソース抵抗Ｒｓが１／２、ドレイン抵抗Ｒｄが１０倍になり、Ｒｄ／Ｒｓは２０倍になる。
トランジスタＱ４は、トランジスタＱ１に対して、ドレイン側のフィン３の長さＬｆｉｎ＿ｄ（ｎｍ）を１０倍にし、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）を１／１０にしたものである。これにより、ドレイン抵抗Ｒｄが１００倍になり、Ｒｄ／Ｒｓも１００倍になる。
トランジスタＱ５は、トランジスタＱ１に対して、ドレイン側のフィン３の長さＬｆｉｎ＿ｄ（ｎｍ）を５倍にし、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）を１／２にしたものである。これにより、ドレイン抵抗Ｒｄが１０倍になり、Ｒｄ／Ｒｓも１０倍になる。
トランジスタＱ６は、トランジスタＱ１に対して、ドレイン側のフィン３の幅Ｗｆｉｎ＿ｄ（ｎｍ）を１／１０にし、ドレイン側表面にシリサイド層を形成しないものである。これにより、ドレイン抵抗Ｒｄは２００倍になり、Ｒｄ／Ｒｓも２００倍になる。
トランジスタＱ７は、トランジスタＱ６の条件に加えて、ドレイン側のフィン３中の不純物濃度Ｃ＿ｄをトランジスタＱ１の１／１０にするものである。これにより、ドレイン抵抗Ｒｄは２０００倍になり、Ｒｄ／Ｒｓも２０００倍になる。
図８より、Ｒｄ／Ｒｓを１０以上にするには、以下の少なくとも一つの条件が必要である。
（１）ドレイン側のフィン３の幅をソース側のフィン３の幅よりも狭くする。
（２）ドレイン側のフィン３の長さをソース側のフィン３の長さよりも長くする。
（３）ドレイン側のフィン３の高さを低くする。
（４）ドレイン側のフィン３のみシリサイド層を形成しない。
（５）ドレイン側のフィン３の不純物濃度を下げる。
上記（１）〜（５）の条件を任意に組み合わせて、最終的にＲｄ／Ｒｓが１０以上になるようにすればよい。ただし、特にフィン３におけるソース側とドレイン側との抵抗を調整するうえでは、上記（１）が簡便であり、（１）の条件を満たしつつ、（２）〜（５）の条件を適宜取り入れて、Ｒｄ／Ｒｓ≧１０となるようにしてもよい。
図９はＲｄ／Ｒｓ≧１０を満たす半導体装置の一例を示す平面図であり、ドレイン側のフィン３の幅をソース側のフィン３の幅の１／１０以下にしたものである。この例は、上記（１）に対応し、フィン３を加工する際に図９に示されるような平面パターンを設定することで容易に製造することができる。なお、ソース側に対しドレイン側においてフィン３の幅が狭く、かつ長さが長い平面パターンに加工すれば、上記（１）（２）の条件を同時に満足させることが可能である。
図１０はＲｄ／Ｒｓ≧１０を満たす半導体装置の他の例を示す製造工程図であり、ソース側のみにシリサイド層を形成して低抵抗化したものである。まず、複数のフィン３と、第１および第２のコンタクト領域４，５と、ゲート絶縁膜９およびゲート電極６とを形成した後、基板全面にＳｉＮ膜１１を形成する。次に、ドレイン側の上面のみを絶縁膜１２で覆う。図１０（ａ）はこの状態の平面図を示しており、図１０（ｂ）は図１０（ａ）のＡ−Ａ線断面図を示している。
次に、ＲＩＥ（Reactive Ion Etching）を行って、絶縁膜１２で覆った領域以外のＳｉＮ膜１１を除去して、ソース側のシリコン層１３を露出させる。次に、絶縁膜１２を除去して、ソース領域７内のシリコン層１３を側面および上面方向にエピタキシャル成長させてＳｉのエピタキシャル成長層１５を形成する。
これにより、図１０（ｃ）の平面図に示すように、ソース領域７内のフィン３と第１のコンタクト領域４の幅が広がる。幅が広がることでソース領域７のフィン３の抵抗が下がり、また幅が広がった結果、図１０（ｃ）に示すように、ソース側のフィン３の長さが短くなり、ドレイン領域８に対してよりソース領域７のフィン３の抵抗が低くなる。
図１０（ｄ）は図１０（ｃ）のＢ−Ｂ線断面図であり、ソース領域７では、エピタキシャル層１５がシリコン層１３の上方に延びるため、ソース領域７のフィン３の高さがドレイン領域８よりも高くなり、これによってもソース領域７がドレイン領域８よりも低抵抗になる。
このように、ソース側にエピタキシャル成長層１５を形成することにより、ソース領域７がドレイン領域８よりも確実に低抵抗になる。
エピタキシャル成長層１５を形成した後、次にエピタキシャル成長層１５の上面をシリサイド化してシリサイド層１６を形成する。このとき、ゲート電極６の上面もシリサイド化される。
以上の工程により、ソース側にはシリサイド層１６が形成されるがドレイン側にはシリサイド層が形成されず、結果としてドレイン側がソース側よりもより抵抗値が高くなる。
なお図１０では、ソース側のシリコン層１３の幅と高さをエピタキシャル成長によりドレイン側よりも大きく、かつソース側に選択的にシリサイド層１６を形成している。しかしながら、ソース側とドレイン側でともにシリサイド層は形成する一方、ソース側で選択的にシリコン層をエピタキシャル成長させ、上述した（１）〜（３）の条件に従って、フィン３のサイズ自体をソース側とドレイン側で変えることで、最終的にＲｄ／Ｒｓ≧１０になるようにしてもよい。
このように、本実施形態では、マルチフィン３およびダブルゲート構造のトランジスタにおいて、ドレイン領域８のドレイン抵抗Ｒｄがソース領域７のソース抵抗Ｒｓよりも１０倍以上大きくなるようにしたため、トランジスタのコンダクタンスｇｍと出力抵抗ｒoutの積で表されるｇｍ＊ｒoutを大きくすることができ、耐ノイズ性能が向上する等、電気的特性がよくなる。したがって、本実施形態によるトランジスタは、定電流回路、アナログ−デジタル変換回路（ＡＤＣ）およびチューナなどに幅広く利用可能となる。
（ａ）は電気的特性の測定に用いたトランジスタの斜視図、（ｂ）は平面図。 （ａ）および（ｂ）は図１の構造を持つ４種類のトランジスタのｇｍ＊ｒoutとｇｍ／Ｉｄを示すグラフ。 （ａ）および（ｂ）はそれぞれ図２（ａ）および図２（ｂ）のＶｇ−Ｖth＝０．２Ｖ付近の波形を拡大したグラフ。 （ａ）は上述した４種類のトランジスタのトランスコンダクタンスｇｍを示すグラフ、（ｂ）は出力抵抗ｒoutを示すグラフ。 図４（ａ）のＶｇ−Ｖth＝０．２Ｖ付近の波形を拡大したグラフ。 図２〜図５の結果をまとめた図。 Ｒｄ／Ｒｓに対するｇｍ＊ｒoutを示す図。 Ｒｄ／Ｒｓが１０以上になる条件をまとめた図。 Ｒｄ／Ｒｓ≧１０を満たす半導体装置の一例を示す平面図。 （ａ）〜（ｄ）はＲｄ／Ｒｓ≧１０を満たす半導体装置の他の例を示す製造工程図。
符号の説明
１ ＳＯＩ基板
２ 埋め込み酸化膜
３ フィン
４ 第１のコンタクト領域
５ 第２のコンタクト領域
６ ゲート電極
７ ソース領域
８ ドレイン領域
９ ゲート絶縁膜

Claims (5)

  1. 半導体基板上に互いに分離して形成される複数のフィンと、
    前記複数のフィンの一端側を共通に接続する第１のコンタクト領域と、
    前記複数のフィンの他端側を共通に接続する第２のコンタクト領域と、
    前記複数のフィンそれぞれの少なくとも両側面にゲート絶縁膜を挟んで対向配置されるゲート電極と、
    前記ゲート電極よりも前記第１のコンタクト領域側の前記複数のフィンと前記第１のコンタクト領域とを含むソース領域と、
    前記ゲート電極よりも前記第２のコンタクト領域側の前記複数のフィンと前記第２のコンタクト領域とを含むドレイン領域と、を備え、
    前記ドレイン領域内の各フィンにおける抵抗値Ｒｄと前記ソース領域内の各フィンにおける抵抗値Ｒｓとの比の値Ｒｄ／Ｒｓは、１０以上であることを特徴とする半導体装置。
  2. 前記ソース領域内の前記フィンの幅は、前記ドレイン領域内の前記フィンの幅より太いことを特徴とする請求項１に記載の半導体装置。
  3. 前記ソース領域内の前記フィンの長さは、前記ドレイン領域内のフィンの長さより短いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ソース領域内の前記フィンの高さは、前記ドレイン領域内の前記フィンの高さより高いことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記ソース領域および前記ドレイン領域内の前記フィンは、半導体層を有し、
    前記ソース領域および前記ドレイン領域内の前記フィンのうち、前記ソース領域のみに対応して、前記半導体層の上に形成されるシリサイド層を有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
JP2007233989A 2007-09-10 2007-09-10 半導体装置 Expired - Fee Related JP4455632B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007233989A JP4455632B2 (ja) 2007-09-10 2007-09-10 半導体装置
US12/207,121 US7923788B2 (en) 2007-09-10 2008-09-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007233989A JP4455632B2 (ja) 2007-09-10 2007-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2009065099A true JP2009065099A (ja) 2009-03-26
JP4455632B2 JP4455632B2 (ja) 2010-04-21

Family

ID=40430928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007233989A Expired - Fee Related JP4455632B2 (ja) 2007-09-10 2007-09-10 半導体装置

Country Status (2)

Country Link
US (1) US7923788B2 (ja)
JP (1) JP4455632B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014068017A (ja) * 2012-09-26 2014-04-17 Samsung Electronics Co Ltd 非対称シリサイド構造を含む電界効果トランジスタ及び関連した装置
JP2016046394A (ja) * 2014-08-22 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2018160704A (ja) * 2018-07-18 2018-10-11 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
US9385050B2 (en) 2011-01-06 2016-07-05 Globalfoundries Inc. Structure and method to fabricate resistor on finFET processes
JP2013045901A (ja) * 2011-08-24 2013-03-04 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5580355B2 (ja) 2012-03-12 2014-08-27 株式会社東芝 半導体装置
US9231106B2 (en) 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
CN103219384B (zh) * 2013-04-03 2015-05-20 北京大学 一种抗单粒子辐射的多栅器件及其制备方法
US9349863B2 (en) * 2013-08-07 2016-05-24 Globalfoundries Inc. Anchored stress-generating active semiconductor regions for semiconductor-on-insulator finfet
KR102380818B1 (ko) * 2015-04-30 2022-03-31 삼성전자주식회사 반도체 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786307A (ja) 1993-09-13 1995-03-31 Toshiba Corp 電界効果トランジスタ及びその製造方法
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7388258B2 (en) * 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
JP3905098B2 (ja) 2004-07-02 2007-04-18 旭化成マイクロシステム株式会社 半導体装置の製造方法
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
JP4064955B2 (ja) 2004-09-30 2008-03-19 株式会社東芝 半導体装置及びその製造方法
EP1892765A1 (en) * 2006-08-23 2008-02-27 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for doping a fin-based semiconductor device
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014068017A (ja) * 2012-09-26 2014-04-17 Samsung Electronics Co Ltd 非対称シリサイド構造を含む電界効果トランジスタ及び関連した装置
JP2016046394A (ja) * 2014-08-22 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US10446655B2 (en) 2014-08-22 2019-10-15 Renesas Electronics Corporation Semiconductor device
JP2018160704A (ja) * 2018-07-18 2018-10-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20090065869A1 (en) 2009-03-12
JP4455632B2 (ja) 2010-04-21
US7923788B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
JP4455632B2 (ja) 半導体装置
US8129773B2 (en) Fin-type field effect transistor
KR101382846B1 (ko) 높은 이동도 및 변형 채널을 갖는 ＦｉｎＦＥＴ
US20150364546A1 (en) Nanosheet fets with stacked nanosheets having smaller horizontal spacing than vertical spacing for large effective width
KR100696197B1 (ko) 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법
JP2009514233A5 (ja)
JP2005217418A (ja) フィン型電界効果トランジスタおよびその製造方法
KR20120076061A (ko) 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
US9293324B2 (en) Methods of forming semiconductor devices including an electrically-decoupled fin
KR20100126719A (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP5184831B2 (ja) フィン型トランジスタの形成方法
CN104377240A (zh) 半导体器件和制造半导体器件的方法
EP1233453A3 (en) Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same
US8193060B2 (en) Method of manufacturing a semiconductor device
JP2006351753A (ja) 電界効果型トランジスタ
JP2002368080A5 (ja)
US20190245084A1 (en) Transistor with Asymmetric Source and Drain Regions
US20030052373A1 (en) Field effect transistor formed on an insulating substrate and integrated circuit thereof
KR101858545B1 (ko) 감소된 트랜지스터 누설 전류를 위한 게이트 라운딩
KR100626288B1 (ko) 반도체 장치
JPH10209174A (ja) 接合型電界効果トランジスタ
JP2005228781A (ja) 半導体装置およびその製造方法
JP6102140B2 (ja) 半導体装置
Shieh et al. Electrical characteristics and reliability of multi-channel polycrystalline silicon thin-film transistors
US12074220B2 (en) Formation of semiconductor arrangement comprising semiconductor column

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees