CN109560125A - 金属堆叠源漏电极场效应管及其制作方法 - Google Patents

金属堆叠源漏电极场效应管及其制作方法 Download PDF

Info

Publication number
CN109560125A
CN109560125A CN201811438044.7A CN201811438044A CN109560125A CN 109560125 A CN109560125 A CN 109560125A CN 201811438044 A CN201811438044 A CN 201811438044A CN 109560125 A CN109560125 A CN 109560125A
Authority
CN
China
Prior art keywords
layer
metal
source
metal layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811438044.7A
Other languages
English (en)
Other versions
CN109560125B (zh
Inventor
曾荣周
周细凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University of Technology
Original Assignee
Hunan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University of Technology filed Critical Hunan University of Technology
Priority to CN201811438044.7A priority Critical patent/CN109560125B/zh
Publication of CN109560125A publication Critical patent/CN109560125A/zh
Application granted granted Critical
Publication of CN109560125B publication Critical patent/CN109560125B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41758Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种金属堆叠源漏电极场效应管的制作方法,包括以下步骤:在衬底上形成沟道材料层;在沟道材料层上光刻定义源、漏电极区域;在源、漏电极区域依次沉积第一金属层、第二金属层、第三金属层;腐蚀源、漏电极区域的第二金属层内侧,形成侧向凹陷形状的源漏电极;在沟道材料层上光刻定义栅电极区域;在栅电极区域沉积栅介质;在栅介质上沉积栅金属,形成栅电极。本发明先形成三层金属堆叠的源漏电极,再腐蚀第二层金属,形成侧向凹陷的源漏电极,源漏电极侧向凹陷的程度不会改变连接电阻的大小,并且只用一次沉积工艺就形成了足够厚的源漏电极金属且实现了自对准。本发明还公开了一种金属堆叠源漏电极场效应管。

Description

金属堆叠源漏电极场效应管及其制作方法
技术领域
本发明涉及微电子技术领域,特别涉及一种金属堆叠源漏电极场效应管及其制作方法。
背景技术
CMOS制造技术的进步将导致器件的沟道长度小于10 nm,进入纳米领域,传统的按比例缩小将不再足以继续通过制造更小的晶体管而获得器件性能的提高,因此,从器件几何形状、结构以及材料方面着手是可行的新的解决方案。
石墨烯作为一种新型的电子功能材料,由于具有独特的物理结构及优异的电学性能,成为当今微电子材料的研究热点,在微电子领域具有广泛的应用前景。新的半导体材料(如MoS2 、MoSe2、WSe2、BP、CNT、硅烯等)越来越受到关注。
栅电极与源极和漏极之间的un-gated区域(连接区域)产生的连接电阻是影响场效应管性能的关键因素之一,采用自对准结构是解决这一问题的可行办法。已提出的自对准纳米结构材料场效应管,其制备工艺复杂,且自对准的源/漏电极金属的厚度很薄(10纳米左右),须再用一次光刻和一次沉积工艺拓展一层加厚的非自对准金属。
发明内容
为了解决上述技术问题,本发明提供一种制作简单、成本低的金属堆叠源漏电极场效应管,并提供其制作方法。
本发明解决上述问题的技术方案是:一种金属堆叠源漏电极场效应管,包括衬底,衬底上设有沟道材料层,沟道材料层中部为栅电极区域,栅电极区域两侧分别为源极区域和漏极区域,所述源极区域和漏极区域上均沉积有第一金属层,第一金属层上沉积有第二金属层,第二金属层上沉积有第三金属层,所述栅电极区域上沉积有栅介质层,栅介质层上沉积栅金属以形成栅电极。
上述金属堆叠源漏电极场效应管,所述第一金属层、第三金属层不被刻蚀剂腐蚀,第二层金属内侧被刻蚀剂腐蚀,从而形成用于自对准的侧向凹陷形状的源漏电极。
上述金属堆叠源漏电极场效应管,所述沟道材料层为石墨烯、碳纳米管、黑磷、二硫化钼、二硒化钼、二硫化钨、二硒化钨、硅烯、硅纳米线中的一种。
上述金属堆叠源漏电极场效应管,所述衬底包括基底层和位于基底层上方的绝缘层。
上述金属堆叠源漏电极场效应管,所述绝缘层为 SiO2、Si3N4、BN、Al2O3、HfO2、AlN、SiC,Si、Sapphire、玻璃、聚对苯二甲酸乙二醇酯材料 PET、聚酰亚胺 PI、聚二甲基硅氧烷中的一种或两种以上的混合物。
上述金属堆叠源漏电极场效应管,所述第一金属层与第二金属层之间、第二金属层与第三金属层之间设有用于增加粘附性的附加金属层。
上述金属堆叠源漏电极场效应管,所述栅介质层为沉积的铝自氧化后形成的介质。
一种金属堆叠源漏电极场效应管的制作方法,包括以下步骤:
1)在衬底上转移或沉积或外延沟道材料,并图形化;
2)在沟道材料层上光刻定义源、漏电极区域;
3)在定义的源、漏电极区域沉积第一层源漏金属形成第一金属层;
4)在第一金属层上沉积第二层源漏金属形成第二金属层;
5)在第二金属层上沉积第三层源漏金属形成第三金属层;
6)剥离去除用于定义源、漏电极区域的光刻胶;
7)用刻蚀剂稍微腐蚀源、漏电极区域的第二金属层内侧,而第一金属层、第三金属层不被腐蚀,从而形成用于自对准的侧向凹陷形状的源漏电极;
8)在沟道材料层上光刻定义栅电极区域;
9)在定义的栅电极区域沉积栅介质;
10)在栅介质上沉积栅金属,形成栅电极;
11)剥离去除用于定义栅电极区域的光刻胶,形成自对准的纳米场效应管。
上述金属堆叠源漏电极场效应管的制作方法,所述步骤4)中还包括在第一金属层与第二金属层之间沉积用于增加粘附性的第一附加金属层的步骤;所述步骤5)中还包括在第二金属层与第三金属层之间设有用于增加粘附性的第二附加金属层的步骤。
上述金属堆叠源漏电极场效应管的制作方法,所述步骤7)和步骤8)可互换。
本发明的有益效果在于:本发明的制作方法中,先形成三层金属堆叠的源漏电极,再选择性地腐蚀第二层金属,形成侧向凹陷的源漏电极,最后形成自对准的栅电极,由于与石墨烯相接触的第一层金属不会被腐蚀,栅极与源漏极间的连接区域的长度不会被改变,因此,源漏电极侧向凹陷的程度不会改变连接电阻的大小,并且只用一次沉积工艺就形成了足够厚的源漏电极金属且实现了自对准,简化了制作工艺,也节约了制作成本。
附图说明
图1为本发明的场效应管的结构示意图。
图2为本发明制作方法第一步的示意图。
图3为本发明制作方法第二步的示意图。
图4为本发明制作方法第三步的示意图。
图5为本发明制作方法第四步的示意图。
图6为本发明制作方法第五步的示意图。
图7为本发明制作方法第六步的示意图。
图8为本发明制作方法第七步的示意图。
图9为本发明制作方法第八步的示意图。
图10为本发明制作方法第九步的示意图。
图11为本发明制作方法第十步的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图1所示,一种金属堆叠源漏电极场效应管,包括衬底1,衬底1包括基底层1-1和位于基底层1-1上方的绝缘层1-2。所述绝缘层1-2为 SiO2、Si3N4、BN、Al2O3、HfO2、AlN、SiC,Si、Sapphire、玻璃、聚对苯二甲酸乙二醇酯材料 PET、聚酰亚胺 PI、聚二甲基硅氧烷等中的一种或两种以上的混合物。所述基底层1-1为半导体材料、导电材料或不同于绝缘层的材料中的一种或两种以上的混合物。
如图1所示,衬底1上设有沟道材料层2,沟道材料层2为石墨烯、碳纳米管、黑磷、III-V族化合物半导体(如:二硫化钼、二硒化钼、二硫化钨、二硒化钨)、硅烯、硅纳米线(SiNanowire)中的一种;沟道材料层2中部为栅电极区域,栅电极区域两侧分别为源极区域和漏极区域,所述源极区域和漏极区域上均沉积有第一金属层4,第一金属层4上沉积有第二金属层5,第二金属层5上沉积有第三金属层6,第一金属层4与第二金属层5之间、第二金属层5与第三金属层6之间设有用于增加粘附性的附加金属层;所述第一金属层4、第三金属层6不被刻蚀剂腐蚀,第二层金属内侧被刻蚀剂腐蚀,从而形成用于自对准的侧向凹陷形状的源漏电极;所述栅电极区域上沉积有栅介质层8,栅介质层8为沉积的铝自氧化后形成的介质,也可以是沉积的其它介质;栅介质层8上沉积栅金属9以形成栅电极。
一种金属堆叠源漏电极场效应管的制作方法,包括以下步骤:
1)在衬底1上转移或沉积或外延沟道材料层2,并图形化,如图2所示;
2)在沟道材料层2上光刻定义源、漏电极区域3,如图3所示;
3)在定义的源、漏电极区域沉积第一层源漏金属形成第一金属层4,如图4所示;第一层源漏金属是一种和纳米结构材料接触良好的金属;
4)在第一金属层4上沉积第二层源漏金属形成第二金属层5,如图5所示;还可在第一金属层4与第二金属层5之间沉积用于增加粘附性的第一附加金属层;
5)在第二金属层5上沉积第三层源漏金属形成第三金属层6,如图6所示;还可在第二金属层5与第三金属层6之间设有用于增加粘附性的第二附加金属层;
6)剥离去除用于定义源、漏电极区域的光刻胶,如图7所示;
7)用刻蚀剂稍微腐蚀源、漏电极区域的第二金属层5内侧,而第一金属层4、第三金属层6不被腐蚀,从而形成用于自对准的侧向凹陷形状(Q部位所示)的源漏电极,如图8所示;
8)在沟道材料层2上光刻定义栅电极区域7,如图9所示;
9)在定义的栅电极区域沉积栅介质层8,为了确保栅极金属不会与源漏电极发生短路,栅介质层8的厚度稍微大于第一金属层4的厚度,如图10所示;
10)在栅介质上沉积栅金属9,形成栅电极,如图11所示;
11)剥离去除用于定义栅电极区域的光刻胶,形成自对准的纳米场效应管,如图1所示。
应当注意的是,第一层源漏金属不一定非沉积不可,或者说也可以和第二层源漏金属是同种金属;这种情况下,只要第二层源漏金属是和沟道材料接触良好的金属(接触电阻小),又能被刻蚀剂腐蚀,但第三层金属不被刻蚀剂腐蚀能形成阻挡层。但这种情况下,与石墨烯相接触的第一层金属被腐蚀,腐蚀会改变连接区域的长度,因此,源漏电极侧向凹陷的程度会改变连接电阻的大小。栅介质的厚度也无需大于第一层金属的厚度。另外,所述步骤7)和步骤8)可互换。

Claims (10)

1.一种金属堆叠源漏电极场效应管,其特征在于:包括衬底,衬底上设有沟道材料层,沟道材料层中部为栅电极区域,栅电极区域两侧分别为源极区域和漏极区域,所述源极区域和漏极区域上均沉积有第一金属层,第一金属层上沉积有第二金属层,第二金属层上沉积有第三金属层,所述栅电极区域上沉积有栅介质层,栅介质层上沉积栅金属以形成栅电极。
2.根据权利要求1所述的金属堆叠源漏电极场效应管,其特征在于:所述第一金属层、第三金属层不被刻蚀剂腐蚀,第二层金属内侧被刻蚀剂腐蚀,从而形成用于自对准的侧向凹陷形状的源漏电极。
3.根据权利要求1所述的金属堆叠源漏电极场效应管,其特征在于:所述沟道材料层为石墨烯、碳纳米管、黑磷、二硫化钼、二硒化钼、二硫化钨、二硒化钨、硅烯、硅纳米线中的一种。
4.根据权利要求1所述的金属堆叠源漏电极场效应管,其特征在于:所述衬底包括基底层和位于基底层上方的绝缘层。
5.根据权利要求4所述的金属堆叠源漏电极场效应管,其特征在于:所述绝缘层为SiO2、Si3N4、BN、Al2O3、HfO2、AlN、SiC,Si、Sapphire、玻璃、聚对苯二甲酸乙二醇酯材料 PET、聚酰亚胺 PI、聚二甲基硅氧烷中的一种或两种以上的混合物。
6.根据权利要求1所述的金属堆叠源漏电极场效应管,其特征在于:所述第一金属层与第二金属层之间、第二金属层与第三金属层之间设有用于增加粘附性的附加金属层。
7.根据权利要求1所述的金属堆叠源漏电极场效应管,其特征在于:所述栅介质层为沉积的铝自氧化后形成的介质。
8.一种根据权利要求1-7中任一项所述的金属堆叠源漏电极场效应管的制作方法,包括以下步骤:
1)在衬底上转移或沉积或外延沟道材料,并图形化;
2)在沟道材料层上光刻定义源、漏电极区域;
3)在定义的源、漏电极区域沉积第一层源漏金属形成第一金属层;
4)在第一金属层上沉积第二层源漏金属形成第二金属层;
5)在第二金属层上沉积第三层源漏金属形成第三金属层;
6)剥离去除用于定义源、漏电极区域的光刻胶;
7)用刻蚀剂稍微腐蚀源、漏电极区域的第二金属层内侧,而第一金属层、第三金属层不被腐蚀,从而形成用于自对准的侧向凹陷形状的源漏电极;
8)在沟道材料层上光刻定义栅电极区域;
9)在定义的栅电极区域沉积栅介质;
10)在栅介质上沉积栅金属,形成栅电极;
11)剥离去除用于定义栅电极区域的光刻胶,形成自对准的纳米场效应管。
9.根据权利要求8所述的金属堆叠源漏电极场效应管的制作方法,其特征在于:所述步骤4)中还包括在第一金属层与第二金属层之间沉积用于增加粘附性的第一附加金属层的步骤;金属堆叠源漏电极场效应管所述步骤5)中还包括在第二金属层与第三金属层之间设有用于增加粘附性的第二附加金属层的步骤。
10.根据权利要求8所述的金属堆叠源漏电极场效应管的制作方法,其特征在于:所述步骤7)和步骤8)可互换。
CN201811438044.7A 2018-11-27 2018-11-27 金属堆叠源漏电极场效应管及其制作方法 Expired - Fee Related CN109560125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811438044.7A CN109560125B (zh) 2018-11-27 2018-11-27 金属堆叠源漏电极场效应管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811438044.7A CN109560125B (zh) 2018-11-27 2018-11-27 金属堆叠源漏电极场效应管及其制作方法

Publications (2)

Publication Number Publication Date
CN109560125A true CN109560125A (zh) 2019-04-02
CN109560125B CN109560125B (zh) 2022-03-11

Family

ID=65867913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811438044.7A Expired - Fee Related CN109560125B (zh) 2018-11-27 2018-11-27 金属堆叠源漏电极场效应管及其制作方法

Country Status (1)

Country Link
CN (1) CN109560125B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022227343A1 (zh) * 2021-04-30 2022-11-03 长鑫存储技术有限公司 晶体管结构、半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117189A (ja) * 1997-06-25 1999-01-22 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
CN101807668A (zh) * 2002-03-20 2010-08-18 国际商业机器公司 碳纳米管场效应晶体管半导体器件及其制造方法
JP2016058450A (ja) * 2014-09-05 2016-04-21 住友電気工業株式会社 半導体装置
CN107195669A (zh) * 2017-06-28 2017-09-22 湖南工程学院 包含金属堆叠栅电极的自对准纳米场效应管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117189A (ja) * 1997-06-25 1999-01-22 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
CN101807668A (zh) * 2002-03-20 2010-08-18 国际商业机器公司 碳纳米管场效应晶体管半导体器件及其制造方法
JP2016058450A (ja) * 2014-09-05 2016-04-21 住友電気工業株式会社 半導体装置
CN107195669A (zh) * 2017-06-28 2017-09-22 湖南工程学院 包含金属堆叠栅电极的自对准纳米场效应管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022227343A1 (zh) * 2021-04-30 2022-11-03 长鑫存储技术有限公司 晶体管结构、半导体结构及其制备方法

Also Published As

Publication number Publication date
CN109560125B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN101897009B (zh) 自对准t栅极碳纳米管场效应晶体管器件和用于形成该器件的方法
CN103503147B (zh) 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
CN108172612B (zh) 一种薄膜晶体管及其制备方法
US10283629B2 (en) Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
US8022393B2 (en) Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
CN104362176B (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN102354668B (zh) 一种碳基纳米材料晶体管的制备方法
CN109196651B (zh) 场效应晶体管结构及其制作方法
CN103325836A (zh) 一种石墨烯场效应晶体管及其制备方法
JP2011198938A (ja) トランジスタ
Lin et al. Fabrication of high-performance ZnO thin-film transistors with submicrometer channel length
CN102915929B (zh) 一种石墨烯场效应器件制备方法
US8658461B2 (en) Self aligned carbide source/drain FET
CN105895704A (zh) 一种石墨烯场效应晶体管及其制造方法
TWI744188B (zh) 鰭式場效電晶體裝置和其形成方法
US20090250731A1 (en) Field-effect transistor structure and fabrication method thereof
CN109560125A (zh) 金属堆叠源漏电极场效应管及其制作方法
CN209312775U (zh) 一种具有自对准栅电极结构的场效应管
CN109817703A (zh) 高开关比石墨烯异质结场效应管及其制作方法
CN209766424U (zh) 高开关比石墨烯异质结场效应管
TWI742759B (zh) 電晶體及其製作方法
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
Zhang et al. Optimization of zero-level interlayer dielectric materials for gate-all-around silicon nanowire channel fabrication in a replacement metal gate process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220311