CN105742359B - 鳍型场效应晶体管的鳍及其制备方法 - Google Patents
鳍型场效应晶体管的鳍及其制备方法 Download PDFInfo
- Publication number
- CN105742359B CN105742359B CN201510954140.7A CN201510954140A CN105742359B CN 105742359 B CN105742359 B CN 105742359B CN 201510954140 A CN201510954140 A CN 201510954140A CN 105742359 B CN105742359 B CN 105742359B
- Authority
- CN
- China
- Prior art keywords
- fin
- group
- condition
- control
- enrichment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 18
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000005611 electricity Effects 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims description 42
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000007547 defect Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon nitride) Chemical compound 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
各实施例针对一种富化和电隔离FinFET的鳍的方法。该方法包含形成至少一个鳍。该方法进一步包含在第一组条件下形成所述至少一个鳍的富化的上部。该方法进一步包含在第二组条件下从所述至少一个鳍的富化的下部形成电隔离区，其中，所述在第一组条件下的形成与所述在第二组条件下的形成是时间间隔的。该方法进一步包含与所述第二组条件分开来控制所述第一组条件。
Description
技术领域
本发明涉及半导体器件及其制造方法，更具体来说，涉及具有底部介电质隔离的富化的、高迁移率的应变硅锗鳍的形成。
背景技术
典型的半导体器件是用晶片的有源区形成的。有源区由用于分离和电气隔离相邻的半导体器件的隔离区界定。例如，在一个具有多个金属氧化物半导体场效应晶体管(MOSFET)的集成电路中，每个MOSFET都有在一个半导体层的有源区中、通过该在半导体材料层的注入n型或p型杂质而形成的一个源极和一个漏极。设置在源极和漏极之间的是一个沟道(体)区。设置在体区之上的是一个栅极(gate electrode)。栅极与体由一个栅极介电质层隔开。
一个特别有利的MOSFET类型通常称为鳍型场效应晶体管(FinFET)。FinFET的基本电布局和操作模式并非不同于传统的场效应晶体管。有一个源极触电和一个漏极触点、以及一个用于控制源极至漏极的电流流动的栅极。然而，与平面MOSFET相比而言，源极、漏极和沟道是以半导体衬底顶部上的三维条(bar)的形式构造的。三维条通常被称为“鳍”，被作为器件的体。然后将栅极包裹在鳍的顶部和侧面，鳍的位于栅极之下的部分起着沟道的作用。源极和漏极区域是位于沟道的任一侧的不在栅极以下的鳍的部分。鳍的大小寸确立了晶体管的有效沟道长度。
硅锗在半导体器件中的使用，提供了理想的器件特性，包括在有源器件的硅锗与底层半导体衬底之间的界面处引入应变。一般来说，应变的半导体的原子被拉伸得超出它们正常的原子间距离。随着硅中的原子与硅锗的原子(它们被布置得相对硅晶体的原子较远)对齐(align)，硅锗原子之间的连接变得伸展(stretched)，从而导致应变硅锗。原子的分离，降低了干扰硅锗中电子运动的原子力，从而导致更好的迁移率、更好的芯片性能和更低的能耗。应变硅锗中更快的移动电子使具有应变硅锗沟道区的晶体管中的开关(switching)速度更快。
通过利用半导体器件的有源区中的硅锗而引入的应变，随着硅锗中锗浓度的增加而增加。然而，硅锗生长到一定的厚度后，缺陷开始形成，这些缺陷与硅锗中锗浓度成正比。因此，一般来说，在不引入缺陷的情况下，硅锗层中锗浓度与硅锗层能生长到的厚度之间成反比关系。
发明内容
各实施例针对一种富化(enriching)和电隔离鳍型场效应晶体管(FinFET)的鳍的方法。该方法包含形成至少一个鳍(fin)。该方法进一步包含在第一组条件下形成所述至少一个鳍的富化的上部在第二组条件下从所述至少一个鳍的富化的(enriched)下部形成电隔离区，所述在第一组条件下的形成与所述在第二组条件下的形成是时间间隔的。该方法进一步包含与所述第二组条件分开来控制所述第一组条件。
各实施例进一步针对一种鳍型场效应晶体管(FinFET)的富化和电隔离的鳍。该鳍包含在第一组条件下形成的富化的(enriched)上部。该进一步包含在第二组条件下形成的电隔离区(electrically isolated region)，其中，所述第一组条件与所述第二组条件在时间上是间隔的，并且其中所述第一组条件是与所述第二组条件分开来控制的。
通过本发明的技术实现其他的特征。其他实施例在本文中被详细描述，并且被视为所要求保护的发明的一部分。为了更好地理解本发明的特征，参考说明书以及附图。
附图说明
在本说明书的结尾处的权利要求书中具体指出并确切地要求保护被视为本说明书的主题。从以下结合附图进行的详细描述，上述特征是明显的，在附图中：
图1是按照本发明一个或多个实施例的高迁移率、应变FinFET的三维视图；
图2表示按照一个或多个实施例的半导体器件的初始制备阶段的横截面图；
图3表示按照一个或多个实施例的半导体器件的一个中间制备阶段的横截面图；
图4表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图5表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图6表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图7表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图8表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图9表示按照一个或多个实施例的半导体器件的另一个中间制备阶段的横截面图；
图10表示按照一个或多个实施例的半导体器件的最后制备阶段的横截面图；和
图11是表示按照一个或多个实施例的方法的流程图。
具体实施方式
首先要明白，虽然本公开包括具有硅锗鳍的P型FET或FinFET器件的详细描述，本文教导的实现并不局限于特定的P型FET或FinFET结构。相反，本公开的各实施例能够结合现在已知或以后开发的任何其他类型的基于鳍的晶体管器件而实现。
正如本文先前所指出的，硅锗在半导体器件中的使用，提供了理想的器件特性，包括在有源器件的硅锗与底层半导体衬底之间的界面处引入应变。一般来说，应变的半导体的原子被拉伸得超出它们正常的原子间距离。随着硅中的原子与硅锗的原子(它们被布置得相对硅晶体的原子较远)对齐，硅锗原子之间的连接变得伸展，从而导致应变硅锗。原子的远离进一步降低了干扰硅锗中电子运动的原子力，从而导致更好的迁移率、更好的芯片性能和更低的能耗。应变硅锗中更快的移动电子使具有应变硅锗沟道区的晶体管中的开关速度更快。
美国待定专利申请13/972,032公开了一种用于在采用鳍下绝缘层的FinFET器件中使用的富化的、高迁移率应变鳍(high mobility strained fin)的鳍结构和制备方法，该专利申请与本专利申请的申请人相同，发明名称为“电介质上形成的FinFET”，申请日为2013年8月21日，在此全部引用作为参考。上述待定专利申请的制备方法运用热氧化来把锗扩散到硅鳍的上部，由此增加硅鳍的上部中锗的浓度，以形成富化的硅锗的上鳍部。同时，相同的热氧化也氧化硅的下部，以在富化的鳍上部的下面形成介电质。通过把锗扩散到硅鳍中，形成硅锗鳍，可以避免在不引入缺陷的情况下，硅锗层中锗浓度与硅锗层能生长到的厚度之间的反比关系。
本公开的一个或多个实施例提供的鳍结构和制备方法，允许精确控制FinFET器件的富化的、电隔离的、应变的高迁移率的鳍元件的形成。将鳍的富化的上部的形成与鳍的电隔离区的形成，在时间上充分地隔离，以允许与鳍的电隔离区的形成分开来控制富化的上部的形成。因此，可以选择鳍的富化的上部的形成的第一组条件，以优化富化的上部的形成。优选地，第一组条件包括温度或持续时间或其它参数的一个或多个。类似地，选择鳍的电隔离区的形成的第二组条件，以优化鳍的电隔离区的形成。优选地，第二组条件包括温度或持续时间或其它参数的一个或多个。如何与第二组条件分开来控制第二组条件的一个例子，是多次重复对鳍的非富化的上部的富化过程，直到在不导致缺陷的情况下实现富化的上部所需的参数。在制备过程中选择性地使用间隔物(spacers)，以保持鳍的富化的上部的高度。
按照一个或多个实施例，图1示出了采用按照本公开的富化的鳍结构和底部电介质制备方法的富化的、高迁移率的应变FinFET 100的三维视图。FinFET 100包括如图所示地那样配置和排列的半导体衬底102、浅沟槽隔离(STI)层104、富化的鳍106和栅极114。富化的鳍106包括源极区108、漏极区110和沟道区112，其中栅极114在通道区112的顶部和侧面延伸。优选地，衬底102是硅，STI 104是氧化物(例如SiO2)，鳍106是已被富化到所需锗浓度的硅。
现在将参照图2-10所示各种制备阶段描述的形成FinFET 100的半导体衬底102、STI层104和富化的鳍106(都在图1中示出)制备方法。现在参看图2，形成一个初始结构，其具有如图所示地配置和布置的半导体衬底102、体(bulk)半导体材料202和硬掩模层204。半导体衬底102和体半导体材料202可以由相同的材料形成。硬掩模层202可以是氮化硅材料(例如Si3Ni4)。在图3中，在硬掩模层204上添加图案化的抗蚀剂302，以从体半导体202图案化和形成(图4中所示的)非富化的鳍402、404。可以通过应用定向蚀刻工艺(anisotropicetch process)来形成非富化的鳍402、404，产生图4中所示的结构。因为半导体衬底102上没有阻挡层(stop layer)，所以蚀刻过程是基于时间的(time based)。例如，在一个22纳米深的过程中，鳍的宽度可能是10到15纳米，鳍的高度最好是宽度的两倍或以上。
在图5中，在非富化的鳍402、404的侧壁和衬底102的顶部一致地形成半导体层502。保形涂层(conformal coating)是一种符合电路板拓扑的保护性的化学涂层或聚合物膜。半导体层502可以是诸如高浓度锗或硅锗层的含锗层，或者是任何其它含锗层，厚约20至30纳米。
图6显示了在图5中所示的器件结构上执行第一高温热氧化的结果。第一高温热氧化例如在约800至约1200摄氏度的温度下进行。由于第一高温热氧化，与非富化的鳍402、404的侧壁和衬底102接触的含锗层502中的锗扩散到非富化的鳍402、404的侧壁和衬底102中，形成富锗的(germanium enriched)硅鳍602、604和富锗的衬底层606。可以多次重复执行第一高温热氧化，直到达到以下的至少之一：富化的鳍602、604的选定的锗浓度，富化的鳍602、604的选定的电子迁移率，富化的鳍602、604的选定的开关速度，以及富化的鳍602、604中的选定的应变水平。
在图7中，在富化的鳍602、604之间和衬底102的富化层606上沉积氧化物702(例如，二氧化硅)。氧化物702被抛光、凹进，露出富化的鳍602、604的上部。这里所说的抛光操作，相对于硬掩膜选择性地去除氧化物，而通过反应离子刻蚀(RIE)则可以与硬掩膜相比选择性地使氧化物凹进。在图8中，在富化的鳍602、604的上部的侧面形成间隔物(spacers)802。间隔802例如由氮化硅(例如氮化硅)构成，保护暴露的侧面，并在制备过程中保持富化的鳍602、604的上部的高度。富化的鳍602，604的上部的顶部，仍然由早期在形成非富化的鳍402、404(图4)的形成操作中所用的硬掩模406保护。
在图9中，沉积额外的氧化物(例如SiO2)702A，把氧化物702A的高度提高到硬掩模406以上。对氧化物702A应用化学/机械抛光，以平坦化氧化物702A，将其降低到硬掩模406的顶部。进行第二高温热氧化，这导致图9中所示的器件结构图。第二高温热氧化在例如约摄氏800至1200度的温度下进行。作为第二高温热氧化的结果，富化的鳍602、604的下部氧化形成电隔离的下部906、908。同时，形成富化的上部902、904。这样，电隔离的下部906、908分别在富化的上部902、904的下面提供介电质隔离(dielectric isolation)。实际上，电隔离的下部906、908和氧化物702A此时协同地提供电隔离。
在图10中，用抛光操作来选择性地去除氧化物，用RIE操作来选择性地凹进氧化物，再使氧化物702A凹进和抛光。该化学机械抛光(CMP)操作形成STI104并暴露富化的上部902、904。间隔物802和硬掩模406被去除。STI区104优选地从富化的上部902、904的顶面凹进约30纳米的深度。然而，也可按照后续处理步骤所需的鳍高度，采取其它深度。在富化的上部902、904的将变成沟道区112(图1中所示)的区域上形成薄绝缘层1002。由此产生的富化的、电隔离的、应变的高迁移率鳍元件，如图10中所示。在富化的上部902、904的将变成沟道区112的区域上增加栅极114，就形成图1的FinFET结构100。为了便于说明，FinFET 100中只显示了一个鳍106。
图11是表示按照一个或多个实施例的形成FinFET器件的富化的、电隔离的、应变的高迁移率鳍的方法的流程图。方法1100在方框1102开始，用常规的半导体制造技术形成鳍。方框1102的鳍形成的一个例子，是图2和3中所示的器件处理步骤，其产生图4中所示的鳍。在方框1104，在第一组条件下形成鳍的富化的上部。在方框1106，在第二组条件下从鳍的富化的下部形成电隔离区。在方框1108，产生富化的、电隔离的、应变的高迁移率鳍。优选地，如图11所示，与第二组条件分开来控制第一组条件。优选地，通过将富化的上部的形成与电隔离区域的形成在时间上隔离，使得可以与第二组条件分开来控制第一组条件，以实现分开控制。相应地，可以选择第一组条件来优化富化的上部的形成，然后选择第二组条件来优化下部电隔离区的形成。优选地，第一组条件和第二组条件包括温度或持续时间或其它参数的一个或多个。
方框1110提供了关于如何可以形成富化的上部可形成的更多细节。如方框1110中所示，可以通过在鳍的非富化的上部形成半导体材料的第一层，然后执行第一热氧化，以把第一元素扩散至鳍的非富化的上部，从而形成富化的上部。优选地，鳍的非富化的上部由硅制成，第一层的半导体材料由硅锗制成，第一元素是锗。第一热氧化把锗从硅锗质第一层扩散到硅质非富化的上部，由此影响的鳍的上部的若干属性(properties)，包括——例如——上部的应变(strain)和电子迁移率。一般来说，应变的半导体的原子被拉伸得超出其正常的原子间距离。这可以通过接合硅锗与硅而实现。随着硅中的原子与硅锗的原子(它们被布置得相对硅晶体的原子较远)对齐，硅锗原子之间的连接变得伸展，从而导致应变硅锗。原子的远离，进一步降低了干扰硅锗中电子运动的原子力，从而导致更好的迁移率、更好的芯片性能和更低的能耗。应变硅锗中更快的移动电子使具有从应变硅锗形成的沟道区的晶体管中的开关速度更快。
正如先前所指出的那样，在时间上隔离富化的上部的形成(方框1104)与电隔离区(1106)的形成，使得第一组条件可以与第二组条件分开来被控制。因此，可以选择一组条件来优化富化的上部的形成。优选地，第一组条件包括温度或持续时间或其它参数的一个或多个。方框1112提供了一个关于如何可以与第二组条件分开来控制第一组条件的例子。在方框1112中，可以多次重复进行第一热氧化，直到获得富化的上部的理想参数，包括——但不限于—富化的上部中该元素的选定的浓度，富化的上部的选定的开关速度，富化的上部的选定的应变水平，以及其它参数。
方框1114提供了关于如何从鳍的下部形成电隔离区的更多细节。如方框1114中所示，可以通过在鳍的下部周围形成电介质，然后进行第二热氧化，以形成鳍的氧化的下部，从而形成电隔离区。第二热氧化甚至可以进一步将第一元素扩散到鳍的非富化的上部。电隔离区是电介质和鳍的氧化的下部。与第一组条件类似，可以选择方框1106、1114形成电隔离区域的第二组条件，以优化电隔离区从鳍的下部的形成。优选地，第二组条件包括温度或持续时间或其它参数的一个或多个。
因此，从上述的详细描述和附图中可以看到，本发明的实施例提供用于控制FinFET的富化的、电隔离的、应变的高迁移率的鳍元件的形成的结构和方法。将鳍的富化的上部的形成与鳍的电隔离区的形成，在时间上充分地隔离，以允许与鳍的电隔离区的形成分开来控制富化的上部的形成。因此，可以选择鳍的富化的上部的形成的第一组条件，以优化富化的上部的形成。优选地，第一组条件包括温度或持续时间或其它参数的一个或多个。类似地，选择鳍的电隔离区的形成的第二组条件，以优化鳍的电隔离区的形成。优选地，第二组条件包括温度或持续时间或其它参数的一个或多个。如何与第二组条件分开来控制第二组条件的一个例子，是多次重复对鳍的非富化的上部的富化过程，直到在不导致缺陷的情况下实现富化的上部所需的参数。在制备过程中选择性地使用间隔物，以保持富化的鳍的上部的高度。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
本文中所用的术语，仅仅是为了描述特定的实施例，而不意图限制本发明。本文中所用的单数形式的“一”和“该”，旨在也包括复数形式，除非上下文中明确地另行指出。还要知道，术语“包含”和/或“包含”在本说明书中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元组件，以及/或者它们的组合。
在下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的说明书是为了示例和说明的目的而给出的，而不旨在以所公开的形式穷举或限制本发明。只要不脱离本发明的范围和精神，多种修改和变化对于本领域的普通技术人员而言是显而易见的。为了最好地解释本发明的原理和实际应用，且为了使本领域的其他普通技术人员能够理解本发明的具有适于所预期的特定用途的各种修改的各种实施例，选择和描述了实施例。
Claims (17)
1.一种形成和电隔离鳍型场效应晶体管FinFET的鳍的方法，该方法包含：
从体半导体形成至少一个鳍；
在第一组条件下通过把至少一个元素扩散至所述至少一个鳍的上部形成所述至少一个鳍的上部，该步骤包含：在所述至少一个鳍的所述上部形成半导体材料的第一层，其中所述半导体材料包括所述至少一个元素，以及执行第一热氧化，以把所述第一层的所述至少一个元素扩散至所述至少一个鳍的上部；
在第二组条件下从所述至少一个鳍的下部形成电隔离区；
所述在第一组条件下的形成与所述在第二组条件下的形成是时间间隔的；和
与所述第二组条件分开来控制所述第一组条件，其中所述控制所述第一组条件包含控制第一温度，并且包含多次重复执行第一热氧化，直到在不导致缺陷的情况下实现所需的参数。
2.按照权利要求1的方法，其中，所述实现所需的参数包括使所述至少一个元素在所述至少一个鳍的所述上部中达到选定的浓度。
3.按照权利要求1的方法，其中，所述实现所需的参数包括使所述至少一个鳍的所述上部达到选定的电子迁移率。
4.按照权利要求1的方法，其中，所述实现所需的参数包括使所述至少一个鳍的所述上部达到选定的开关速度。
5.按照权利要求1的方法，其中，所述实现所需的参数包括使所述至少一个鳍的所述上部达到选定的应变水平。
6.按照权利要求1的方法，其中，所述在第二组条件下形成所述电隔离区包含：
在所述至少一个鳍的下部的周围形成介电质；
执行第二热氧化，以形成所述至少一个鳍的氧化的下部；和
其中所述电隔离区包含所述氧化的下部；
其中所述介电质和所述电隔离区电隔离所述至少一个鳍的上部。
7.按照权利要求6的方法，其中所述第二热氧化进一步把所述第一层的所述至少一个元素扩散至所述至少一个鳍的上部。
8.按照权利要求1的方法，其中所述控制所述第一组条件包含控制第一温度。
9.按照权利要求1的方法，其中所述控制所述第一组条件进一步包含控制第一持续时间。
10.按照权利要求8的方法，其中所述控制所述第二组条件包含控制与所述第一温度不同的第二温度。
11.按照权利要求9的方法，其中所述控制所述第一组条件进一步包含控制与所述第一持续时间不同的第二持续时间。
12.按照权利要求1的方法，其中所述半导体材料层包含硅锗。
13.按照权利要求1的方法，其中所述第一层的所述至少一个元素包含锗。
14.一种鳍型场效应晶体管FinFET的电隔离的鳍，该鳍包含：
在第一组条件下通过把至少一个元素扩散至所述鳍的上部形成的上部，包括在所述鳍的所述上部形成半导体材料的第一层，其中所述半导体材料包括所述至少一个元素，以及执行第一热氧化，以把所述第一层的所述至少一个元素扩散至所述鳍的上部；
在第二组条件下形成的电隔离区；
所述第一组条件与所述第二组条件在时间上是间隔的；和
所述第一组条件是与所述第二组条件分开来控制的，其中所述控制所述第一组条件包含多次重复执行第一热氧化，直到在不导致缺陷的情况下实现所需的参数。
15.按照权利要求14的鳍，实现所需的参数包括以下之一：
实现所述至少一个元素在所述上部的选定的浓度；
实现所述上部的选定的电子迁移率；
实现所述至少一个鳍的所述上部的选定的开关速度；和
实现所述至少一个鳍的所述上部的选定的应变水平。
16.按照权利要求14的鳍，进一步包含所述电隔离区由下述方式形成：
在所述鳍的下部的周围形成介电质；
执行第二热氧化，以形成所述鳍的氧化的下部；和
其中所述电隔离区包含所述氧化的下部；
其中所述介电质和所述电隔离区电隔离所述上部。
17.按照权利要求16的鳍，其中所述第二热氧化进一步把所述第一层的所述至少一个元素扩散到所述上部中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/585572 | 2014-12-30 | ||
| US14/585,572 US9614057B2 (en) | 2014-12-30 | 2014-12-30 | Enriched, high mobility strained fin having bottom dielectric isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105742359A CN105742359A (zh) | 2016-07-06 |
| CN105742359B true CN105742359B (zh) | 2019-07-09 |
Family
ID=56165186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510954140.7A Active CN105742359B (zh) | 2014-12-30 | 2015-12-17 | 鳍型场效应晶体管的鳍及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9614057B2 (zh) |
| CN (1) | CN105742359B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10032867B1 (en) | 2017-03-07 | 2018-07-24 | International Business Machines Corporation | Forming bottom isolation layer for nanosheet technology |
| US11646306B2 (en) | 2021-03-24 | 2023-05-09 | International Business Machines Corporation | Co-integration of gate-all-around FET, FINFET and passive devices on bulk substrate |
| US11688741B2 (en) | 2021-03-26 | 2023-06-27 | International Business Machines Corporation | Gate-all-around devices with isolated and non-isolated epitaxy regions for strain engineering |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752258A (zh) * | 2008-12-05 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 形成半导体结构的方法 |
| CN103165455A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作鳍形场效应晶体管的方法 |
| CN104658908A (zh) * | 2013-11-18 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 制作FinFET的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642090B1 (en) | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| US8053299B2 (en) | 2009-04-17 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabrication of a FinFET element |
| US7993999B2 (en) | 2009-11-09 | 2011-08-09 | International Business Machines Corporation | High-K/metal gate CMOS finFET with improved pFET threshold voltage |
| US8395195B2 (en) | 2010-02-09 | 2013-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-notched SiGe FinFET formation using condensation |
| US8367498B2 (en) | 2010-10-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like field effect transistor (FinFET) device and method of manufacturing same |
| US8637372B2 (en) | 2011-06-29 | 2014-01-28 | GlobalFoundries, Inc. | Methods for fabricating a FINFET integrated circuit on a bulk silicon substrate |
| US20140054705A1 (en) | 2012-08-27 | 2014-02-27 | International Business Machines Corporation | Silicon germanium channel with silicon buffer regions for fin field effect transistor device |
| US8951850B1 (en) | 2013-08-21 | 2015-02-10 | International Business Machines Corporation | FinFET formed over dielectric |
-
2014
- 2014-12-30 US US14/585,572 patent/US9614057B2/en active Active
-
2015
- 2015-06-18 US US14/743,504 patent/US9536986B2/en not_active Expired - Fee Related
- 2015-12-17 CN CN201510954140.7A patent/CN105742359B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752258A (zh) * | 2008-12-05 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 形成半导体结构的方法 |
| CN103165455A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作鳍形场效应晶体管的方法 |
| CN104658908A (zh) * | 2013-11-18 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 制作FinFET的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160190285A1 (en) | 2016-06-30 |
| US9614057B2 (en) | 2017-04-04 |
| CN105742359A (zh) | 2016-07-06 |
| US9536986B2 (en) | 2017-01-03 |
| US20160190288A1 (en) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11587928B2 (en) | Method to induce strain in finFET channels from an adjacent region | |
| CN104752507B (zh) | 半导体器件及其制造方法 | |
| CN107039503B (zh) | 水平栅极环绕纳米线晶体管的底部隔离 | |
| CN104167361B (zh) | Finfet结构及其形成方法 | |
| TWI515905B (zh) | 半導體裝置及其形成方法以及鰭式場效二極體 | |
| JP2014110430A (ja) | 分離型チャンネルを具備したｆｉｎｆｅｔ装置 | |
| CN203967092U (zh) | finFET结构 | |
| US20140151639A1 (en) | Nanomesh complementary metal-oxide-semiconductor field effect transistors | |
| US9466699B2 (en) | Manufacturing method for vertical channel gate-all-around MOSFET by epitaxy processes | |
| KR20160087357A (ko) | 나노와이어 구조물을 형성하는 방법 | |
| CN107068562A (zh) | 三维鳍式隧穿场效应晶体管 | |
| US9419074B2 (en) | Non-planar semiconductor device with aspect ratio trapping | |
| CN104576739A (zh) | 半导体结构及其制造方法 | |
| CN105742359B (zh) | 鳍型场效应晶体管的鳍及其制备方法 | |
| CN108807531A (zh) | 半导体装置及其制造方法 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN105304490A (zh) | 半导体结构的制作方法 | |
| CN106711214A (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| CN106158859B (zh) | 一种半导体器件及其制造方法 | |
| CN106158878B (zh) | 制作增强utbb fdsoi器件的方法和结构 | |
| CN103985748B (zh) | 半导体设置及其制造方法 | |
| CN106558495B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107887261B (zh) | 半导体装置及其制造方法 | |
| CN104576366B (zh) | 多栅极晶体管及其制备方法 | |
| CN106558492B (zh) | 一种鳍及半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |