CN108352411A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN108352411A
CN108352411A CN201680063662.0A CN201680063662A CN108352411A CN 108352411 A CN108352411 A CN 108352411A CN 201680063662 A CN201680063662 A CN 201680063662A CN 108352411 A CN108352411 A CN 108352411A
Authority
CN
China
Prior art keywords
electrode
thin film
tft
film transistor
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680063662.0A
Other languages
English (en)
Other versions
CN108352411B (zh
Inventor
今泽贵史
藤野俊明
本谷宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108352411A publication Critical patent/CN108352411A/zh
Application granted granted Critical
Publication of CN108352411B publication Critical patent/CN108352411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种薄膜晶体管基板，矩阵状地排列有多个像素，其中，像素具备薄膜晶体管和像素电极，薄膜晶体管具有：栅电极，配设于基板上，并由金属构成；栅极绝缘膜，至少覆盖栅电极；半导体层，隔着栅极绝缘膜而设置于与栅电极相对的位置，半导体层由氧化物半导体构成；源电极及漏电极，与半导体层相接；以及层间绝缘膜，至少设置于半导体层、源电极及漏电极之上，像素电极与漏电极电连接，栅电极具有2.5×1020～2×1022atoms/cm3的氢吸留能力，半导体层的氢浓度是1×1016～3×1020atoms/cm3以下。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及在液晶显示装置等中使用的薄膜晶体管基板。
背景技术
液晶显示装置(Liquid Crystal Display：以下称为“LCD”)等电光学装置包括使用薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关器件的薄膜晶体管基板(以下称为“TFT基板”)。
TFT等半导体装置具有低功耗以及薄型这样的特征。因此，活用这样的半导体装置的特征，置换为CRT(Cathode Ray Tube，阴极射线管)而应用于平板显示器。
在作为平板显示器的一个例子的LCD中，一般在TFT基板与相对基板(countersubstrate)之间设置有液晶层。在TFT基板中例如矩阵状地排列有TFT。在这样的TFT基板以及相对基板的外侧分别设置有偏振片。此外，在透射型以及半透射型的LCD中，在TFT基板或者相对电极的外侧设置有背光源部件。另外，在彩色显示的LCD中，例如在相对基板中设置有1色或者2色以上的滤色器。
例如在专利文献1的图1中公开了LCD用TFT基板的代表性的构造。该TFT基板具有底栅(bottom-gate)的背沟道(back-channel)型TFT，在最上层形成有与TFT电连接的像素电极。该构造能够使用5次的光刻工艺(photolithography process)来制造。
以往，在液晶显示装置用的TFT基板的开关器件中，一般将非晶硅(Si)用作半导体的活性层(沟道层)。而且，近年来，在活性层中使用氧化物半导体的TFT的开发蓬勃发展。氧化物半导体由于具有比非晶硅高的移动性，所以具有能够实现小型且高性能的TFT这样的优点。
作为氧化物半导体，主要使用氧化锌(ZnO)系材料、对氧化锌添加氧化镓(Ga2O3)、氧化铟(In2O3)、氧化锡(SnO2)等而得到的材料。例如在专利文献2以及3中公开了该技术。
在将氧化物半导体用于沟道层的TFT中，在沟道层中的氢存在于格子之间的情况下，产生构造的紊乱，降低移动性等TFT特性。另外，沟道层中的氢作为电子施主发挥作用，在该情况下对特性作出贡献的载流子密度上升。另一方面，在氢对沟道层的未结合键(uncombined bond)进行了封端的情况下，载流子密度降低。另外，在TFT动作时氢从其它层扩散到沟道层的情况下，产生上述任意现象而特性变动。这样，沟道层中的氢对TFT的初始特性、可靠性带来影响。
相对于此，例如在专利文献4中公开了如下技术：利用制造工序中的合计3次的热处理来控制氢和氧的释放和扩散，从而提高TFT特性。其中，通过形成沟道层后的第1热处理来去除沟道层中的过量氢，接着通过在沟道层上方形成含氧的绝缘膜后的第2热处理，从含氧的绝缘膜对沟道层供给氧来降低缺氧，接着通过在含氧的绝缘膜上形成含氢的绝缘膜后的第3热处理，从含氢的绝缘层对沟道层供给氢，对缺陷或者未结合键进行封端，从而提高导通电流和移动性。
现有技术文献
专利文献1：日本专利第3208658号公报
专利文献2：日本专利第4483235号公报
专利文献3：日本专利第5006598号公报
专利文献4：日本专利第5100906号公报
发明内容
在以上说明的专利文献4中，在含氧的绝缘膜上形成含氢的绝缘膜，将该绝缘膜作为氢的供给源，但在该绝缘膜中的氢量多的情况下，会对沟道层过量地供给氢。另一方面，根据发明人的研究，在载流子密度是1×1016个/cm3以上的情况下，被定义为漏极电流为1×10-10A时的电压的阈值电压是比-10V低的值，可知在实用性的电压下无法截止。因此，在引用文献4的结构中，从成为氢的供给源的绝缘膜对沟道层过量地供给氢，在作为电子施主发挥作用的情况下，载流子密度变高，无法进行正常的TFT动作。
本发明是为了解决上述问题而完成的，其目的在于提供一种具有通过抑制TFT阵列基板制造时以及TFT动作时的向沟道层的氢扩散来限制沟道层中的氢浓度从而初始特性以及可靠性优良的薄膜晶体管的薄膜晶体管基板。
本发明所涉及的薄膜晶体管基板的形态是一种矩阵状地排列有多个像素的薄膜晶体管基板，其中，所述像素具备薄膜晶体管和像素电极，所述薄膜晶体管具有：栅电极，配设于基板上，所述栅电极由金属构成；栅极绝缘膜，至少覆盖所述栅电极；半导体层，隔着所述栅极绝缘膜而设置于与所述栅电极相对的位置，所述半导体层由氧化物半导体构成；源电极及漏电极，与所述半导体层相接；以及层间绝缘膜，至少设置于所述半导体层、所述源电极及所述漏电极之上，所述像素电极与所述漏电极电连接，所述栅电极具有2.5×1020atoms/cm3～2×1022atoms/cm3的氢吸留能力，所述半导体层的氢浓度是1×1016atoms/cm3～3×1020atoms/cm3。
根据上述薄膜晶体管基板，栅电极具有氢吸留能力，所以取入在制造工序中的热处理时从其它层扩展至栅电极的氢，并保持于表面或者内部，半导体层中的氢浓度成为1×1016atoms/cm3～3×1020atoms/cm3而载流子密度成为1×1011个/cm3～1×1016个/cm3，薄膜晶体管的阈值电压成为实用的电压，成为截止特性优良的薄膜晶体管。另外，在薄膜晶体管的动作时扩散的氢也被栅电极吸留，所以还能够抑制在薄膜晶体管动作时半导体层的氢浓度上升，抑制特性变动，得到可靠性优良的薄膜晶体管。
附图说明
图1是示意性地说明本发明所涉及的实施方式1的TFT基板的整体结构的俯视图。
图2是示出本发明所涉及的实施方式1的TFT基板的像素的平面结构的图。
图3是示出本发明所涉及的实施方式1的TFT基板的像素的剖面结构的图。
图4是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图5是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图6是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图7是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图8是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图9是示出本发明所涉及的实施方式1的TFT基板的制造工序的流程图。
图10是示出使第4次的热处理的热处理温度变化的情况下的Id-Vg特性的图。
图11是示出使第4次的热处理的热处理温度变化的情况下的Id-Vg特性的图。
图12是示出使第4次的热处理的热处理温度变化的情况下的Id-Vg特性的图。
图13是示出TFT中的氢的深度方向分布的图。
图14是示出TFT中的氢的深度方向分布的图。
图15是示出沟道层中的载流子密度和TFT的阈值电压的关系的图。
图16是示出在250℃下进行了第4次的热处理的情况下的Id-Vg特性的图。
图17是示出沟道层中的氢浓度超过3×1020atoms/cm3的情况下的Id-Vg特性的图。
图18是示出TFT的可靠性评价结果的图。
图19是示出TFT的可靠性评价结果的图。
图20是示出TFT的可靠性评价结果的图。
图21是示出TFT的可靠性评价结果的图。
图22是示出本发明所涉及的实施方式1的TFT基板的变形例的剖面结构的图。
图23是示意性地说明本发明所涉及的实施方式2的TFT基板的整体结构的俯视图。
图24是示出本发明所涉及的实施方式2的TFT基板的像素的平面结构的图。
图25是示出本发明所涉及的实施方式2的TFT基板的像素的剖面结构的图。
图26是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图27是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图28是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图29是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图30是示出本发明所涉及的实施方式1的TFT基板的制造工序的剖面图。
图31是示出本发明所涉及的实施方式2的TFT基板的制造工序的流程图。
具体实施方式
<实施方式1>
设实施方式1所涉及的TFT基板是使用薄膜晶体管(Thin Film Transistor)作为开关器件的有源矩阵基板而进行说明。
<TFT基板的整体结构>
图1是示意性地说明本发明所涉及的实施方式1的TFT基板的整体结构的俯视图，在此，以LCD用的TFT基板为例。
图1所示的TFT基板200是矩阵状地排列有像素TFT201的TFT阵列基板，被大致分成显示区域202和以包围显示区域202的方式设置的边框区域203。
在显示区域202中，配设有多个栅极布线(扫描信号线)103、多个辅助电容布线105以及多个源极布线(显示信号线)101，相互平行地配设多个栅极布线103，多个源极布线101以与多个栅极布线103正交地交叉的方式被相互平行地配设。在图1中，栅极布线103被配设成在横向(X方向)上延伸，源极布线101被配设成在纵向(Y方向)上延伸。
另外，被相邻的2根栅极布线103以及相邻的2根源极布线101包围的区域为像素204，所以在TFT基板200中构成为矩阵状地排列有像素204。
在图1中，关于一部分像素204，将其结构放大示出，在像素204内配设有至少1个像素TFT201。像素TFT201配置于源极布线101和栅极布线103的交叉点附近，像素TFT201的栅电极与栅极布线103连接，像素TFT201的源电极与源极布线101连接，像素TFT201的漏电极与透射像素电极17连接。另外，对透射像素电极17连接辅助电容209，与多个栅极布线103中的各个栅极布线平行地设置的辅助电容布线105兼作辅助电容电极。
栅极布线103和辅助电容布线105被交替地配设，辅助电容布线105和源极布线101被配设成相互正交地交叉。
在TFT基板200的边框区域203中，设置有扫描信号驱动电路205和显示信号驱动电路206。栅极布线103从显示区域202延伸至设置有扫描信号驱动电路205的一侧的边框区域203，栅极布线103在TFT基板200的端部处与扫描信号驱动电路205连接。
源极布线101也同样地从显示区域202延伸至设置有显示信号驱动电路206的一侧的边框区域203，源极布线101在TFT基板200的端部处与显示信号驱动电路206连接。
另外，在扫描信号驱动电路205的附近配设有与外部的连接基板207，在显示信号驱动电路206的附近配设有与外部的连接基板208。此外，连接基板207以及208例如是FPC(Flexible Printed Circuit，柔性印刷电路)等布线基板。
分别经由连接基板207以及208而对扫描信号驱动电路205以及显示信号驱动电路206供给来自外部的各种信号。扫描信号驱动电路205根据来自外部的控制信号，将栅极信号(扫描信号)供给到栅极布线103。根据该栅极信号，依次选择栅极布线103。显示信号驱动电路206根据来自外部的控制信号、显示数据，将显示信号供给到源极布线101。由此，能够将与显示数据对应的显示电压供给到各像素204。
此外，扫描信号驱动电路205和显示信号驱动电路206不限于配置在TFT基板200上的结构，例如也可以用TCP(Tape Carrier Package，带载封装)构成驱动电路，并配置于与TFT基板200独立的部分。
另外，辅助电容布线105构成为如在后面使用俯视图说明那样在俯视时一部分与透射像素电极17重复(重叠)，将透射像素电极17作为一方的电极，将辅助电容布线105的一部分作为另一方的电极，形成辅助电容209。此外，将与透射像素电极17重叠的部分的辅助电容布线105称为辅助电容电极。所有的辅助电容布线105在显示区域外电气性地结束，例如从显示信号驱动电路206被供给共同电位。
像素TFT201作为用于对透射像素电极17供给显示电压的开关器件发挥功能，根据从栅极布线103输入的栅极信号来控制像素TFT201的导通(ON)和截止(OFF)。然后，在对栅极布线103施加预定的电压而像素TFT201导通时，电流从源极布线101流出。由此，从源极布线101对与像素TFT201的漏电极连接的透射像素电极17施加显示电压，在透射像素电极17与相对电极(未图示)之间产生与显示电压对应的电场。在透射像素电极17与相对电极之间通过液晶而与辅助电容209并联地形成液晶电容(未图示)。此外，在In-Plane-Switching(平面开关)方式以及FFS(Fringe-Field-Switching，边缘场开关)方式的液晶显示装置的情况下，相对电极配置于TFT基板200侧。
由这些液晶电容和辅助电容209对透射像素电极17施加的显示电压被保持一定期间。此外，也可以在TFT基板200的表面形成取向膜(未图示)。
另外，在TFT基板200中配置未图示的相对基板。相对基板是例如滤色器基板，配置于视觉识别侧。在相对基板中形成有滤色器、黑矩阵(BM)、相对电极以及取向膜等。
TFT基板200和相对基板隔着一定的间隙(单元间隙(cell gap))相贴合。然后，向该间隙注入液晶并密封。即，在TFT基板200与相对基板之间配置液晶层。而且，在TFT基板200以及相对基板的外侧的面设置偏振片、相位差板等。另外，在如以上那样构成的液晶显示面板的与视觉识别侧相反的一侧，配设背光源部件等。TFT基板200配置于与视觉识别侧相反的一侧，相对基板配置于视觉识别侧，所以背光源部件配置于TFT基板200的外侧。
<TFT基板的像素的结构>
接下来，参照图2以及图3，说明实施方式1的TFT基板、更具体而言底栅型的薄膜晶体管基板的结构。此外，本发明涉及TFT基板，但尤其是像素的结构具有特征，所以以下说明像素的结构。图2是示出图1所示的像素204的平面结构的俯视图，图3是示出图2中的A-A线下的剖面结构(TFT部、像素部、辅助电容部的剖面结构)、B-B线下的剖面结构(栅极端子部的剖面结构)以及C-C线下的剖面结构(源极端子部的剖面结构)的剖面图。此外，以下设为将TFT基板200用于透射型的液晶显示装置而进行说明。
如图2所示，其一部分构成栅电极3的栅极布线103被配设成在X方向上延伸，另外同样地在X方向上延伸且其一部分构成辅助电容电极的辅助电容布线105被配设成与栅极布线103平行地在X方向上延伸。另外，在X方向上延伸的分支布线11从在Y方向上延伸的源极布线101分支，其前端部分成为源电极8。
另外，在被相邻的2根栅极布线103以及相邻的2根源极布线101包围的像素区域中设置有透射像素电极17，透射像素电极17与漏电极9连接。
关于栅极布线103，其线宽比其它部分更宽的部分作为栅电极3发挥功能，在栅电极3上设置有由氧化物半导体构成的沟道层7(半导体层)，源电极8以及漏电极9相互隔开间隔而与沟道层7连接。通过这些来构成像素TFT201。此外，在像素TFT201动作时，在源电极8与漏电极9之间的沟道层7内形成沟道区域10。
在像素区域中，辅助电容布线105具有在Y方向上延伸的2个分支布线115。分支布线115设置于与像素区域的源极布线101侧的2个端缘部相应的部分，由辅助电容布线105和分支布线115配设成使俯视时的形状成为コ字形状(square U-shape)。另外，对辅助电容布线105重叠有透射像素电极17的区域的辅助电容布线105以及分支布线115成为辅助电容电极。
另外，延伸至边框区域的栅极布线103各自的端部成为栅极端子4，构成为经由栅极端子部接触孔15连接栅极端子焊盘18，经由栅极端子焊盘18将来自外部的影像的扫描信号提供给栅极端子4。
同样地，延伸至边框区域的源极布线101各自的端部成为源极端子12，构成为经由源极端子部接触孔16连接源极端子焊盘19，经由源极端子焊盘19将来自外部的影像信号提供给源极端子12。
此外，所有的辅助电容布线105构成为在边框区域中电气性地结束，被提供共同电位。
接下来，使用图3来说明像素204的剖面结构。如图3所示，TFT基板例如形成于作为玻璃、塑料等透明绝缘性基板的基板1上，在基板1上选择性地配设相同的导电膜而构成布线以及电极。
即，栅电极3、栅极端子4、栅极布线103以及辅助电容布线105例如由铝(Al)合金或者钛(Ti)合金等的合金膜的单层膜或者多层膜构成。
另外，以覆盖它们的方式配设有绝缘膜6。此外，绝缘膜6在像素TFT201的部分中作为栅极绝缘膜发挥功能，所以还有时被称为栅极绝缘膜6。栅极绝缘膜6由氮化硅膜和形成于其上的氧化硅膜的层叠膜构成。
如图3的TFT部所示，在像素TFT201的形成区域中，以隔着栅极绝缘膜6而与栅电极3面对面的方式设置有沟道层7。在此，沟道层7以在俯视时与栅电极3重叠的方式形成于栅极绝缘膜6上，构成为尽可能收敛于栅电极3的上方内。
沟道层7由氧化物半导体形成，由至少含铟(In)、镓(Ga)、锌(Zn)的氧化物半导体、例如对氧化锌(ZnO)添加氧化镓(Ga2O3)、氧化铟(In2O3)得到的In-Ga-Zn-O系的氧化物半导体形成。氧化物半导体氧化物半导体由于具有比非晶硅高的移动性，所以能够实现小型且高性能的TFT。此外，氧化物半导体除了上述In-Ga-Zn-O系以外，还能够使用作为四元系金属氧化物的In-Sn-Ga-Zn-O系、作为三元系金属氧化物的In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、作为二元系金属氧化物的In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系、In-Ga-O系、或In-O系、Sn-O系、Zn-O系。此外，在本说明书中，例如In-Ga-Zn-O系氧化物半导体是指，具有铟(In)、镓(Ga)、锌(Zn)的金属氧化物这样的含义，其化学计量组成比没有特别限定。另外，上述氧化物半导体也可以含硅。
另外，在沟道层7上以隔开间隔地邻接的方式配设由导电膜构成的源电极8以及漏电极9，在像素TFT201动作时，在源电极8与漏电极9之间的沟道层7内形成沟道区域10。
另外，TFT部的源电极8、漏电极9、分支布线11以及源极布线101、源极端子部的源极端子12被层间绝缘膜13覆盖。此外，层间绝缘膜13覆盖栅极端子部的栅极绝缘膜6之上，并且还覆盖像素部以及辅助电容部的栅极绝缘膜6之上。
在像素部中在层间绝缘膜13上形成由透明导电膜构成的透射像素电极17，透射像素电极17构成为经由贯通层间绝缘膜13而到达漏电极9的像素漏极接触孔14，与漏电极9连接。
另外，在源极端子部中，构成为经由贯通层间绝缘膜13而到达源极端子12的源极端子部接触孔16，源极端子焊盘19与源极端子12连接。
另外，构成为在栅极端子部中，经由贯通层间绝缘膜13以及栅极绝缘膜6而到达栅极端子4的栅极端子部接触孔15，栅极端子焊盘18与栅极端子4连接。
<制造方法>
接下来，使用作为依次示出制造工序的剖面图的图4～图8，说明本发明所涉及的实施方式1的TFT基板的制造方法。此外，图4～图8是与图3所示的剖面图对应的剖面图，图3相当于示出最终工序的剖面图。另外，图9是示出本发明的实施方式1的TFT基板的制造方法的过程的流程图，以下参照图4～图8，按照在图9中由步骤S1001～步骤S1010表示的流程图进行说明。
首先，使用洗净液或者纯水来洗净作为玻璃等透明绝缘性基板的基板1，在基板1上形成Al合金或者Ti合金等的吸留氢(occludes hydrogen)的金属膜(第1金属膜)，之后通过第1次的光刻工艺对金属膜进行构图，从而如图4所示，在基板1上形成栅电极3、栅极端子4、栅极布线103以及辅助电容布线105(步骤S1001)。
作为吸留氢的金属膜，优选使用电气性电阻率低的金属、以及Al合金、Ti合金等合金。而且，根据电气性电阻率降低的观点，更优选为在以Al为主成分并添加有镍(Ni)、钕(Nd)的Al合金之上层叠对该合金进一步添加氮(N)得到的AlN合金而成的层叠构造。另外，吸留氢的金属膜的厚度根据均匀性以及覆盖性的观点，优选为50～300nm。
更具体而言，通过公知的使用氩(Ar)气或者氪(Kr)气的溅射法而形成在AlNiNd膜上层叠AlNiNdN膜而成的层叠膜。
溅射条件是用DC磁控溅射方式，使用AlNiNd合金靶，在功率密度3W/cm2、Ar气体流量40sccm的条件下，形成约200nm的厚度的AlNiNd膜作为下层膜。
接下来，使用相同的靶材料，在功率密度3W/cm2、Ar气体流量40sccm、N2气体流量20sccm的条件下，形成约50nm的厚度的AlNiNdN膜作为上层膜，得到厚度250nm的层叠膜。
接下来，在该层叠膜上涂敷抗蚀剂材料，使用光掩模对涂敷的抗蚀剂材料进行曝光，使抗蚀剂材料感光。接下来，使感光后的抗蚀剂材料显影，对抗蚀剂材料进行构图，从而得到光致抗蚀剂图案。以下，将形成这些光致抗蚀剂图案的一连串的工序称为光刻工艺。
之后，将该光致抗蚀剂图案作为掩模，使用公知的含磷酸的药液、例如磷酸(Phosphoric acid)、硝酸(Acetic acid)以及醋酸(Nitric acid)的混酸(以下称为“PAN”)对AlNiNdN膜和AlNiNd膜的层叠膜一并进行蚀刻，去除光致抗蚀剂图案，从而如图4所示，在基板1上形成栅电极3、栅极端子4、栅极布线103以及辅助电容布线105。在此形成的AlNiNdN膜接受来自形成中的环境或者之后形成的上层的膜的氧(O)，成为具有Al、N以及O的结构，所以具有氢吸留能力。
即，上层的AlNiNdN膜能够取入从更上层的膜扩散来的氢，是其氢吸留能力为能够在2.5×1020atoms/cm3～2×1022atoms/cm3的范围中包含氢的膜。此外，为了形成具有这样的氢吸留能力的AlNiNdN膜，优选将工艺温度(基板温度)设定为100℃程度。
接下来，在图5所示的工序中，在基板1上形成栅极绝缘膜6，用栅极绝缘膜6覆盖栅电极3、栅极端子4、栅极布线103以及辅助电容布线105(步骤S1002)。栅极绝缘膜6由在氮化硅(SiN)膜之上层叠氧化硅(SiO)膜而成的层叠膜构成。栅极绝缘膜6的整体的厚度根据构成层叠膜的材料的介电常数以及薄膜晶体管的动作电压(导通电压)而变化，但优选成为150～500nm。
更具体而言，使用化学气相沉积(CVD：Chemical Vapor Deposition)法，首先在约340℃的基板加热条件下，使用SiH4、NH4以及N2的混合气体，在NH3相对SiH4的比例是1.5(NH3/SiH4＝1.5)的条件下，以400nm的厚度形成下层的SiN膜。之后，在约340℃的基板加热条件下，使用SiH4和N2O的混合气体，在N2O相对SiH4的比例是75(N2O/SiH4＝75)的条件下，以50nm的厚度形成上层的SiO膜。
此外，在本实施方式1中，示出了作为SiO膜以及SiN膜的形成方法而使用CVD法的例子，但也可以使用溅射法或者离子电镀法。
接下来，在栅极绝缘膜6上形成作为沟道层7的材料的氧化物半导体膜，通过第2次的光刻工艺对氧化物半导体膜进行构图，从而如图5所示在TFT部的栅电极3的上方形成沟道层7(步骤S1003)。此外，沟道层7的膜厚根据膜的均匀性、载流子密度的观点，优选为10～100nm。
在形成沟道层7后，实施第1次的热处理(退火处理)(步骤S1004)。在该热处理中，由于以降低氧化物半导体膜中的剩余氢并且供给氧来降低缺陷为目的，因此优选为在含有大气中氧浓度(20％)以上的氧的环境下进行，热处理温度为300～450℃。将热处理温度设为300℃以上的理由在于，在小于300℃的情况下，从氧化物半导体膜中不会充分地释放氢，另外不会对氧化物半导体膜充分地供给氧。设为450℃以下的理由在于，在高于450℃的情况下，由于氧化物半导体膜中的元素的脱离速度根据元素的种类而不同(Zn尤其脱离量多)，发生组成变化。
更具体而言，通过使用In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO靶的溅射法，以40nm的厚度形成了In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO膜。在该方法中，易于形成氧的原子组成比比化学计量组成少的氧离子缺乏状态(在上述例子中O的组成比小于4)的氧化膜。因此，优选为对Ar气体混合氧(O2)气而进行溅射。在此，使用针对Ar气体以分压比添加10％的O2气体而得到的混合气体，进行了溅射。该InGaZnO膜是非晶质构造。另外，非晶质构造的InGaZnO膜一般结晶化温度是500℃以上，在常温下膜中的大部分在非晶质构造的状态下是稳定的。
之后，在非晶质构造的InGaZnO膜上涂敷抗蚀剂材料，通过第2次的光刻工艺来形成光致抗蚀剂图案。然后，通过将该光致抗蚀剂图案作为掩模的蚀刻，对InGaZnO膜进行构图。能够在InGaZnO膜的蚀刻中使用利用含草酸的溶液进行的湿蚀刻。作为含草酸的溶液，优选为在1～10wt％的范围中含有草酸。在本实施方式1中，使用以5wt％含有草酸的水溶液。
在InGaZnO膜的构图后，去除光致抗蚀剂图案，从而得到图5所示的沟道层7。之后，在含氧的环境中在基板温度是350℃的条件下实施60分钟的热处理。
此外，在以上的说明中，示出将InGaZnO膜的原子组成比设为In：Ga：Zn：O＝1：1：1：4的例子，但原子组成比也可以是In：Ga：Zn：O＝2：2：1：7。另外，如果是同源(homologous)构造(InGaO3(ZnO)m：(m>0))，则即使是上述组成比以外也能够应用。
接下来，包括沟道层7上而在栅极绝缘膜6上形成金属膜(第2金属膜)，经由第3次的光刻工艺对金属膜进行构图，从而如图6所示，形成源电极8、漏电极9、分支布线11、源极布线101以及源极端子12(步骤S1005)。
作为在该工序中形成的金属膜，优选使用具有电气性电阻率低、呈现与沟道层7的良好的接触特性、以及与在透射像素电极17中使用的导电膜的良好的接触特性(特别是电气性接触电阻低)等特性的合金膜。此外，该金属膜的膜厚根据膜的均匀性、覆盖性的观点，优选为50～300nm。
在形成金属膜后，实施第2次的热处理(步骤S1006)。该热处理与形成沟道层后的热处理同样地，由于以降低氧化物半导体中的剩余氢并且向各层供给氧为目的，因此优选为在含有大气中氧浓度以上的氧的环境下进行。另外，热处理温度优选为300～350℃。设为300℃以上的理由在于，在小于300℃的情况下，从氧化物半导体膜中不会充分地释放氢，另外不会向氧化物半导体膜中充分地供给氧。设为350℃以下的理由在于，在比350℃高时，从源电极8、漏电极9向沟道层7的金属扩散量变得显著，对特性造成影响。
更具体而言，通过公知的使用Ar气体或者Kr气体的溅射法，形成了在AlNiNdN膜上层叠AlNiNd膜而成的层叠膜。
溅射条件是用DC磁控溅射方式，使用AlNiNd合金靶，在功率密度3W/cm2、Ar气体流量40sccm、N2气体流量20sccm的条件下形成约50nm的厚度的AlNiNdN膜作为下层膜。
接下来，使用相同的靶材料，在功率密度3W/cm2、Ar气体流量40sccm的条件下形成约200nm的厚度的AlNiNd膜作为上层膜，得到厚度250nm的层叠膜。
接下来，在该层叠膜上涂敷抗蚀剂材料，通过第3次的光刻工艺来形成光致抗蚀剂图案。然后，将该光致抗蚀剂图案作为掩模，使用公知的含磷酸的药液例如PAN，对AlNiNd膜和AlNiNdN膜的层叠膜一并地进行蚀刻，去除光致抗蚀剂图案，从而如图6所示形成源电极8、漏电极9、分支布线11、源极布线101以及源极端子12。
之后，在大气中在350℃下实施1小时的热处理。由此，从环境向包括沟道层的各层供给氧，各层的未结合键通过氧而被封端。
此外，在上述中说明了在AlNiNdN膜的形成中使用Ar气体和N2气体的混合气体作为溅射气体的例子，但也可以代替Ar气体而使用Kr气体。另外，在对Al膜添加N的情况下，在溅射时添加的气体也不限于N2气体，例如如NH3那样只要是含N的气体，就能够在Al膜中添加N。另外，也可以使用预先对溅射靶添加N而得到的AlNiN合金。在该情况下，作为溅射气体，无需一定使用对Ar气体或者Kr气体添加N2或者含N的气体而得到的混合气体，能够Ar气体或者Kr气体单独地对Al膜添加N。
接下来，在图7所示的工序中，以覆盖源电极8、漏电极9、分支布线11、源极布线101以及源极端子12的方式，形成作为钝化膜的层间绝缘膜13(步骤S1007)。
层间绝缘膜13由下层膜和上层膜的层叠膜构成，在形成下层膜之后实施第3次的热处理(步骤S1008)。以降低氧化物半导体中的剩余氢并且从环境和下层膜向各层供给氧为目的，进行该热处理。为了充分地进行氧的供给，在含有大气中氧浓度以上的氧的环境下进行热处理，热处理的温度优选为200～350℃。设为200℃以上的理由在于，在小于200℃的情况下，不会对沟道层7充分地供给氧。设为350℃以下的理由在于，在比350℃高时，从源电极8以及漏电极9向沟道层7的金属扩散量变得显著，对特性造成影响。
在该热处理之后，形成上层膜。在此，层间绝缘膜13的整体的厚度根据构成层叠膜的材料的介电常数以及薄膜晶体管的动作电压(导通电压)而变化，但优选为150～500nm。
更具体而言，使用CVD法，首先在约200℃的基板加热条件下，使用SiH4和N2O的混合气体，在N2O相对SiH4的比例是150(N2O/SiH4＝150)的条件下，以200nm的厚度形成下层的SiO膜。之后，在大气环境中在280℃的温度条件下保持60分钟而实施热处理。
接下来，使用CVD法，在约160℃的基板加热条件下，使用SiH4、NH4、N2以及H2的混合气体，在NH4相对SiH4的比例是0.7(NH4/SiH4＝0.7)的条件下，以150nm的厚度形成上层的SiN膜。
之后，在层间绝缘膜13上涂敷抗蚀剂材料，通过第4次的光刻工艺来形成光致抗蚀剂图案。然后，通过将该光致抗蚀剂图案作为掩模并使用公知的氟系气体的干蚀刻，同时至少形成到达至漏电极9的表面的像素漏极接触孔14、到达至栅极端子4的表面的栅极端子部接触孔15、以及到达至源极端子12的表面的源极端子部接触孔16。之后，去除光致抗蚀剂图案，从而如图8所示得到像素漏极接触孔14、栅极端子部接触孔15以及源极端子部接触孔16。
此外，在本实施方式1中，示出作为SiO膜以及SiN膜的形成方法而使用CVD法的例子，但也可以使用溅射法或者离子电镀法。
接下来，在层间绝缘膜13上形成透明导电膜，向像素漏极接触孔14、栅极端子部接触孔15以及源极端子部接触孔16内埋入透明导电膜，经由第5次的光刻工艺对透明导电膜进行构图，从而如图3所示，形成经由像素漏极接触孔14而与下层的漏电极9连接的透射像素电极17、和经由栅极端子部接触孔15以及源极端子部接触孔16分别与栅极端子4以及源极端子12连接的栅极端子焊盘18以及源极端子焊盘19，从而完成TFT基板200(步骤S1009)。
此外，对完成的TFT基板200，在200～350℃的温度下在含有大气中氧浓度以上的氧的环境下施加第4次的热处理(步骤S1010)。由此，通过使TFT基板整体的氢扩散而吸留到栅电极3或者释放到基板外，从而能够降低TFT基板整体的氢浓度，能够提高TFT特性并且稳定化。在此，通过第1次至第3次的热处理，对各层充分供给氧，所以各层的未结合键通过氧而被封端。其结果，在第4次的热处理时，被各层的未结合键捕获到的扩散氢量少。因此，能够有效地降低TFT基板整体的氢浓度。此外，将热处理温度设为200℃以上的理由在于，在小于200℃的情况下，TFT基板中的氢的扩散量变少，无法充分地降低TFT基板的氢浓度。设为350℃以下的理由在于，在比350℃高时，从源电极8以及漏电极9向沟道层7的金属扩散量变得显著，对特性造成影响。
更具体而言，在作为透明导电膜而将混合氧化铟(In2O3)和氧化锌(ZnO)的IZO膜通过公知的使用Ar气体的溅射法而形成为100nm的厚度之后，在IZO膜上涂敷抗蚀剂材料，通过第5次的光刻工艺来形成光致抗蚀剂图案。然后，通过将该光致抗蚀剂图案作为掩模的蚀刻，对IZO膜进行构图。能够在IZO膜的蚀刻中使用利用含草酸的溶液进行的湿蚀刻。然后，通过去除光致抗蚀剂图案，得到形成有透射像素电极17、栅极端子焊盘18以及源极端子焊盘19的TFT基板200。
之后，在大气中，在约230℃下保持60分钟而对TFT基板200进行热处理，从而完成TFT基板200。
接下来，使用图10～图12，说明最后进行的第4次的热处理(退火处理)所起到的效果。图10～图12是针对漏极-源极间电压(Vds)是0.1V的情况、1V的情况、10V的情况而分别示出使热处理温度在200～350℃的范围中变化的情况下的薄膜晶体管的漏极电流(Id)针对栅极电压(Vg)的特性(Id-Vg特性)的图。
即，图10示出在Vds是0.1V的情况下退火处理前的情况和在200℃、230℃、250℃、280℃、300℃以及350℃下进行了退火处理的情况各自的Id-Vg特性。另外，图11示出在Vds是1V的情况下退火处理前的情况和在200℃、230℃、250℃、280℃、300℃以及350℃下进行了退火处理的情况各自的Id-Vg特性。另外，图12示出在Vds是10V的情况下退火处理前的情况和在200℃、230℃、250℃、280℃、300℃以及350℃下进行了退火处理的情况各自的Id-Vg特性。
在图10～图12中共同的部分是指，在未进行退火处理的情况下阈值电压比-10V低，在实用的电压下无法使薄膜晶体管截止。另外，可知退火处理温度越高，阈值电压越偏移到正侧，在退火处理温度是350℃的情况下，阈值电压从几V变为小于10V的值。因此，可以说如果将退火处理温度设为200～350℃的范围，则能够得到良好的截止特性的薄膜晶体管。此外，通过将退火处理温度设为230～300℃，能够得到更优良的截止特性的薄膜晶体管。
接下来，使用图13以及图14，说明通过2次离子质量分析(SIMS)法来测定通过上述制造方法制作出的TFT基板200的TFT部中的氢的深度方向分布(氢分布)而得到的结果。
图13是示出TFT部中的栅电极3的中央部分、即在图3中用箭头D表示的部分中的氢分布的整体图，图14是沟道层7和其附近的层中的氢分布的图。
图13所示的氢分布示出层间绝缘膜13、沟道层7以及栅极绝缘膜6中的氢的深度方向分布，但层间绝缘膜13以及栅极绝缘膜6都由2层的层叠膜构成，所以也便于说明地分别区分示出各个膜。
即，在层间绝缘膜13中，将上层的SiN膜区分为上层层间绝缘膜132，并将下层的SiO膜区分为下层层间绝缘膜131而示出，在栅极绝缘膜6中，将上层的SiO膜区分为上层栅极绝缘膜62，并将下层的SiN膜区分为下层栅极绝缘膜61而示出。
另外，在图14中，示出下层层间绝缘膜131的一部分、沟道层7的整体以及上层栅极绝缘膜62的一部分的氢分布，在图13以及图14中，用虚线表示第4次的热处理前的氢分布，用实线表示第4次的热处理后的氢分布。
从图13以及图14，可知通过进行第4次的热处理，层间绝缘膜13、沟道层7以及栅极绝缘膜6中的氢被降低。
另外，从图13以及图14，第4次的热处理后的沟道层7(氧化物半导体)中的最低的氢浓度是2.0×1020atoms/cm3，下层栅极绝缘膜61中的最低的氢浓度是2.3×1021atoms/cm3。
在此，图15示出沟道层7中的载流子密度(个/cm3)和TFT的阈值电压(V)的关系。如图15所示，为了将阈值电压设为能够实用于TFT的值即-10～0V的范围，需要将载流子密度设为1×1016个/cm3以下。沟道层中的氢浓度和载流子密度是相关的，在将沟道层中的氢浓度设为3×1020atoms/cm3以下时，载流子密度成为1×1016个/cm3。此外，在载流子密度过低的情况下，即使施加栅极电压也无法导通，所以载流子密度需要比1×1011个/cm3高。
另外，能够利用霍尔效应测定来测定载流子密度，针对在与实际的TFT基板相同的条件下制作出的TEG(test element group，测试元件组)，利用霍尔效应测定对载流子密度进行测定，另一方面在实际的TFT基板中测定TFT的阈值电压，从而得到如图15那样的载流子密度和阈值电压的相关特性。
如上所述，关于本实施方式的TFT基板200，由于沟道层7(氧化物半导体)中的氢浓度满足该条件，所以载流子密度为1×1016个/cm3以下。此外，在氢浓度过低的情况下，对氧化物半导体中的未结合键进行封端的氢不足，所以载流子密度增加。因此，氧化物半导体中的氢浓度需要是1×1016atoms/cm3以上。
在此，图16示出薄膜晶体管的漏极电流(Id)针对栅极电压(Vg)的特性(Id-Vg特性)，相当于图11所示的Id-Vg特性中的进行了230℃的退火处理的情况。如图16所示，TFT的阈值电压为-10V以上，可知呈现良好的截止特性。
另一方面，图17示出省略第3次的热处理而制作出的薄膜晶体管的Id-Vg特性。该薄膜晶体管的沟道层中的氢浓度高于3×1020atoms/cm3(即，载流子密度高于1×1016个/cm3)。在该情况下，阈值电压比-10V低，在实用的电压下无法使薄膜晶体管截止，截止特性存在问题。此外，图16以及图17的特性是将漏极-源极间电压设为1V而测定出的。
如以上所述，通过将沟道层7中的氢浓度设为1×1016atoms/cm3～3×1020atoms/cm3的范围，能够使TFT的阈值电压成为实用的电压。
另外，本实施方式的TFT基板200由于下层栅极绝缘膜61中的氢浓度为3×1021atoms/cm3以下，所以在TFT基板200的使用时抑制氢扩散，得到针对TFT的动作的良好的可靠性。使用示出TFT的可靠性评价结果的图18～图21，说明该根据。
图18示出针对通过SIMS而检测的下层栅极绝缘膜61中的氢浓度满足3×1021atoms/cm3以下的TFT基板，进行在室温下将+30V的栅极电压持续施加预定时间的PBTS(Positive Bias Temperature Stress，正偏压温度应力)测试之后的Id-Vg特性。在此，关于测试时间，将不施加+30V的情况设为0秒(s)，示出关于施加30秒钟的情况、施加100秒钟的情况、施加300秒钟的情况、施加1000秒钟的情况以及施加3000秒钟的情况的各个Id-Vg特性。如图18所示，在0秒的情况与3000秒的情况之间，阈值电压的偏移是1V以下。
另外，图19示出针对通过SIMS而检测的下层栅极绝缘膜61中的氢浓度满足3×1021atoms/cm3以下的TFT基板，进行在室温下将-30V(源极漏极间电压是0V)的栅极电压持续施加预定时间的LNBTS(Light Negative Bias Temperature Stress，轻负偏压温度应力)测试之后的Id-Vg特性。测试时间与图18相同。如图19所示，在0秒的情况与3000秒的情况之间，阈值电压的偏移是1V以下。
另一方面，图20示出针对通过SIMS而检测的下层栅极绝缘膜61中的氢浓度是5×1021atoms/cm3的TFT基板，在与图18的情况相同的条件下实施PBTS测试之后的Id-Vg特性。如图20所示，在0秒的情况与3000秒的情况之间，阈值电压的偏移是3.5V程度。
另外，图21示出针对通过SIMS而检测的下层栅极绝缘膜61中的氢浓度是5×1021atoms/cm3的TFT基板，在与图19的情况相同的条件下实施LNBTS测试之后的Id-Vg特性。如图21所示，在0秒的情况与3000秒的情况之间，阈值电压的偏移是1.5V程度。
如以上所述，可知通过将下层栅极绝缘膜61中的氢浓度设为3×1021atoms/cm3以下，从而不论在PBTS测试中还是在LNBTS测试中阈值电压的偏移都小，得到针对TFT的动作的良好的可靠性。
如以上说明，在实施方式1的TFT基板200中，沟道层7中的氢浓度为3×1020atoms/cm3以下，所以TFT的阈值电压为实用的电压。
另外，下层栅极绝缘膜61中的氢浓度为3×1021atoms/cm3以下，所以得到针对TFT的动作的良好的可靠性，这是因为，栅电极3由在AlNiNd膜上层叠AlNiNdN膜而成的层叠膜构成，成为上层膜的AlNiNdN膜具有能够在2.5×1020atoms/cm3～2×1022atoms/cm3的范围中包含氢的氢吸留能力，所以在制造工序中的热处理时取入并保持从栅电极3之上的下层栅极绝缘膜61以及更上层的沟道层7扩散来的氢。另外，保持于栅电极3的氢不会再次移动，抑制下层栅极绝缘膜61以及沟道层7的氢浓度上升。此外，在氢吸留能力低于2.5×1020atoms/cm3的情况下，达不到充分的氢降低效果。另外，在氢吸留能力高于2×1022atoms/cm3的情况下，与其它层的浓度梯度变大，所以产生从栅电极向多层的氢流出。
另外，在TFT动作时扩散的氢也被栅电极3吸留，所以还能够在TFT动作时抑制沟道层7的氢浓度上升，抑制特性变动，得到可靠性优良的TFT。
<变形例>
在以上说明的实施方式1的TFT基板200中，具有背沟道蚀刻型的像素TFT201，但也可以构成为具有在沟道层与层间绝缘膜之间设置有氧化硅膜的蚀刻阻挡层的蚀刻阻挡型的TFT。
图22示出具有蚀刻阻挡型的像素TFT201A的TFT基板200的剖面结构。此外，在图22中，对与使用图3说明的像素TFT201相同的结构附加同一符号，省略重复的说明。
在像素TFT201A中，在栅极绝缘膜6上配设有由厚度10～300nm的硅氧化膜构成的保护绝缘膜21，保护绝缘膜21还配设于沟道层7上，沟道层7上的保护绝缘膜21作为蚀刻阻挡发挥功能，从蚀刻保护沟道层7。
另外，在保护绝缘膜21上，配设源电极8、漏电极9、分支布线11、源极布线101以及源极端子12。源电极8以及漏电极9分别经由贯通保护绝缘膜21而到达沟道层7的接触孔31以及32，与沟道层7连接。
另外，以包括保护绝缘膜21上在内地覆盖源电极8、漏电极9、分支布线11、源极布线101以及源极端子12的方式，设置有层间绝缘膜13。
构成为在像素部中在层间绝缘膜13上形成由透明导电膜构成的透射像素电极17，透射像素电极17经由贯通层间绝缘膜13而到达漏电极9的像素漏极接触孔14，与漏电极9连接。在像素TFT201的动作时，在源电极8与漏电极9之间的沟道层7内形成沟道区域10，沟道区域10之上被保护绝缘膜21覆盖。
另外，构成为在源极端子部中经由贯通层间绝缘膜13而到达源极端子12的源极端子部接触孔16，源极端子焊盘19与源极端子12连接。
另外，构成为在栅极端子部中经由贯通层间绝缘膜13、保护绝缘膜21以及栅极绝缘膜6而到达栅极端子4的栅极端子部接触孔15，栅极端子焊盘18与栅极端子4连接。
这样，在像素TFT201A中，沟道区域10之上被保护绝缘膜21覆盖，所以能够从形成源电极8以及漏电极9时的蚀刻中保护沟道区域10。
此外，能够在例如约200℃的基板加热条件下，使用SiH4和N2O的混合气体，在N2O相对SiH4的比例是75(N2O/SiH4＝75)的条件下以100nm的厚度形成SiO膜，而得到保护绝缘膜21。
此外，在形成保护绝缘膜21的情况下，为了形成将源电极8以及漏电极9连接到沟道层7的接触孔31以及32而需要光刻工艺，所以相比于使用背沟道蚀刻型的像素TFT201的情况，光刻工艺增加1次。
另外，在图22中，保护绝缘膜21示出为覆盖基板1上的整个面的结构，但也可以构成为在沟道层7上形成于在俯视时收敛于沟道层7的区域内的范围。在该情况下，光刻工艺增加1次的情形也是相同的。
<实施方式2>
<TFT基板的整体结构>
图23是示意性地说明本发明所涉及的实施方式2的TFT基板的整体结构的俯视图。此外，对与使用图1说明的TFT基板相同的结构附加同一符号，省略重复的说明。
图23所示的TFT基板300是矩阵状地排列有像素TFT301的TFT阵列基板。
在图23中，关于一部分像素304，将其结构放大而示出，在像素304内至少配设有1个像素TFT301。像素TFT301配置于源极布线101和栅极布线103的交叉点附近，像素TFT301的栅电极与栅极布线103连接，像素TFT401的源电极与源极布线101连接，像素TFT301的漏电极与透射像素电极17连接。
另外，对透射像素电极17连接辅助电容209，与多个栅极布线103中的各个栅极布线平行地设置的辅助电容布线105兼作辅助电容电极。
栅极布线103和辅助电容布线105被交替地配设，辅助电容布线105和源极布线101被配设成相互正交地交叉。
像素TFT301是所谓的双栅型的薄膜晶体管，除了栅电极以外还具有控制电极，该控制电极与辅助电容布线105连接。
<TFT基板的像素的结构>
接下来，参照图24以及图25，说明本发明所涉及的实施方式2的TFT基板、更具体而言双栅型的薄膜晶体管基板的结构。此外，本发明涉及TFT基板，但尤其是像素的结构具有特征，所以以下说明像素的结构。图24是示出图23所示的像素304的平面结构的俯视图，图25是示出图24中的A-A线下的剖面结构(TFT部、像素部、辅助电容部的剖面结构)、B-B线下的剖面结构(栅极端子部的剖面结构)以及C-C线下的剖面结构(源极端子部的剖面结构)的剖面图。此外，对与使用图2以及图3说明的像素204相同的结构附加同一符号，省略重复的说明。
如图24所示，在栅电极3上设置有由氧化物半导体构成的沟道层7，源电极8以及漏电极9相互隔开间隔而与沟道层7连接。另外，在沟道层7的上方设置有在俯视时不会从沟道层7上露出的大小的控制电极25。控制电极25被由透明导电膜构成的透明布线26覆盖，透明布线26经由辅助电容电极接触孔27而电连接到在Y方向上与像素304相邻的其它像素的辅助电容布线105。
在像素区域中，辅助电容布线105具有在Y方向上延伸的2个分支布线115。分支布线115设置于与像素区域的源极布线101侧的2个端缘部相应的部分，由辅助电容布线105和分支布线115配设成使俯视时的形状成为コ字形状(square U-shape)。另外，对辅助电容布线105设置有在与2个分支布线115的延伸方向相反的方向上延伸的连接焊盘125。连接焊盘125构成为被设置成位于在Y方向上与像素304相邻的其它像素的栅电极3的附近，覆盖相邻的其它像素的控制电极25的透明布线26经由辅助电容电极接触孔27而与连接焊盘125连接。
控制电极25是双栅极的一方的栅电极，在本申请中为便于说明而称为控制电极。双栅极是为了将阈值电压控制为期望的值而在沟道层的上下设置有栅电极的结构，设置于沟道层的下方的栅电极(第1栅电极)是与栅极布线相同的电位，设置于沟道层的上方的栅电极(第2栅电极)为源极电位以下的低电位。另外，在将第1栅电极和第2栅电极设为不同的电位的情况下，能够控制TFT的电气特性、例如阈值电压等。例如，通过将第2栅电极的电位设为GND电位(接地电位)而得到静电屏蔽的效果。另外，通过将第1栅电极和第2栅电极进行电连接而设为共同电位，从而能够从上下对配置于第1栅电极与第2栅电极之间的沟道层施加栅极电压。
此外，作为本发明的应用例之一，例示了向双栅型的薄膜晶体管的应用，但控制电极25与栅电极3同样地，是Al合金或者Ti合金等的吸留氢的金属膜，设为能够在2.5×1020atoms/cm3～2×1022atoms/cm3的范围中包含氢的膜，从而对TFT基板整体的氢浓度的进一步降低作出贡献。
接下来，使用图25，说明像素304的剖面结构。如图25的TFT部所示，在像素TFT301的形成区域中，以隔着栅极绝缘膜6而与栅电极3面对面的方式设置沟道层7，在沟道层7上以隔开间隔而相接的方式配设由导电膜构成的源电极8以及漏电极9，在像素TFT301的动作时，在源电极8与漏电极9之间的沟道层7内形成沟道区域10。
另外，TFT部的源电极8、漏电极9、分支布线11以及源极布线101、源极端子部的源极端子12被层间绝缘膜13覆盖，在像素部中在层间绝缘膜13上形成由透明导电膜构成的透射像素电极17，在TFT部中，在层间绝缘膜13上形成不会从沟道层7上露出的大小的控制电极25。另外，以覆盖控制电极25的方式，设置有由与透射像素电极17相同的透明导电膜构成的透明布线26。
另外，构成为在辅助电容部中经由贯通层间绝缘膜13以及栅极绝缘膜6而到达连接焊盘125的辅助电容电极接触孔27，透明布线26与连接焊盘125连接。
<制造方法>
接下来，使用作为依次示出制造工序的剖面图的图26～图30，说明本发明所涉及的实施方式2的TFT基板的制造方法。此外，图26～图30是与图25所示的剖面图对应的剖面图，图25相当于示出最终工序的剖面图。另外，图31是示出本发明的实施方式1的TFT基板的制造方法的过程的流程图，以下参照图26～图30，按照在图31中由步骤S2001～步骤S2011表示的流程图进行说明。此外，省略与使用图4～图8说明的实施方式1的TFT基板的制造方法重复的说明。
首先，使用洗净液或者纯水来洗净作为玻璃等透明绝缘性基板的基板1，在基板1上形成Al合金或者Ti合金等的吸留氢的金属膜之后，经由第1次的光刻工艺对金属膜进行构图，从而如图26所示，在基板1上形成栅电极3、栅极端子4、栅极布线103以及辅助电容布线105(包括连接焊盘125)(步骤S2001)。
作为吸留氢的金属膜，优选使用电气性电阻率低的金属以及Al合金、Ti合金等合金。而且，根据电气性电阻率降低的观点，更优选为在以Al为主成分并添加有镍(Ni)、钕(Nd)的Al合金上层叠对该合金还添加氮(N)得到的AlN合金而成的层叠构造。另外，吸留氢的金属膜的厚度根据均匀性以及覆盖性的观点，优选为50～300nm。
更具体而言，通过公知的使用Ar气体或者Kr气体的溅射法，形成在AlNiNd膜上层叠AlNiNdN膜而成的厚度250nm的层叠膜。此外，AlNiNd膜以及AlNiNdN膜的形成条件的具体例与实施方式1相同。
接下来，在该层叠膜上涂敷抗蚀剂材料，通过光刻工艺而形成光致抗蚀剂图案。
之后，将该光致抗蚀剂图案作为掩模，使用公知的PAN对AlNiNdN膜和AlNiNd膜的层叠膜一并地进行蚀刻，去除光致抗蚀剂图案，从而如图26所示，在基板1上形成栅电极3、栅极端子4、栅极布线103以及辅助电容布线105(包括连接焊盘125)。
在此形成的AlNiNdN膜具有氢吸留能力，能够取入从更上层的膜扩散来的氢，是其氢吸留能力为能够在2.5×1020atoms/cm3～2×1022atoms/cm3的范围中包含氢的膜。此外，为了形成具有这样的氢吸留能力的AlNiNdN膜，优选为将工艺温度(基板温度)设定为100℃程度。
接下来，在图27所示的工序中，在基板1上形成栅极绝缘膜6，由栅极绝缘膜6覆盖栅电极3、栅极端子4、栅极布线103以及辅助电容布线105(步骤S2002)。栅极绝缘膜6由在SiN膜上层叠SiO膜而成的层叠膜构成。栅极绝缘膜6的整体的厚度根据构成层叠膜的材料的介电常数以及薄膜晶体管的动作电压(导通电压)而变化，但优选为150～500nm。栅极绝缘膜6的具体的形成条件与实施方式1相同。
接下来，在栅极绝缘膜6上形成作为沟道层7的材料的氧化物半导体膜，经由第2次的光刻工艺对氧化物半导体膜进行构图，从而如图27所示在TFT部的栅电极3的上方形成沟道层7(步骤S2003)。此外，沟道层7的膜厚根据膜的均匀性、载流子密度的观点，优选为10～100nm。沟道层7的具体的形成条件与实施方式1相同。
在形成沟道层7后，在含有大气中氧浓度以上的氧的环境下实效第1次的热处理(步骤S2004)。第1次的热处理的条件与实施方式1相同。
接下来，包括沟道层7上在内地在栅极绝缘膜6上形成金属膜，经由第3次的光刻工艺对金属膜进行构图，如图28所示形成源电极8、漏电极9、分支布线11、源极布线101以及源极端子12(步骤S2005)。
作为在该工序中形成的金属膜，优选使用具有电气性电阻率低、呈现与沟道层7的良好的接触特性、以及与在透射像素电极17中使用的导电膜的良好的接触特性(特别是电气性接触电阻低)等特性的合金膜。此外，该金属膜的膜厚根据膜的均匀性、覆盖性的观点，优选为50～300nm。
更具体而言，通过公知的使用Ar气体或者Kr气体的溅射法，形成在AlNiNdN膜上层叠AlNiNd膜而成的厚度250nm的层叠膜。此外，AlNiNd膜以及AlNiNdN膜的形成条件的具体例与实施方式1相同。此外，也可以使该AlNiNdN膜也具有氢吸留能力。
在形成金属膜之后，在含有大气中氧浓度以上的氧的环境下实施第2次的热处理(步骤S2006)。第2次的热处理的条件与实施方式1相同。
接下来，在图29所示的工序中，以覆盖源电极8、漏电极9、分支布线11、源极布线101以及源极端子12的方式，形成作为钝化膜的层间绝缘膜13(步骤S2007)。
层间绝缘膜13由下层膜和上层膜的层叠膜构成，在形成下层膜之后实施第3次的热处理(步骤S2008)。以降低氧化物半导体中的剩余氢并且从环境和下层膜向各层供给氧为目的，进行该热处理。第3次的热处理的条件与实施方式1相同。
在该热处理之后形成上层膜。在此，层间绝缘膜13的整体的厚度根据构成层叠膜的材料的介电常数以及薄膜晶体管的动作电压(导通电压)而变化，但优选为150～500nm。下层膜以及上层膜的形成条件的具体例与实施方式1相同。
之后，在层间绝缘膜13上形成Al合金或者Ti合金等的吸留氢的金属膜之后，经由第4次的光刻工艺对金属膜进行构图，从而如图29所示，在层间绝缘膜13上形成不会从沟道层7上露出的大小的控制电极25(步骤S2009)。
作为吸留氢的金属膜，优选使用电气性电阻率低的金属以及Al合金、Ti合金等合金。而且，根据电气性电阻率降低的观点，更优选为在以Al为主成分并添加有Ni、Nd以及N的合金上层叠以Al为主成分并添加Ni以及Nd得到的合金而成的层叠构造。另外，吸留氢的金属膜的厚度根据均匀性以及覆盖性的观点，优选为50～300nm。
更具体而言，通过公知的使用Ar气体或者Kr气体的溅射法，形成在AlNiNdN膜上层叠AlNiNd膜而成的层叠膜。
溅射条件是用DC磁控溅射方式，使用AlNiNd合金靶，在功率密度3W/cm2、Ar气体流量40sccm、N2气体流量20sccm的条件下，形成约50nm的厚度的AlNiNdN膜作为上层膜，接下来使用相同的靶材料，在功率密度3W/cm2、Ar气体流量40sccm的条件下，形成约200nm的厚度的AlNiNd膜作为上层膜，而得到厚度250nm的层叠膜。
在此形成的AlNiNdN膜具有氢吸留能力，能够取入从下层的膜扩散来的氢，是其氢吸留能力为能够在2.5×1020atoms/cm3～2×1022atoms/cm3的范围中包含氢的膜。此外，为了形成具有这样的氢吸留能力的AlNiNdN膜，优选将工艺温度(基板温度)设定为100℃程度。
接下来，在该层叠膜上涂敷抗蚀剂材料，通过第4次的光刻工艺而得到光致抗蚀剂图案。之后，将该光致抗蚀剂图案作为掩模，使用公知的含有磷酸的药液例如PAN，对AlNiNdN膜和AlNiNd膜的层叠膜一并地进行蚀刻，去除光致抗蚀剂图案，从而得到图29所示的控制电极25。
接下来，在图30所示的工序中，在层间绝缘膜13上涂敷抗蚀剂材料，通过第5次的光刻工艺来形成光致抗蚀剂图案。然后，将该光致抗蚀剂图案作为掩模，通过公知的使用氟系气体的干蚀刻，同时至少形成到达至漏电极9的表面的像素漏极接触孔14、到达至栅极端子4的表面的栅极端子部接触孔15、到达至源极端子12的表面的源极端子部接触孔16以及到达至连接焊盘125的表面的辅助电容电极接触孔27。之后，去除光致抗蚀剂图案，从而如图30所示得到像素漏极接触孔14、栅极端子部接触孔15、源极端子部接触孔16以及辅助电容电极接触孔27。
接下来，包括控制电极25上在内地在层间绝缘膜13上形成透明导电膜，向像素漏极接触孔14、栅极端子部接触孔15、源极端子部接触孔16以及辅助电容电极接触孔27内埋入透明导电膜，经由第6次的光刻工艺对透明导电膜进行构图，从而如图25所示，形成经由像素漏极接触孔14而与下层的漏电极9连接的透射像素电极17、经由栅极端子部接触孔15及源极端子部接触孔16分别与栅极端子4及源极端子12连接的栅极端子焊盘18及源极端子焊盘19、以及经由辅助电容电极接触孔27而与下层的连接焊盘125连接的透明布线26，从而完成TFT基板300(步骤S2010)。此外，透明导电膜的具体的形成条件与实施方式1相同。
另外，在200～350℃的温度下在含有大气中氧浓度以上的氧的环境下对完成的TFT基板300施加第4次的热处理的情形与实施方式1相同(步骤S2011)。由此，使TFT基板整体的氢扩散而吸留到栅电极3以及控制电极25或者释放到基板外，从而能够降低TFT基板整体的氢浓度，能够提高TFT特性并且稳定化。
此外，通过使控制电极25也具有吸留氢的能力，能够增加氢的吸留量，能够期待TFT基板整体的氢浓度的进一步降低。
在经由上述工序得到的TFT基板300中，针对像素TFT301的沟道部，也与实施方式1同样地进行使用2次离子质量分析(SIMS)法的氢的深度方向分布分析。其结果，确认了通过第4次的热处理而降低了层间绝缘膜、沟道层、栅极氧化膜的氢。另外，第4次的热处理后的沟道层7中的氢浓度是3×1020atoms/cm3以下，下层栅极绝缘膜61中的氢浓度是2.3×1021atoms/cm3。
其结果，可知满足用于将TFT的阈值电压设为-10～0V而所需的氢浓度条件，实际上阈值电压是-10～0V的范围，TFT的阈值电压成为实用的电压。另外，下层栅极绝缘膜61中的氢浓度为3×1021atoms/cm3以下，PBTS测试以及LNBTS测试中的阈值的变动都是1V以下。因此，可知得到针对TFT的动作的良好的可靠性。
<变形例>
在以上说明的实施方式2的TFT基板200中，具有背沟道蚀刻型的像素TFT301，但也可以构成为具有在沟道层与层间绝缘膜之间设置有氧化硅膜的蚀刻阻挡层的蚀刻阻挡型的TFT。
即，也可以构成为与使用图22说明的像素TFT201A同样地，在沟道层7上配设由厚度10～300nm的硅氧化膜构成的保护绝缘膜，用作蚀刻阻挡层。此外，保护绝缘膜的形成条件与实施方式1相同。
虽然详细说明了本发明，但上述说明在所有方面只是例示，本发明不限于此。应理解为不脱离本发明的范围而能够想到未例示的无数的变形例。
此外，本发明能够在其发明的范围内自由地组合各实施方式或者对各实施方式适当进行变形、省略。

Claims (13)

1.一种薄膜晶体管基板，矩阵状地排列有多个像素，所述薄膜晶体管基板的特征在于，
所述像素具备薄膜晶体管和像素电极，
所述薄膜晶体管具有：
栅电极，配设于基板上，所述栅电极由金属构成；
栅极绝缘膜，至少覆盖所述栅电极；
半导体层，隔着所述栅极绝缘膜而设置于与所述栅电极相对的位置，所述半导体层由氧化物半导体构成；
源电极及漏电极，与所述半导体层相接；以及
层间绝缘膜，至少设置于所述半导体层、所述源电极及所述漏电极之上，
所述像素电极与所述漏电极电连接，
所述栅电极具有2.5×1020～2×1022atoms/cm3的氢吸留能力，
所述半导体层的氢浓度是1×1016～3×1020atoms/cm3。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，
所述氧化物半导体是至少含有铟、镓、锌的金属氧化物。
3.根据权利要求1所述的薄膜晶体管基板，其中，
所述薄膜晶体管具有由金属构成的控制电极，该控制电极隔着所述层间绝缘膜而设置于所述半导体层的上方，被提供与所述栅电极不同的电位或者与所述栅电极共同的电位，
所述控制电极具有2.5×1020～2×1022atoms/cm3的氢吸留能力。
4.根据权利要求1或者3所述的薄膜晶体管基板，其中，
所述栅极绝缘膜由在SiN膜上层叠SiO膜而成的层叠膜构成，
所述SiN膜中的氢浓度是3×1021atoms/cm3以下。
5.根据权利要求1所述的薄膜晶体管基板，其中，
所述栅电极含有Al合金以及N。
6.根据权利要求5所述的薄膜晶体管基板，其中，
所述栅电极由在AlNiNd膜上层叠AlNiNdN膜而成的层叠膜构成。
7.根据权利要求3所述的薄膜晶体管基板，其中，
所述栅电极以及所述控制电极含有Al合金以及N。
8.根据权利要求7所述的薄膜晶体管基板，其中，
所述栅电极由在AlNiNd膜上层叠AlNiNdN膜而成的层叠膜构成，
所述控制电极由在AlNiNdN膜上层叠AlNiNd膜而成的层叠膜构成。
9.根据权利要求1所述的薄膜晶体管基板，其中，
所述薄膜晶体管还具有保护绝缘膜，该保护绝缘膜覆盖所述半导体层之上，
所述源电极以及所述漏电极经由贯通所述保护绝缘膜的接触孔而与所述半导体层相接。
10.一种薄膜晶体管基板的制造方法，该薄膜晶体管基板是矩阵状地排列有多个像素的薄膜晶体管基板，所述薄膜晶体管基板的制造方法的特征在于，具备：
工序(a)，在所述基板上形成第1金属膜，进行构图而形成栅电极；
工序(b)，以覆盖所述栅电极的方式在所述基板上形成栅极绝缘膜；
工序(c)，在所述栅极绝缘膜上形成氧化物半导体膜，进行构图而在与所述栅电极相对的位置形成半导体层；
工序(d)，包括所述半导体层上在内地在所述栅极绝缘膜上形成第2金属膜，进行构图而形成与所述半导体层相接的源电极及漏电极；
工序(e)，至少在所述半导体层、所述源电极及所述漏电极之上形成层间绝缘膜13；以及
工序(f)，在所述层间绝缘膜上形成透明导电膜，进行构图而形成与所述漏电极电连接的像素电极，
所述工序(c)包括：在形成所述半导体层之后在含有大气以上的氧浓度的氧的环境下进行第1次的热处理的工序，
所述工序(d)包括：在形成所述第2金属膜之后在含有大气以上的氧浓度的氧的环境下进行第2次的热处理的工序，
所述工序(e)包括：
形成下层膜和上层膜的层叠膜作为所述层间绝缘膜的工序；以及
在形成所述下层膜之后在含有大气以上的氧浓度的氧的环境下进行第3次的热处理的工序，
所述工序(f)包括：在形成所述像素电极之后在含有大气以上的氧浓度的氧的环境下进行第4次的热处理的工序。
11.根据权利要求10所述的薄膜晶体管基板的制造方法，其中，
所述氧浓度是20％以上。
12.根据权利要求10所述的薄膜晶体管基板的制造方法，其中，
所述工序(a)包括利用在AlNiNd膜上层叠AlNiNdN膜而成的层叠膜来形成所述第1金属膜的工序。
13.根据权利要求12所述的薄膜晶体管基板的制造方法，其中，
在所述工序(e)之后具备如下工序：
在所述层间绝缘膜上形成在AlNiNdN膜上层叠AlNiNd膜而成的层叠膜的第2金属膜，进行构图而在与所述半导体层的上方对应的位置形成被提供与所述栅电极不同的电位或者与所述栅电极共同的电位的控制电极。
CN201680063662.0A 2015-10-29 2016-04-19 薄膜晶体管基板 Active CN108352411B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-212476 2015-10-29
JP2015212476 2015-10-29
PCT/JP2016/062298 WO2017073097A1 (ja) 2015-10-29 2016-04-19 薄膜トランジスタ基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN108352411A true CN108352411A (zh) 2018-07-31
CN108352411B CN108352411B (zh) 2020-11-27

Family

ID=58631485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063662.0A Active CN108352411B (zh) 2015-10-29 2016-04-19 薄膜晶体管基板

Country Status (5)

Country Link
US (1) US10103276B2 (zh)
JP (1) JP6351868B2 (zh)
CN (1) CN108352411B (zh)
DE (1) DE112016004928B4 (zh)
WO (1) WO2017073097A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449086A (zh) * 2018-11-08 2019-03-08 中山大学 薄膜晶体管及其制备方法、显示器设备
CN111009539A (zh) * 2018-10-05 2020-04-14 天马日本株式会社 图像传感器装置
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170830B (zh) * 2017-06-12 2022-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置
CN107342298B (zh) * 2017-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
CN114646675B (zh) * 2022-04-02 2022-09-27 西安电子科技大学杭州研究院 一种基于薄膜晶体管的氢气传感器/制备方法及其应用

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098192A (ja) * 2006-10-05 2008-04-24 Kobe Steel Ltd 配線または電極
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
US20100283050A1 (en) * 2006-11-29 2010-11-11 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011077515A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011097032A (ja) * 2009-10-01 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012248883A (ja) * 2012-08-15 2012-12-13 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
US20130009147A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP2013042176A (ja) * 2010-02-05 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
CN103151369A (zh) * 2013-02-06 2013-06-12 京东方科技集团股份有限公司 一种像素结构及其制作方法
US8513143B2 (en) * 2011-08-18 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of manufacturing
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN203218269U (zh) * 2012-12-21 2013-09-25 北京京东方光电科技有限公司 薄膜晶体管、阵列基板和显示装置
JP2014116372A (ja) * 2012-12-06 2014-06-26 Fujifilm Corp 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
US20140284597A1 (en) * 2013-03-19 2014-09-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US20140329365A1 (en) * 2008-08-08 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014229638A (ja) * 2013-05-17 2014-12-08 出光興産株式会社 酸化物半導体薄膜
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
CN104576689A (zh) * 2013-10-16 2015-04-29 乐金显示有限公司 有机发光器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP2000269505A (ja) 1999-03-16 2000-09-29 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
TW554539B (en) 2002-09-09 2003-09-21 Chunghwa Picture Tubes Ltd Thin film transistor source/drain structure and manufacturing method thereof
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US20060197089A1 (en) 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2007123672A (ja) 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8894825B2 (en) * 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR102199696B1 (ko) * 2013-11-25 2021-01-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098192A (ja) * 2006-10-05 2008-04-24 Kobe Steel Ltd 配線または電極
US20100283050A1 (en) * 2006-11-29 2010-11-11 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US20140329365A1 (en) * 2008-08-08 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011077515A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011097032A (ja) * 2009-10-01 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011100982A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013042176A (ja) * 2010-02-05 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
US20130009147A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US8513143B2 (en) * 2011-08-18 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of manufacturing
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012248883A (ja) * 2012-08-15 2012-12-13 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2014116372A (ja) * 2012-12-06 2014-06-26 Fujifilm Corp 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
CN203218269U (zh) * 2012-12-21 2013-09-25 北京京东方光电科技有限公司 薄膜晶体管、阵列基板和显示装置
CN103151369A (zh) * 2013-02-06 2013-06-12 京东方科技集团股份有限公司 一种像素结构及其制作方法
US20140284597A1 (en) * 2013-03-19 2014-09-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
JP2014229638A (ja) * 2013-05-17 2014-12-08 出光興産株式会社 酸化物半導体薄膜
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
CN104576689A (zh) * 2013-10-16 2015-04-29 乐金显示有限公司 有机发光器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009539A (zh) * 2018-10-05 2020-04-14 天马日本株式会社 图像传感器装置
CN111009539B (zh) * 2018-10-05 2024-05-03 天马日本株式会社 图像传感器装置
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN109449086A (zh) * 2018-11-08 2019-03-08 中山大学 薄膜晶体管及其制备方法、显示器设备

Also Published As

Publication number Publication date
WO2017073097A1 (ja) 2017-05-04
CN108352411B (zh) 2020-11-27
US10103276B2 (en) 2018-10-16
DE112016004928B4 (de) 2020-08-06
US20180233594A1 (en) 2018-08-16
JPWO2017073097A1 (ja) 2018-02-08
JP6351868B2 (ja) 2018-07-04
DE112016004928T5 (de) 2018-08-02

Similar Documents

Publication Publication Date Title
CN108352411A (zh) 薄膜晶体管基板及其制造方法
JP2022081497A (ja) 半導体装置
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
CN103165598B (zh) 包括薄膜晶体管的阵列基板及其制造方法
CN104508549A (zh) 半导体装置
KR101132582B1 (ko) 배선막의 형성 방법
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
CN103872060A (zh) 阵列基板及其制造方法
US11205729B2 (en) Semiconductor device and method for manufacturing same
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置
US20230251540A1 (en) Thin film transistor
US11043599B2 (en) Semiconductor device and method for producing same
CN110444602A (zh) 一种氧化物薄膜晶体管的制备方法及阵列基板
JP2016111034A (ja) 薄膜トランジスタ基板およびその製造方法と液晶表示装置
CN108780755A (zh) 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法
CN106997903A (zh) 薄膜晶体管及其制作方法
WO2023189493A1 (ja) 半導体装置
EP4340042A1 (en) Semiconductor device
CN110268529A (zh) 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法
WO2023189550A1 (ja) 半導体装置
WO2023189487A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant