JP2008098192A - 配線または電極 - Google Patents

配線または電極 Download PDF

Info

Publication number
JP2008098192A
JP2008098192A JP2006274246A JP2006274246A JP2008098192A JP 2008098192 A JP2008098192 A JP 2008098192A JP 2006274246 A JP2006274246 A JP 2006274246A JP 2006274246 A JP2006274246 A JP 2006274246A JP 2008098192 A JP2008098192 A JP 2008098192A
Authority
JP
Japan
Prior art keywords
wiring
thin film
film
nitrogen
aluminum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006274246A
Other languages
English (en)
Other versions
JP4763568B2 (ja
Inventor
Yasushi Goto
裕史 後藤
Hiroyuki Okuno
博行 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2006274246A priority Critical patent/JP4763568B2/ja
Publication of JP2008098192A publication Critical patent/JP2008098192A/ja
Application granted granted Critical
Publication of JP4763568B2 publication Critical patent/JP4763568B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】基板上に形成される配線材料であって、好ましくは、アルミニウム合金薄膜と画素電極とが直接コンタクトすることが可能な配線材料であって、耐アルカリ性に優れた配線または電極の材料を提供する。
【解決手段】基板51の上に設けられた配線または電極56であって、配線または電極56は、基板51側から順に、窒素含有アルミニウム合金の第1の薄膜52と、アルミニウム合金の第2の薄膜53とからなる積層構造を有している。第1の薄膜52中に含まれる窒素の比率は、13原子%以上50原子%以下である。
【選択図】図3

Description

本発明は、基板上に設けられた配線または電極に関し、詳細には、トランジスタに接続されるゲート配線またはゲート電極に関するものである。本発明の配線または電極は、例えば、液晶表示装置やEL装置などの表示装置に好適に用いられる。
小型の携帯電話から、30インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、画素の駆動方法によって、単純マトリクス型液晶表示装置とアクティブマトリクス型液晶表示装置とに分けられる。このうちスイッチング素子として薄膜トランジスタ(Thin Film Transitor、以下、TFTと呼ぶ。)を有するアクティブマトリクス型液晶表示装置は、高精度の画質を実現でき、高速の画像などにも対応できるため、汎用されている。
図1を参照しながら、アクティブマトリクス型液晶表示装置に適用される代表的な液晶パネルの構成および動作原理を説明する。ここでは、活性半導体層として水素アモルファスシリコンを用いたTFT基板(以下、アモルファスシリコンTFT基板と呼ぶ場合がある。)の例を説明する。
図1に示すように、液晶パネル100は、TFT基板1と、TFT基板1に対向して配置された対向基板2と、TFT基板1と対向基板2との間に配置され、光変調層として機能する液晶層3とを備えている。TFT基板1は、絶縁性のガラス基板1a上に配置されたTFT4、透明画素電極5、走査線や信号線を含む配線部6を有している。透明画素電極5は、酸化インジウム(In)中に酸化錫(SnO)を10質量%程度含む酸化インジウム錫(ITO)膜などから形成されている。
液晶パネル100では、対向電極2と透明画素電極5との間に形成される電界によって液晶層3における液晶分子の配向方向が制御され、液晶層3を通過する光が変調される。これにより、対向基板2を透過する光の透過量が制御されて画像が表示される。
次に、図2を参照しながら、液晶パネルに好適に用いられる従来のアモルファスシリコンTFT基板の構成および動作原理を詳しく説明する。図2は、図1中、Aの要部拡大図である。図2は、ボトムゲート型の例を示している。
図2に示すように、ガラス基板(不図示)上には、走査線(ゲート薄膜配線)25が形成され、走査線25の一部は、TFTのオン・オフを制御するゲート電極26として機能する。ゲート電極26を覆うようにしてゲート絶縁膜(Si窒化膜)27が形成されている。ゲート絶縁膜27を介して走査線25と交差するように信号線(ソース−ドレイン配線)34が形成され、信号線34の一部は、TFTのソース電極28として機能する。ゲート絶縁膜27上に、アモルファスシリコンチャネル膜(活性半導体膜)33、信号線(ソース−ドレイン配線)34、層間絶縁Si窒化膜(保護膜)30が順次形成されている。
アモルファスシリコンチャネル膜33は、P(リン)がドープされたドープト層(n層)と、Pがドープされていないイントリンシック層(i層、ノンドーピング層とも呼ばれる。)とからなる。ゲート絶縁膜27上の画素領域には、例えばIn中にSnOを含むITO膜によって形成された透明画素電極5が配置されている。TFTのドレイン電極29は、透明画素電極5に直接コンタクトして電気的に接続される。
走査線25を介してゲート電極26にゲート電圧が供給されると、TFT4はオン状態となり、予め信号線34に供給された駆動電圧は、ソース電極28から、ドレイン電極29を介して透明画素電極5へ供給される。そして、透明画素電極5に所定レベルの駆動電圧が供給されると、図1で説明したように、透明画素電極5と対向電極2との間に電位差が生じる結果、液晶層3に含まれる液晶分子が配向して光変調が行われる。
TFT基板1において、ソース−ドレイン電極に電気的に接続されるソース−ドレイン配線34、透明画素電極5に電気的に接続される信号線(画素電極用信号線)、ゲート電極26に電気的に接続される走査線25は、比抵抗が低く、加工が容易であるなどの理由により、いずれも、純AlまたはAl−Ndなどのアルミニウム合金(以下、これらをまとめてAl系合金と呼ぶ。)の薄膜から形成されており、その上または下には、Mo、Cr,Ti,W等の高融点金属からなるバリアメタル層(不図示)が形成されている。代表的には、例えば、厚さ約50nmのMo層(下部バリアメタル層)、厚さ約150nmの純AlやAl−Nd合金薄膜、および厚さ約50nmのMo層(上部バリアメタル層)が順次形成された三層構造の積層配線が挙げられる。
このようなバリアメタル層を、例えば、透明画素電極5とAl系合金薄膜との間に設ける理由は、Al系合金薄膜を透明画素電極と直接接続すると接触抵抗が上昇し、画面の表示品位が低下するからである。透明画素電極用配線材料として用いられるAlは非常に酸化され易いため、液晶パネルの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Al系合金薄膜と透明画素電極との界面にAl酸化物の絶縁層が生成してしまう。また、透明画素電極材料のITOは導電性の金属酸化物であるが、上記のようにAl酸化物層が生成すると、電気的なオーミック接続を行うことができない。
しかし、これらのバリアメタル層を形成するためには、Al系合金配線形成用の成膜装置に加え、バリアメタル形成用の成膜装置が別途必要になる。具体的には、バリアメタル形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置(代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール)を用いなければならないため、製造コストの上昇や生産性の低下を招く。
また、バリアメタル層として用いられる金属と、純Alまたはアルミニウム合金とは、薬液を用いたウェットエッチングなどの加工工程での加工速度が異なるため、加工工程における横方向の加工寸法を制御することが極めて困難となる。したがって、バリア層の形成は、成膜上の観点だけでなく加工の観点でも工程の複雑化を招き、製造コストの上昇や生産性の低下をもたらす。
そこで、バリアメタル層の形成を省略可能な配線材料(以下、ダイレクトコンタクト用配線材料と呼ぶ場合がある。)が種々提案されており、本願出願人も、例えば、特許文献1〜特許文献3に記載の材料を提案している。
このうち特許文献1には、アルミニウム合金膜を画素電極と直接接続することが可能な材料として、Au,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種の合金元素を合計で0.1〜6原子%含むアルミニウム合金薄が開示されている。このアルミニウム合金膜と画素電極との界面には、当該アルミニウム合金膜を構成する合金元素の一部または全部が析出物もしくは濃化層として存在し、電気抵抗の低い領域が部分的または全面的に形成されるようになるため、アルミニウム合金膜と画素電極との接触抵抗が大幅に低減される。そのため、バリア層を省略しても、高度の表示品位を有する液晶表示装置が得られる。
特許文献2には、アルミニウム合金膜を画素電極と直接接続することが可能であり、薬品耐性、特にアルカリ性の現像液や剥離液に対して優れた耐性を有する材料として、合金成分として少なくともNiを0.1〜6原子%含有するアルミニウム合金膜(第1層)の上部に、窒素含有アルミニウム合金膜(第2層)が形成されたアルミニウム合金多層膜が開示されている。第2層の窒素含有アルミニウム合金膜は、アルカリ性溶液に対する耐食性向上作用を有している。また、画素電極とアルミニウム合金多層膜とが接触する領域には、第2層の窒素含有アルミニウム合金膜は存在せず、抵抗値の低い第1層のAl−Ni合金膜のみが存在するため、アルミニウム合金膜と画素電極とのコンタクト抵抗は低く抑えられる。
特許文献3には、アルミニウム合金膜を画素電極と直接接続することが可能な他の材料として、Au,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種の合金元素を合計で0.1〜6原子%含むアルミニウム合金膜と画素電極との界面に当該アルミニウム合金の酸化皮膜が形成されており、上記酸化皮膜の厚さおよび酸素含有量が適切に制御された材料が開示されている。この方法によれば、画素電極とアルミニウム合金膜との界面に形成される酸化アルミニウム層の電気抵抗率が低減され、導電性が高められるため、アルミニウム合金膜と画素電極とのコンタクト抵抗は低く抑えられる。
前述した特許文献1〜特許文献3に記載の配線材料は、走査線または信号線を構成する材料として適用可能であり、ゲート電極やソース−ドレイン電極として機能する。
特開2004−214606号公報 特開2005−303003号公報 特開2006−23388号公報
ところが、前述したダイレクトコンタクト用配線材料を用い、例えば、基板上にゲート配線膜26を形成すると、稀ではあるが、ゲート配線膜26にピンホールが生じることが、その後の本発明者の検討結果により明らかになった。
ピンホールの発生原因として、例えば、フォトリソグラフィ工程で用いるフォトレジスト剥離液によるアルミニウム合金薄膜の腐食が考えられる。後に詳しく説明するように、ゲート配線膜26は、ガラス基板1a上に所定のアルミニウム合金膜をスパッタリング法で形成した後、例えば、フォトリソグラフィ及びウェットエッチングによってパターニングすることによって形成される。フォトリソグラフィ工程では、アルミニウム合金膜にフォトレジスト膜をパターニングした後、例えば、アミン系物質を含む剥離液で当該フォトレジスト膜を除去するが、アルミニウム合金薄膜の表面に僅かに残存した剥離液は、引き続き行なわれる水洗工程で水と混合するとアルカリ性を示すようになるため、アルミニウム合金薄膜が局所的にエッチング(腐食)されると考えられる。
特に、前述したダイレクトコンタクト用配線材料は、いずれも、Alよりも貴な金属のNiを合金成分として含むAl−Ni合金を使用しているため、純Alに比べ、アルカリ性溶液に対する腐食速度は大きくなる。その主な原因は、Al−Ni合金を用いた場合は、純Alのように緻密で高耐食性の不動態被膜が表面に形成され難く、アルカリ性溶液に対する防食性能(耐アルカリ性)が低下することが考えられる。
図2に示すボトムゲート型TFT基板の場合において、ガラス基板と接するゲート配線膜26にピンホールが発生し、ガラス基板1aとの界面にまで到達した場合に、TFT特性に及ぼす影響について考察する。
周知のとおり、TFTは、ゲート電極26からの信号に従ってソース電極28とドレイン電極29との間に流れる電流のON−OFFを行なう機能を有している。ところが、ピンホールがゲート配線膜26に生じると、ガラス基板1aの下方から上方に向かって通過するバックライト光は、ゲート配線膜26を介さず、ゲート絶縁膜27を直接通過した後、TFTのチャネル層33を直接照射するようになる。チャネル層30に光が照射されると、電子・正孔対が生成され、各々が正電極、負電極に移動するため、微弱な電流(リーク電流)が常時流れるようになり、上述した薄膜トランジスタの機能が低下する。その結果、TFTに対応する画素のON−OFFが不明瞭になり、液晶表示装置の品質が低下する。
上記では、液晶表示装置を代表的に取上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンTFT基板に共通して見られる。また、上記課題は、TFTの半導体層として、アモルファスシリコンのほか、多結晶シリコンを用いたTFT基板においても見られる。
本発明は上記事情に鑑みてなされたものであって、その目的は、基板上に形成される配線材料であって、好ましくは、アルミニウム合金薄膜と画素電極とが直接コンタクトすることが可能な配線材料であって、耐アルカリ性に優れた配線材料を提供することにある。
詳細には、本発明の目的は、基板上に形成される配線膜(電極)にピンホールなどの欠陥が発生しても、ピンホールからの光漏洩に起因するTFT特性の低下を防止することが可能な配線材料(電極用材料)を提供することにある。
上記課題を解決することのできた本発明の配線または電極は、基板上に設けられた配線または電極であって、前記配線または前記電極は、前記基板側から順に、窒素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、前記第1の薄膜中に含まれる窒素の比率は、13原子%以上50原子%以下であることに要旨を有している。
上記課題を解決することのできた本発明の他の配線または電極は、基板上に設けられた配線または電極であって、前記配線は、前記基板側から順に、窒素・酸素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、前記第1の薄膜中に含まれる窒素の比率は13原子%以上50原子%以下であり、酸素の比率は10原子%以下であることに要旨を有している。
好ましい実施形態において、前記第1の薄膜の厚さは、10nm以上100nm以下の範囲内である。
好ましい実施形態において、前記第1の薄膜および前記第2の薄膜を構成するアルミニウム合金は、同一または異なって、合金成分として、Ni,Ag,Zn,Cu,およびGeよりなる群から選択される少なくとも一種の元素を0.1原子%以上6原子%以下の範囲で含有している。
好ましい実施形態において、前記配線または前記電極は、トランジスタ(より好ましくは薄膜トランジスタ)に接続されている。
好ましい実施形態において、前記配線または前記電極は、ゲート配線またはゲート電極である。
上記のいずれかに記載の配線または電極を作製する方法は、基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、を包含している。
本発明には、上記のいずれかに記載の配線または電極を備えたトランジスタ基板(好ましくは、薄膜トランジスタ基板)も包含される。
本発明には、上記のトランジスタ基板を備えた表示デバイスも包含される。
本発明によれば、基板とアルミニウム合金薄膜との間に、耐アルカリ性に優れた窒素含有アルミニウム合金薄膜または窒素・酸素含有アルミニウム合金薄膜が形成されているため、特に、画素電極と直接接続することが可能なダイレクトコンタクト用配線または電極として提案されているAl−Ni合金が抱える問題点(ピンホールなどの欠陥の発生と、それに伴うTFT特性の低下)を解消できる点で、非常に有用である。
本発明者は、基板上に設けられたアルミニウム合金からなる配線または電極の耐アルカリ性が高められ、ピンホールなどの発生を防止し得る配線または電極を提供するため、鋭意検討してきた。その結果、基板とアルミニウム合金薄膜との間に、所定の窒素含有アルミニウム合金薄膜または窒素・酸素含有アルミニウム合金薄膜を設ければ所期の目的が達成されることを見出し、本発明を完成した。
本発明の配線または電極は、特に、薄膜トランジスタなどのトランジスタに接続されるゲート配線またはゲート電極に好適に用いられる。
本発明による効果(基板上に形成される配線または電極の耐アルカリ性向上作用)は、例えば、前述した特許文献1〜特許文献3に開示されている画素電極と直接接続することが可能なダイレクトコンタクト用配線または電極(具体的には、例えば、Al−Ni合金)のように、純アルミニウムに比べ、耐アルカリ性に劣るアルミニウム合金の配線を用いた場合に、とりわけ、顕著に発揮される。例えば、Al−Ni合金を基板上に形成し、配線または電極を形成すると、ピンホールなどの欠陥が発生し、TFT特性の低下が生じる場合があるが、本発明の積層技術(基板とAl−Ni合金膜との間に所定の窒素含有アルミニウム合金膜または窒素・酸素含有アルミニウム合金膜を介在させる技術)を適用すれば、上記のAl−Ni合金にピンホールなどの欠陥は発生せず、TFT特性の低下は見られない。万が一、上記のAl−Ni合金にピンホールが発生したとしても、基板上に、耐アルカリ性に優れた窒素含有アルミニウム合金膜または窒素・酸素含有アルミニウム合金膜が形成されているため、TFT特性の低下が抑えられる。そのため、バックライト光の漏洩による電流(リーク電流)の発生を防止し得、TFT特性の低下が効果的に抑えられる。従って、本発明によれば、画素電極との直接接続が可能であり、TFT特性の低下も充分抑えられた高品位の表示デバイスを実現することができる。
ただし、本発明の積層技術は、上記の態様に限定されず、ガラス基板上に形成されるすべてのゲート電極に適用できることは言うまでもない。
以下、図3を参照しながら、本発明に係る配線または電極の実施形態を説明する。以下では、説明の便宜のため、配線または電極を、単に「配線」と記載する場合がある。
図3には、基板上にゲート配線が設けられたボトムゲート型TFT基板の一部を模式的に示している。
図3に示すように、ゲート配線56は、基板51側から順に、窒素含有アルミニウム合金の第1の薄膜52と、アルミニウム合金の第2の薄膜53とからなる積層構造を有している。
本発明を特徴付ける第1の薄膜52は、窒化アルミニウム合金の窒素含有アルミニウム合金からなり、窒素含有アルミニウム合金中の窒素含有量は13原子%以上である。ここで、「窒素含有量」は、基板51と第1の薄膜52との界面(窒素含有量が最も高くなる部分)における窒素濃度を意味する。後に詳しく説明するように、第1の薄膜52は、反応ガスとして、Arガスなどの不活性ガスと窒素ガスとの混合ガスを用いたスパッタリング法(反応性スパッタリング法)により、基板51上に蒸着して形成されるため、第1の薄膜52は、基板51側から第2の薄膜53に向かって、窒素含有量が減少する濃度勾配を有しており、基板51と第1の薄膜52との界面では窒素含有層が最も多く、一方、第1の薄膜52と第2の薄膜53との界面では窒素含有層は実質的に0(ゼロ)となる。本発明者の実験によれば、窒素含有量が最も高くなる上記の界面における窒素の最大濃度を、13原子%以上に制御すれば、所望とする耐アルカリ性が有効に発揮されることが分かった。耐アルカリ性の向上という観点からすれば、窒素含有量は多い程良く、例えば、28原子%以上であることが好ましく、38原子%以上であることがより好ましい。窒化アルミニウム合金層の場合、AlとNのストイキオメトリー(定組成比)はAl:N=1:1であるので、窒素含有量の上限は約50原子%である。
あるいは、第1の薄膜52は、窒素・酸素含有アルミニウム合金から構成されていてもよい。この場合、第1の薄膜52は、窒化アルミニウム合金、酸化アルミニウム合金、酸窒化アルミニウム合金などから構成されている。窒素・酸素含有アルミニウム合金中の窒素含有量は、上記と同様、13原子%以上であり、酸素含有量は、好ましくは0.02原子%以上である。耐アルカリ性向上作用は、酸素を含む酸化アルミニウムよりも、窒素を含む窒化アルミニウムの方が優れている。
窒素・酸素含有アルミニウム合金中の窒素含有量は、前述した窒素含有アルミニウム合金層中の窒素含有層と同じであり、説明を省略する。
窒素・酸素含有アルミニウム合金中の「酸素含有量」は、基板51と第1の薄膜52との界面(酸素含有量が最も高くなる部分)における酸素濃度を意味する。後に詳しく説明するように、第1の薄膜52は、反応ガスとして、Arガスなどの不活性ガスと、窒素ガスおよび酸素ガスとの混合ガスを用いたスパッタリング法(反応性スパッタリング法)により、基板51上に蒸着して形成されるため、第1の薄膜52は、基板51から第2の薄膜53に向かって、酸素含有量が減少する濃度勾配を有しており、基板51と第1の薄膜52との界面では酸素含有層が最も多く、一方、第1の薄膜52と第2の薄膜53との界面では酸素含有層は実質的に0(ゼロ)となる。本発明者の実験によれば、酸素含有量が最も高くなる上記の界面における酸素の最大濃度は、おおむね、10原子%程度含まれていてもよいことが分かった。耐アルカリ性の向上という観点からすれば、酸素含有量は少ない程良く、例えば、5原子%以下であることが好ましく、2原子%以下であることがより好ましい。
上記のように、第1の薄膜52は、上記のように、窒素のみを含有する窒素含有アルミニウム合金、または、窒素と酸素の両方を含有する窒素・酸素含有アルミニウム合金のいずれかで構成されており、酸素のみを含有する酸素含有アルミニウム合金から構成されていない。酸素を含む酸化アルミニウムは、バルク材料としては透明であり、バックライト光の透過を有効に防止できないためである。これに対し、窒素と酸素の両方が混在する窒素・酸素含有アルミニウムからなる薄膜を設ければ、酸化アルミニウムは微粒子状となり、バックライト光を反射または散乱し、バックライト光の透過を抑制できると考えられる。
第1の薄膜52における窒素の含有量および酸素の含有量は、XPS(蛍光X線分析装置)を用い、薄膜をエッチングしながら膜の深さ方向についてAl(2p)、N(1s)、及びO(1s)の強度を分析することによって膜中のAl、N、Oの含有量を測定した。膜中のAl量も測定したのは、窒素および酸素がAlと結合しているかどうかを確認するためである。
第1の薄膜52の厚さは、10nm以上100nm以下の範囲内であることが好ましい。これにより、たとえ、フォトリソグラフィ工程で、第2のアルミニウム合金薄膜52がすべてエッチングされ、除去されたとしても、第1の薄膜52に対するバックライト光(通常、波長550nmの緑色)の透過率を実質的にゼロに抑えることができ、バックライト光の漏洩によるリーク電流の発生を確実に防止できる。
上記作用を有効に発揮させるため、第1の薄膜52の厚さを10nm以上とする。ただし、第1の薄膜52の厚さが100nmを超えると、第2の薄膜53を含む積層アルミニウム合金の電気抵抗率が高くなる。これらを総合的に勘案すると、第1の薄膜52の厚さは、20nm以上70nm以下の範囲内であることがより好ましい。
第2の薄膜53は、アルミニウム合金から構成されており、窒素および酸素は、実質的に含有していない。ここで、「実質的に含有していない」とは、後記する薄膜の形成過程において、不可避的に含まれ得るレベルの窒素や酸素は許容し得るという意味である。従って、窒素や酸素の含有量は、必ずしも0原子%ではなく、本発明の作用を阻害しないレベル、例えば、約200ppm原子%程度の窒素や、約200ppm原子%の酸素は含まれていてもよい。
第1の薄膜52および第2の薄膜53を構成するアルミニウム合金としては、例えば、前述した特許文献1〜特許文献3に記載の組成のものが、好適に用いられる。これらのアルミニウム合金を用いれば、ピンホールなどによるTFT特性の低下を防止し得、画素電極と直接接続可能な配線または電極を提供できるからである。
また、ゲート配線を構成するアルミニウム合金と、ソース−ドレイン配線を構成するアルミニウム合金とは、同一組成のものを用いても良い。これにより、製造プロセスを簡略化することができる。
具体的には、第1の薄膜52および第2の薄膜53を構成するアルミニウム合金としては、同一または異なって、下記(1)〜(4)の組成を有するものが好ましい。
(1)グループαに属する元素の少なくとも一種を0.1原子%以上6原子%以下の範囲で含有するAl−α合金
ここで、グループαは、Ni,Ag,Zn,Cu,およびGeから構成される。
グループαに属する元素は、電気抵抗率の低減化に有用である。これらの元素を単独でまたは併用して、上記の範囲内でAl中に添加すると、比較的低い熱処理温度で、Al系合金薄膜と透明画素電極との接続界面に、αに属する元素の少なくとも一部を含む電気抵抗の低い領域(α含有析出物やα含有濃化層)が形成されるため、例えば、250℃で30分間熱処理したときの電気抵抗率を、おおむね、7Ω・cm以下に低減することができる。
上記元素のうち、Niは、特に、電気抵抗率の低減化作用および耐熱性に優れるため、少なくとも、Niを含有するAl−Ni合金を用いることが好ましい。
グループαに属する元素が0.1原子%未満では、所望とするα含有濃化層の形成が不充分であり、接続抵抗を充分低く抑えることができない。ただし、グループαに属する元素の含有量が6原子%を超えると、Al系合金薄膜自体の電気抵抗率が高くなって画素の応答速度が遅くなり、消費電力が増大してディスプレイとしての品位が低下し、実用に供し得なくなる。グループαに属する元素の含有量は、0.5原子%以上5原子%以下であることが好ましい。
(2)Niを少なくとも0.1原子%以上含有し、グループQに属する元素の少なくとも一種を以下の範囲で含有するAl−Ni−Q合金
0.1原子%≦[Ni]+10×[Q]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[Q]は、グループQに属する元素の含有量(原子%)を意味する。
ここで、グループQは、Nd,Y,Fe,およびCoから構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
Al−Ni−Q合金は、前述したグループαに属する元素としてNiを含み、更に、第三成分としてグループQに属する元素を含む、三元系合金である。
グループQに属する元素を含有するAl−Ni−Q合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループQに属する元素の含有量[Q]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+10×[Q]}で表される値をII値とすると、II値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、II値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、II値は、0.2原子%以上5原子%以下であることがより好ましい。
(3)Niを少なくとも0.1原子%以上含有し、グループZに属する元素を以下の範囲で含有するAl−Ni−Z合金
0.1原子%≦[Ni]+15×[Z]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[Z]は、グループZに属する元素の含有量(原子%)を意味する。
ここで、グループZは、Ti,V,Zr,Nb,Mo,Hf,Ta,およびWから構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
Al−Ni−Z合金は、前述したグループαに属する元素としてNiを含み、更に、第三成分としてグループZに属する元素を含む三元系合金である。
グループZに属する元素を含有するAl−Ni−Z合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループZに属する元素の含有量[Z]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+15×[Z]}で表される値をIII値とすると、III値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、III値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、III値は、0.2原子%以上5原子%以下であることがより好ましい。
(4)Niを少なくとも0.1原子%以上含有し、グループXに属する元素を以下の範囲で含有するAl−Ni−X合金
0.1原子%≦[Ni]+5×[X]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[X]は、グループXに属する元素の含有量(原子%)を意味する。
ここで、グループXは、Mg,Cr,Mn,Ru,Rh,Pd,Ir,Pt,La,Ce,Pr,Gd,Tb,Sm,Eu,Ho,Er,Tm,Yb,Lu,およびDyより構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
グループXに属する元素を含有するAl−Ni−X合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループXに属する元素の含有量[X]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+5×[X]}で表される値をIV値とすると、IV値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、IV値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、IV値は、0.2原子%以上5原子%以下であることがより好ましい。
本発明に用いられるアルミニウム合金としては、上記以外に、例えば、上記Al−α合金(好ましくは、Al−Ni合金)に、グループQ,グループZ,グループXに属する元素のいずれかを含有する四元系または五元系のアルミニウム合金が挙げられる。四元系アルミニウム合金としては、例えば、Al−α−Q−Z合金、Al−α−Q−X合金、Al−α−X−Z合金が挙げられる。五元系アルミニウム合金としては、Al−α−Q―X―Z合金が挙げられる。
本明細書において、「基板」は、TFT基板に用いられるものであれば限定されず、代表的には、ガラス基板、石英基板、シリコン基板、プラスチック基板、金属基板、可撓性基板などを用いることができる。可撓性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、これにより、半導体装置の軽量化が見込まれる。
「基板」は、酸化珪素、窒化珪素、酸化窒化珪素などの絶縁層を表面に有していても良く、このような基板も、本発明の範囲内に包含される。絶縁層は、単層構造を有していても良いし、あるいは、二層以上が積層された積層構造を有していても良い。
次に、上記の実施形態に係るTFT基板の製造工程を説明する。ここでは、ボトムゲート型TFT基板の例を示したが、これに限定されず、トップゲート型TFT基板にも適用される。
本実施形態の配線を作製する方法は、基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガスとの混合ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、を包含している。
本発明を特徴付ける第1の薄膜は、例えば、窒素含有アルミニウム合金層を形成する場合は、不活性ガスと窒素との混合ガスを用いた反応性スパッタリング法で蒸着すれば良く、窒素・酸素含有アルミニウム合金層を形成する場合は、不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着すれば良い。
具体的には、窒素含有アルミニウム合金層は、Ar,Neなどの不活性ガスとNガスとの混合ガスを用いてスパッタリングを行なう。窒素含有アルミニウム合金中の窒素含有層は、例えば、不活性ガスとNガスとの流量比を変化することによって制御することができ、これらの流量比をおおむね、不活性ガス:Nガス≒1:0.07〜0.16の範囲内に調整すれば、耐アルカリ性に優れた層が得られる。
また、窒素・酸素含有アルミニウム合金層は、Ar,Neなどの不活性ガスと、Nガス・Oガスとの混合ガスを用いてスパッタリングを行なう。窒素・酸素含有アルミニウム合金中の窒素含有層は、例えば、不活性ガスとNガスとOガスとの流量比を変化することによって制御することができ、これらの流量比をおおむね、不活性ガス:Nガス:Oガス≒1:0.07〜0.16:0.01の範囲内に調整すれば、耐アルカリ性に優れた層が得られる。
その他の条件は特に限定されないが、例えば、以下のように制御することが好ましい。
基板温度:60〜180℃
真空度 :1×10−5Torr以下
成膜時のガス圧:1〜10mTorr
DCスパッタリング時のDCパワー強度(ターゲットの単位面積当たり)
:1〜10W/cm
第2の薄膜をスパッタリング法で蒸着する工程は、特に限定されず、例えば、前述した特許文献1〜特許文献3に記載の方法を参照することができる。
以下、図4〜11を参照しながら、本発明の実施形態に係るTFT基板の製造工程を説明する。以下では、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを例として挙げるが、これに限定する趣旨ではない。また、ここでは、アルミニウム合金膜として、Al−Ni合金を用いた例を示しているが、これに限定されず、前述した任意のアルミニウム合金を用いることができる。
ガラス基板1aに、不活性ガス(代表的にはArガス)とNガスとの混合ガスを用いた反応性スパッタリング法によって、約30nmの窒素含有アルミニウム合金膜を成膜する。このときの不活性ガスとNガスとの流量比は、窒素含有アルミニウム合金膜の目標窒素含量によって、不活性ガス:Nガス≒1:0.07〜0.16の範囲内から適宜選択されば良い。
次に、不活性ガスのみ(代表的にはArガス)を用い、スパッタリング法によって厚さ約200nmのアルミニウム合金膜(窒素なし)を窒素含有アルミニウム合金膜の上に成膜する。これにより、積層構造からなる本実施形態の第1の薄膜が得られる。
このようにして得られた第1の薄膜をパターニングし(図4を参照)、ゲート電極26および走査線25を形成する。このとき、後記する図5に示す工程において、ゲート絶縁膜27のカバレッジが良くなるように、Al−Ni合金膜の周縁を約30°〜60°のテーパー状にエッチングすることが好ましい。
次に、図5に示す様に、例えばプラズマCVD法などの方法を用いて、厚さ約300nm程度のゲート絶縁膜27(窒化シリコン膜、SiN)を約350℃で成膜する。続いて、例えばプラズマCVD法を用いて、ゲート絶縁膜27の上に、厚さ約200nmのノンドーピング水素化アモルファスシリコン膜(a−Si:H)および厚さ約80nmの窒化シリコン膜(SiN)を320℃で成膜する。
次に、図6に示す様に、上記の窒化シリコン膜を、ゲート配線をマスクとした裏面露光によりパターニングし、チャネル保護膜を形成する。更に、図7に示す様に、リンをドーピングした厚さ50nmのn型水素化アモルファスシリコン膜(na−Si:H)を320℃で成膜し、水素化アモルファスシリコン膜とn型水素化アモルファスシリコン膜をパターニングする。
次いで、図8に示す様に、厚さ厚約300nmのAl−Ni合金膜を成膜し、パターニングすることによってソース−ドレイン配線(28、29)を形成する。更に、ソース−ドレイン配線(28、29)をマスクとしてチャネル保護膜上のn型水素化アモルファスシリコン膜を除去する。
次に、図9に示す様に、例えば、プラズマCVD装置で厚さ300nmの窒化シリコン膜を成膜し、保護膜30を形成する。このときの成膜温度は、約250℃とした。次いで、保護膜30をパターニングし、ドライエッチングにより保護膜30にコンタクトホール32を形成する。保護膜30のエッチング完了後も連続してエッチングを行い、時間換算で50%のオーバーエッチングを行う。
更に、図10に示す様に、酸素プラズマによるアッシングを行う。この後にフォトレジスト31を、例えばアミン系などの剥離液で剥離し、厚さ約40nmのITO膜を成膜する。その後、パターニングにより、図11に示す様に透明電極5を形成すると同時に、パネル端部のゲート配線とTABとの接触部分にTAB電極を形成し、TFT基板(TFTアレイ基板)を完成する。
これらの製造工程に基づいて形成されたTFTアレイ基板は、図11に示す通り、透明電極(ITO膜)5とドレイン配線29が直接コンタクトされている。
このようにして得られたTFT基板を使用し、常法に従い、図1に示す液晶表示装置を完成させる。詳細な方法は、例えば、前述した特許文献1〜特許文献3に記載されている。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらは何れも本発明の技術的範囲に含まれる。
以下の実施例1〜実施例2および比較例1では、図12および図13に示す簡易なTFTを作製し、TFT特性を評価した。以下の例では、アルミニウム合金層として、すべて、Al−2原子%Ni合金を用いた。
(実施例1)
本実施例では、窒素含有Al−2原子%Ni合金膜62aと、Al−2原子%Ni合金膜63とからなる積層構造のゲート配線膜64を作製した。
まず、ガラス基板61の上に、以下の要領で、厚さ30nmの窒化アルミニウム層62aを蒸着した。窒化アルミニウム中に含まれる窒素の含有量は25原子%である。
ターゲット材料:Al−2原子%Niのスパッタリングターゲットを使用
(サイズ:直径100mm×厚さ5mm)
スパッタリング装置:島津製作所製「HSM−552」を使用
スパッタリング条件(DCマグネトロンスパッタリング法)
背圧:0.27×10−3Pa以下
ガス:ArガスとNガスを混合して使用
流量比は、Ar:N=26.8:3.2、ガス総流量:30sccm
スパッタパワー:DC200W
極間距離:50mm
基板温度:室温
ガラス基板:コーニング社製の#1737、サイズは、
電気抵抗率と耐熱性の評価用が直径50mm×厚さ0.7mm、
コンタクト抵抗率評価用が直径10mm×厚さ0.7mm
次いで、スパッタ装置内のガスを全てArガスに置換し、厚さ200nmのAl−2原子%Ni合金膜63を蒸着した。スパッタ条件は、前述したスパッタリング条件において、Arガスを用いたこと以外は同じ条件とした。
次いで、スピンコートによりフォトレジスト「AZ650F5」(クラリアントジャパン製)を塗布し、テスト用配線パターンを有するフォトマスクを通して紫外線を照射して感光させ、ゲート配線膜64を形成した。
次に、フォトレジスト現像液として、アミン系剥離液(東京応化製「TOK106」、モノエタノールアミンを70質量%含み、残部:有機溶媒からなる剥離液)を用い、100℃で10分間浸漬してフォトレジスト膜を除去した。その後、表面にアミン系剥離液が残存したままの状態で、流水を流した洗浄槽に浸漬し、浸漬時間および流水の流量を調整することによってピンホールを発生させた。その結果、密度が約10個/cm、直径が約1〜30μmの分布を有するピンホールがゲート配線上に生成した。
次いで、フォトリソグラフィを行なった後、CVD法を用いて、厚さ約300nm程度のSi窒化膜(ゲート絶縁膜)65を形成した。
続いて、CVD法を用いて、Si窒化膜(ゲート絶縁膜)66の上に、n型半導体の水素化アモルファスシリコン膜66[詳細には、厚さ約200nmのノンドープト水素化アモルファスシリコン膜(a−Si:H)と、厚さ約100nmのリン(P)を1019個/cmドーピングしたn型水素化アモルファスシリコン膜(na−Si:H)]を積層した。
次に、厚さ300nmのモリブデン膜67をスパッタリング法によって蒸着し、図12に示すTFT(チャネル幅300μm、チャネル長20μm)を作製した。
(実施例2)
本実施例では、窒素・酸素含有Al−2原子%Ni合金膜62bとAl−2原子%Ni合金膜63とからなる積層構造のゲート配線膜64を用いた。
具体的には、実施例1において、ArガスとNガスとOガスとを、それぞれ、流量比がAr:N:O=26.8:3.2:0.1となるように流し(ガス総流量:30.1sccm)、ガラス基板上に厚さ30nmの酸窒化アルミニウム層を蒸着したこと以外は、前述した実施例1と同様にして、実施例2のTFTを作製した。酸窒化アルミニウム中に含まれる窒素の含有量は25原子%であり、酸素の含有量は0.5原子%である。本実施例で生成するピンホールは、実施例1と同じである。
次に、アルカリ性現像液「AZ MIF300」(クラリアントジャパン製)により不要なフォトレジストを除去し、さらにりん酸、水、硝酸の混合酸溶液(混合比率は、りん酸:水:硝酸=75:20:5)で、その下部にあるAl−Ni合金をエッチングした。
(比較例1)
ここでは、Al−2原子%Ni合金膜63のみからなるゲート配線膜64(窒素含有Al−2原子%Ni合金膜や窒素・酸素含有Al−2原子%Ni合金膜の形成なし)を用いた。
具体的には、実施例1において、窒素含有Al−2原子%合金膜の作製工程を省略したこと以外は実施例1と同様にして、図13に示す比較例1のTFT(チャネル幅300μm、チャネル長20μm)を作製した。
(特性の評価)
このようにして得られた実施例1、実施例2、および比較例1のTFTの特性を以下のようして評価した。
まず、暗室に、これらのTFTを並べ、ゲート配線膜64に−5V、Mo膜67aとMo膜67bとの間に電圧5Vを印加したときの電流(暗電流)を測定した。
次いで、図12および図13に示すように、ガラス基板61側からバックライト光70を照射し、ソース電極とドレイン電極との間に流れる電流(光照射電流)を測定した。
表1に、各TFTを用いたときの暗電流および光照射電流の結果をまとめて示す。参考のため、表1には、各TFTにおける(光照射電流−暗電流)の差を算出した結果を併記した。
比較例1のTFTでは、オフ状態であるにもかかわらず、バックライト光の照射によって光照射電流が著しく上昇し、暗電流に比べて4桁も増加した。
これに対し、基板との間に、窒化アルミニウム層を有する実施例1のTFT、および酸窒化アルミニウム層を有する実施例2のTFTでは、バックライト光の照射による光照射電流の上昇は、比較例1に比べて著しく抑えられた。詳細には、実施例1および実施例2における光照射電流は、それぞれ、暗電流に比べて2倍程度、2.6倍程度増加したにとどまった。
これらの結果より、本発明の積層技術を用いれば、ゲート配線膜にピンホールが発生しても、TFT特性の低下を効果的に抑えられることが分かった。
図1は、アモルファスシリコンTFT基板が適用される代表的な液晶パネルの構成を示す概略断面拡大説明図である。 図2は、図1における領域Aの概略拡大図である。 図3は、本発明の実施形態に係る配線または電極の構成を模式的に示す図である。 図4は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図5は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図6は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図7は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図8は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図9は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図10は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図11は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。 図12は、実施例1のTFTの構成を模式的に示す図である。 図13は、比較例1のTFTの構成を模式的に示す図である。
符号の説明
1 TFT基板(TFTアレイ基板)
1a ガラス基板
2 対向基板(対向電極)
3 液晶層
4 薄膜トランジスタ(TFT)
5 透明画素電極(透明電極、画素電極、ITO膜)
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10 偏光板
10a、10b 偏向板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート配線(ゲート電極)
27 ゲート絶縁膜(窒化シリコン膜)
28 ソース配線(ソース電極)
29 ドレイン配線(ドレイン電極)
30 保護膜(窒化シリコン膜)
31 フォトレジスト
32 コンタクトホール
33 アモルファスシリコンチャネル膜(活性半導体膜)
34 信号線(ソース−ドレイン配線)
51 基板
52 第1の薄膜
(窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金)
53 第2の薄膜(アルミニウム合金)
61 ガラス基板
62a 窒素含有Al−2原子%Ni合金膜
62b 窒素・酸素含有Al−2原子%Ni合金膜
63 Al−2原子%Ni合金膜
64 ゲート配線膜
65 Si窒化膜(ゲート絶縁膜)
66 n型半導体の水素化アモルファスシリコン膜
67、67a、67b モリブデン膜
70 バックライト光
100 液晶パネル

Claims (9)

  1. 基板上に設けられた配線または電極であって、
    前記配線または前記電極は、前記基板側から順に、窒素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、
    前記第1の薄膜中に含まれる窒素の比率は、13原子%以上50原子%以下であることを特徴とする配線または電極。
  2. 基板上に設けられた配線または電極であって、
    前記配線または前記電極は、前記基板側から順に、窒素・酸素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、
    前記第1の薄膜中に含まれる窒素の比率は13原子%以上50原子%以下であり、酸素の比率は10原子%以下であることを特徴とする配線または電極。
  3. 前記第1の薄膜の厚さは、10nm以上100nm以下の範囲内である請求項1または2に記載の配線または電極。
  4. 前記第1の薄膜および前記第2の薄膜を構成するアルミニウム合金は、同一または異なって、合金成分として、Ni,Ag,Zn,Cu,およびGeよりなる群から選択される少なくとも一種の元素を0.1原子%以上6原子%以下の範囲で含有するものである請求項1〜3のいずれかに記載の配線または電極。
  5. 前記配線または前記電極は、トランジスタに接続されるものである請求項1〜4のいずれかに記載の配線または電極。
  6. 前記配線または前記電極は、ゲート配線またはゲート電極である請求項5に記載の配線または電極。
  7. 請求項1〜6のいずれかに記載の配線または電極を作製する方法であって、
    基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガスとの混合ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、
    アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、
    を包含することを特徴とする配線または電極の作製方法。
  8. 請求項1〜6のいずれかに記載の配線または電極を備えたトランジスタ基板。
  9. 請求項8に記載のトランジスタ基板を備えた表示デバイス。
JP2006274246A 2006-10-05 2006-10-05 トランジスタ基板 Expired - Fee Related JP4763568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006274246A JP4763568B2 (ja) 2006-10-05 2006-10-05 トランジスタ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274246A JP4763568B2 (ja) 2006-10-05 2006-10-05 トランジスタ基板

Publications (2)

Publication Number Publication Date
JP2008098192A true JP2008098192A (ja) 2008-04-24
JP4763568B2 JP4763568B2 (ja) 2011-08-31

Family

ID=39380773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274246A Expired - Fee Related JP4763568B2 (ja) 2006-10-05 2006-10-05 トランジスタ基板

Country Status (1)

Country Link
JP (1) JP4763568B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177621A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置及びその製造方法、並びに表示装置
JP2010266571A (ja) * 2009-05-13 2010-11-25 Mitsubishi Electric Corp 半透過性膜、表示デバイス、及びパターン基板の製造方法
CN108352411A (zh) * 2015-10-29 2018-07-31 三菱电机株式会社 薄膜晶体管基板及其制造方法
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Al合金膜およびフレキシブル表示装置
JP2020181866A (ja) * 2019-04-24 2020-11-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273109A (ja) * 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273109A (ja) * 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177621A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置及びその製造方法、並びに表示装置
JP2010266571A (ja) * 2009-05-13 2010-11-25 Mitsubishi Electric Corp 半透過性膜、表示デバイス、及びパターン基板の製造方法
CN108352411A (zh) * 2015-10-29 2018-07-31 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN108352411B (zh) * 2015-10-29 2020-11-27 三菱电机株式会社 薄膜晶体管基板
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Al合金膜およびフレキシブル表示装置
JP2020181866A (ja) * 2019-04-24 2020-11-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法
JP7339016B2 (ja) 2019-04-24 2023-09-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法

Also Published As

Publication number Publication date
JP4763568B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4170367B2 (ja) 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4705062B2 (ja) 配線構造およびその作製方法
JP3940385B2 (ja) 表示デバイスおよびその製法
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
JP2008098611A (ja) 表示装置
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
JP2007017926A (ja) 表示デバイス
JP5215620B2 (ja) 半導体デバイス、表示装置及び半導体デバイスの製造方法
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
WO2012008080A1 (ja) 薄膜トランジスタ基板
TW200811882A (en) Transparent conductive film, semiconductor device and active matrix display unit
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JP4763568B2 (ja) トランジスタ基板
JP2007317934A (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
JP2008304830A (ja) 表示デバイスの製造方法
JP4886285B2 (ja) 表示デバイス
JP2009088049A (ja) 液晶表示装置
WO2008066030A1 (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4763568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees