CN108780755A - 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN108780755A
CN108780755A CN201680082388.1A CN201680082388A CN108780755A CN 108780755 A CN108780755 A CN 108780755A CN 201680082388 A CN201680082388 A CN 201680082388A CN 108780755 A CN108780755 A CN 108780755A
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode
tft
semiconductor layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201680082388.1A
Other languages
English (en)
Inventor
平野梨伊
井上和式
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108780755A publication Critical patent/CN108780755A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

关于沟道区域由氧化物半导体构成的TFT，抑制在源电极以及漏电极的附近光激励的空穴所引起的阈值电压偏移，提高可靠性。在氧化物半导体层(130)与栅极绝缘膜(120)之间，部分性地设置下层半导体层(140)。下层半导体层(140)存在于氧化物半导体层(130)与源电极(151)重叠的源极重叠区域(171)、和氧化物半导体层(130)与漏电极(152)重叠的漏极重叠区域(172)中的至少一方。相对于此，在源极重叠区域(171)与漏极重叠区域(172)之间，设置有不存在下层半导体层(140)的区域。

Description

薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管 的制造方法
技术领域
本发明涉及薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法。
背景技术
作为薄型面板之一，已知液晶显示装置(Liquid Crystal Display。以下还有称为LCD的情况)。液晶显示装置具有低功耗以及小型轻量这样的优点，广泛用于个人计算机以及便携信息终端设备的监视器等。近年来，作为电视机用途，也广泛使用液晶显示装置。
作为LCD的液晶控制方式，已知Twisted Nematic(TN，扭曲向列)方式。进而，已知以In-Plane Switching(共面转换)方式以及Fringe Field Switching(FFS，边缘场开关)方式为代表的横电场方式。根据横电场方式，得到广视场角以及高对比度。
In-Plane Switching方式是对在对置的基板之间设置的液晶施加横电场来进行显示的显示方式。在In-Plane Switching方式中，施加横电场的像素电极和共用电极设置于同一层。因此，无法充分地驱动位于像素电极的正上方的液晶分子，透射率变低。
另一方面，在FFS方式中，隔着层间绝缘膜配置共用电极和像素电极，由此发生倾斜电场(边缘电场)。因此，针对位于像素电极的正上方的液晶分子也能够施加横向的电场，能够充分地驱动位于像素电极的正上方的液晶分子。因此，能够与广视场角一起，得到比In-Plane Switching方式高的透射率。
在FFS方式中，在设置于上层的液晶控制用狭缝电极、与隔着层间绝缘膜设置于液晶控制用狭缝电极的下层的像素电极之间，发生边缘电场。通过在该构造中用透明导电膜形成像素电极以及液晶控制用狭缝电极，能够防止使像素开口率降低。透明导电膜由包含氧化铟以及氧化锡的ITO(Indium Tin Oxide，氧化铟锡)、包含氧化铟以及氧化锌的InZnO等氧化物系的材料形成。
另外，在FFS方式中，通过像素电极和液晶控制用狭缝电极形成保持电容。因此，与TN方式不同，无需一定在像素内另外形成保持电容用的图案。这一点也对高的像素开口率作出贡献。
作为LCD的开关设备，使用薄膜晶体管(Thin Film Transistor。以下还有称为TFT的情况)。此外，在隔着液晶层对置的2张基板中，将搭载有TFT的基板称为TFT基板。以往，在TFT的沟道层中使用无定形硅(a-Si)。作为其理由，可以举出由于是无定形，所以在大面积基板上也能够形成特性的均匀性良好的膜。另外，作为其他理由，可以举出由于能够在比较低的温度下成膜，所以能够利用耐热性不佳的廉价的玻璃基板。由于能够利用廉价的玻璃基板，所以能够削减成本，所以特别是对于面向一般情况的电视机用的液晶显示装置来说是优选的。
但是，近年来，在沟道层中使用氧化物半导体的TFT的开发蓬勃发展。氧化物半导体具有通过使组成适当化而稳定地得到均匀性良好的无定形状态的膜这样的优点。进而，氧化物半导体具有比a-Si高的迁移率，所以还具有能够实现小型且高性能的TFT这样的优点。因此，通过将氧化物半导体膜应用于FFS方式的像素TFT(即像素用的TFT)，能够实现像素开口率更高的TFT基板。
以往，对像素TFT施加驱动电压的驱动电路设置于与TFT基板独立的电路基板，外装到TFT基板。这样的构造与针对液晶显示装置的窄边框化的期望存在关系。具体而言，在将驱动电路的TFT设置于TFT基板的边框区域(即显示区域的周边的区域)并且用a-Si形成该TFT的情况下，由于a-Si的迁移率低，所以为了驱动电路，在边框区域中需要比较大的电路面积。由此，使边框区域扩大，因此无法应对窄边框化的期望。因此，驱动电路被外装到TFT基板。
但是，如果用迁移率更高的氧化物半导体形成驱动电路的TFT，则用比较小的电路面积即可。因此，即使将驱动电路设置到TFT基板的边框区域，也能够满足窄边框化的要求。另外，无需外装驱动电路，所以能够低成本地制造LCD。
在专利文献1中公开了在TFT中使用氧化物半导体的例子。根据该公开，在第1栅极绝缘膜上形成第2栅极绝缘膜，在第1以及第2栅极绝缘膜上形成氧化物半导体膜，在氧化物半导体膜上形成源电极以及漏电极。源电极与漏电极之间的部分成为沟道。第2栅极绝缘膜形成于漏电极附近的沟道下方。根据该构造，第2绝缘膜上的沟道的静电电容小于第1栅极绝缘膜上的沟道的静电电容。由此，漏电极附近的沟道成为高电阻，能够制造高耐压的TFT。
现有技术文献
专利文献
专利文献1：日本特开2012-256838号公报
非专利文献
非专利文献1：Tien-Yu Hsieh et al.、"Characterization and Investigationof a Hot-Carrier Effect in Via-Contact Type a-InGaZnO Thin-Film Transistors"、IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.60，NO.5，MAY 2013、p.1681-1688
非专利文献2：Kenji Nomura et al.、"Highly stable amorphous In-Ga-Zn-Othin-film transistors produced by eliminating deep subgap defects"、APPLIEDPHYSICS LETTERS 99，(2011)、053505
非专利文献3：Jaewook Jeong and Yongtaek Hong、"Debye Length and ActiveLayer Thickness-Dependent Performance Variations of Amorphous Oxide-BasedTFTs"、IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.59，NO.3，MARCH 2012、p.710-714
非专利文献4：Su Hwa Ha et al.、"Channel Length Dependent Bias-Stabilityof Self-Aligned Coplanar a-IGZO TFTs"、JOURNAL OF DISPLAY TECHNOLOGY，VOL.9，NO.12，DECEMBER 2013、p.985-988
发明内容
在专利文献1公开的技术中，在对形成于氧化物半导体的表面的缺陷照射光(例如来自背光源装置的光)时，激励空穴。激励的空穴被吸引到栅极电场，在氧化物半导体和栅极绝缘膜的界面被捕获。另外，激励的空穴还有到达至栅极绝缘膜中而在栅极绝缘膜中被捕获的情况。在氧化物半导体和栅极绝缘膜的界面被捕获的空穴、以及在栅极绝缘膜中被捕获的空穴成为使TFT的阈值电压向负侧偏移的原因。
由于TFT的阈值电压向负侧偏移而得不到TFT的设计上的特性，其结果，导致可靠性的降低。另外，在各像素TFT的特性出现偏差时，发生显示不均。
本发明是为了解决上述问题而完成的，其目的在于提供一种提高沟道区域由氧化物半导体构成的TFT的可靠性的技术。
本发明的一个方案的薄膜晶体管具备：栅电极；栅极绝缘膜，覆盖所述栅电极；氧化物半导体层，隔着所述栅极绝缘膜与所述栅电极对置；下层半导体层，部分性地设置于所述氧化物半导体层与所述栅极绝缘膜之间；以及源电极及漏电极，与所述氧化物半导体层相接。所述下层半导体层存在于所述氧化物半导体层与所述源电极重叠的源极重叠区域、和所述氧化物半导体层与所述漏电极重叠的漏极重叠区域中的至少一方。在所述源极重叠区域与所述漏极重叠区域之间，设置有不存在所述下层半导体层的区域。
根据上述一个方案，在源极重叠区域存在下层半导体层的情况下，存在于源电极与栅极绝缘膜之间的半导体层变厚。因此，即使在源电极附近对氧化物半导体层的表面照射光的情况下，也能够抑制光激励的空穴到达栅极绝缘膜。其结果，即使在光照射下，阈值电压也稳定，得到高的可靠性。
本发明的目的、特征、方案、以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是说明实施方式1所涉及的液晶显示装置的结构的概要的分解立体图。
图2是说明实施方式1所涉及的液晶面板的结构的概要的剖面图。
图3是说明实施方式1所涉及的TFT基板的结构的概要的俯视图。
图4是说明实施方式1所涉及的TFT的结构的俯视图。
图5是图4中的V-V线处的剖面图。
图6是说明实施方式1所涉及的TFT的制造方法的剖面图。
图7是说明实施方式1所涉及的TFT的制造方法的剖面图。
图8是说明实施方式1所涉及的TFT的制造方法的剖面图。
图9是说明实施方式1所涉及的TFT的制造方法的剖面图。
图10是说明实施方式1所涉及的TFT的制造方法的剖面图。
图11是说明实施方式1所涉及的TFT的制造方法的剖面图。
图12是说明实施方式1所涉及的TFT的制造方法的剖面图。
图13是说明实施方式1所涉及的TFT的制造方法的剖面图。
图14是说明实施方式1所涉及的TFT的制造方法的剖面图。
图15是说明实施方式1所涉及的TFT的制造方法的剖面图。
图16是说明实施方式1所涉及的TFT的制造方法的剖面图。
图17是说明实施方式1所涉及的TFT的制造方法的剖面图。
图18是说明实施方式1所涉及的TFT的制造方法的剖面图。
图19是说明实施方式1所涉及的TFT的制造方法的剖面图。
图20是说明比较例所涉及的TFT的结构的剖面图。
图21是说明实施方式2所涉及的TFT基板的结构的俯视图。
图22是图21中的XXII-XXII线处的剖面图。
图23是说明实施方式2所涉及的TFT基板的制造方法的剖面图。
图24是说明实施方式2所涉及的TFT基板的制造方法的剖面图。
图25是说明实施方式3所涉及的TFT基板的结构的剖面图。
图26是说明实施方式3所涉及的TFT的制造方法的剖面图。
图27是说明实施方式3所涉及的TFT的制造方法的剖面图。
图28是说明实施方式3所涉及的TFT的制造方法的剖面图。
(附图标记说明)
10：液晶显示装置；30、30B：TFT基板；31：基板；40：对置基板；50：液晶层；83：像素TFT；84：像素电极；100、100C：TFT；110：栅电极；119：第1导电膜；120：栅极绝缘膜；130、180：氧化物半导体层；139、189：氧化物半导体膜；140：下层半导体层；149：半导体膜；151：源电极；152：漏电极；171：源极重叠区域；172：漏极重叠区域；173：源极漏极间区域；181：源极连接区域；182：漏极连接区域；183：沟道区域；184：薄的部分；205：构图掩模。
具体实施方式
<实施方式1>
<液晶显示装置的结构>
图1示出说明实施方式1所涉及的液晶显示装置10的结构的概要的分解立体图。如图1所示，液晶显示装置10包括液晶面板11、偏振片12、13、以及背光源装置14。
液晶面板11中的液晶控制方式可以是Twisted Nematic(TN)方式、In-PlaneSwitching方式、以及Fringe Field Switching(FFS)方式中的任意一个，进而也可以是其他方式。
图2示出说明液晶面板11的结构的概要的剖面图。如图2所示，液晶面板11包括TFT基板(即薄膜晶体管基板)30、与TFT基板30对置的对置基板40、以及设置于TFT基板30与对置基板40之间的液晶层50。
更具体而言，TFT基板30和对置基板40隔着间隙对置，该间隙通过未图示的隔件保持。另外，TFT基板30和对置基板40在图2中未图示的周缘部通过密封材料相贴合，由TFT基板30、对置基板40、以及密封材料构成收容液晶的容器。即，填充到这样的容器内的液晶构成液晶层50。
TFT基板30如图2所示，包括基板31和TFT侧构造体32。基板31由玻璃等透明性绝缘性的材料构成。TFT侧构造体32设置于基板31的主面中的内侧主面(即朝向液晶层50以及对置基板40的一方的主面)上。在图2中，省略TFT侧构造体32的具体的结构的图示，概念性地图示TFT侧构造体32。
TFT侧构造体32包括用于驱动各像素的电路要素，在后面示出具体例。电路要素例如包括像素TFT(换言之像素晶体管)、像素电极、栅极布线、源极布线、扫描信号驱动电路以及显示信号驱动电路。在液晶面板11是In-Plane Switching方式或者FFS方式的情况下，电路要素包括共用电极。另外，TFT侧构造体32在与液晶层50相接的最上层，包括用于使液晶分子排列的取向膜。取向膜由例如聚酰亚胺构成。
对置基板40如图2所示，包括基板41和对置侧构造体42。基板41由玻璃等透明性绝缘性的材料构成。对置侧构造体42设置于基板41的主面中的内侧主面(即朝向液晶层50以及TFT基板30的一方的主面)上。在图2中，省略对置侧构造体42的具体的结构的图示，概念性地图示对置侧构造体42。
在液晶面板11是彩色显示型的情况下，对置侧构造体42包含用于使各像素的光着色为预定的颜色的彩色滤色片。另外，在液晶面板11是TN方式的情况下，对置侧构造体42包括共用电极。另外，与TFT侧构造体32同样地，对置侧构造体42在与液晶层50相接的最上层包括取向膜。
返回到图1，一方的偏振片12配置于TFT基板30的外侧主面上，另一方的偏振片13配置于对置基板40的外侧主面上。2个偏振片12、13被配置成偏振方向相互正交。此外，TFT基板30的外侧主面是基板31的外侧主面(即与液晶层50以及对置基板40相反的一侧的主面)。同样地，对置基板40的外侧主面是基板41的外侧主面(即与液晶层50以及TFT基板30相反的一侧的主面)。
背光源装置14隔着偏振片12与液晶面板11对置，经由偏振片12对液晶面板11照射背光。
<TFT基板的结构>
图3示出说明TFT基板30的结构的概要的俯视图。在此，液晶面板11被大致分成矩阵状地排列有多个像素的显示区域71和包围显示区域71的边框区域72。关于TFT基板30，也如图3所示，规定有显示区域71以及边框区域72。
在TFT基板30的显示区域71中，以相互正交的方式，配置有多个栅极布线81和多个源极布线82。更具体而言，各栅极布线81在一个方向(在图3中横向)上延伸，多个栅极布线81在与延伸方向正交的方向(在图3中纵向)上隔开间隔排列。另一方面，各源极布线82在与栅极布线81的延伸方向正交的方向(在图3中纵向)上延伸，多个源极布线82在与延伸方向正交的方向(在图3中横向)上隔开间隔排列。此外，栅极布线81和源极布线82在俯视TFT基板30时交叉，但在栅极布线81与源极布线82之间存在绝缘膜。
与栅极布线81和源极布线82的各交叉部对应地，设置有像素(换言之像素区域)。在图3中，为了避免附图的繁杂化，仅针对1个像素，通过像素TFT83和像素电极84，概念性地图示像素。
在边框区域72中，配置有对栅极布线81提供驱动电压的扫描信号驱动电路91和对源极布线82提供驱动电压的显示信号驱动电路92。扫描信号驱动电路91依次选择栅极布线81，对选择出的栅极布线81施加栅极导通电压。由此，与选择出的栅极布线81连接的像素TFT83同时成为导通状态。显示信号驱动电路92针对导通状态的各像素TFT83，经由源极布线82，同时流过电流。由此，经由像素TFT83，在各像素电极84中积蓄电荷。显示信号驱动电路92根据各像素的灰度等级，控制供给到像素电极84的电流(换言之电荷)。
扫描信号驱动电路91如在图3中附记，包括具有驱动用TFT(在此是NMOS晶体管T1～T3)的多个驱动电压发生电路SC。此外，设为在驱动用TFT中流过的电流从漏电极流入到源电极。
在图3所示的驱动电压发生电路SC中，对NMOS晶体管T1的漏极提供时钟信号CLK。NMOS晶体管T1的源极与NMOS晶体管T2的漏极连接，对NMOS晶体管T2的源极提供接地电位VSS。NMOS晶体管T1、T2之间的连接节点N1经由电容器C1，与NMOS晶体管T1的栅极以及NMOS晶体管T3的源极连接。对NMOS晶体管T3的漏极提供电源电位VDD。NMOS晶体管T1、T2之间的上述连接节点N1是驱动电压发生电路SC的输出节点，对对应的栅极布线81提供驱动电压。
在通过提供给NMOS晶体管T3的栅极的信号而NMOS晶体管T3导通时，NMOS晶体管T1成为导通状态而从连接节点N1输出时钟信号CLK。另一方面，在通过提供给NMOS晶体管T2的栅极的信号而NMOS晶体管T2导通时，连接节点N1的电位被固定为接地电位VSS。
显示信号驱动电路92也包括多个驱动电压发生电路SC，NMOS晶体管T1、T2之间的上述连接节点N1对对应的源极布线82提供驱动电压。
<TFT的结构>
图4示出说明实施方式1所涉及的TFT100的结构的俯视图，图5示出图4中的V-V线处的剖面图。此外，在图4以及图5中，分别一并示出XYZ正交坐标系。另外，在图4中，为了使俯视图易于观察，针对一部分的要素附加阴影线。
以下，说明TFT100是像素TFT83(参照图3)的例子。但是，还能够与像素TFT83一起或者替代像素TFT83，将驱动电路的TFT(例如驱动电压发生电路SC的晶体管T1～T3)用TFT100构成。
如图5所示，TFT100配置于TFT基板30的基板31的一方的主面(上述内侧主面)上。此外，TFT100包含于上述TFT侧构造体32(参照图2)。
基板31如上所述，由玻璃等透明性绝缘性的材料构成。在基板31的一方的主面上，配置有栅电极110。栅电极110的厚度是例如100nm。栅电极110的材料例如是铝(Al)系合金、更具体而言对Al添加3mol％的Ni而得到的合金(Al-3mol％Ni)。此外，“Al-3mol％Ni”意味着，对Al以3％的摩尔分数添加Ni来形成合金而得到的材料。此外，也可以用其他金属或者金属以外的导电性材料构成栅电极110。
虽然在图4以及图5中未图示，但在基板31上，与栅电极110一起，还形成栅极布线81(参照图3)，栅电极110与栅极布线81电连接。
以从与基板31相反的一侧覆盖栅电极110的方式，配置有栅极绝缘膜120。在图5中，栅极绝缘膜120不仅是在栅电极110上，而且还扩展到基板31的上述一方的主面上。栅极绝缘膜120例如是50～500nm的厚度的硅氧化膜(SiO膜)。
以隔着栅极绝缘膜120与栅电极110对置的方式，配置有氧化物半导体层130以及下层半导体层140。更具体而言，下层半导体层140包括源极侧部分141以及漏极侧部分142，源极侧部分141和漏极侧部分142隔开间隔配置于栅极绝缘膜120上。氧化物半导体层130在源极侧部分141与漏极侧部分142之间配置于栅极绝缘膜120上，进而形成到源极侧部分141上以及漏极侧部分142上。换言之，在氧化物半导体层130与栅极绝缘膜120之间，部分地设置下层半导体层140的源极侧部分141以及漏极侧部分142。
氧化物半导体层130的材料例如是对氧化铟(In2O3)添加氧化镓(Ga2O3)以及氧化锌(ZnO)而得到的InGaZnO系的氧化物半导体。构成氧化物半导体层130的InGaZnO膜也可以是非晶质构造。
下层半导体层140的材料例如由InGaZnO系的氧化物半导体构成。构成下层半导体层140的InGaZnO膜也可以是非晶质构造。下层半导体层140的载流子密度最好高于氧化物半导体层130的载流子密度。
在此，设为关于下层半导体层140，氧化物半导体层130由相同的氧化物半导体构成。但是，下层半导体层140还能够由与氧化物半导体层130不同的氧化物半导体构成。
此外，设为在2个氧化物半导体(例如上述InGaZnO)中，即使构成原子相同，只要构成原子的组成比不同，则该2个氧化物半导体不同。另外，设为即使构成原子相同并且构成原子的组成比也相同，载流子密度不同的2个氧化物半导体仍不同。另外，设为即使构成原子相同、构成原子的组成比相同并且载流子密度相同，非晶质构造的氧化物半导体仍与结晶质构造的氧化物半导体不同。当然，如果构成原子不同，则它们的氧化物半导体不同。
或者，下层半导体层140还能够由氧化物半导体以外的半导体、例如硅、锗、或者氮化物半导体构成。作为氮化物半导体，例如，可以举出氮化镓(GaN)以及氮化铝(AlN)。在下层半导体层140中使用硅的情况下，最好通过对硅添加例如15族元素的磷(P)，使硅的电子载流子密度高于氧化物半导体层130。
氧化物半导体层130以及下层半导体层140的厚度分别是例如40nm。但是，不限定于该例子。例如，氧化物半导体层130的厚度与下层半导体层140的厚度之和最好大于光的进入长度(75nm)与空穴的扩散长度(55nm)之和(130nm)。
以与氧化物半导体层130的上表面(在从氧化物半导体层130观察时与基板31相反的一侧的面)相接的方式，配置有源电极151以及漏电极152。
更具体而言，源电极151以隔着氧化物半导体层130与下层半导体层140的源极侧部分141对置的方式，配置于氧化物半导体层130上。另外，源电极151在下层半导体层140的与漏极侧部分142相反的一侧从氧化物半导体层130上降到栅极绝缘膜120上，在栅极绝缘膜120上扩展。虽然在图4以及图5中未图示，但源电极151与源极布线82(参照图3)电连接。
漏电极152以隔着氧化物半导体层130与下层半导体层140的漏极侧部分142对置的方式，配置于氧化物半导体层130上。另外，漏电极152在下层半导体层140的与源极侧部分141相反的一侧从氧化物半导体层130上降到栅极绝缘膜120上，在栅极绝缘膜120上扩展。虽然在图4以及图5中未图示，但漏电极152与像素电极84(参照图3)电连接。
源电极151以及漏电极152例如形成钼(Mo)膜和Al-3mol％Ni膜的2层构造。Mo膜以及Al-3mol％Ni膜的厚度分别是例如10～100nm。此外，也可以用其他金属或者金属以外的导电性材料构成源电极151以及漏电极152。
以从与基板31相反的一侧覆盖源电极151以及漏电极152的方式，在源电极151以及漏电极152上，配置有保护膜160。在图5中，保护膜160还配置于氧化物半导体层130中的源电极151与漏电极152之间的部分上。虽然在图5中未图示，但保护膜160超过源电极151以及漏电极152的配置范围，还扩展到栅极绝缘膜120上。保护膜160例如是50～500nm的厚度的硅氧化膜。
在此，如图4以及图5所示，下层半导体层140的源极侧部分141存在于氧化物半导体层130与源电极151重叠的源极重叠区域171。另外，下层半导体层140的漏极侧部分142存在于氧化物半导体层130与漏电极152重叠的漏极重叠区域172。相对于此，下层半导体层140不存在于作为源极重叠区域171与漏极重叠区域172之间的区域的源极漏极间区域173。
此外，也可以省略源极侧部分141或者漏极侧部分142。即，下层半导体层140构成为包括源极侧部分141和漏极侧部分142中的至少一方。
另外，在图4的俯视图中，下层半导体层140的整体(即源极侧部分141的整体以及漏极侧部分142的整体)收敛于栅电极110的配置范围内。但是，也可以是源极侧部分141和漏极侧部分142的至少一方向栅电极110的配置范围外露出。
另外，下层半导体层140的源极侧部分141既可以在俯视时(参照图4)是与源电极151相同的形状、或者也可以从源电极151的配置范围露出。同样地，下层半导体层140的漏极侧部分142既可以在俯视时(参照图4)是与漏电极152相同的形状、或者也可以从漏电极152的配置范围露出。
另外，在图4的俯视图中，氧化物半导体层130的整体收敛于栅电极110的配置范围内。但是，也可以是氧化物半导体层130向栅电极110的配置范围外露出。
另外，如图4所示，氧化物半导体层130的Y方向的尺寸(所谓栅极宽度)最好比下层半导体层140的Y方向的尺寸短。
另外，在图4以及图5中，下层半导体层140不存在于作为源极重叠区域171与漏极重叠区域172之间的区域的源极漏极间区域173。但是，不限定于该例子。即，下层半导体层140的源极侧部分141也可以向漏极侧露出而进入到源极漏极间区域173。另外，下层半导体层140的漏极侧部分142也可以向源极侧露出而进入到源极漏极间区域173。
<TFT的制造方法>
图6～图19示出说明TFT100的制造方法的剖面图。首先，如图6所示，准备由玻璃等透明性绝缘性的材料构成的基板31。
然后，如图7所示，在基板31的一方的主面上的整个面，形成作为栅电极110用的导电膜的第1导电膜119。第1导电膜119的厚度是例如100nm。第1导电膜119的材料例如是铝(Al)系合金、更具体而言对Al添加3mol％的Ni而得到的合金(Al-3mol％Ni)。Al-3mol％Ni膜能够通过使用Al-3mol％Ni合金靶的溅射法形成。作为溅射气体，能够使用氩(Ar)气、氪(Kr)气等。此外，也可以用其他金属或者金属以外的导电性材料形成第1导电膜119。
接下来，在第1导电膜119上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图8所示，形成栅电极110用的构图掩模201。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
然后，针对形成至构图掩模201的状态(参照图8)的基板31，使用包含磷酸(Phosphoric acid)、醋酸(Acetic acid)、以及硝酸(Nitric acid)的PAN系的溶液，实施湿蚀刻。此时，通过构图掩模201作为蚀刻掩模发挥作用，从第1导电膜119形成栅电极110。之后，使用胺系的抗蚀剂剥离液，去除构图掩模201(参照图9)。
此外，也可以以不仅具有栅电极110用的图案，而且还具有栅极布线81(参照图3)用的图案的方式，形成构图掩模201。由此，能够从第1导电膜119，同时形成栅电极110和栅极布线81。
接下来，如图10所示，以覆盖栅电极110的方式，在基板31上形成栅极绝缘膜120。栅极绝缘膜120例如是50～500nm的厚度的硅氧化膜。硅氧化膜例如能够通过使用硅烷(SiH4)气体和一氧化二氮(N2O)气体的等离子体CVD(Chemical Vapor Deposition)法形成。
接下来，如图11所示，在栅极绝缘膜120上的整个面，形成下层半导体层140用的半导体膜149。半导体膜149的厚度是例如40nm。半导体膜149的材料例如是对氧化铟(In2O3)添加氧化镓(Ga2O3)以及氧化锌(ZnO)而得到的InGaZnO系的氧化物半导体。构成半导体膜149的InGaZnO膜也可以是非晶质构造。
例如，通过使用原子组成比In：Ga：Zn：O为1：1：1：4的InGaZnO靶[In2O3·(Ga2O3)·(ZnO)2]的DC溅射法，形成半导体膜149。作为溅射气体，能够使用Ar气、Kr气等。在通过这样的溅射法形成的InGaZnO膜中，通常，氧的原子组成比少于化学计量组成。即，形成氧离子缺损状态(在上述例子中O的组成比小于4的状态)的膜。因此，最好对Ar气混合氧(O2)气来进行溅射。在此，使用对Ar气添加分压比10％的O2气而得到的混合气体，进行溅射。
此外，作为半导体膜149，也可以使用公知的成膜技术，形成氧化物半导体以外的半导体、例如硅、锗、或者氮化物半导体。作为氮化物半导体，例如，可以举出氮化镓(GaN)以及氮化铝(AlN)。
接下来，在半导体膜149上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图12所示，形成下层半导体层140用的构图掩模202。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
然后，针对形成至构图掩模202的状态(参照图12)的基板31，使用包含硝酸或者草酸的溶液实施湿蚀刻。此时，通过构图掩模202作为蚀刻掩模发挥作用，从半导体膜149形成下层半导体层140。之后，使用胺系的抗蚀剂剥离液，去除构图掩模202(参照图13)。
接下来，如图14所示，以覆盖下层半导体层140的方式，在栅极绝缘膜120上的整个面，形成氧化物半导体层130用的氧化物半导体膜139。氧化物半导体膜139的厚度是例如40nm。氧化物半导体膜139的材料是例如对氧化铟(In2O3)添加氧化镓(Ga2O3)以及氧化锌(ZnO)而得到的InGaZnO系的氧化物半导体。构成氧化物半导体膜139的InGaZnO膜也可以是非晶质构造。
例如，通过使用原子组成比In：Ga：Zn：O为1：1：1：4的InGaZnO靶[In2O3·(Ga2O3)·(ZnO)2]的DC溅射法，形成氧化物半导体膜139。作为溅射气体，能够使用Ar气、Kr气等。如上所述，最好对Ar气混合O2气来进行溅射。在此，使用对Ar气添加分压比10％的O2气而得到的混合气体。
在此，设为用相同的氧化物半导体形成半导体膜149和氧化物半导体膜139。但是，也可以采用不同的氧化物半导体。例如，半导体膜149的载流子密度最好高于氧化物半导体膜139的载流子密度。由此，能够使下层半导体层140的载流子密度高于氧化物半导体层130的载流子密度。
接下来，在氧化物半导体膜139上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图15所示，形成氧化物半导体层130用的构图掩模203。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
然后，针对形成至构图掩模203的状态(参照图15)的基板31，使用包含硝酸或者草酸的溶液，实施湿蚀刻。此时，通过构图掩模203作为蚀刻掩模发挥作用，从氧化物半导体膜139形成氧化物半导体层130。之后，使用胺系的抗蚀剂剥离液，去除构图掩模203(参照图16)。
接下来，如图17所示，以覆盖氧化物半导体层130的方式，在栅极绝缘膜120上的整个面，形成源电极151以及漏电极152用的第2导电膜159。第2导电膜159例如形成Mo膜和Al-3mol％Ni膜的2层构造。具体而言，通过使用Mo靶的DC溅射法，以例如10～100nm的厚度形成Mo膜，接着通过使用Al-3mol％Ni合金靶的溅射法，以例如10～100nm的厚度，形成Al-3mol％Ni膜。此外，也可以用其他金属或者金属以外的导电性材料，构成第2导电膜159。
接下来，在第2导电膜159上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图18所示，形成源电极151以及漏电极152用的构图掩模204。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
然后，针对形成至构图掩模204的状态(参照图18)的基板31，使用PAN系的溶液来实施湿蚀刻。此时，通过构图掩模204作为蚀刻掩模发挥作用，从第2导电膜159形成源电极151以及漏电极152。之后，使用胺系的抗蚀剂剥离液，去除构图掩模204(参照图19)。
之后，以覆盖源电极151、漏电极152以及氧化物半导体层130的方式，形成保护膜160(参照图5)。保护膜160例如是50～500nm的厚度的硅氧化膜。硅氧化膜例如能够通过使用SiH4气体和N2O气体的等离子体CVD法形成。
通过以上的工序，得到图5所示的结构的TFT100。
在此，如上所述，也可以在下层半导体层140中，省略源极侧部分141或者漏极侧部分142。鉴于上述方面，下层半导体层140形成于源极侧部分141的形成区域(包括源极重叠区域171)、和漏极侧部分142的形成区域(包括漏极重叠区域172)中的至少一方。能够通过构图掩模202，控制下层半导体层140的图案。
此外，如上所述，下层半导体层140的俯视形状不限定于图4的例子。即，也可以以上述各种形状，形成下层半导体层140。氧化物半导体层130的俯视形状以及尺寸也是同样的。
<液晶显示装置的制造方法>
通过利用上述TFT100的制造方法，能够制造TFT基板30(参照图2以及图3)。然后，使TFT基板30与另外制造的对置基板40(参照图2)贴合。此时，在TFT基板30与对置基板40之间配置隔件，由此，在TFT基板30与对置基板40之间设置间隙。在该间隙注入液晶，对液晶注入口进行密封。此外，也可以通过滴定法配置液晶。这样，制造液晶面板11(参照图1以及图2)。
之后，对液晶面板11配置偏振片12、13以及背光源装置14(参照图1)。由此，得到液晶显示装置10。
<效果>
如上所述，TFT100包括栅电极110、栅极绝缘膜120、氧化物半导体层130、下层半导体层140、源电极151以及漏电极152。更具体而言，栅极绝缘膜120覆盖栅电极110。氧化物半导体层130隔着栅极绝缘膜120与栅电极110对置。在氧化物半导体层130与栅极绝缘膜120之间，部分地设置下层半导体层140。源电极151以及漏电极152与氧化物半导体层130相接。
下层半导体层140存在于氧化物半导体层130与源电极151重叠的源极重叠区域171、和氧化物半导体层130与漏电极152重叠的漏极重叠区域172中的至少一方。相对于此，在源极重叠区域171与漏极重叠区域172之间，设置有不存在下层半导体层140的区域。
因此，在源极重叠区域171中存在下层半导体层140的情况下，存在于源电极151与栅极绝缘膜120之间的半导体层变厚。因此，即使在源电极151附近对氧化物半导体层130的表面照射光(例如来自背光源装置14的光)的情况下，也能够抑制光激励的空穴到达栅极绝缘膜120。由此，能够减少在半导体层和栅极绝缘膜120的界面(具体而言下层半导体层140和栅极绝缘膜120的界面)被捕获的空穴、以及在栅极绝缘膜120中被捕获的空穴。被捕获的空穴成为使TFT的阈值电压偏移到负侧的原因，所以能够抑制这样的阈值电压偏移。这对于在漏极重叠区域172中存在下层半导体层140的情况也是同样的。其结果，即使在光照射下，阈值电压也稳定，得到高的可靠性。
此外，在非专利文献1中，记载了层叠有由Mo构成的栅电极、栅极绝缘膜、由InGaZnO构成的沟道层、SiO膜、以及由ITO(indium-tin-oxide)构成的顶栅的结构的TFT。此外，对沟道层连接源电极以及漏电极。特别，通过从顶栅施加电场，使沟道中央部的导带电位变化。具体而言，在对顶栅施加负偏置时，沟道中央部的导带电位上升，阈值电压偏移到正侧。相对于此，即使对顶栅施加正偏置，阈值电压也不会偏移到负侧。其原因为，虽然沟道中央部的导带电位降低，但成为沟道的端部的源电极以及漏电极的附近的导带电位不变化。因此，认为只要抑制源电极以及漏电极的附近的空穴陷阱，则能够抑制阈值电压偏移到负侧。
在此，下层半导体层140能够由硅、锗、氮化物半导体、或者、与氧化物半导体层130相同或者不同的氧化物半导体构成。在下层半导体层140由硅构成的情况下，能够使下层半导体层140吸收经由栅极绝缘膜120入射到氧化物半导体层130的光。由此，抑制向氧化物半导体层130的光入射，所以能够减少光激励的空穴自身。其结果，即使在光照射下，阈值电压也稳定，得到高的可靠性。
另一方面，在作为源极重叠区域171与漏极重叠区域172之间的区域的源极漏极间区域173中，设置有不存在下层半导体层140的区域。因此，能够避免在源极漏极间区域173中半导体层变厚。其结果，相比于在源极漏极间区域173中也是半导体层厚的结构，能够将截止电流抑制得更低。从这一点也得到高的可靠性。
此外，在非专利文献3中，记载了在使构成沟道层的氧化物半导体膜(具体而言InGaZnO膜)变厚时，栅极电场不会被施加到氧化物半导体膜的表面，截止电流上升。在以此为参考时，能够理解关于在TFT100中在源极漏极间区域173中有不存在下层半导体层140的区域这一点的有利性。
在此，如上所述，氧化物半导体层130的厚度与下层半导体层140的厚度之和最好大于光的进入长度与空穴的扩散长度之和。根据这样的尺寸的关系，能够有效地抑制在源电极151或者漏电极152的附近被光激励的空穴到达栅极绝缘膜120。
此外，在非专利文献2中，记载了在使构成沟道层的氧化物半导体膜(具体而言InGaZnO膜)变厚时，能够抑制通过光照射激励的空穴到达氧化物半导体和栅极绝缘膜的界面。该效果在氧化物半导体层的厚度大于光的进入长度(75nm)与空穴的扩散长度(55nm)之和的情况下更显著。在参考非专利文献2的该内容时，能够理解关于在TFT100中氧化物半导体层130的厚度与下层半导体层140的厚度之和大于光的进入长度与空穴的扩散长度之和这一点的有利性。
另外，如上所述，下层半导体层140的载流子密度最好高于氧化物半导体层130的载流子密度。根据这样的载流子密度的关系，在对栅电极110施加正偏置时在下层半导体层140中积蓄大量的载流子，能够提高TFT100的导通电流。
此外，在非专利文献4中，启示了通过在共面构造中载流子从载流子密度高的区域扩散到载流子密度低的沟道区域，抑制正偏置施加时的阈值电压偏移。在参考这一点时，通过载流子从下层半导体层140扩散到氧化物半导体层130，TFT100能够提供高的可靠性。
如上所述，液晶显示装置10包括具有TFT100的TFT基板30、与TFT基板30对置的对置基板40、以及设置于TFT基板30与对置基板40之间的液晶层50。
因此，能够以高的可靠性提供液晶显示装置10。另外，在将可靠性高的TFT100应用于像素TFT83的情况下，各像素TFT83的特性的偏差被抑制，由此，能够抑制显示不均。
另外，TFT100的沟道区域由氧化物半导体层130构成。氧化物半导体由于迁移率高，所以能够使TFT100小型化。因此，在将TFT100应用于像素TFT83的情况下，能够提供高精细度的液晶显示装置10。
另外，在将TFT100应用于驱动电路的TFT(例如驱动电压发生电路SC的晶体管T1～T3)的情况下，能够使扫描信号驱动电路91以及显示信号驱动电路92小型化。其结果，能够将该驱动电路91、92配置到TFT基板30的边框区域72(参照图3)。进而，相比于外装驱动电路91、92的结构，能够降低与驱动电路91、92有关的成本。另外，根据小型的驱动电路91、92，能够抑制边框区域72的增大，所以能够实现窄边框化。
另外，根据上述制造方法，TFT100的制造方法包括栅电极110的形成工序、栅极绝缘膜120的形成工序、下层半导体层140的形成工序、氧化物半导体层130的形成工序、和源电极151以及漏电极152的形成工序。
在栅电极110的形成工序中，通过在基板31上形成第1导电膜119并对第1导电膜119进行构图，形成栅电极110。在栅极绝缘膜120的形成工序中，以覆盖栅电极110的方式，形成栅极绝缘膜120。
在下层半导体层140的形成工序中，通过在栅极绝缘膜120上形成半导体膜149并对半导体膜149进行构图，以隔着栅极绝缘膜120与栅电极110对置的方式，形成下层半导体层140。在此，在下层半导体层140的形成工序中，在氧化物半导体层130与源电极151重叠(更具体而言在形成源电极151之后会与源电极151重叠)的源极重叠区域171、和氧化物半导体层130与漏电极152重叠(更具体而言在形成漏电极152之后会与漏电极152重叠)的漏极重叠区域172中的至少一方，形成下层半导体层140。相对于此，在作为源极重叠区域171与漏极重叠区域172之间的区域的源极漏极间区域173的至少一部分中，不形成下层半导体层140。
在氧化物半导体层130的形成工序中，通过以覆盖下层半导体层140和栅极绝缘膜120的方式，形成氧化物半导体膜139并对氧化物半导体膜139进行构图，以在下层半导体层140上以及栅极绝缘膜120上延伸的方式，形成氧化物半导体层130。
在源电极151以及漏电极152的形成工序中，通过以覆盖氧化物半导体层130的方式，形成第2导电膜159并对第2导电膜159进行构图，以与氧化物半导体层130相接的方式，形成源电极151以及漏电极152。
因此，能够通过4次的构图，制造TFT100。
在此，图20示出说明比较例所涉及的TFT的结构的剖面图。在图20的结构中，氧化物半导体层130Z、半导体层140Z、源极侧部分141Z以及漏极侧部分142Z与上述氧化物半导体层130、半导体层140、源极侧部分141以及漏极侧部分142分别对应。但是，半导体层130Z、140Z的层叠顺序与上述半导体层130、140的层叠顺序(例如参照图5)不同。通过图20的结构，也能够使存在于源电极151与栅极绝缘膜120之间的半导体层变厚。
然而，根据图20的结构，存在如下的问题。
即，难以以使下层的氧化物半导体层130Z均匀地残留的方式，对上层的半导体层140Z的源极侧部分141Z以及漏极侧部分142Z进行构图。特别，在想要用相同的氧化物半导体形成氧化物半导体层130Z和半导体层140Z的情况下，用于形成源极侧部分141Z以及漏极侧部分142Z的蚀刻很难在半导体层130Z、140Z的界面的位置且在该界面整体中正确地结束。因此，关于氧化物半导体层130Z以及半导体层140Z的材料选定，制约变大。
另外，上层的半导体层140Z的形成工序(成膜、蚀刻等工序)对下层的氧化物半导体层130Z、换言之TFT的沟道区域造成损害。由此，存在使TFT的特性劣化的可能性。
因此，优选如实施方式1所涉及的上述结构，在氧化物半导体层130的下层配置半导体层140。
<实施方式2>
<TFT基板的结构>
图21示出说明实施方式2所涉及的TFT基板30B的结构的俯视图，图22示出图21中的XXII-XXII线处的剖面图。此外，在图21以及图22中，分别一并示出XYZ正交坐标系。另外，在图21中，为了使俯视图易于观察，附加阴影线。以下，对在实施方式1中说明的要素，附加在实施方式1中使用的参照符号，省略重复的说明。
如图21以及图22所示，在TFT基板30B中，像素TFT83由TFT100构成，TFT100的漏电极152与像素电极84电连接。像素电极84配置于栅极绝缘膜120上，即配置于与下层半导体层140相同的层。
像素电极84由与下层半导体层140相同的氧化物半导体构成。在此，设为像素电极84以及下层半导体层140由低电阻化的氧化物半导体构成。但是，不限定于该例子。
此外，在用TFT100构成驱动电路的TFT(例如图3的驱动电压发生电路SC的晶体管T1～T3)的情况下，也可以用低电阻化的氧化物半导体，构成该TFT100的下层半导体层140。
TFT基板30B能够代替TFT基板30，而构成液晶面板11以及液晶显示装置10。TFT基板30B既能够应用于TN方式、In-Plane Switching方式、以及FFS方式中的任意方式，进而也能够应用于其他方式。
<TFT基板的制造方法>
图23以及图24示出说明TFT基板30B的制造方法的剖面图。首先，通过例如与实施方式1同样的制造方法，得到既述的图11的结构。
之后，在半导体膜149上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图23所示，形成具有下层半导体层140用的图案和像素电极84用的图案的构图掩模202B。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
然后，针对形成至构图掩模202B的状态(参照图23)的基板31，使用包含硝酸或者草酸的溶液来实施湿蚀刻。此时，通过构图掩模202B作为蚀刻掩模发挥作用，从半导体膜149同时形成下层半导体层140和像素电极84(参照图24)。之后，使用胺系的抗蚀剂剥离液，去除构图掩模202B(参照图24)。
接下来，针对下层半导体层140以及像素电极84，实施低电阻化处理。作为低电阻化处理，进行紫外线照射处理。例如，将波长是450nm以下且强度是1mW/cm2以上的光照射60sec以上。或者，作为低电阻化处理，也可以利用干蚀刻处理。
在此，如果在形成下层半导体层140以及像素电极84用的半导体膜149(具体而言氧化物半导体膜)时降低氧分压，则能够降低半导体膜149的电阻。在该情况下，无需另外进行低电阻化处理。
之后，通过利用与实施方式1同样的工序(参照图14～图19)，得到图22所示的结构的TFT基板30B。
<效果>
TFT基板30B包括TFT100，所以能够得到与实施方式1同样的效果。
特别，TFT基板30B包括TFT100作为像素TFT83。进而，在TFT基板30B中，像素电极84与TFT100的漏电极152电连接，由与TFT100的下层半导体层140相同的氧化物半导体构成。
另外，如上所述，通过在下层半导体层140的形成工序中，对半导体膜149进行构图，与下层半导体层140一起形成像素电极84。
这样，通过用与下层半导体层140相同的材料构成像素电极84，能够与下层半导体层140同时对像素电极84进行构图。由此，能够削减构图工序，能够降低制造成本。其结果，能够廉价地提供TFT基板30B以及液晶显示装置10。
<实施方式3>
<TFT的结构>
图25示出说明实施方式3所涉及的TFT100C的结构的剖面图。此外，在图25中，一并示出XYZ正交坐标系。以下，对在实施方式1、2中说明的要素，附加在实施方式1、2中使用的参照符号，省略重复的说明。
TFT100C应用于既述的TFT基板30，由此，能够构成液晶面板11以及液晶显示装置10。此外，TFT100C能够应用于像素TFT83(参照图3)和驱动电路的TFT(例如驱动电压发生电路SC的晶体管T1～T3)中的任意元件。
如图25所示，TFT100C包括氧化物半导体层180。在图5的TFT100中，代替氧化物半导体层130以及下层半导体层140，而配置氧化物半导体层180。TFT100C的其他结构与TFT100相同。
氧化物半导体层180例如与氧化物半导体层130(参照图5)同样地，由InGaZnO系的氧化物半导体构成。构成氧化物半导体层180的InGaZnO膜也可以是非晶质构造。
如图25所示，氧化物半导体层180包括与源电极151相接的源极连接区域181、与漏电极152相接的漏极连接区域182、以及作为源极连接区域181与漏极连接区域182之间的区域的沟道区域183。
特别，沟道区域183具有比源极连接区域181以及漏极连接区域182薄的部分184。例如，源极连接区域181以及漏极连接区域182的厚度是80nm，沟道区域183的薄的部分184的厚度是40nm。但是，不限定于该例子。例如，源极连接区域181的厚度最好大于光的进入长度(75nm)与空穴的扩散长度(55nm)之和(130nm)。关于漏极连接区域182的厚度也是同样的。此外，源极连接区域181的厚度也可以与漏极连接区域182的厚度不同。
在图25中的X方向上，薄的部分184的尺寸比沟道区域183整体的尺寸短。在图25中，薄的部分184位于沟道区域183的中央。即，在将薄的部分184与源电极151之间的距离设为d14，将薄的部分184与漏电极152之间的距离设为d24的情况下，d14＝d24。相对于此，也可以是d14≠d24。此外，d14和d24中的至少一方最好为空穴的扩散长度以上。在该情况下，沟道区域183的薄的部分184与源极连接区域181相离空穴的扩散长度以上。或者，薄的部分184与漏极连接区域182相离空穴的扩散长度以上。
<TFT的制造方法>
图26～图28示出说明TFT100C的制造方法的剖面图。首先，通过例如与实施方式1同样的制造方法，得到既述的图10的结构。
之后，如图26所示，在栅极绝缘膜120上的整个面，形成氧化物半导体层180用的氧化物半导体膜189。氧化物半导体膜189的厚度是例如80nm。氧化物半导体膜189例如是InGaZnO系的氧化物半导体的膜。构成氧化物半导体膜189的InGaZnO膜也可以是非晶质构造。
例如，通过使用原子组成比In：Ga：Zn：O为1：1：1：4的InGaZnO靶[In2O3·(Ga2O3)·(ZnO)2]的DC溅射法，形成氧化物半导体膜189。如在实施方式1中的说明，作为溅射气体，最好使用例如对Ar气添加分压比10％的O2气而得到的混合气体。
接下来，在氧化物半导体膜189上的整个面，涂敷光致抗蚀剂，通过光刻技术，对该光致抗蚀剂进行构图。由此，如图27所示，形成氧化物半导体层180用的构图掩模205。作为光致抗蚀剂，例如，能够使用酚醛清漆系的正型的感光性树脂。光致抗蚀剂的厚度是例如约1.5μm。
通过用例如半色调(halftone)法对光致抗蚀剂进行曝光，能够形成具有2个阶段的厚度的构图掩模205。具体而言，如图27所示，在构图掩模205中，使与沟道区域183的薄的部分184对应的部分比其他部分更薄地形成。
然后，针对形成至构图掩模205的状态(参照图27)的基板31，使用包含硝酸或者草酸的溶液来实施湿蚀刻。此时，通过构图掩模205作为蚀刻掩模发挥作用，从氧化物半导体膜189形成氧化物半导体层180。在此，氧化物半导体层180的厚度依赖于构图掩模205的厚度。因此，在沟道区域183中形成薄的部分184(参照图28)。
之后，使用胺系的抗蚀剂剥离液，去除构图掩模205(参照图28)。
之后，通过利用与实施方式1同样的工序(参照图17～图19)，得到图25所示的结构的TFT100C。
<效果>
如上所述，TFT100C包括栅电极110、栅极绝缘膜120、氧化物半导体层180、源电极151、以及漏电极152。更具体而言，栅极绝缘膜120覆盖栅电极110。氧化物半导体层180隔着栅极绝缘膜120与栅电极110对置。源电极151以及漏电极152与氧化物半导体层180相接。
氧化物半导体层180包括与源电极151相接的源极连接区域181、与漏电极152相接的漏极连接区域182、以及作为源极连接区域181与漏极连接区域182之间的区域的沟道区域183。沟道区域183具有比源极连接区域181以及漏极连接区域182薄的部分184。沟道区域183的薄的部分184与源极连接区域181或者漏极连接区域182相离空穴的扩散长度以上。
因此，在氧化物半导体层180中，源极连接区域181和漏极连接区域182中的至少一方比沟道区域183的薄的部分184厚。例如，考虑源极连接区域181比薄的部分184厚的情况。即使在源电极151附近对氧化物半导体层180的表面照射光(例如来自背光源装置14的光)的情况下，也能够抑制被光激励的空穴到达栅极绝缘膜120。由此，能够减少在氧化物半导体层180和栅极绝缘膜120的界面被捕获的空穴、以及在栅极绝缘膜120中被捕获的空穴。被捕获的空穴成为使TFT的阈值电压偏移到负侧的原因，所以能够抑制这样的阈值电压偏移。这对于漏极连接区域182比薄的部分184厚的情况也是同样的。其结果，即使在光照射下，阈值电压也稳定，得到高的可靠性。
另一方面，沟道区域183具有薄的部分184，所以相比于不存在薄的部分184的结构，能够将截止电流抑制得更低。从这一点也得到高的可靠性。
另外，根据实施方式3，液晶显示装置10包括具有TFT100C的TFT基板30、与TFT基板30对置的对置基板40、以及设置于TFT基板30与对置基板40之间的液晶层50。即，如上所述，应用可靠性高的TFT100C，所以液晶显示装置10能够与实施方式1同样地，提供高的可靠性、高精细度、窄边框等。
另外，根据上述制造方法，TFT100C的制造方法包括栅电极110的形成工序、栅极绝缘膜120的形成工序、氧化物半导体层180的形成工序、和源电极151以及漏电极152的形成工序。
在栅电极110的形成工序中，通过在基板31上形成第1导电膜119并对第1导电膜119进行构图，形成栅电极110。在栅极绝缘膜120的形成工序中，以覆盖栅电极110的方式，形成栅极绝缘膜120。
在氧化物半导体层180的形成工序中，通过在栅极绝缘膜120上形成氧化物半导体膜189并对氧化物半导体膜189进行构图，以隔着栅极绝缘膜120与栅电极110对置的方式形成氧化物半导体层180。
在此，在氧化物半导体层180的形成工序中，以使氧化物半导体层180包括与源电极151相接(更具体而言在形成源电极151之后会与源电极151相接)的源极连接区域181、与漏电极152相接(更具体而言在形成漏电极152之后会与漏电极152相接)的漏极连接区域182、以及作为源极连接区域181与漏极连接区域182之间的区域且具有比源极连接区域181以及漏极连接区域182薄的部分184的沟道区域183的方式，对氧化物半导体膜189进行构图。而且此时，以使沟道区域183的薄的部分184与源极连接区域181或者漏极连接区域182相离空穴的扩散长度以上的方式，对氧化物半导体膜189进行构图。
另外，在氧化物半导体层180的形成工序中，以使与沟道区域183的薄的部分184对应的部分比其他部分更薄的方式，形成氧化物半导体层180用的构图掩模205。然后，使用该构图掩模205，对氧化物半导体膜189进行蚀刻。
在源电极151以及漏电极152的形成工序中，通过以覆盖氧化物半导体层180的方式形成第2导电膜159并对第2导电膜159进行构图，以与氧化物半导体层180相接的方式形成源电极151以及漏电极152。
因此，能够通过3次的构图，制造TFT100C。
在此，氧化物半导体层180相当于实施方式1所涉及的下层半导体层140和氧化物半导体层130的层叠体。鉴于上述方面，根据实施方式3，能够通过1次构图，形成相当于上述层叠体的结构。另外，在实施方式1中，存在在下层半导体层140的形成工序与氧化物半导体层130的形成工序之间，下层半导体层140被暴露于空气的可能性。相对于此，根据实施方式3，能够避免这样的空气暴露，形成氧化物半导体层180。因此，能够防止由于空气暴露而产生缺陷。
此外，也可以对实施方式3导入实施方式1、2的各种技术。由此，能够得到与导入的技术有关的效果。
<附记>
此外，本发明能够在该发明的范围内，自由地组合各实施方式或者将各实施方式适宜地变形、省略。
虽然详细说明了本发明，但上述说明在所有方案中仅为例示，本发明不限于此。应被理解为不脱离本发明的范围而能够设想未例示的无数的变形例。

Claims (10)

1.一种薄膜晶体管(100)，具备：
栅电极(110)；
栅极绝缘膜(120)，覆盖所述栅电极；
氧化物半导体层(130)，隔着所述栅极绝缘膜与所述栅电极对置；
下层半导体层(140)，部分性地设置于所述氧化物半导体层与所述栅极绝缘膜之间；以及
源电极(151)及漏电极(152)，与所述氧化物半导体层相接，
所述下层半导体层存在于所述氧化物半导体层与所述源电极重叠的源极重叠区域(171)和所述氧化物半导体层与所述漏电极重叠的漏极重叠区域(172)中的至少一方，但在所述源极重叠区域与所述漏极重叠区域之间设置有不存在所述下层半导体层的区域。
2.根据权利要求1所述的薄膜晶体管(100)，其中，
所述氧化物半导体层的厚度与所述下层半导体层的厚度之和大于光的进入长度与空穴的扩散长度之和。
3.根据权利要求1或者2所述的薄膜晶体管(100)，其中，
所述下层半导体层的载流子密度高于所述氧化物半导体层的载流子密度。
4.一种薄膜晶体管基板(30、30B)，具备权利要求1至3中的任意一项所述的薄膜晶体管(100)作为像素晶体管(83)，其中，
该薄膜晶体管基板具备像素电极(84)，该像素电极(84)与所述薄膜晶体管的所述漏电极电连接，用与所述薄膜晶体管的所述下层半导体层相同的氧化物半导体构成。
5.一种薄膜晶体管(100C)，具备：
栅电极(110)；
栅极绝缘膜(120)，覆盖所述栅电极；
氧化物半导体层(180)，隔着所述栅极绝缘膜与所述栅电极对置；以及
源电极(151)及漏电极(152)，与所述氧化物半导体层相接，
所述氧化物半导体层包括：
源极连接区域(181)，与所述源电极相接；
漏极连接区域(182)，与所述漏电极相接；以及
沟道区域(183)，该沟道区域是所述源极连接区域与所述漏极连接区域之间的区域，具有比所述源极连接区域及所述漏极连接区域薄的部分(184)，
所述沟道区域的所述薄的部分与所述源极连接区域或者所述漏极连接区域相离空穴的扩散长度以上。
6.一种液晶显示装置(10)，具备：
薄膜晶体管基板(30、30B)，包括权利要求1至3和权利要求5中的任意一项所述的薄膜晶体管(100、100C)；
对置基板(40)，与所述薄膜晶体管基板对置；以及
液晶层(50)，设置于所述薄膜晶体管基板与所述对置基板之间。
7.一种液晶显示装置(10)，具备：
权利要求4所述的薄膜晶体管基板(30、30B)；
对置基板(40)，与所述薄膜晶体管基板对置；以及
液晶层(50)，设置于所述薄膜晶体管基板与所述对置基板之间。
8.一种薄膜晶体管(100)的制造方法，具备：
(a)通过在基板(31)上形成第1导电膜(119)并对所述第1导电膜进行构图，形成栅电极(110)的工序；
(b)以覆盖所述栅电极的方式，形成栅极绝缘膜(120)的工序；
(c)通过在所述栅极绝缘膜上形成半导体膜(149)并对所述半导体膜进行构图，以隔着所述栅极绝缘膜与所述栅电极对置的方式，形成下层半导体层(140)的工序；
(d)通过以覆盖所述下层半导体层和所述栅极绝缘膜的方式形成氧化物半导体膜(139)并对所述氧化物半导体膜进行构图，以在所述下层半导体层上及所述栅极绝缘膜上延伸的方式形成氧化物半导体层(130)的工序；以及
(e)通过以覆盖所述氧化物半导体层的方式形成第2导电膜(159)并对所述第2导电膜进行构图，以与所述氧化物半导体层相接的方式形成源电极(151)及漏电极(152)的工序，
在所述工序(c)中，将所述下层半导体层形成于所述氧化物半导体层与所述源电极重叠的源极重叠区域(171)和所述氧化物半导体层与所述漏电极重叠的漏极重叠区域(172)中的至少一方，但在作为所述源极重叠区域与所述漏极重叠区域之间的区域的源极漏极间区域(173)的至少一部分，不形成所述下层半导体层。
9.根据权利要求8所述的薄膜晶体管(100)的制造方法，其中，
在所述工序(c)中，通过对所述半导体膜进行构图，与所述下层半导体层一起形成像素电极(84)。
10.一种薄膜晶体管(100C)的制造方法，具备：
(f)通过在基板(31)上形成第1导电膜(119)并对所述第1导电膜进行构图，形成栅电极(110)的工序；
(g)以覆盖所述栅电极的方式，形成栅极绝缘膜(120)的工序；
(h)通过在所述栅极绝缘膜上形成氧化物半导体膜(189)并对所述氧化物半导体膜进行构图，以隔着所述栅极绝缘膜与所述栅电极对置的方式形成氧化物半导体层(180)的工序；以及
(i)通过以覆盖所述氧化物半导体层的方式形成第2导电膜(159)并对所述第2导电膜进行构图，以与所述氧化物半导体层相接的方式形成源电极(151)及漏电极(152)的工序，
在所述工序(h)中，对所述氧化物半导体膜进行构图，使得所述氧化物半导体层包括与所述源电极相接的源极连接区域(181)、与所述漏电极相接的漏极连接区域(182)以及作为所述源极连接区域与所述漏极连接区域之间的区域的具有比所述源极连接区域及所述漏极连接区域薄的部分(184)的沟道区域(183)，并且使得所述薄的部分与所述源极连接区域或者所述漏极连接区域相离空穴的扩散长度以上，
在所述工序(h)中，以使与所述薄的部分对应的部分比其他部分薄的方式形成所述氧化物半导体层用的构图掩模(205)，使用所述构图掩模对所述氧化物半导体膜进行蚀刻。
CN201680082388.1A 2016-03-18 2016-12-13 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法 Withdrawn CN108780755A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-054856 2016-03-18
JP2016054856 2016-03-18
PCT/JP2016/086976 WO2017158967A1 (ja) 2016-03-18 2016-12-13 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN108780755A true CN108780755A (zh) 2018-11-09

Family

ID=59851163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082388.1A Withdrawn CN108780755A (zh) 2016-03-18 2016-12-13 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法

Country Status (5)

Country Link
US (1) US10747081B2 (zh)
JP (1) JP6234642B1 (zh)
CN (1) CN108780755A (zh)
DE (1) DE112016006619T5 (zh)
WO (1) WO2017158967A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073486A (zh) * 2019-01-03 2019-07-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107622A (ja) * 2018-12-26 2020-07-09 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521233A (zh) * 2008-03-01 2009-09-02 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN101714546A (zh) * 2008-10-03 2010-05-26 株式会社半导体能源研究所 显示装置及其制造方法
CN102184967A (zh) * 2010-12-01 2011-09-14 友达光电股份有限公司 薄膜晶体管
US20130184458A1 (en) * 2010-10-13 2013-07-18 Yuichi Sawada Nitrogenated aromatic compound, organic semiconductor material, and organic electronic device
US20140061631A1 (en) * 2012-09-05 2014-03-06 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof
JP2015222827A (ja) * 2008-12-25 2015-12-10 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234168B2 (ja) * 1997-05-20 2001-12-04 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板の製造方法
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
JP2011119518A (ja) 2009-12-04 2011-06-16 Dainippon Printing Co Ltd 薄膜トランジスタ
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
JP5979781B2 (ja) * 2012-06-07 2016-08-31 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
JP5537706B2 (ja) * 2013-06-11 2014-07-02 株式会社東芝 表示装置
JP2015204368A (ja) 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
JP6494184B2 (ja) 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
CN104091809B (zh) * 2014-06-26 2017-01-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示屏及显示装置
WO2016084687A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521233A (zh) * 2008-03-01 2009-09-02 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN101714546A (zh) * 2008-10-03 2010-05-26 株式会社半导体能源研究所 显示装置及其制造方法
JP2015222827A (ja) * 2008-12-25 2015-12-10 株式会社半導体エネルギー研究所 半導体装置
US20130184458A1 (en) * 2010-10-13 2013-07-18 Yuichi Sawada Nitrogenated aromatic compound, organic semiconductor material, and organic electronic device
CN102184967A (zh) * 2010-12-01 2011-09-14 友达光电股份有限公司 薄膜晶体管
US20140061631A1 (en) * 2012-09-05 2014-03-06 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073486A (zh) * 2019-01-03 2019-07-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110073486B (zh) * 2019-01-03 2023-10-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US10747081B2 (en) 2020-08-18
JP6234642B1 (ja) 2017-11-22
WO2017158967A1 (ja) 2017-09-21
JPWO2017158967A1 (ja) 2018-03-29
US20190072797A1 (en) 2019-03-07
DE112016006619T5 (de) 2018-12-06

Similar Documents

Publication Publication Date Title
KR101967480B1 (ko) 반도체 장치 및 그 제조 방법
TWI550880B (zh) 半導體裝置和其製造方法
US10074328B2 (en) Active matrix substrate
CN104508808B (zh) 半导体装置及其制造方法
US10290661B2 (en) Thin film transistor and method of fabricating the same, array substrate and display apparatus
KR20170012522A (ko) 반도체 장치의 제조 방법
TWI538210B (zh) 半導體裝置及其製造方法
CN106920802B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
US9535300B2 (en) Pixel structure and liquid crystal panel
CN105765729B (zh) 半导体装置
CN104823230B (zh) 显示装置
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN110521003A (zh) 有源矩阵基板及其制造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
US8755019B2 (en) Method for manufacturing a liquid crystal display
CN108027541A (zh) 薄膜晶体管基板及其制造方法
CN107408580A (zh) 晶体管、薄膜晶体管基板以及液晶显示装置
CN106415801A (zh) 半导体装置及其制造方法
CN105261589A (zh) 导电图案形成方法、半导体装置、以及电子设备
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
CN108780755A (zh) 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法
CN107112365A (zh) 半导体装置
CN108780620A (zh) 有源矩阵基板
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181109

WW01 Invention patent application withdrawn after publication