JP2015222827A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015222827A
JP2015222827A JP2015143061A JP2015143061A JP2015222827A JP 2015222827 A JP2015222827 A JP 2015222827A JP 2015143061 A JP2015143061 A JP 2015143061A JP 2015143061 A JP2015143061 A JP 2015143061A JP 2015222827 A JP2015222827 A JP 2015222827A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
wiring
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015143061A
Other languages
English (en)
Other versions
JP6193925B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015143061A priority Critical patent/JP6193925B2/ja
Publication of JP2015222827A publication Critical patent/JP2015222827A/ja
Application granted granted Critical
Publication of JP6193925B2 publication Critical patent/JP6193925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】アクティブマトリクス型表示装置等の半導体装置において、トランジスタの駆動
能力を低下させることなく寄生容量の容量値を低減することを課題の一とする。または、
寄生容量の容量値を低減した半導体装置を低コストに提供することを課題の一とする。
【解決手段】トランジスタのゲート電極と同一の材料層で形成される配線と、ソース電極
またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁層以外の絶縁
層を設ける。
【選択図】図１

Description

本発明は、半導体装置、およびその作製方法に関する。
液晶表示装置をはじめとする、いわゆるフラットパネルディスプレイ（ＦＰＤ）は、薄型
、低消費電力といった特徴を有しており、様々な分野において広く用いられている。中で
も、画素ごとに薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型の液晶表示
装置は、その高い表示性能から、市場規模の拡大が顕著である。
アクティブマトリクス型表示装置に用いられるアクティブマトリクス基板上には、複数の
走査線と、複数の信号線が形成されており、これらの配線は、絶縁層を介して互いに交差
している。薄膜トランジスタは、走査線と信号線の交差部近傍に設けられており、各画素
をスイッチングする（例えば、特許文献１参照）。
特開平０４−２２０６２７号公報
ここで、走査線と信号線との交差部には、その構造から、静電容量（「寄生容量」とも呼
ばれる）が形成される。寄生容量は、信号遅延などを引き起こし、表示品位低下の原因と
なるため、その容量値は小さいことが好ましい。
走査線と信号線との交差部に生成される寄生容量を低減する手法としては、例えば、走査
線を覆う絶縁膜を厚くする方法があるが、ボトムゲート型のトランジスタにおいては、走
査線と信号線の間にはゲート絶縁層が形成されることになるため、該ゲート絶縁層を単に
厚くする場合にはトランジスタの駆動能力が低下してしまう。
上記のような問題点に鑑み、アクティブマトリクス型表示装置等の半導体装置において、
トランジスタの駆動能力を低下させることなく寄生容量の容量値を低減することを課題の
一とする。または、寄生容量の容量値を低減した半導体装置を低コストに提供することを
課題の一とする。
開示する発明においては、トランジスタのゲート電極と同一の材料層で形成される配線と
、ソース電極またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁
層以外の絶縁層を設ける。
本明細書において開示する発明の一態様は、基板上に第１の導電層を形成し、第１の導電
層上に、複数の厚みを有するレジストマスクを選択的に形成し、レジストマスクを用いて
第１の導電層をエッチングして、ゲート電極および第１の配線を形成し、レジストマスク
を後退させて、ゲート電極上のレジストマスクを除去すると共に、第１の配線上のレジス
トマスクの一部を残存させ、ゲート電極、第１の配線および残存させたレジストマスクを
覆うようにゲート絶縁層を形成し、ゲート絶縁層上に第２の導電層を形成し、第２の導電
層を選択的にエッチングして、ソース電極およびドレイン電極を形成すると共に、残存さ
せたレジストマスクと重なる領域において第１の配線を乗り越える第２の配線を形成し、
ゲート電極と重なる領域に、ソース電極およびドレイン電極と接する半導体層を形成する
ことを特徴とする半導体装置の作製方法である。
上記において、半導体層として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体層
を形成しても良い。
また、上記において、残存させたレジストマスクと重なる領域における第１の配線の幅が
、他の領域における第１の配線の幅より小さくなるように、第１の配線を形成することが
好ましい。また、残存させたレジストマスクと重なる領域における第２の配線の幅が、他
の領域における第２の配線の幅より小さくなるように、第２の配線を形成することが好ま
しい。
さらに、上記において、残存させたレジストマスクと重なる領域における第１の配線の厚
みが、他の領域における第１の配線の厚みより大きくなるように、第１の配線を形成する
ことが好ましい。また、残存させたレジストマスクと重なる領域における第２の配線の厚
みが、他の領域における第２の配線の厚みより大きくなるように、第２の配線を形成する
ことが好ましい。例えば、第２の配線上には、別の導電層を形成すると良い。なお、第１
の配線および第２の配線は、単層構造としても良いし、積層構造であっても良い。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
開示する発明の一態様においては、第１の配線を形成する際に用いるレジストマスクを一
部残存させることで、第１の配線と第２の配線とによって形成される寄生容量の容量値を
低減させる。これにより、工程数の増加を抑制しつつ、寄生容量の容量値を低減した半導
体装置を提供することができる。
さらに、第１の配線の幅または第２の配線の幅を、これらが重なる領域において小さくす
る場合には、寄生容量の容量値をさらに低減することができる。
一方、上述のように配線の幅を局所的に小さくする場合には、当該領域における配線抵抗
が増大することになる。これを解消するためには、当該領域における配線の厚みを増大さ
せると良い。このように、配線の厚みを増大させる場合には、局所的な配線抵抗の増大を
抑制し、半導体装置の特性を保つことができる。なお、開示する発明においては、工程数
の増加を抑制しつつ、配線の厚みを増大させることが可能である。
以上のように、開示する発明の一態様により、寄生容量の容量値が低減された高性能な半
導体装置を低コストに提供することができる。
実施の形態１に係る半導体装置の作製方法を説明する断面図である。 実施の形態１に係る半導体装置の作製方法を説明する断面図である。 実施の形態２に係る半導体装置の作製方法を説明する断面図である。 実施の形態２に係る半導体装置の作製方法を説明する断面図である。 実施の形態３に係る半導体装置の作製方法を説明する断面図である。 実施の形態４に係る半導体装置の作製方法を説明する断面図である。 実施の形態４に係る半導体装置の作製方法を説明する断面図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の作製方法を説明する断面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置を説明する図である。 実施の形態６に係る半導体装置を説明する図である。 実施の形態７に係る半導体装置を説明する図である。 実施の形態８に係る半導体装置を説明する図である。 実施の形態８に係る半導体装置を説明する図である。 電子ペーパーの使用形態の例を説明する図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 遊技機の例を示す外観図である。 携帯電話機の一例を示す外観図である。 実施の形態１１に係る半導体装置の作製方法を説明する断面図である。 実施の形態１２に係る半導体装置の作製方法を説明する断面図である。 実施の形態１３に係る半導体装置の作製方法を説明する断面図である。 実施例１に係るトランジスタの構成を示す断面図である。 実施例１に係るトランジスタの電気的特性を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形
態の記載内容に限定されず、発明の趣旨から逸脱することなく形態および詳細を様々に変
更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜
組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部
分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する
。
（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例について、図面を参照して説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０６を形成する（図１（Ａ）参照）。なお、本実施
の形態においては、レジストマスク１０６はレジストマスク１０４より厚く形成する。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板とすることがで
きる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板
には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラス等のガラス材料が用いられる。他にも、基板１００として、セラミック基板、
石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる
半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性
基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に
耐えられるのであれば、プラスチック基板を用いることもできる。
導電層１０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。形成方法としては
、スパッタリング法や真空蒸着法、ＣＶＤ法などがある。なお、導電層１０２にアルミニ
ウム（または銅）を用いる場合、アルミニウム単体（または銅単体）では耐熱性が低く、
腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好
ましい。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素を含む金属、上述した元素を成分とする合金、上述した元素を組み合わせた合
金、または上述した元素を成分とする窒化物などを用いることができる。これらの耐熱性
導電性材料とアルミニウム（または銅）を積層させて、導電層１０２を形成すればよい。
レジストマスク１０４およびレジストマスク１０６は、多階調マスクを用いて形成するこ
とができる。ここで、多階調マスクとは、多段階の光量で露光を行うことが可能なマスク
をいう。これを用いることで、一度の露光および現像工程によって、複数（代表的には２
種類）の厚さのレジストマスクを形成することができる。つまり、多階調マスクを用いる
ことで、工程数の増加を抑制することができる。
例えば、２種類の厚さのレジストマスクを形成するためには、露光領域、半露光領域及び
未露光領域の３段階の光量が照射される多階調マスクを用いて露光を行うと良い。
多階調マスクには、いわゆるグレートーンマスクやハーフトーンマスクがある。グレート
ーンマスクは、例えば、光透過性を有する基板上に、遮光膜を用いて形成された遮光部、
遮光膜を所定のパターンで設けたスリット部、これらが設けられていない透過部を有する
構成とすることができる。また、ハーフトーンマスクは、例えば、光透過性を有する基板
上に、遮光膜を用いて形成された遮光部、半透過膜により形成された半透過部、これらが
設けられていない透過部を有する構成とすることができる。
上記において、遮光部やスリット部を構成する遮光膜は、金属材料を用いて形成すればよ
く、例えば、クロムや酸化クロム等を用いて形成すると好ましい。
また、スリット部は、露光に用いる光の回折限界（解像限界ともいう）以下の寸法で設け
られたスリット（ドットやメッシュ等も含む）を有しており、これによって、光の透過率
が制御される。なお、スリット部１４３に設けられるスリットは周期的なものであっても
よいし、非周期的なものであってもよい。
また、半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の光
透過性を有する材料を用いて形成することができる。
このような多階調マスクを用いて露光し、現像を行うことで、膜厚の異なるレジストマス
ク１０４およびレジストマスク１０６を形成することができる。
なお、レジストマスク１０４およびレジストマスク１０６の作製方法は上記に限られない
。インクジェット法など、厚みの異なる膜を選択的に形成することができる方法を用いて
、上記のレジストマスクを形成しても良い。
次に、上記のレジストマスク１０４およびレジストマスク１０６を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１１０を形成する（図１（Ｂ）参照）
。
上記のエッチング処理には、ドライエッチングを用いても良いし、ウエットエッチングを
用いても良い。また、後に形成されるゲート絶縁層等の被覆性を向上し、段切れを防止す
るために、ゲート電極１０８や第１の配線１１０の端部がテーパー形状となるようエッチ
ングすると良い。例えば、テーパー角が２０°以上９０°未満となるような形状とするこ
とが好ましい。ここで、「テーパー角」とは、テーパー形状を有する層を断面方向から観
察した際に、当該層の側面と底面とがなす角をいう。
次に、レジストマスク１０４およびレジストマスク１０６を後退させてゲート電極１０８
の表面を露出させつつ、第１の配線１１０上にレジストマスク１１２を形成する（図１（
Ｃ）参照）。レジストマスク１０４およびレジストマスク１０６を後退させる手法として
は、例えば、酸素プラズマを用いたアッシング処理などがあるが、開示される発明が当該
手法に限定して解釈されるものではない。
次に、ゲート電極１０８、第１の配線１１０、レジストマスク１１２を覆うように、ゲー
ト絶縁層１１４を形成する（図１（Ｄ）参照）。ゲート絶縁層１１４は、酸化シリコン、
酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル
等の材料を用いて形成することができる。また、これらの材料からなる膜を積層させて形
成しても良い。これらの膜は、スパッタ法等を用いて厚さが５ｎｍ以上２５０ｎｍ以下と
なるように形成すると好ましい。例えば、ゲート絶縁層１１４として、スパッタ法を用い
て、酸化シリコン膜を１００ｎｍの厚さで形成することができる。
また、スパッタ法とＣＶＤ法（プラズマＣＶＤ法など）とを組み合わせて、積層構造のゲ
ート絶縁層１１４を形成しても良い。例えば、ゲート絶縁層１１４の下層（ゲート電極１
０８と接する領域）をプラズマＣＶＤ法により形成し、ゲート絶縁層１１４の上層をスパ
ッタ法により形成する。プラズマＣＶＤ法は、段差被覆性の良い膜を形成することが容易
であるため、ゲート電極１０８の直上に形成する膜を形成する方法として適している。ま
た、スパッタ法を用いる場合には、プラズマＣＶＤ法を用いる場合と比較して、膜中の水
素濃度を低減することが容易であるため、スパッタ法による膜を半導体層と接する領域に
設けることで、ゲート絶縁層１１４中の水素が半導体層中へ拡散することを防止できる。
特に、酸化物半導体材料を用いて半導体層を形成する場合には、水素が特性に与える影響
は極めて大きいと考えられるため、このような構成を採用することは効果的である。
なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量
（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７
０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５
原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また
、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを
示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０
原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子
％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後
方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。
また、構成元素の含有比率の合計は１００原子％を超えない。
次に、ゲート絶縁層１１４上に導電層１１６を形成する（図２（Ａ）参照）。導電層１１
６は、導電層１０２と同様の材料、方法によって形成することができる。例えば、導電層
１１６を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電層１
１６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とす
ることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層
構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層し
た３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオ
ジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電層１１６を、シ
リコンを含むアルミニウム膜の単層構造としてもよい。
次に、導電層１１６を選択的にエッチングして、ソース電極１１８、ドレイン電極１２０
、第２の配線１２２を形成する（図２（Ｂ）参照）。
なお、トランジスタの駆動方法によっては、ソース電極１１８がドレイン電極として機能
し、ドレイン電極１２０がソース電極として機能する場合もあり得る。このため、ソース
とドレインの称呼は、機能、状況に応じて入れ替えることができる。また、これらの称呼
は便宜的なものにすぎず、その機能を確定させるものではない。
本実施の形態においては図示しないが、上記工程の後に、ゲート絶縁層１１４、ソース電
極１１８、ドレイン電極１２０に表面処理を施しても良い。表面処理としては、不活性ガ
スおよび／または反応性ガスを用いたプラズマ処理等を適用することができる。
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガス
を導入し、被処理物にバイアス電圧を印加してプラズマ状態とすることにより行うことが
できる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡｒの陽イオンが
存在し、陰極方向にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板１０
０上に形成されたゲート絶縁層１１４、ソース電極１１８、ドレイン電極１２０の表面に
衝突することによって、当該表面がスパッタエッチングされ、ゲート絶縁層１１４、ソー
ス電極１１８、ドレイン電極１２０の表面を改質することができる。なお、このようなプ
ラズマ処理を「逆スパッタ」と呼ぶこともある。
基板１００側にバイアス電圧を印加してプラズマ処理を行うことによって、ゲート絶縁層
１１４、ソース電極１１８、ドレイン電極１２０の表面のスパッタエッチングを効果的に
行うことができる。また、ゲート絶縁層１１４の表面に凹凸が形成されている場合には、
プラズマ処理を行うことにより、ゲート絶縁層１１４の凸部から優先的にスパッタエッチ
ングされ、当該ゲート絶縁層１１４の表面の平坦性を向上することができる。
上記プラズマ処理には、アルゴンガスの他にヘリウムガスを用いることができる。また、
アルゴンガスやヘリウムガスに、酸素、水素、窒素等を加えた雰囲気で行ってもよい。ま
た、アルゴンガスやヘリウムガスにＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
次に、ゲート絶縁層１１４、ソース電極１１８、ドレイン電極１２０を覆うように半導体
層を形成した後、該半導体層を選択的にエッチングして、少なくともその一部がソース電
極１１８およびドレイン電極１２０と接する島状の半導体層１２４を形成する（図２（Ｃ
）参照）。島状の半導体層１２４に用いる材料は特に限定されない。例えば、単結晶シリ
コン、多結晶シリコン、非晶質シリコンなどのシリコン系の半導体材料や、ゲルマニウム
系の半導体材料などを用いて島状の半導体層１２４を形成することができる。また、シリ
コンゲルマニウムやシリコンカーバイド、ガリウムヒ素、インジウムリンなどの化合物半
導体材料を用いても良い。特に、酸化物半導体材料（金属酸化物半導体材料）を用いるこ
とで、特性が優れた半導体装置を提供することができる。本実施の形態においては、島状
の半導体層１２４として酸化物半導体材料を用いる場合について説明する。
なお、上記酸化物半導体材料の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記
されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、
マンガン（Ｍｎ）、コバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を
示す。例えばＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや
、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物
半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他
の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。もちろん、酸化
物半導体材料は上記の材料に限定されず、酸化亜鉛や酸化インジウムをはじめとする各種
酸化物半導体材料を用いることができる。
酸化物半導体には、絶縁性の不純物を含ませても良い。当該不純物として、酸化シリコン
、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、
窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アル
ミニウムなどの絶縁性酸窒化物が適用される。
これらの絶縁性酸化物または絶縁性窒化物は、酸化物半導体の電気伝導性を損なわない濃
度で添加される。
酸化物半導体に絶縁性の不純物を含ませることにより、該酸化物半導体の結晶化を抑制す
ることができる。酸化物半導体の結晶化を抑制することにより、薄膜トランジスタの特性
を安定化することが可能となる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸化シ
リコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、
該酸化物半導体の結晶化や微結晶粒の生成を防ぐことができる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層をチャネル形成領域とする薄膜トランジスタの製
造過程では、熱処理を行うことでＳ値（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ ｖａｌ
ｕｅ）や電界効果移動度を向上させることが可能であるが、そのような場合でも、上述の
様に結晶化や微結晶粒の生成を防ぐことができるため、薄膜トランジスタがノーマリーオ
ンになってしまうのを防ぐことができる。また、当該薄膜トランジスタに熱ストレス、バ
イアスストレスが加わった場合でも、しきい値電圧の変動を防ぐことができる。
酸化物半導体材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いて島状の半導体層
１２４を形成する場合には、例えば、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体ターゲット（
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成することがで
きる。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ
、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度
を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはアルゴン
等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
また、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いて島状の半導体層
１２４を形成する場合において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットに
、絶縁性の不純物を含ませておいても良い。当該不純物は、酸化シリコン、酸化ゲルマニ
ウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウ
ムなどに代表される絶縁性窒化物、酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸
窒化物などである。例えば、酸化物半導体ターゲットに、ＳｉＯ２を０．１重量％以上１
０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませておくことが好まし
い。酸化物半導体に絶縁性の不純物を含ませることにより、成膜される酸化物半導体をア
モルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化
してしまうのを抑制することができる。
本実施の形態においては、酸化物半導体材料を用いた島状の半導体層１２４を単層で形成
する場合について示しているが、島状の半導体層１２４は、積層構造としても良い。例え
ば、導電層１１６上に、上記の半導体層１２４と構成元素が同じでその構成比率が異なる
半導体層（以下「導電性の高い半導体層」と呼ぶ）を形成し、ソース電極およびドレイン
電極を形成するエッチングの際に該半導体層をエッチングし、その後、上記の半導体層１
２４と同様の組成の半導体層（以下「通常の導電性の半導体層」と呼ぶ）を形成して、上
記構成に代えることができる。この場合、導電性の高い半導体層をソース電極（またはド
レイン電極）と通常の導電性の半導体層との間に設けることになるため、素子特性の向上
につながる。
導電性の高い半導体層と、通常の導電性の半導体層の成膜条件は異ならせることが好まし
い。例えば、導電性の高い半導体層の成膜条件は、通常の導電性の半導体層の成膜条件よ
り、アルゴンガスの流量に対する酸素ガスの流量を小さいものとする。具体的には、導電
性の高い半導体層の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下、また
は、酸素ガス１０％以下、希ガス９０％以上の雰囲気下とし、通常の導電性の半導体層の
成膜条件は、酸素雰囲気下、または、希ガスに対する酸素ガスの流量比が１以上の雰囲気
下とする。このようにすることで、導電性の異なる２種類の半導体層を形成することがで
きる。
なお、パルス直流（ＤＣ）電源を用いると、ゴミを軽減でき、膜厚分布も均一となるため
好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく島状の半導体層
１２４を形成する場合には、ゲート絶縁層１１４と島状の半導体層１２４の界面にゴミや
水分が付着することを抑制することができる。また、ソース電極１１８およびドレイン電
極１２０の表面への不純物の付着や、表面の酸化等も抑制できる。なお、島状の半導体層
１２４の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直
流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法
などを用いることができる。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１５０
を形成することができる。また、第２の配線１２２が第１の配線１１０を乗り越える領域
（第１の配線１１０と第２の配線１２２が交差する領域）において、第１の配線１１０、
レジストマスク１１２、ゲート絶縁層１１４、第２の配線１２２の積層構造１５２を形成
することができる。これにより、工程数の増加を抑制しつつ、寄生容量の容量値を低減す
ることができる。
なお、酸化物半導体材料を用いた島状の半導体層１２４を形成した後には、１００℃〜８
００℃、代表的には２００℃〜４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で
３５０℃、１時間の熱処理を行うことができる。この熱処理により島状の半導体層１２４
を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この
熱処理（光アニール等も含む）は、島状の半導体層１２４中におけるキャリアの移動を阻
害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、島状
の半導体層１２４（またはエッチング前の半導体層）の形成後であれば特に限定されない
。
また、酸化物半導体材料を用いた島状の半導体層１２４に対しては、酸素ラジカル処理を
行ってもよい。酸素ラジカル処理を行うことにより、トランジスタ１５０のノーマリーオ
フ化が容易になる。また、ラジカル処理を行うことにより、島状の半導体層１２４のエッ
チングによるダメージを回復することができる。ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を
含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことができる。また、上記雰囲気にＣｌ２、
ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板１００側にバイア
ス電圧を印加せずに行うことが好ましい。
その後、トランジスタ１５０および積層構造１５２を覆うように、保護絶縁層を形成する
（図示せず）。保護絶縁層は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シ
リコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、
酸化窒化アルミニウム、窒化酸化アルミニウム等の材料からなる膜を単層、または積層で
形成すればよい。または、スピンコート法、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）等を用いて、ポリイミド、アクリル、ベンゾシクロブテン、ポ
リアミド、エポキシ等の、耐熱性を有する有機材料からなる膜を形成しても良い。また、
上記材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガ
ラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。なおシロキサン系樹脂
とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相
当する。置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いて
も良い。また、有機基はフルオロ基を有していても良い。
その後、各種電極や配線を形成することでトランジスタ１５０を具備する半導体装置が完
成する。
本実施の形態において示すように、多階調マスクを用いて形成したレジストマスクの一部
を第１の配線と第２の配線との間に設けることにより、工程数の増加を抑制しつつ、寄生
容量の容量値を低減することができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態２）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について
図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの
部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説
明は省略し、異なる点について詳細に説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０５を形成する（図３（Ａ）参照）。なお、本実施
の形態において、レジストマスク１０４とレジストマスク１０５は、概ね同じ厚さである
。
基板１００、導電層１０２の詳細については、実施の形態１を参照できるため、ここでは
省略する。
レジストマスク１０４およびレジストマスク１０５は、特別な方法を用いることなく作製
することができる。もちろん、多階調マスクを用いて形成しても良いし、インクジェット
法などを用いて形成しても良い。
次に、上記のレジストマスク１０４およびレジストマスク１０５を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１０９を形成する（図３（Ｂ）参照）
。
上記エッチング処理の詳細についても、実施の形態１を参照することができる。なお、上
記エッチング処理の終了後には、レジストマスク１０４とレジストマスク１０５は除去す
る。
次に、ゲート電極１０８、第１の配線１０９を覆うように、絶縁層１１１を形成する（図
３（Ｃ）参照）。絶縁層１１１は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができ
る。または、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、
耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材
料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロ
ンガラス）等を用いることができる。または、これらの材料からなる膜を積層させて形成
しても良い。特に、低誘電率材料を用いる場合には、寄生容量を効果的に低減することが
できるため好ましい。これらの膜は、スパッタ法等を用いて、厚さが５０ｎｍ以上、好ま
しくは２００ｎｍ以上、より好ましくは５００ｎｍ以上となるように形成する。例えば、
絶縁層１１１として、スパッタ法を用いて、酸化シリコン膜を２５０ｎｍの厚さで形成す
ることができる。
次に、上記の絶縁層１１１を選択的にエッチングして、第１の配線１０９を覆う絶縁層１
１３を形成する（図３（Ｄ）参照）。上記のエッチング処理には、ドライエッチングを用
いても良いし、ウエットエッチングを用いても良い。該エッチング処理によって、ゲート
電極１０８の表面が露出される。
次に、ゲート電極１０８、絶縁層１１３などを覆うように、ゲート絶縁層１１４を形成す
る（図４（Ａ）参照）。ゲート絶縁層１１４の詳細については、実施の形態１を参照する
ことができる。
次に、ゲート絶縁層１１４上に導電層１１６を形成する（図４（Ｂ）参照）。導電層１１
６は、導電層１０２と同様の材料、方法によって形成することができる。例えば、導電層
１１６を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電層１
１６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とす
ることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層
構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層し
た３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオ
ジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電層１１６を、シ
リコンを含むアルミニウム膜の単層構造としてもよい。
次に、導電層１１６を選択的にエッチングして、ソース電極１１８、ドレイン電極１２０
、第２の配線１２２を形成する（図４（Ｃ）参照）。
本実施の形態においては図示しないが、上記工程の後に、ゲート絶縁層１１４、ソース電
極１１８、ドレイン電極１２０に表面処理を施しても良い。表面処理としては、不活性ガ
スおよび／または反応性ガスを用いたプラズマ処理等を行うことができる。プラズマ処理
の詳細については実施の形態１を参照することができる。
次に、ゲート絶縁層１１４、ソース電極１１８、ドレイン電極１２０を覆うように半導体
層を形成した後、該半導体層を選択的にエッチングして、少なくともその一部がソース電
極１１８およびドレイン電極１２０と接する島状の半導体層１２４を形成する（図４（Ｄ
）参照）。島状の半導体層１２４の詳細については、実施の形態１を参照すればよい。な
お、本実施の形態においては、島状の半導体層１２４として酸化物半導体材料を用いる場
合について示す。
なお、実施の形態１において言及したように、本実施の形態においても半導体層を積層構
造とすることができる。導電性の高い半導体層をソース電極（またはドレイン電極）と接
する部分に設けることで、素子特性を向上させることが可能である。
その他、島状の半導体層１２４の形成に関する詳細は、実施の形態１を参照することがで
きる。また、島状の半導体層１２４に対する各種処理についても、実施の形態１を参照す
ればよい。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１６０
を形成することができる。また、第２の配線１２２が第１の配線１０９を乗り越える領域
（第１の配線１０９と第２の配線１２２が交差する領域）において、第１の配線１０９、
絶縁層１１３、ゲート絶縁層１１４、第２の配線１２２の積層構造１６２を形成すること
ができる。これにより、寄生容量の容量値を低減することができる。
その後、トランジスタ１６０および積層構造１６２を覆うように、保護絶縁層を形成する
（図示せず）。詳細については、実施の形態１を参照することができる。その後、各種電
極や配線を形成することでトランジスタ１６０を具備する半導体装置が完成する。
本実施の形態において示すように、第１の配線と第２の配線との間に、ゲート絶縁層以外
の絶縁層を設けることにより、ゲート絶縁層の厚みを増大させることなく、寄生容量の容
量値を低減することができる。つまり、素子特性を悪化させることなく、寄生容量の容量
値を低減することができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態３）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について
図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの
部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説
明は省略し、異なる点について詳細に説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０５を形成する（図５（Ａ）参照）。なお、本実施
の形態において、レジストマスク１０４とレジストマスク１０５は、概ね同じ厚さである
。
基板１００、導電層１０２の詳細については、実施の形態１を参照できるため、ここでは
省略する。
レジストマスク１０４およびレジストマスク１０５は、特別な方法を用いることなく作製
することができる。もちろん、多階調マスクを用いて形成しても良いし、インクジェット
法などを用いて形成しても良い。
次に、上記のレジストマスク１０４およびレジストマスク１０５を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１０９を形成する（図５（Ｂ）参照）
。
上記エッチング処理の詳細についても、実施の形態１を参照することができる。なお、上
記エッチング処理の終了後には、レジストマスク１０４とレジストマスク１０５は除去す
る。
次に、ゲート電極１０８、第１の配線１０９を覆うように、ゲート絶縁層１１４、絶縁層
１１５、導電層１１６、導電性の高い半導体層１１７を順に積層して形成する（図５（Ｃ
）参照）。
ゲート絶縁層１１４、導電層１１６の詳細については実施の形態１などを参照すればよい
。絶縁層１１５については、実施の形態２における絶縁層１１１の詳細を参照することが
できる。また、導電性の高い半導体層１１７は、実施の形態１などにおける「導電性の高
い半導体層」に対応する。
ゲート絶縁層１１４と絶縁層１１５との組み合わせについては、後のエッチングの際の選
択比が取れる組み合わせとすることが好ましい。例えば、酸化シリコンと窒化シリコンと
の組み合わせであれば、エッチングの際の選択比を良好に取ることが可能である。本実施
の形態においては、ゲート絶縁層１１４を酸化シリコンで形成し、絶縁層１１５を窒化シ
リコンで形成する場合について説明する。
導電性の高い半導体層１１７は、例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ター
ゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成する
ことができる。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５
００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋ
Ｗ、温度を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、またはアルゴン等の
希ガスと酸素との混合雰囲気とする条件で行うことができる。
より具体的には、上記の導電性の高い半導体層１１７は、酸素の流量が小さい条件で形成
することが好ましい。例えば、希ガス（アルゴン、又はヘリウムなど）雰囲気下、または
、酸素ガス１０％以下、希ガス９０％以上の雰囲気下とすることができる。このように、
成膜雰囲気の酸素濃度を低減させることにより、導電性の高い半導体層を得ることができ
る。
上記においては、トランジスタの半導体層に酸化物半導体材料を用いる場合を例に挙げて
説明しているが、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド
、ガリウムヒ素、インジウムリンなどの半導体材料を用いても良い。例えば、トランジス
タの半導体層にシリコンを用いる場合には、シリコンにリン（Ｐ）やボロン（Ｂ）などを
添加した材料を用いて導電性の高い半導体層１１７を形成することができる。
なお、導電性の高い半導体層１１７を設けることにより、素子特性を向上させることがで
きるが、導電性の高い半導体層１１７は必須の構成要素ではなく、適宜省略することが可
能である。
次に、上記の絶縁層１１５、導電層１１６、導電性の高い半導体層１１７を選択的にエッ
チングして、ソース電極１１８、導電性の高い半導体層１１９、ドレイン電極１２０、導
電性の高い半導体層１２１、第２の配線１２２、導電性の高い半導体層１２３を形成する
（図５（Ｄ）参照）。
先にも述べたように、該エッチング処理は、絶縁層１１５がゲート絶縁層１１４よりもエ
ッチングされやすい条件で行うことが好ましい。ここで、該エッチング処理を絶縁層１１
５がゲート絶縁層１１４よりもエッチングされやすい条件で行うことは、極めて重要であ
る。何故ならば、ゲート絶縁層１１４の厚さに比して絶縁層１１５の厚さは大きく、絶縁
層１１５がゲート絶縁層１１４よりもエッチングされにくい条件でエッチング処理を行う
場合には、ゲート絶縁層１１４のエッチングによりゲート絶縁層１１４の厚さにばらつき
が生じてしまい、素子特性が悪化する懸念があるためである。なお、上記条件以外につい
ては、該エッチング処理に特に限定はない。
次に、ゲート絶縁層１１４、ソース電極１１８、導電性の高い半導体層１１９、ドレイン
電極１２０、導電性の高い半導体層１２１を覆うように半導体層を形成した後、該半導体
層を選択的にエッチングして、少なくともその一部が導電性の高い半導体層１１９および
導電性の高い半導体層１２１と接する島状の半導体層１２４を形成する（図５（Ｅ）参照
）。島状の半導体層１２４の詳細については、実施の形態１を参照すればよい。
その他、島状の半導体層１２４の形成に関する詳細は、実施の形態１を参照することがで
きる。また、島状の半導体層１２４に対する各種処理についても、実施の形態１を参照す
ればよい。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１７０
を形成することができる。また、第２の配線１２２が第１の配線１０９を乗り越える領域
（第１の配線１０９と第２の配線１２２が交差する領域）において、第１の配線１０９、
ゲート絶縁層１１４、絶縁層１１５、第２の配線１２２、導電性の高い半導体層１２３の
積層構造１７２を形成することができる。これにより、寄生容量の容量値を低減すること
ができる。
その後、トランジスタ１７０および積層構造１７２を覆うように、保護絶縁層を形成する
（図示せず）。詳細については、実施の形態１を参照することができる。その後、各種電
極や配線を形成することでトランジスタ１７０を具備する半導体装置が完成する。
本実施の形態において示すように、第１の配線と第２の配線との間に、ゲート絶縁層以外
の絶縁層を設けることにより、ゲート絶縁層の厚みを増大させることなく、寄生容量の容
量値を低減することができる。つまり、素子特性を悪化させることなく、寄生容量の容量
値を低減することができる。また、選択比が取れる条件で、絶縁層およびゲート絶縁層の
エッチング処理を行うことにより、素子特性のばらつきを抑制した半導体装置を提供する
ことができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態４）
本実施の形態では、半導体装置の使用形態の一例であるアクティブマトリクス基板の作製
工程について、図面を用いて説明する。なお、本実施の形態で示す作製工程は、多くの部
分で実施の形態１〜実施の形態３と共通している。したがって、以下においては、重複す
る部分の説明は省略し、異なる点について詳細に説明する。なお、以下の説明において、
図６、図７は断面図を示しており、図８は平面図を示している。また、図６および図７の
Ａ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２は、それぞれ、図８のＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ
１−Ｃ２に対応する領域を示す。
はじめに、絶縁表面を有する基板２００上に配線および電極（ゲート電極２０２、容量配
線２０４、第１の配線２０６、第１の端子２０８）を形成する（図６（Ａ）参照）。なお
、図中においては、配線の交差部分を明確に示すため、便宜的にゲート電極２０２と第１
の配線２０６とを区別して表現しているが、ゲート電極２０２と第１の配線２０６を一体
の構成としても良いのは言うまでもない。
本実施の形態においては、実施の形態１において示した方法、すなわち、多階調マスクを
用いて上記の配線および電極を形成する場合について示す。具体的には、上記配線および
電極を形成した後に、レジストマスクを後退させて、第１の配線２０６上の一部のみにレ
ジストマスク２１０を残存させる（図６（Ａ）参照）。レジストマスクの形成方法や、レ
ジストマスクを後退させる手段等については実施の形態１を参照すればよい。
なお、容量配線２０４、第１の端子２０８については、ゲート電極２０２と同一の材料お
よび作製方法を用いて、同時に形成することができる。ゲート電極２０２の材料や作製方
法の詳細については、実施の形態１を参照することができる。
次に、ゲート電極２０２上にゲート絶縁層２１２を形成し、第１の端子２０８を露出させ
るようにゲート絶縁層２１２を選択的にエッチングして、コンタクトホールを形成する（
図６（Ｂ）参照）。該エッチング処理については特に限定されず、ウエットエッチングを
用いても良いし、ドライエッチングを用いても良い。
次に、ゲート絶縁層２１２や第１の端子２０８を覆う導電層を形成した後、該導電層を選
択的にエッチングすることでソース電極２１４（またはドレイン電極）、ドレイン電極２
１６（またはソース電極）、第２の配線２１８、接続電極２２０、第２の端子２２２を形
成する（図６（Ｃ）参照）。なお、図中においては、配線の交差部分を明確に示すため、
便宜的にソース電極２１４と第２の配線２１８とを区別して表現しているが、ソース電極
２１４と第２の配線２１８を一体の構成としても良いのは言うまでもない。
上記導電層の材料や作製方法については、実施の形態１の導電層１０２の詳細などを参照
することができる。エッチング処理については特に限定されないが、ドライエッチング処
理を用いる場合には、ウエットエッチングを用いる場合と比較して配線構造の微細化が可
能というメリットがある。
たとえば、接続電極２２０は、ゲート絶縁層２１２に形成されたコンタクトホールを介し
て第１の端子２０８と直接接続する構成とすることができる。また、第２の端子２２２は
、第２の配線２１８（ソース電極２１４含む）と電気的に接続する構成とすることができ
る。
次に、少なくともソース電極２１４およびドレイン電極２１６を覆うように半導体層を形
成した後、該半導体層を選択的にエッチングして島状の半導体層２２４を形成する（図７
（Ａ）参照）。ここで、島状の半導体層２２４は、ソース電極２１４およびドレイン電極
２１６の一部と接している。島状の半導体層２２４の詳細についても、実施の形態１を参
照することができる。なお、本実施の形態においても、酸化物半導体材料を用いた島状の
半導体層１２４を単層構造で形成する場合について説明する。
なお、酸化物半導体材料を用いた島状の半導体層２２４を形成した後には、１００℃〜８
００℃、代表的には２００℃〜４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で
３５０℃、１時間の熱処理を行うことができる。上記の熱処理を行うタイミングは、島状
の半導体層２２４（またはエッチング前の半導体層）の形成後であれば特に限定されない
。その他の処理の詳細についても、実施の形態１などを参照できる。
以上の工程により、トランジスタ２５０が完成する。
次に、トランジスタ２５０を覆う保護絶縁層２２６を形成し、当該保護絶縁層２２６を選
択的にエッチングしてドレイン電極２１６、接続電極２２０、および第２の端子２２２に
達するコンタクトホールを形成する（図７（Ｂ）参照）。
次に、ドレイン電極２１６と電気的に接続する透明導電層２２８、接続電極２２０と電気
的に接続する透明導電層２３０及び第２の端子２２２と電気的に接続する透明導電層２３
２を形成する（図７（Ｃ）、図８参照）。
透明導電層２２８は画素電極として機能し、透明導電層２３０および透明導電層２３２は
、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）との接続に用いられ
る電極または配線として機能する。より具体的には、接続電極２２０上に形成された透明
導電層２３０をゲート配線（本実施の形態における第１の配線２０６）の入力端子として
機能する接続用の端子電極として用い、第２の端子２２２上に形成された透明導電層２３
２をソース配線（本実施の形態における第２の配線２１８）の入力端子として機能する接
続用の端子電極として用いることができる。
また、容量配線２０４、ゲート絶縁層２１２、および透明導電層２２８により保持容量を
形成することができる。
透明導電層２２８、透明導電層２３０、透明導電層２３２は、酸化インジウム（Ｉｎ２Ｏ
３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）等の材料を用いて形成することができる
。例えば、上記材料を含有する膜をスパッタ法や真空蒸着法等を用いて形成した後、エッ
チングにより不要な部分を除去することで形成すれば良い。
以上の工程により、ボトムゲート型のトランジスタや保持容量等の素子を有するアクティ
ブマトリクス基板を完成させることができる。例えば、これを用いてアクティブマトリク
ス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設け
られた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定す
れば良い。
本実施の形態において示すように、多階調マスクを用いて形成したレジストマスクの一部
を第１の配線と第２の配線との間に設けることにより、工程数の増加を抑制しつつ、寄生
容量の容量値を低減することができる。
なお、本実施の形態においては、実施の形態１に示す方法に従ってアクティブマトリクス
基板を作製する方法について説明したが、開示される発明はこれに限定されない。実施の
形態２や、実施の形態３に示す方法によってアクティブマトリクス基板を作製しても良い
。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、アクティブマトリクス基板の作製工程の別の一例について、図面を用
いて説明する。なお、本実施の形態で示す作製工程は、多くの部分で実施の形態１〜実施
の形態４と共通している。したがって、以下においては、重複する部分の説明は省略し、
異なる点について詳細に説明する。なお、以下の説明において、図９は断面図を示してお
り、図１０は平面図を示している。また、図９のＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２は
、それぞれ、図１０のＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２に対応する領域を示す。
はじめに、絶縁表面を有する基板２００上に導電層を形成し、該導電層上に多階調マスク
を用いてレジストマスク２０９を形成する。そしてレジストマスク２０９を用いて上記導
電層をエッチングし、導電層２０１、導電層２０３、導電層２０５、導電層２０７を形成
する（図９（Ａ）参照）。
導電層やレジストマスクの詳細については、実施の形態１〜４を参照することができる。
なお、上記のエッチングでは、導電層２０１、導電層２０３、導電層２０７は、最終的に
形成される電極等より厚く形成される。また、Ｃ１−Ｃ２における導電層２０５の幅は、
他の領域における導電層２０５の幅より小さくなっている。
次に、レジストマスク２０９を後退させて導電層２０１、導電層２０３、導電層２０７の
表面を露出させた後、薄膜化処理を行い、ゲート電極２０２、容量配線２０４、第１の配
線２０６、第１の端子２０８を形成する（図９（Ｂ）参照）。なお、レジストマスク２０
９を後退させた段階で、導電層２０５の一部の上方には、レジストマスク２１０が残存し
ている。このため、レジストマスク２１０が残存していない領域のみが薄膜化されること
になる。
薄膜化処理としては、各種エッチング処理を用いることができる。なお、エッチング処理
の影響により、第１の配線２０６の幅は、導電層２０５の幅より僅かに小さくなる。
その後、ゲート絶縁層２１２、ソース電極２１４、ドレイン電極２１６、第２の配線２１
８、接続電極２２０、第２の端子２２２、島状の半導体層２２４、保護絶縁層２２６、透
明導電層２２８、透明導電層２３０、透明導電層２３２、透明導電層２３４等を形成する
ことで、アクティブマトリクス基板が完成する（図９（Ｃ）、図１０参照）。ゲート絶縁
層２１２の形成工程以降については、実施の形態４などを参照すれば良い。なお、本実施
の形態においては、透明導電層２２８等を形成する際に、第２の配線２１８上の第１の配
線２０６と重なる領域にも透明導電層２３４を形成している。
本実施の形態においては、第１の配線２０６と第２の配線２１８が交差する領域において
、第１の配線２０６および第２の配線２１８の幅を小さくしている。これにより、配線の
交差領域において形成される寄生容量の容量値をさらに小さくすることができる。また、
第１の配線２０６と第２の配線２１８が交差する領域において、第１の配線２０６を厚く
形成し、また、第２の配線２１８上に透明導電層２３４を設けている。これにより、配線
幅の減少に起因する配線抵抗の増大を防止し、半導体装置の性能低下を抑制できる。
なお、本実施の形態においては、第１の配線２０６と第２の配線２１８が交差する領域に
おいて、配線の幅と厚さを他の領域と異ならせる構成としたが、開示される発明はこれに
限定されない。容量配線２０４と第２の配線２１８の交差領域においても同様の構成を採
用することができる。この場合、容量配線２０４と第２の配線２１８の交差領域において
生じる寄生容量の容量値も低減することができる。
本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部や駆動回路
に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明
する。また、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）や、発
光素子（発光表示素子ともいう）などを用いることができる。発光素子は、電流または電
圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅ
ｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体を適用しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、表示装置を構成する素
子基板は、電流を表示素子に供給するための手段を各画素部に備える。素子基板は、具体
的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導
電膜の成膜後、エッチング前の状態であっても良い。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、光源（照明
装置含む）などを指す。また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、ＴＣＰ（Ｔ
ａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたモジュー
ル、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、表示素子にＣ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジ
ュールなども全て表示装置に含むものとする。
以下、本実施の形態では、液晶表示装置の一例について示す。図１１は、第１の基板４０
０１上に形成された薄膜トランジスタ４０１０、薄膜トランジスタ４０１１および液晶素
子４０１３を、第２の基板４００６とシール材４００５によって封止した、パネルの平面
図および断面図である。ここで、図１１（Ａ１）および図１１（Ａ２）は平面図を示し、
図１１（Ｂ）は、図１１（Ａ１）および図１１（Ａ２）のＭ−Ｎにおける断面図に相当す
る。
第１の基板４００１上に設けられた画素部４００２および走査線駆動回路４００４を囲む
ようにして、シール材４００５が設けられている。また、画素部４００２と走査線駆動回
路４００４の上に、第２の基板４００６が設けられている。つまり、画素部４００２と走
査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシー
ル材４００５によって囲まれる領域とは異なる領域に、別途用意された基板上に単結晶半
導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、ＴＡＢ法などを適宜用いることができる。図１１（Ａ１）は、ＣＯ
Ｇ法により信号線駆動回路４００３を実装する例であり、図１１（Ａ２）は、ＴＡＢ法に
より信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１１（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
を例示している。薄膜トランジスタ４０１０、薄膜トランジスタ４０１１上には絶縁層４
０２０、絶縁層４０２１が設けられている。
薄膜トランジスタ４０１０、薄膜トランジスタ４０１１には、実施の形態１〜５などに示
す薄膜トランジスタを適用することができる。なお、本実施の形態において、薄膜トラン
ジスタ４０１０、薄膜トランジスタ４０１１はｎチャネル型薄膜トランジスタとした。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして、液晶素子４０１３の対向電極層４０３１は第２の基板４
００６上に形成されている。上記の画素電極層４０３０と対向電極層４０３１、液晶層４
００８により、液晶素子４０１３が形成される。なお、画素電極層４０３０、対向電極層
４０３１には、それぞれ配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けら
れ、画素電極層４０３０および対向電極層４０３１は、これらを介して液晶層４００８を
挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックなどを用いることができる。プラスチックとし
ては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）基板
、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、アクリル樹脂フ
ィルムなどを用いることができる。また、アルミニウム箔をＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
また、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御す
るために、柱状のスペーサ４０３５が設けられている。柱状のスペーサ４０３５は絶縁膜
を選択的にエッチングすることで得られる。なお、柱状のスペーサに代えて球状のスペー
サを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一
基板上に設けられる共通電位線と電気的に接続される。例えば、一対の基板間に配置され
る導電性粒子を介して、対向電極層４０３１と共通電位線とを電気的に接続することがで
きる。なお、導電性粒子はシール材４００５に含有させると良い。
また、配向膜が不要なブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであ
り、昇温によってコレステリック相から等方相へ転移する直前に発現する相である。ブル
ー相は狭い温度範囲でしか発現しないため、５重量％以上のカイラル剤を混合させた液晶
組成物を用いると良い。これにより、温度範囲を改善することができる。ブルー相を示す
液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓ〜１００μｓと短く、光学
的等方性を有するため配向処理が不要であり、視野角依存性が小さい、といった特徴を有
している。
なお、本実施の形態では透過型液晶表示装置の一例を示しているが、これに限定されず、
反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリク
スとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、実施の形態１〜
５で得られた薄膜トランジスタを絶縁層４０２１で覆う構成を採用している。なお、絶縁
層４０２０は実施の形態１〜５における保護絶縁層に対応するものである。
絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ
（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させて、絶縁層４０２１を形成してもよい。
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ
−Ｓｉ結合を含む樹脂に相当する。置換基としては、有機基（例えばアルキル基やアリー
ル基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１に、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いても良い。導電性組成物を用いて形成した画素電極は、
シート抵抗が１．０×１０４Ω／ｓｑ．以下、波長５５０ｎｍにおける透光率が７０％以
上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は０．１
Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２などに与えられる各
種信号は、ＦＰＣ４０１８から供給されている。
また、接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導
電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、薄膜トランジスタ
４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
なお、図１１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に
実装する例を示しているが、開示する発明はこの構成に限定されない。走査線駆動回路を
別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途形成して実装しても良い。
図１２は、半導体装置の一形態に相当する液晶表示モジュールに、ＴＦＴ基板２６００を
用いて構成する一例を示している。
図１２では、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され
、その間にＴＦＴ等を含む素子層２６０３、配向膜や液晶層を含む液晶層２６０４、着色
層２６０５、偏光板２６０６などが設けられることにより表示領域が形成されている。着
色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合には、赤、緑、青
の各色に対応した着色層が、各画素に対応して設けられている。ＴＦＴ基板２６００と対
向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設され
ている。また、光源は冷陰極管２６１０と反射板２６１１により構成されている。回路基
板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２
６０８と接続され、これによって、コントロール回路や電源回路などの外部回路が液晶モ
ジュールに組みこまれる。また、偏光板と液晶層との間には、位相差板を設けても良い。
液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、高性能な液晶表示装置を作製することができる。本実施の形態は、他
の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、図１３を参照して半導体装置の一例であるアクティブマトリクス型の
電子ペーパーについて説明する。半導体装置に用いられる薄膜トランジスタ６５０は、上
記実施の形態１〜５で示す薄膜トランジスタと同様に作製することができる。
図１３に示す電子ペーパーは、ツイストボール表示方式を用いたものの一例である。ツイ
ストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極層及び第２の電
極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、
球形粒子の向きを制御して、表示を行う方法である。
基板６００上に設けられた薄膜トランジスタ６５０は開示する発明の薄膜トランジスタで
あり、酸化物半導体層が、その上方のソース電極層又はドレイン電極層と、その下方のソ
ース電極層又はドレイン電極層とによって挟まれた構造を有している。なお、ソース電極
層またはドレイン電極層は、保護絶縁層に形成されたコンタクトホールを介して、第１の
電極層６６０と電気的に接続している。基板６０２には第２の電極層６７０が設けられて
おり、第１の電極層６６０と第２の電極層６７０との間には、黒色領域６８０ａ及び白色
領域６８０ｂを有する球形粒子６８０が設けられている。また、球形粒子６８０の周囲は
樹脂等の充填材６８２で満たされている（図１３参照）。図１３において、第１の電極層
６６０が画素電極に相当し、第２の電極層６７０が共通電極に相当する。第２の電極層６
７０は、薄膜トランジスタ６５０と同一基板上に設けられる共通電位線と電気的に接続さ
れる。
ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。その場合、例
えば、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直
径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層
によって電場が与えられると、白い微粒子と黒い微粒子が互いに逆方向に移動し、白また
は黒が表示される。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、補助ラ
イトが不要であり、また、明るさが十分ではない場所であっても表示部を認識することが
可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持
することが可能であるという利点も有している。
以上のように、開示する発明を用いることで高性能な電子ペーパーを作製することができ
る。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いること
ができる。
（実施の形態８）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素
子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレ
クトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合
物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼
ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより発光する。このようなメカニズムから、
該発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子の構成について、図１４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場
合を例に挙げて、画素の断面構造について説明する。図１４（Ａ）、図１４（Ｂ）、図１
４（Ｃ）の半導体装置に用いられるＴＦＴ７０１、ＴＦＴ７１１、ＴＦＴ７２１は、実施
の形態１〜５で示す薄膜トランジスタと同様に作製することができる。
発光素子は、光を取り出すために、陽極又は陰極の少なくとも一方が透明になっている。
ここで、透明とは、少なくとも発光波長における透過率が十分に高いことを意味する。光
の取り出し方式としては、基板上に薄膜トランジスタ及び発光素子を形成し、該基板とは
反対側の面から光を取り出す上面射出方式（上面取り出し方式）や、基板側の面から光を
取り出す下面射出方式（下面取り出し方式）、基板側およびその反対側の面から光を取り
出す両面射出方式（両面取り出し方式）などがある。
上面射出方式の発光素子について図１４（Ａ）を参照して説明する。
図１４（Ａ）は、発光素子７０２から発せられる光が陽極７０５側に抜ける場合の、画素
の断面図を示している。ここでは、発光素子７０２の陰極７０３と駆動用ＴＦＴであるＴ
ＦＴ７０１が電気的に接続されており、陰極７０３上に発光層７０４、陽極７０５が順に
積層されている。陰極７０３としては、仕事関数が小さく、光を反射する導電膜を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等の材料を用いて陰極
７０３を形成することが望ましい。発光層７０４は、単層で構成されていても、複数の層
が積層されるように構成されていても良い。複数の層で構成されている場合、陰極７０３
上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層すると良
いが、もちろん、これらの層を全て設ける必要はない。陽極７０５は光を透過する導電性
材料を用いて形成する。例えば、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を
用いれば良い。
陰極７０３及び陽極７０５で発光層７０４を挟んだ構造を、発光素子７０２と呼ぶことが
できる。図１４（Ａ）に示した画素の場合、発光素子７０２から発せられる光は、矢印で
示すように陽極７０５側に射出される。
次に、下面射出方式の発光素子について図１４（Ｂ）を参照して説明する。
図１４（Ｂ）は、発光素子７１２から発せられる光が陰極７１３側に抜ける場合の、画素
の断面図を示している。ここでは、駆動用ＴＦＴ７１１と電気的に接続された透光性を有
する導電膜７１７上に、発光素子７１２の陰極７１３が形成されており、陰極７１３上に
発光層７１４、陽極７１５が順に積層されている。なお、陽極７１５が透光性を有する場
合、該陽極７１５上を覆うように遮蔽膜７１６を設けても良い。陰極７１３は、図１４（
Ａ）の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただしその膜
厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍ
程度の膜厚を有するアルミニウム膜を、陰極７１３として用いることができる。発光層７
１４は、図１４（Ａ）と同様に、単層で構成されていても、複数の層が積層されるように
構成されていても良い。陽極７１５は、光を透過する必要はないが、図１４（Ａ）と同様
に、透光性を有する導電性材料を用いて形成しても良い。遮蔽膜７１６には、光を反射す
る金属等を用いることができるが、これに限定されない。例えば、黒の顔料を添加した樹
脂等を用いることもできる。
陰極７１３及び陽極７１５で、発光層７１４を挟んだ構造を発光素子７１２と呼ぶことが
できる。図１４（Ｂ）に示した画素の場合、発光素子７１２から発せられる光は、矢印で
示すように陰極７１３側に射出される。
次に、両面射出方式の発光素子について、図１４（Ｃ）を参照して説明する。
図１４（Ｃ）は、駆動用ＴＦＴ７２１と電気的に接続された透光性を有する導電膜７２７
上に、発光素子７２２の陰極７２３が形成されており、陰極７２３上に発光層７２４、陽
極７２５が順に積層されている。陰極７２３は、図１４（Ａ）の場合と同様に、仕事関数
が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度とする
。例えば２０ｎｍの膜厚を有するＡｌを、陰極７２３として用いることができる。発光層
７２４は、図１４（Ａ）と同様に、単層で構成されていても、複数の層が積層されるよう
に構成されていても良い。陽極７２５は、図１４（Ａ）と同様に、透光性を有する導電性
材料を用いて形成することができる。
陰極７２３と、発光層７２４と、陽極７２５とが重なった構造を発光素子７２２と呼ぶこ
とができる。図１４（Ｃ）に示した画素の場合、発光素子７２２から発せられる光は、矢
印で示すように陽極７２５側と陰極７２３側の両方に射出される。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。また、ここでは、発光素子の駆動を制御する薄膜トラ
ンジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用Ｔ
ＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお、本実施の形態で示す半導体装置は、図１４に示した構成に限定されるものではなく
、各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１５を参照して説明する。図１５は、第１の基板４５０１上に形成され
た薄膜トランジスタ４５０９、薄膜トランジスタ４５１０および発光素子４５１１を、第
２の基板４５０６とシール材４５０５によって封止したパネルの平面図および断面図であ
る。ここで、図１５（Ａ）は平面図を示し、図１５（Ｂ）は、図１５（Ａ）のＨ−Ｉにお
ける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂを囲むようにして、シール
材４５０５が設けられている。また、画素部４５０２、信号線駆動回路４５０３ａ、信号
線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂの上に第
２の基板４５０６が設けられている。つまり、画素部４５０２、信号線駆動回路４５０３
ａ、４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、第１の基板
４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密
封されている。このように、気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフ
ィルム、紫外線硬化樹脂フィルム等）やカバー材などを用いてパッケージング（封入）す
ることが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、
薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４５０２に含まれる薄膜
トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０
９を例示している。
薄膜トランジスタ４５０９、薄膜トランジスタ４５１０は、実施の形態１〜５において示
した薄膜トランジスタを適用することができる。なお、本実施の形態において、薄膜トラ
ンジスタ４５０９、薄膜トランジスタ４５１０はｎチャネル型薄膜トランジスタである。
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電
極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気
的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光
層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限
定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１
の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜、有機ポリシロキサンなどを用いて形成する。
特に、感光性を有する材料を用いて第１の電極層４５１７上に開口部を形成し、その開口
部の側壁が、連続した曲率を持つ傾斜面となるようにすることが好ましい。
電界発光層４５１２は、単層で構成されていても、複数の層が積層されるように構成され
ていても良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４
ａ、走査線駆動回路４５０４ｂ、画素部４５０２などに与えられる各種信号は、ＦＰＣ４
５１８ａ、ＦＰＣ４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極層４５１７
と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９や薄膜トラ
ンジスタ４５１０のソース電極層及びドレイン電極層と同じ導電膜から形成される例につ
いて示している。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性を有さなければなら
ない。透光性を有する基板としては、ガラス板、プラスチック板、ポリエステルフィルム
、アクリルフィルムなどがある。
充填材４５０７としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂や
熱硬化樹脂などを用いることができる。例えば、ＰＶＣ（ポリビニルクロライド）、アク
リル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）、Ｅ
ＶＡ（エチレンビニルアセテート）などを用いることができる。本実施の形態では、充填
材として窒素を用いる例について示している。
必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（
λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを設けてもよい。また、表面
には反射防止処理を施しても良い。例えば、表面の凹凸により反射光を拡散し、映り込み
を低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走
査線駆動回路４５０４ｂは、別途用意された基板上の単結晶半導体膜又は多結晶半導体膜
によって形成されていても良い。また、信号線駆動回路のみ、若しくはその一部、または
走査線駆動回路のみ、若しくはその一部のみを別途形成して実装しても良く、本実施の形
態は図１５の構成に限定されない。
以上の工程により、高性能な発光表示装置（表示パネル）を作製することができる。なお
、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる
。
（実施の形態９）
半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示
するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペー
パーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレ
ジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を
図１６、図１７に示す。
図１６（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１６（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
また、図１７は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１７では表示部２７０５）に文章を表示し、左側の表示部
（図１７では表示部２７０７）に画像を表示することができる。
また、図１７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態１０）
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器
としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、
コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジ
タルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機
、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、などが挙げられる。
図１８（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャネルや音量の操作を行うことができ、表示部９６０３に表示される
映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９
６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１８（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。この場合、所望の画像データを無線で取り込み、表示させることができる。
図１９（Ａ）は、筐体９８８１と筐体９８９１の２つの筐体で構成される携帯型遊技機で
ある。筐体９８８１と筐体９８９１は、連結部９８９３により、開閉可能に連結されてい
る。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が
組み込まれている。また、図１９（Ａ）に示す携帯型遊技機は、スピーカ部９８８４、記
録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子
９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光
、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流
量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン
９８８９）等を備えている。なお、携帯型遊技機は、少なくとも半導体装置を備えた構成
であれば、上述の構成に限定されずその他の構成を有していても良い。図１９（Ａ）に示
す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部
に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。
なお、図１９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、その他の様々
な機能を有していても良い。
図１９（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００の筐体９９０１には、表示部９９０３が組み込まれている。また、スロッ
トマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイ
ン投入口、スピーカなどを備えている。なお、スロットマシン９９００は、少なくとも半
導体装置を備えた構成であれば、上述の構成に限定されずその他の構成を有していても良
い。
図２０（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２０（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２に触れること、又は筐体１００１の操作
ボタン１００３の操作などにより行われる。また、表示部１００２に表示される画像の種
類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動
画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２０（Ｂ）も携帯電話機の一例である。図２０（Ｂ）の携帯電話機は、表示装置９４１
０と、通信装置９４００とを有する。表示装置９４１０は、筐体９４１１、表示部９４１
２、及び操作ボタン９４１３を含む。また、通信装置９４００は、操作ボタン９４０２、
外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光
部９４０６を含む。表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方
向に脱着可能になっている。よって、表示装置９４１０と通信装置９４００の短軸同士を
取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることも
できる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０
を取り外し、表示装置９４１０のみを単独で用いることもできる。通信装置９４００と表
示装置９４１０とは、それぞれ充電可能なバッテリーを有し、無線通信又は有線通信によ
り画像又は入力情報の授受が行われる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態１１）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について
図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの
部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説
明は省略し、異なる点について詳細に説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０６を形成する（図２１（Ａ）参照）。当該工程は
、実施の形態１に示す工程と同様である。
次に、上記のレジストマスク１０４およびレジストマスク１０６を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１１０を形成した後、レジストマスク
１０４およびレジストマスク１０６を後退させて第１の配線１１０上にレジストマスク１
１２を形成し、形成されたレジストマスク１１２、ゲート電極１０８、第１の配線１１０
を覆うように、ゲート絶縁層１１４を形成する（図２１（Ｂ）参照）。当該工程について
も実施の形態１と同様であるため、詳細は省略する。
次に、ゲート絶縁層１１４上に導電層１１６および導電性の高い半導体層１８０を順に積
層して形成する（図２１（Ｃ）参照）。導電層１１６は、例えば、モリブデン膜やチタン
膜の単層構造で形成することができる。また、導電層１１６を積層構造で形成してもよく
、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜
と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブ
デン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、
これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−
Ｎｄ）膜を用いてもよい。さらに、導電層１１６を、シリコンを含むアルミニウム膜の単
層構造としてもよい。導電層１１６の詳細については、実施の形態１における導電層１０
２の詳細等を参照することができる。
導電性の高い半導体層１８０は、後に形成される島状の半導体層より導電性が高いもので
あれば特に限定されない。例えば、後に形成される島状の半導体層が酸化物半導体材料を
用いて形成される場合には、同様の酸化物半導体材料からなる膜を、形成条件を異ならせ
て形成することができる。もちろん、後の島状の半導体層と異なる材料を用いて導電性の
高い半導体層１８０を形成しても良い。本実施の形態においては、導電性の高い半導体層
１８０と後の島状の半導体層を同じ材料で形成する場合について説明する。
本実施の形態において、導電性の高い半導体層１８０は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物
半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法
で形成する。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５０
０ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ
、温度を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはア
ルゴン等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
次に、導電層１１６および導電性の高い半導体層１８０を選択的にエッチングして、ソー
ス電極１１８、ドレイン電極１２０、第２の配線１２２、導電性の高い半導体層１８２、
導電性の高い半導体層１８４、導電性の高い半導体層１８６を形成した後、ゲート電極１
０８と重畳する領域において、ソース電極１１８、ドレイン電極１２０、導電性の高い半
導体層１８２、導電性の高い半導体層１８４の一部と接するように島状の半導体層１２４
を形成する（図２１（Ｄ）参照）。
ここでは、導電性の高い半導体層１８６を第２の配線１２２上に設ける構成としているが
、開示される発明はこれに限定されない。導電性の高い半導体層は、少なくとも、ソース
電極１１８、ドレイン電極１２０、および島状の半導体層１２４に接するように形成され
ていればよい。また、島状の半導体層１２４の形成前には、その被形成面に対して表面処
理を施しても良い。表面処理の具体例については、実施の形態１等を参照することができ
る。
本実施の形態において、島状の半導体層１２４は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成
する。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ
、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度
を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはアルゴン
等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
また、本実施の形態においては、導電性の高い半導体層１８０と、島状の半導体層１２４
の成膜条件は異ならせている。例えば、導電性の高い半導体層１８０の成膜条件は、島状
の半導体層１２４の成膜条件より、アルゴンガスの流量に対する酸素ガスの流量を小さい
ものとする。より具体的には、導電性の高い半導体層の成膜条件は、希ガス（アルゴン、
又はヘリウムなど）雰囲気下、または、酸素ガス１０％以下、希ガス９０％以上の雰囲気
下とし、通常の導電性の半導体層の成膜条件は、酸素雰囲気下、または、希ガスに対する
酸素ガスの流量比が１以上の雰囲気下とする。このようにすることで、導電性の異なる２
種類の半導体層を形成することができる。
なお、本実施の形態においては、島状の半導体層１２４を、酸化物半導体材料を用いて形
成する場合について示しているが、開示する発明はこれに限定されない。島状の半導体層
１２４を、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド、ガリ
ウムヒ素、インジウムリンなどの半導体材料を用いて形成しても良い。
また、その他の詳細については実施の形態１等を参照すればよい。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１９０
を形成することができる。また、第２の配線１２２が第１の配線１１０を乗り越える領域
（第１の配線１１０と第２の配線１２２が交差する領域）において、第１の配線１１０、
レジストマスク１１２、ゲート絶縁層１１４、第２の配線１２２、導電性の高い半導体層
１８６の積層構造を形成することができる。これにより、工程数の増加を抑制しつつ、寄
生容量の容量値を低減することができる。
その後、各種電極や配線を形成することでトランジスタ１９０を具備する半導体装置が完
成する。
本実施の形態において示すように、多階調マスクを用いて形成したレジストマスクの一部
を第１の配線と第２の配線との間に設けることにより、工程数の増加を抑制しつつ、寄生
容量の容量値を低減することができる。
さらに、本実施の形態において示すように、導電性の高い半導体層を、ソース電極（また
はドレイン電極）および島状の半導体層と接するように設けることで、トランジスタの電
気的特性や信頼性などを向上させることができる。これにより、優れた半導体装置を提供
することができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態１２）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について
図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの
部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説
明は省略し、異なる点について詳細に説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０６を形成する（図２２（Ａ）参照）。当該工程は
、実施の形態１に示す工程と同様である。
次に、上記のレジストマスク１０４およびレジストマスク１０６を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１１０を形成した後、レジストマスク
１０４およびレジストマスク１０６を後退させて第１の配線１１０上にレジストマスク１
１２を形成し、形成されたレジストマスク１１２、ゲート電極１０８、第１の配線１１０
を覆うように、ゲート絶縁層１１４を形成する（図２２（Ｂ）参照）。当該工程について
も実施の形態１と同様であるため、詳細は省略する。
次に、ゲート絶縁層１１４上に導電性の高い半導体層１８１および導電層１１６を順に積
層して形成する（図２２（Ｃ）参照）。
導電性の高い半導体層１８１は、後に形成される島状の半導体層より導電性が高いもので
あれば特に限定されない。例えば、後に形成される島状の半導体層が酸化物半導体材料を
用いて形成される場合には、同様の酸化物半導体材料からなる膜を、形成条件を異ならせ
て形成することができる。もちろん、後の島状の半導体層と異なる材料を用いて導電性の
高い半導体層１８１を形成しても良い。本実施の形態においては、導電性の高い半導体層
１８１と後の島状の半導体層を同じ材料で形成する場合について説明する。
本実施の形態において、導電性の高い半導体層１８１は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物
半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法
で形成する。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５０
０ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ
、温度を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはア
ルゴン等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
導電層１１６は、例えば、モリブデン膜やチタン膜の単層構造で形成することができる。
また、導電層１１６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜と
の積層構造とすることができきる。また、チタン膜と、アルミニウム膜と、チタン膜とを
順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン
膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウ
ム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導
電層１１６を、シリコンを含むアルミニウム膜の単層構造としてもよい。導電層１１６の
詳細については、実施の形態１における導電層１０２の詳細等を参照することができる。
次に、導電層１１６および導電性の高い半導体層１８１を選択的にエッチングして、ソー
ス電極１１８、ドレイン電極１２０、第２の配線１２２、導電性の高い半導体層１８３、
導電性の高い半導体層１８５、導電性の高い半導体層１８７を形成した後、ゲート電極１
０８と重畳する領域において、ソース電極１１８、ドレイン電極１２０、導電性の高い半
導体層１８３、導電性の高い半導体層１８５の一部と接するように島状の半導体層１２４
を形成する（図２２（Ｄ）参照）。
なお、導電性の高い半導体層は、少なくとも、ソース電極１１８、ドレイン電極１２０、
および島状の半導体層１２４に接するように形成されていればよい。また、島状の半導体
層１２４の形成前には、その被形成面に対して表面処理を施しても良い。表面処理の具体
例については、実施の形態１等を参照することができる。
本実施の形態において、島状の半導体層１２４は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成
する。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ
、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度
を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはアルゴン
等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
また、本実施の形態においては、導電性の高い半導体層１８１と、島状の半導体層１２４
の成膜条件は異ならせている。例えば、導電性の高い半導体層１８１の成膜条件は、島状
の半導体層１２４の成膜条件より、アルゴンガスの流量に対する酸素ガスの流量を小さい
ものとする。より具体的には、導電性の高い半導体層の成膜条件は、希ガス（アルゴン、
又はヘリウムなど）雰囲気下、または、酸素ガス１０％以下、希ガス９０％以上の雰囲気
下とし、通常の導電性の半導体層の成膜条件は、酸素雰囲気下、または、希ガスに対する
酸素ガスの流量比が１以上の雰囲気下とする。このようにすることで、導電性の異なる２
種類の半導体層を形成することができる。
なお、本実施の形態においては、島状の半導体層１２４を、酸化物半導体材料を用いて形
成する場合について示しているが、開示する発明はこれに限定されない。島状の半導体層
１２４を、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド、ガリ
ウムヒ素、インジウムリンなどの半導体材料を用いて形成しても良い。
また、その他の詳細については実施の形態１等を参照すればよい。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１９２
を形成することができる。また、第２の配線１２２が第１の配線１１０を乗り越える領域
（第１の配線１１０と第２の配線１２２が交差する領域）において、第１の配線１１０、
レジストマスク１１２、ゲート絶縁層１１４、導電性の高い半導体層１８７、第２の配線
１２２の積層構造を形成することができる。これにより、工程数の増加を抑制しつつ、寄
生容量の容量値を低減することができる。
その後、各種電極や配線を形成することでトランジスタ１９２を具備する半導体装置が完
成する。
本実施の形態において示すように、多階調マスクを用いて形成したレジストマスクの一部
を第１の配線と第２の配線との間に設けることにより、工程数の増加を抑制しつつ、寄生
容量の容量値を低減することができる。
さらに、本実施の形態において示すように、導電性の高い半導体層を、ソース電極（また
はドレイン電極）および島状の半導体層と接するように設けることで、トランジスタの電
気的特性や信頼性などを向上させることができる。これにより、優れた半導体装置を提供
することができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
（実施の形態１３）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について
図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの
部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説
明は省略し、異なる点について詳細に説明する。
はじめに、基板１００上に導電層１０２を形成し、該導電層１０２上に選択的にレジスト
マスク１０４およびレジストマスク１０６を形成する（図２３（Ａ）参照）。当該工程は
、実施の形態１に示す工程と同様である。
次に、上記のレジストマスク１０４およびレジストマスク１０６を用いて導電層１０２を
エッチングし、ゲート電極１０８および第１の配線１１０を形成した後、レジストマスク
１０４およびレジストマスク１０６を後退させて第１の配線１１０上にレジストマスク１
１２を形成し、形成されたレジストマスク１１２、ゲート電極１０８、第１の配線１１０
を覆うように、ゲート絶縁層１１４を形成する（図２３（Ｂ）参照）。当該工程について
も実施の形態１と同様であるため、詳細は省略する。
次に、ゲート絶縁層１１４上に導電性の高い半導体層１８１、導電層１１６、および導電
性の高い半導体層１８０を順に積層して形成する（図２３（Ｃ）参照）。
導電性の高い半導体層１８０および導電性の高い半導体層１８１は、後に形成される島状
の半導体層より導電性が高いものであれば特に限定されない。例えば、後に形成される島
状の半導体層が酸化物半導体材料を用いて形成される場合には、同様の酸化物半導体材料
からなる膜を、形成条件を異ならせて形成することができる。もちろん、後の島状の半導
体層と異なる材料を用いて導電性の高い半導体層１８０および導電性の高い半導体層１８
１を形成しても良い。また、導電性の高い半導体層１８０と導電性の高い半導体層１８１
を異なる材料で形成しても良い。本実施の形態においては、導電性の高い半導体層１８０
、導電性の高い半導体層１８１および後の島状の半導体層を同じ材料で形成する場合につ
いて説明する。
本実施の形態において、導電性の高い半導体層１８０および導電性の高い半導体層１８１
は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ
＝１：１：１）を用いたスパッタ法で形成する。該スパッタは、例えば、基板１００とタ
ーゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ
）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン等の希
ガス雰囲気、酸素雰囲気、またはアルゴン等の希ガスと酸素との混合雰囲気とする条件で
行うことができる。
導電層１１６は、例えば、モリブデン膜やチタン膜の単層構造で形成することができる。
また、導電層１１６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜と
の積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順
に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜
とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム
膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電
層１１６を、シリコンを含むアルミニウム膜の単層構造としてもよい。導電層１１６の詳
細については、実施の形態１における導電層１０２の詳細等を参照することができる。
次に、導電層１１６、導電性の高い半導体層１８０、および導電性の高い半導体層１８１
を選択的にエッチングして、ソース電極１１８、ドレイン電極１２０、第２の配線１２２
、導電性の高い半導体層１８２、導電性の高い半導体層１８３、導電性の高い半導体層１
８４、導電性の高い半導体層１８５、導電性の高い半導体層１８６、導電性の高い半導体
層１８７を形成した後、ゲート電極１０８と重畳する領域において、ソース電極１１８、
ドレイン電極１２０、導電性の高い半導体層１８２、導電性の高い半導体層１８３、導電
性の高い半導体層１８４、導電性の高い半導体層１８５の一部と接するように島状の半導
体層１２４を形成する（図２３（Ｄ）参照）。
なお、導電性の高い半導体層は、少なくとも、ソース電極１１８、ドレイン電極１２０、
および島状の半導体層１２４に接するように形成されていればよい。また、島状の半導体
層１２４の形成前には、その被形成面に対して表面処理を施しても良い。表面処理の具体
例については、実施の形態１等を参照することができる。
本実施の形態において、島状の半導体層１２４は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成
する。該スパッタは、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ
、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度
を２０℃〜１００℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはアルゴン
等の希ガスと酸素との混合雰囲気とする条件で行うことができる。
また、本実施の形態においては、導電性の高い半導体層１８０および導電性の高い半導体
層１８１と、島状の半導体層１２４の成膜条件は異ならせている。例えば、導電性の高い
半導体層１８０および導電性の高い半導体層１８１の成膜条件は、島状の半導体層１２４
の成膜条件より、アルゴンガスの流量に対する酸素ガスの流量を小さいものとする。より
具体的には、導電性の高い半導体層の成膜条件は、希ガス（アルゴン、又はヘリウムなど
）雰囲気下、または、酸素ガス１０％以下、希ガス９０％以上の雰囲気下とし、通常の導
電性の半導体層の成膜条件は、酸素雰囲気下、または、希ガスに対する酸素ガスの流量比
が１以上の雰囲気下とする。このようにすることで、導電性の異なる２種類の半導体層を
形成することができる。
なお、本実施の形態においては、島状の半導体層１２４を、酸化物半導体材料を用いて形
成する場合について示しているが、開示する発明はこれに限定されない。島状の半導体層
１２４を、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド、ガリ
ウムヒ素、インジウムリンなどの半導体材料を用いて形成しても良い。
また、その他の詳細については実施の形態１等を参照すればよい。
以上により、島状の半導体層１２４をチャネル形成領域として用いるトランジスタ１９４
を形成することができる。また、第２の配線１２２が第１の配線１１０を乗り越える領域
（第１の配線１１０と第２の配線１２２が交差する領域）において、第１の配線１１０、
レジストマスク１１２、ゲート絶縁層１１４、導電性の高い半導体層１８７、第２の配線
１２２、導電性の高い半導体層１８６の積層構造を形成することができる。これにより、
工程数の増加を抑制しつつ、寄生容量の容量値を低減することができる。
その後、各種電極や配線を形成することでトランジスタ１９４を具備する半導体装置が完
成する。
本実施の形態において示すように、多階調マスクを用いて形成したレジストマスクの一部
を第１の配線と第２の配線との間に設けることにより、工程数の増加を抑制しつつ、寄生
容量の容量値を低減することができる。
さらに、本実施の形態において示すように、導電性の高い半導体層を、ソース電極（また
はドレイン電極）および島状の半導体層と接するように設けることで、トランジスタの電
気的特性や信頼性などを向上させることができる。これにより、優れた半導体装置を提供
することができる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることがで
きる。
本実施例では、開示する発明の効果を確認すべく、トランジスタの電流電圧特性、および
移動度特性を調査した。以下、図面を参照して説明する。
本実施例の調査は、実施の形態１２に係る構成のトランジスタ（以下トランジスタＡ）を
用いて行った（図２４（Ａ）参照）。また、比較のため、ソース電極（またはドレイン電
極）下部の導電性の高い半導体層を設けない構成のトランジスタ（以下トランジスタＢ）
においても同様の調査を行った（図２４（Ｂ）参照）。
トランジスタの作製方法は実施の形態１２に準ずるものとした。ここで、トランジスタＡ
と、トランジスタＢの作製工程における相違点は、ソース電極（またはドレイン電極）下
部の導電性の高い半導体層を形成する工程の有無のみである。なお、ソース電極（または
ドレイン電極）にはチタンを、導電性の高い半導体層および島状の半導体層にはインジウ
ム、ガリウムおよび亜鉛を含む酸化物半導体材料を用いた。また、島状の半導体層を形成
する前に、表面処理として逆スパッタ処理を行っている。トランジスタのチャネル長は２
０μｍ、チャネル幅は２０ｎｍ、導電性の高い半導体層の膜厚は５ｎｍであった。
図２５（Ａ）にトランジスタＡの電流電圧特性および移動度特性を、図２５（Ｂ）にトラ
ンジスタＢの電流電圧特性および移動度特性を示す。横軸はゲート電圧（Ｖｇ）、縦軸は
、電流値（Ｉｄ）または電界効果移動度（μＦＥ）を表している。ここで、ソース−ドレ
イン電圧は１０Ｖとした。図２５（Ａ）では、電流電圧特性に大きなばらつきが生じてい
る。一方、図２５（Ｂ）では、ばらつきは極めて小さくなっている。
上記現象の詳細は不明であるが、導電性の高い半導体層による島状の半導体層とソース電
極（またはドレイン電極）との電気的接続の改善などがその要因であると考察される。
このように、導電性の高い半導体層をソース電極（またはドレイン電極）と島状の半導体
層との間に設けることにより、電気的特性の優れた半導体装置を提供することができる。
本実施例は、他の実施の形態と適宜組み合わせて用いることができる。
１００ 基板
１０２ 導電層
１０４ レジストマスク
１０５ レジストマスク
１０６ レジストマスク
１０８ ゲート電極
１０９ 第１の配線
１１０ 第１の配線
１１１ 絶縁層
１１２ レジストマスク
１１３ 絶縁層
１１４ ゲート絶縁層
１１５ 絶縁層
１１６ 導電層
１１７ 半導体層
１１８ ソース電極
１１９ 半導体層
１２０ ドレイン電極
１２１ 半導体層
１２２ 第２の配線
１２３ 半導体層
１２４ 半導体層
１４３ スリット部
１５０ トランジスタ
１５２ 積層構造
１６０ トランジスタ
１６２ 積層構造
１７０ トランジスタ
１７２ 積層構造
１８０ 半導体層
１８１ 半導体層
１８２ 半導体層
１８３ 半導体層
１８４ 半導体層
１８５ 半導体層
１８６ 半導体層
１８７ 半導体層
１９０ トランジスタ
１９２ トランジスタ
１９４ トランジスタ
２００ 基板
２０１ 導電層
２０２ ゲート電極
２０３ 導電層
２０４ 容量配線
２０５ 導電層
２０６ 第１の配線
２０７ 導電層
２０８ 第１の端子
２０９ レジストマスク
２１０ レジストマスク
２１２ ゲート絶縁層
２１４ ソース電極
２１６ ドレイン電極
２１８ 第２の配線
２２０ 接続電極
２２２ 第２の端子
２２４ 半導体層
２２６ 保護絶縁層
２２８ 透明導電層
２３０ 透明導電層
２３２ 透明導電層
２３４ 透明導電層
２５０ トランジスタ
６００ 基板
６０２ 基板
６５０ 薄膜トランジスタ
６６０ 電極層
６７０ 電極層
６８０ 球形粒子
６８０ａ 黒色領域
６８０ｂ 白色領域
６８２ 充填材
７０１ ＴＦＴ
７０２ 発光素子
７０３ 陰極
７０４ 発光層
７０５ 陽極
７１１ ＴＦＴ
７１２ 発光素子
７１３ 陰極
７１４ 発光層
７１５ 陽極
７１６ 遮蔽膜
７１７ 導電膜
７２１ ＴＦＴ
７２２ 発光素子
７２３ 陰極
７２４ 発光層
７２５ 陽極
７２７ 導電膜
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 素子層
２６０４ 液晶層
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０５１ 基板
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (4)

  1. 第１の導電層と、
    前記第１の導電層上の第１の絶縁層と、
    前記第１の絶縁層上の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された第２の導電層と、
    前記酸化物半導体層と電気的に接続された第３の導電層と、
    前記酸化物半導体層上、前記第２の導電層上、及び前記第３の導電層上の第２の絶縁層と、
    前記第２の絶縁層上に位置し、前記第３の導電層と電気的に接続された画素電極と、を有し、
    前記第１の導電層は、トランジスタのゲート電極として機能する第１の領域と、ゲート配線として機能する第２の領域とを有し、
    前記第１の領域は、前記第１の絶縁層を介して、前記酸化物半導体層と重なり、
    前記第２の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する第３の領域と、ソース配線として機能する第４の領域とを有し、
    前記第３の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
    前記第２の領域と前記第４の領域とが互いに重なる第１の部分を有し、
    前記第１の部分には、透明導電層が重なることを特徴とする半導体装置。
  2. 第１の導電層と、
    前記第１の導電層上の第１の絶縁層と、
    前記第１の絶縁層上の酸化物半導体層と、
    前記酸化物半導体層と電気的に接続された第２の導電層と、
    前記酸化物半導体層と電気的に接続された第３の導電層と、
    前記酸化物半導体層上、前記第２の導電層上、及び前記第３の導電層上の第２の絶縁層と、
    前記第２の絶縁層上に位置し、前記第３の導電層と電気的に接続された画素電極と、
    前記画素電極と同一材料を有する透明導電層と、を有し、
    前記第１の導電層は、トランジスタのゲート電極として機能する第１の領域と、ゲート配線として機能する第２の領域とを有し、
    前記第１の領域は、前記第１の絶縁層を介して、前記酸化物半導体層と重なり、
    前記第２の導電層は、前記トランジスタのソース電極又はドレイン電極の一方として機能する第３の領域と、ソース配線として機能する第４の領域とを有し、
    前記第３の導電層は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
    前記第２の領域と前記第４の領域とが互いに重なる第１の部分を有し、
    前記第１の部分には、前記透明導電層が重なることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記画素電極上の液晶層を有することを特徴とする半導体装置。
  4. 請求項１又は請求項２において、
    前記画素電極上の発光層を有することを特徴とする半導体装置。
JP2015143061A 2008-12-25 2015-07-17 半導体装置 Active JP6193925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015143061A JP6193925B2 (ja) 2008-12-25 2015-07-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008330258 2008-12-25
JP2008330258 2008-12-25
JP2015143061A JP6193925B2 (ja) 2008-12-25 2015-07-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014051073A Division JP5782539B2 (ja) 2008-12-25 2014-03-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017155180A Division JP6419914B2 (ja) 2008-12-25 2017-08-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2015222827A true JP2015222827A (ja) 2015-12-10
JP6193925B2 JP6193925B2 (ja) 2017-09-06

Family

ID=42285442

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2009281286A Active JP5503275B2 (ja) 2008-12-25 2009-12-11 半導体装置
JP2014051073A Expired - Fee Related JP5782539B2 (ja) 2008-12-25 2014-03-14 半導体装置
JP2015143061A Active JP6193925B2 (ja) 2008-12-25 2015-07-17 半導体装置
JP2017155180A Active JP6419914B2 (ja) 2008-12-25 2017-08-10 半導体装置
JP2018191867A Active JP6724103B2 (ja) 2008-12-25 2018-10-10 液晶表示装置
JP2020108836A Active JP7007430B2 (ja) 2008-12-25 2020-06-24 液晶表示装置
JP2022001079A Active JP7064062B2 (ja) 2008-12-25 2022-01-06 液晶表示装置
JP2022069837A Withdrawn JP2022105511A (ja) 2008-12-25 2022-04-21 液晶表示装置、電子機器
JP2023172534A Pending JP2024001143A (ja) 2008-12-25 2023-10-04 液晶表示装置、電子機器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009281286A Active JP5503275B2 (ja) 2008-12-25 2009-12-11 半導体装置
JP2014051073A Expired - Fee Related JP5782539B2 (ja) 2008-12-25 2014-03-14 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017155180A Active JP6419914B2 (ja) 2008-12-25 2017-08-10 半導体装置
JP2018191867A Active JP6724103B2 (ja) 2008-12-25 2018-10-10 液晶表示装置
JP2020108836A Active JP7007430B2 (ja) 2008-12-25 2020-06-24 液晶表示装置
JP2022001079A Active JP7064062B2 (ja) 2008-12-25 2022-01-06 液晶表示装置
JP2022069837A Withdrawn JP2022105511A (ja) 2008-12-25 2022-04-21 液晶表示装置、電子機器
JP2023172534A Pending JP2024001143A (ja) 2008-12-25 2023-10-04 液晶表示装置、電子機器

Country Status (5)

Country Link
US (8) US8114720B2 (ja)
JP (9) JP5503275B2 (ja)
KR (8) KR20100075744A (ja)
CN (2) CN101764091B (ja)
TW (6) TWI665791B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017158967A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8105887B2 (en) * 2009-07-09 2012-01-31 International Business Machines Corporation Inducing stress in CMOS device
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
KR102023126B1 (ko) * 2010-07-05 2019-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101208255B1 (ko) * 2010-09-17 2012-12-04 삼성전기주식회사 전자종이 표시장치
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US9105749B2 (en) * 2011-05-13 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
DE112012007294B3 (de) * 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
US10418581B2 (en) 2015-03-25 2019-09-17 Pioneer Corporation Light emitting device
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
KR102381647B1 (ko) * 2015-10-29 2022-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
KR102446344B1 (ko) 2017-11-16 2022-09-22 삼성디스플레이 주식회사 표시 장치 및 배선의 제조 방법
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
CN111902855B (zh) * 2018-03-26 2022-02-18 夏普株式会社 显示装置的制造方法以及显示装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
KR102019935B1 (ko) * 2018-12-21 2019-11-04 엘지디스플레이 주식회사 박막트랜지스터를 구비한 엑스레이 검출기
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220831A (ja) * 1988-07-08 1990-01-24 Sharp Corp 薄膜トランジスタアレイ
JPH0618929A (ja) * 1992-07-03 1994-01-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH09107088A (ja) * 1995-06-21 1997-04-22 General Electric Co <Ge> 交差領域補助誘電体層を含む固体アレイ装置
US5905549A (en) * 1995-12-30 1999-05-18 Lg Electronics, Inc. Redundant conductor structure for an LCD and method for formation thereof
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP2003029293A (ja) * 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224251A (ja) 1983-06-02 1984-12-17 Yuji Nakajima 研摩装置
JPS6068432U (ja) 1983-10-15 1985-05-15 オーバル機器工業株式会社 ガス流量計用圧力補正装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0829805B2 (ja) 1988-01-21 1996-03-27 村田機械株式会社 自動倉庫
JPH0213928A (ja) 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH03138980A (ja) 1989-10-25 1991-06-13 Hitachi Ltd 薄膜トランジスタ
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH04105210A (ja) 1990-08-27 1992-04-07 Fujitsu Ten Ltd 磁気テープ装置
JP2871101B2 (ja) 1990-12-12 1999-03-17 富士通株式会社 薄膜トランジスタマトリックス
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
KR960010723B1 (ko) 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07110493B2 (ja) 1992-04-28 1995-11-29 有限会社協同工業所 遠心成形コンクリート製品の内周面加工処理装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH07110493A (ja) 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd アクティブマトリクス型液晶パネル
JP2901499B2 (ja) 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4220627B2 (ja) 1999-08-04 2009-02-04 日東電工株式会社 偏光部材及び液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4134253B2 (ja) 2000-08-28 2008-08-20 シャープ株式会社 アクティブマトリクス基板及びその製造方法ならびに表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110996A (ja) 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100848084B1 (ko) 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR20040009816A (ko) 2002-07-26 2004-01-31 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI256732B (en) 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI312319B (en) * 2003-08-28 2009-07-21 Toppan Forms Co Ltd Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005215434A (ja) 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
KR101127889B1 (ko) 2004-02-17 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR101133757B1 (ko) * 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
JP2006201217A (ja) 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006215086A (ja) 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006126460A1 (ja) 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置および画素欠陥修正方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007119386A (ja) 2005-10-27 2007-05-17 Nec Tokin Corp インドール誘導体三量体の精製方法、該生成された三量体を含む電極活物質及び該電極活物質の製造方法並びにそれを用いた電気化学セル
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070080130A (ko) 2006-02-06 2007-08-09 삼성전자주식회사 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070115370A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080021863A (ko) 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4235921B2 (ja) 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2007134730A (ja) 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWM485258U (zh) * 2014-04-07 2014-09-01 Hsiang Chuan Machinery Co Ltd 多邊形立體織帶

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220831A (ja) * 1988-07-08 1990-01-24 Sharp Corp 薄膜トランジスタアレイ
JPH0618929A (ja) * 1992-07-03 1994-01-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH09107088A (ja) * 1995-06-21 1997-04-22 General Electric Co <Ge> 交差領域補助誘電体層を含む固体アレイ装置
US5905549A (en) * 1995-12-30 1999-05-18 Lg Electronics, Inc. Redundant conductor structure for an LCD and method for formation thereof
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP2003029293A (ja) * 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017158967A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
CN108780755A (zh) * 2016-03-18 2018-11-09 三菱电机株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法
US10747081B2 (en) 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device

Also Published As

Publication number Publication date
KR101705015B1 (ko) 2017-02-09
JP2020174187A (ja) 2020-10-22
US20220037368A1 (en) 2022-02-03
JP2014168061A (ja) 2014-09-11
KR20140144160A (ko) 2014-12-18
CN101764091A (zh) 2010-06-30
US10720451B2 (en) 2020-07-21
JP6724103B2 (ja) 2020-07-15
US10483290B2 (en) 2019-11-19
CN101764091B (zh) 2014-05-07
TW201843820A (zh) 2018-12-16
KR20100075744A (ko) 2010-07-05
TW201603253A (zh) 2016-01-16
JP7064062B2 (ja) 2022-05-09
JP6193925B2 (ja) 2017-09-06
US20170373172A1 (en) 2017-12-28
US20100167464A1 (en) 2010-07-01
KR101831162B1 (ko) 2018-04-04
JP2019021933A (ja) 2019-02-07
KR20210112288A (ko) 2021-09-14
TWI665791B (zh) 2019-07-11
KR20180021033A (ko) 2018-02-28
US20200335525A1 (en) 2020-10-22
TWI525705B (zh) 2016-03-11
US8114720B2 (en) 2012-02-14
TW201928483A (zh) 2019-07-16
US20150037944A1 (en) 2015-02-05
JP5503275B2 (ja) 2014-05-28
US11158654B2 (en) 2021-10-26
TW201041048A (en) 2010-11-16
KR20160037876A (ko) 2016-04-06
TW202024761A (zh) 2020-07-01
US8237167B2 (en) 2012-08-07
TWI709802B (zh) 2020-11-11
KR102165978B1 (ko) 2020-10-15
US9768280B2 (en) 2017-09-19
JP5782539B2 (ja) 2015-09-24
US20120119214A1 (en) 2012-05-17
US20190157307A1 (en) 2019-05-23
KR102132155B1 (ko) 2020-07-09
US20120268682A1 (en) 2012-10-25
JP6419914B2 (ja) 2018-11-07
KR102303320B1 (ko) 2021-09-23
US8878175B2 (en) 2014-11-04
KR20170018864A (ko) 2017-02-20
JP2022058520A (ja) 2022-04-12
TW201717368A (zh) 2017-05-16
CN103872062B (zh) 2017-01-11
KR20200117963A (ko) 2020-10-14
JP2024001143A (ja) 2024-01-09
TWI574391B (zh) 2017-03-11
JP2010170108A (ja) 2010-08-05
JP7007430B2 (ja) 2022-01-24
TWI687749B (zh) 2020-03-11
JP2018011064A (ja) 2018-01-18
KR20190018657A (ko) 2019-02-25
KR101707438B1 (ko) 2017-02-16
TWI641119B (zh) 2018-11-11
KR102491759B1 (ko) 2023-01-27
JP2022105511A (ja) 2022-07-14
CN103872062A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6419914B2 (ja) 半導体装置
JP6502453B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170810

R150 Certificate of patent or registration of utility model

Ref document number: 6193925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250