KR20070080130A - 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치 - Google Patents

박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR20070080130A
KR20070080130A KR1020060011272A KR20060011272A KR20070080130A KR 20070080130 A KR20070080130 A KR 20070080130A KR 1020060011272 A KR1020060011272 A KR 1020060011272A KR 20060011272 A KR20060011272 A KR 20060011272A KR 20070080130 A KR20070080130 A KR 20070080130A
Authority
KR
South Korea
Prior art keywords
electrode
silicon layer
gate
drain electrode
thin film
Prior art date
Application number
KR1020060011272A
Other languages
English (en)
Inventor
유영훈
송영구
박민욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011272A priority Critical patent/KR20070080130A/ko
Publication of KR20070080130A publication Critical patent/KR20070080130A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/18—Drum screens
    • B07B1/22—Revolving drums
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/42—Drive mechanisms, regulating or controlling devices, or balancing devices, specially adapted for screens
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/46—Constructional details of screens in general; Cleaning or heating of screens
    • B07B1/50—Cleaning
    • B07B1/52—Cleaning with brushes or scrapers
    • B07B1/522—Cleaning with brushes or scrapers with brushes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/04—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices according to size
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/14—Details or accessories
    • B07B13/16—Feed or discharge arrangements

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치에 관한 것으로, 본 발명에 따른 액정 표시 장치는 직선 형상의 서로 평행한 채널 영역을 두 개 이상 형성하여, 채널 불량을 줄이며 박막 트랜지스터의 기생 커패시터인 Cgs 값을 일정하게 할 수 있다.
박막 트랜지스터, 4 마스크, 채널 영역, 직선, 평행

Description

박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치{Thin Film Transitor and Liquid Crystal Dispay Having the Same}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터의 개략 평면도이다.
도 2는 도 1의 A-A 절단선의 단면도이다.
도 3은 도 1의 실리콘층을 형성하기 위한 마스크의 개략 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 개략 평면도이다.
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터의 개략 평면도이다.
도 6은 도 5의 실리콘층을 형성하기 위한 마스크의 개략 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 게이트 전극 120: 게이트 절연막
130: 실리콘층 140: 소스 전극
140a: 소스 전극 연장부 150: 드레인 전극
150a: 드레인 전극 연장부 160: 보호층
170: 화소 전극 180a, 180b: 채널 영역
240: 공통 전극 240a: 절개 패턴
300: 소스-드레인 마스크 330: 슬릿
본 발명은 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치에 관한 것으로, 특히 서로 평행한 채널 영역을 두 개 이상 형성하여, 채널 불량을 줄이며 박막 트랜지스터의 기생 커패시터인 Cgs(게이트 전극과 소스 전극 사이에 형성되는 기생 커패시터)값을 일정하게 할 수 있는 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치(LCD, Liquid Crystal Display)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 광의 양을 조절함으로써 원하는 화상을 표시하는 장치이다.
상기 액정 표시 장치는 기판 상에 형성된 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 복수의 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 영역에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되는 액정 화소를 포함하는 박막 트랜지스터 기판을 포함하여 이루어진다.
이러한 박막 트랜지스터 기판에 형성된 박막 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 실리콘층, 상기 실리콘층 상에 형성되는 소스 전극 및 드레인 전극을 포함하여 이루어진다.
상기 박막 트랜지스터는 게이트 전극에 소정의 전압이 인가되면, 실리콘층에 채널 영역이 형성되어 소스 전극과 드레인 전극을 전기적으로 연결한다.
상기 실리콘층과 소스 전극 및 드레인 전극은 마스크를 이용하여 형성하는데, 상기 마스크에는 소스 전극을 형성하기 위한 부분과 드레인 전극을 형성하기 위한 부분 사이에 채널 영역을 형성하기 위한 슬릿이 라운드 형상으로 형성된다.
그러나, 이와 같은 구조의 박막 트랜지스터 기판은 상기 슬릿이 라운드 형상으로 여러 방향으로 구부러지는 이유 등으로 인하여 노광 공정에서 광의 간섭에 의해 실리콘층을 제대로 형성하지 못하거나, 소스 전극과 드레인 전극이 연결되는 등의 불량이 발생되는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 서로 평행한 채널 영역을 두 개 이상 형성하여, 채널 불량을 줄이며 박막 트랜지스터의 기생 커패시터인 Cgs 값을 일정하게 할 수 있는 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치를 제공함을 그 목적으로 한다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 실리콘층; 및 상기 실리콘층 상에 형성된 소스 전극 및 드레인 전극을 포함하되, 상기 소스 전극과 드레인 전극의 연장부의 하면에는 상기 실리콘층이 접하며, 상기 게이트 전극 상에 위치되는 소스 전극와 드 레인 전극 중 적어도 어느 하나는 복수이고, 상기 게이트 전극에 소정의 전압이 인가될 때에 상기 실리콘층에 소스 전극과 드레인 전극을 연결하는 서로 평행한 채널 영역이 적어도 두 개가 형성되는 것을 특징으로 하는 박막 트랜지스터 기판이 제공된다.
상기 소스 전극과 드레인 전극은 상기 게이트 전극 상에서 소정의 간격을 두고 교호로 배치되는 것을 특징으로 한다.
상기 게이트 전극 상에 위치되는 소스 전극은 적어도 두 개인 것을 특징으로 한다.
상기 소스 전극 연장부와 드레인 전극 연장부의 간격은 상기 소스 전극과 드레인 전극의 간격보다 넓은 것을 특징으로 한다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 기판과, 상기 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 실리콘층과, 상기 실리콘층 상에 형성된 소스 전극 및 드레인 전극과, 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판; 및 기판과, 상기 기판 상에 형성된 컬러 필터와, 상기 컬러 필터 상에 화소 전극에 대응하여 형성되는 공통 전극을 포함하는 컬러 필터 기판을 포함하되,
상기 소스 전극과 드레인 전극의 연장부의 하면에는 상기 실리콘층이 접하며, 상기 게이트 전극 상에 위치되는 소스 전극와 드레인 전극 중 적어도 어느 하나는 복수이고, 상기 게이트 전극에 소정의 전압이 인가될 때에 상기 실리콘층에 소스 전극과 드레인 전극을 연결하는 서로 평행한 채널 영역이 적어도 두 개가 형성되는 것을 특징으로 하는 액정 표시 장치가 제공된다.
상기 소스 전극과 드레인 전극은 상기 게이트 전극 상에서 소정의 간격을 두고 교호로 배치되는 것을 특징으로 한다.
상기 게이트 전극 상에 위치되는 소스 전극은 적어도 두 개인 것을 특징으로 한다.
상기 화소 전극은 갈매기 모양으로 형성되며, 그에 대응하여 형성된 공통 전극에는 상기 갈매기 모양의 길이 방향에 대응하여 절개 패턴이 형성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 직선 형상의 서로 평행한 채널 영역을 두 개 이상 형성하여, 채널 불량을 줄이며 박막 트랜지스터의 기생 커패시터인 Cgs 값을 일정하게 할 수 있는 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치에 관한 것이다.
상기 액정 표시 장치는 기판 상에 형성된 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 복수의 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 영역에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되는 액 정 화소를 포함하는 박막 트랜지스터 기판을 포함하여 이루어진다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터의 개략 평면도이고, 도 2는 도 1의 A-A 절단선의 단면도이다. 또한, 도 3은 도 1의 실리콘층을 형성하기 위한 마스크의 개략 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 대하여 보다 상세하게 설명하면, 상기 박막 트랜지스터 기판에는 박막 트랜지스터가 형성되며, 상기 기판(100) 상에 형성되는 게이트 전극(110), 상기 게이트 전극(110) 상에 형성되는 게이트 절연막(120), 상기 게이트 절연막(120) 상에 형성되는 실리콘층(130), 상기 실리콘층(130) 상에 형성되는 소스 전극(140) 및 드레인 전극(150)을 포함하여 이루어진다.
이때, 본 발명의 제1 실시예에 따른 박막 트랜지스터는, 게이트 전극(110) 상에 데이터 라인과 연결된 두 개의 소스 전극(140)과 하나의 드레인 전극(150)이 위치된다. 보다 상세하게 설명하자면, 상기 박막 트랜지스터 기판의 게이트 전극(110) 상에서 해당 게이트 전극(110)을 가로지르는 방향으로 두 개의 소스 전극(140)과 드레인 전극(150)이 소정의 간격을 두고 교호로 배치된다. 또한, 상기 소스 전극(140)과 드레인 전극(150)의 하면에는 실리콘층(130)이 접한다. 이때, 상기 소스 전극(140)과 그 연장부(140a) 및 드레인 전극(150)과 그 연장부(150a)의 하면에도 실리콘층(130)이 접한다.
게이트 전극(110)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 등으로 형성될 수 있다. 상기 게이트 전극(110)은 단일층으로 이루어질 수 있고, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층 이상의 다중층으로 이루어질 수도 있다.
게이트 전극(110) 상에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(120)이 형성되어 있다. 게이트 절연막(120) 위에는 게이트 전극(110)에 전압이 인가될 때에 채널 영역을 형성하는 실리콘층(130)이 형성되고, 상기 실리콘층(130) 위에는 소스 전극(140) 및 드레인 전극(150)이 형성되어 있다. 이때, 상기 실리콘층(130)은 비정질 실리콘이나 다결정 실리콘으로 형성하는 것이 바람직하다.
이때, 상기 게이트 전극(110)에 소정의 전압이 인가되면, 상기 실리콘층(130)에 상기 두 개의 소스 전극(140)과 드레인 전극(150)을 전기적으로 연결하는 두 개의 채널 영역(180a, 180b)이 직선 형상으로 서로 평행하게 형성되고, 상기 두 개의 채널 영역(180a, 180b)으로 인하여 소스 전극(140)과 드레인 전극(150)이 전기적으로 연결된다.
이와 같은 박막 트랜지스터 기판은 다음과 같이 제조한다. 먼저, 투명 기판 상에 전극 물질을 형성한 다음 소정의 마스크를 통해 패터닝 공정을 실시하여 게이트 전극과 게이트 라인을 형성한다. 다음으로, 상기 게이트 전극과 게이트 라인의 상부에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 게이트 절연막, 활성층 및 전극 물질을 순차적으로 형성한다. 이때, 상기 활성층은 비정질 실리콘 또는 다결정 실리콘에 고농도의 불순물(N+)이 도핑된 물질로 이루어진다.
다음으로, 상기 전극 물질 상부에 감광막을 형성한 다음, 소정의 마스크를 통해 패터닝 공정을 실시하여 감광막의 패턴을 형성한다. 이때, 상기 게이트 전극 상의 전극 물질의 일부 영역 상에 형성된 상기 감광막 패턴의 일부에는 슬릿을 이용한 회절 노광을 적용하여 다른 영역의 감광막 패턴에 비해 얇은 두께를 갖도록 한다.
상기의 회절 노광의 결과, 게이트 전극 상의 감광막의 일부 영역은 소스 전극 및 드레인 전극이 형성될 영역보다 얇은 단차 구조로 형성된다. 또한, 상기 감광막 패턴을 식각 마스크로 하는 식각 공정을 통해 전극 물질 및 활성층 등을 식각한다.
그 결과, 상기 감광막 패턴을 식각 마스크로 적용하여 상기 전극 물질을 식각하여 소스 전극, 그와 연결되는 데이터 라인, 그리고 드레인 전극을 형성하고, 이후 상기 잔류하는 감광막의 패턴을 제거한다.
도 3을 참조하면, 상기 실리콘층(130)과 소스 전극(140) 및 드레인 전극(150)을 형성하기 위한 마스크(300)가 도시되어 있다. 상기 마스크(300)에는 두 개의 소스 전극(140)을 형성하기 위한 부분(340)과 드레인 전극(150)을 형성하기 위한 부분(350) 사이에 각각 두 개의 채널 영역(180a, 180b)을 형성하기 위한 슬릿(330)이 직선 형상으로 서로 평행하게 형성된다.
즉, 상기 마스크(300)는 실리콘층(130)과 소스 전극(140) 및 드레인 전극(180)을 동시에 패터닝할 수 있는 마스크이다. 따라서, 소스 전극(140)과 드레인 전극(150)의 하면은 물론, 소스 전극 연장부(140a) 및 드레인 전극 연장부(150a)의 하면에도 실리콘층(130)이 형성된다.
또한, 상기 소스 전극을 형성하기 위한 부분(340)과 드레인 전극을 형성하기 위한 부분(350) 사이에 형성된 슬릿(330)에 의하여 상기 소스 전극(140) 하면의 실리콘층(130)과 드레인 전극(150) 하면의 실리콘층(130)은 서로 연결된다. 따라서, 게이트 전극(110)에 소정의 전압이 인가될 때에 해당 실리콘층(130) 내에 채널 영역(180a, 180b)을 형성한다.
여기서, 상기 마스크(300)의 슬릿(330)은 두 개로서 직선 형상으로 서로 평행하게 형성된다. 따라서, 상기 실리콘층(130)을 노광하여 패터닝하는 공정에서 광의 간섭이 적게 일어나게 되므로 직선 형상의 서로 평행한 두 개의 채널 영역(180a, 180b)을 안정적이고 균일하게 형성할 수 있다.
즉, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판은 직선 형상의 두 개의 평행한 슬릿(330)이 형성된 마스크(300)를 이용하여 직선 형상의 서로 평행한 두 개의 채널 영역(180a, 180b)을 안정적으로 균일하게 형성할 수 있고, 그에 따라 복수의 화소에서 Cgs(게이트 전극과 소스 전극 사이에 형성되는 기생 커패시터)가 균일하게 나타나므로 화상을 보다 안정적이고 선명하게 표시할 수 있다.
다음으로, 도 4를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 개략 평면도이다.
도 4에 도시된 액정 표시 장치는 박막 트랜지스터 기판과, 이와 대향하여 배치되는 컬러 필터 기판과, 이들 두 기판 사이에 형성되는 액정층(미도시)으로 이루어진다.
박막 트랜지스터 기판은 투명 기판 상에, 게이트 신호를 전달하며 일방향으 로 연장되는 복수의 게이트 라인(Ga-1, Ga)과, 상기 게이트 라인에 교차하는 방향으로 연장되는 복수의 데이터 라인(Db-1, Db)과, 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터(TFT, Thin Film Transistor)를 포함한다.
이때, 도 1 내지 도 3에서 설명한 것과 같이, 게이트 전극(110) 상에 데이터 라인과 연결된 두 개의 소스 전극(140)과 하나의 드레인 전극(150)이 위치된다. 보다 상세하게 설명하자면, 상기 박막 트랜지스터 기판의 게이트 전극(110) 상에서 해당 게이트 전극(110)을 가로지르는 방향으로 두 개의 소스 전극(140)과 드레인 전극(150)이 소정의 간격을 두고 교호로 배치된다. 또한, 상기 소스 전극(140)과 드레인 전극(150)의 하면에는 실리콘층(130)이 접한다.
상기 박막 트랜지스터는 게이트 라인에 연결된 게이트 전극(110)과, 실리콘층(130)과, 데이터 라인에 연결된 소스 전극(140)과 드레인 전극(150)을 포함하여 이루어지며, 상기 드레인 전극(150)에는 화소 전극(170)이 접속된다.
이때, 상기 화소 전극(170)은 일반적으로 투명한 전도성 재질의 인듐 틴 옥사이드(indium tin oxide: ITO) 또는 인듐 징크 옥사이드(indium zinc oxide: IZO)로 형성하는 것이 바람직하다.
컬러 필터 기판은 투명 기판 상에 형성되는 컬러 필터와 공통 전극(240) 등을 포함한다. 공통 전극(240)은 상기 화소 전극(170)에 대응하여 형성되며, 해당 공통 전극(240)과 화소 전극(170) 사이에 전계를 형성하여 액정층의 액정 물질을 소정의 기울기로 기울여서 광을 투과시킨다.
이때, 본 발명의 제1 실시예에 따른 화소 전극(170)은 갈매기 모양으로 형성 되며, 그에 대응하는 공통 전극(240)은 상기 갈매기 모양의 길이 방향에 대응하여 절개 패턴(240a)이 형성된다.
이와 같은 구조의 액정 표시 장치는 상기 화소 전극(170)과 절개 패턴(240a)이 형성된 공통 전극(240) 사이에 전계를 형성하여, 액정 물질을 서로 다른 여러 방향으로 기울여서 여러 각도로 광을 투과시킬 수 있다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 직선 형상의 두 개의 평행한 슬릿(330)이 형성된 마스크(300)를 이용하여 직선 형상의 서로 평행한 두 개의 채널 영역(180a, 180b)을 안정적으로 균일하게 형성할 수 있고, 그에 따라 복수의 화소에서 Cgs(게이트 전극과 소스 전극 사이에 형성되는 기생 커패시터)가 균일하게 나타나므로 화상을 보다 안정적이고 선명하게 표시할 수 있다. 또한, 갈매기 모양의 화소 전극과 그에 대응하는 절개 패턴이 형성된 공통 전극을 이용하여 광시야각으로 화상을 표시할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터의 개략 평면도이며, 도 6은 도 5의 실리콘층을 형성하기 위한 마스크의 개략 평면도이다.
본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터는 제1 실시예와 비교하여, 소스 전극(140)과 그 연장부(140a), 드레인 전극(150)과 그 연장부(150a)의 형성 모양이 상이하다.
즉, 도 5에 도시된 박막 트랜지스터 기판에 형성된 박막 트랜지스터를 살펴보면, 소스 전극 연장부(140a)와 드레인 전극 연장부(150a)의 간격은 상기 소스 전 극(140)과 드레인 전극(150)의 간격보다 넓게 형성된다.
이때, 상기 소스 전극(140)과 그 연장부(140a) 그리고 드레인 전극(150)과 그 연장부(150a)는, 도 6에 도시된 마스크(300)를 이용하여 형성할 수 있다. 즉, 상기 마스크(300)의 슬릿(330)의 단부를, 소스 전극을 형성하는 부분(340) 및 드레인 전극을 형성하는 부분(350)과 멀어지게 하여, 채널 영역을 형성할 때에 슬릿(330)에 의한 광의 간섭을 보다 적어지게 하여 채널 영역을 보다 안정적으로 균일하게 형성할 수 있다.
즉, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판은 두 개의 평행한 슬릿(330)이 형성된 마스크(300)를 이용하여 서로 평행한 두 개의 채널 영역(180a, 180b)을 안정적으로 균일하게 형성할 수 있고, 그에 따라 복수의 화소에서 Cgs(게이트 전극과 소스 전극 사이에 형성되는 기생 커패시터)가 균일하게 나타나므로 화상을 보다 안정적이고 선명하게 표시할 수 있다.
본 발명의 따른 박막 트랜지스터 기판은 두 개의 소스 전극(140)과 하나의 드레인 전극(150)이 교호로 배치되는 것으로 설명하였지만, 이와는 달리 하나의 소스 전극과 두 개의 드레인 전극을 교호로 배치할 수도 있으며, 또한 소스 전극과 드레인 전극을 복수로 배치하고 각 전극의 사이에 직선 형상의 서로 평행한 복수의 채널 영역을 형성할 수도 있다.
본 발명의 권리 범위는 앞에서 설명한 각 실시예에 한정되는 것이 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자에 의한 모든 변경 및 개량도 본 발명의 권리 범위에 속한다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치는 직선 형상의 서로 평행한 채널 영역을 두 개 이상 형성하여, 채널 불량을 줄이며 박막 트랜지스터의 기생 커패시터인 Cgs 값을 일정하게 할 수 있다.

Claims (8)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 실리콘층; 및
    상기 실리콘층 상에 형성된 소스 전극 및 드레인 전극을 포함하되,
    상기 소스 전극과 드레인 전극의 연장부의 하면에는 상기 실리콘층이 접하며, 상기 게이트 전극 상에 위치되는 소스 전극와 드레인 전극 중 적어도 어느 하나는 복수이고, 상기 게이트 전극에 소정의 전압이 인가될 때에 상기 실리콘층에 소스 전극과 드레인 전극을 연결하는 서로 평행한 채널 영역이 적어도 두 개가 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 청구항 1에 있어서,
    상기 소스 전극과 드레인 전극은 상기 게이트 전극 상에서 소정의 간격을 두고 교호로 배치되는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 청구항 2에 있어서,
    상기 게이트 전극 상에 위치되는 소스 전극은 적어도 두 개인 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 소스 전극 연장부와 드레인 전극 연장부의 간격은 상기 소스 전극과 드레인 전극의 간격보다 넓은 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 기판과, 상기 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 실리콘층과, 상기 실리콘층 상에 형성된 소스 전극 및 드레인 전극과, 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판; 및
    기판과, 상기 기판 상에 형성된 컬러 필터와, 상기 컬러 필터 상에 화소 전극에 대응하여 형성되는 공통 전극을 포함하는 컬러 필터 기판을 포함하되,
    상기 소스 전극과 드레인 전극의 연장부의 하면에는 상기 실리콘층이 접하며, 상기 게이트 전극 상에 위치되는 소스 전극와 드레인 전극 중 적어도 어느 하나는 복수이고, 상기 게이트 전극에 소정의 전압이 인가될 때에 상기 실리콘층에 소스 전극과 드레인 전극을 연결하는 서로 평행한 채널 영역이 적어도 두 개가 형성되는 것을 특징으로 하는 액정 표시 장치.
  6. 청구항 5에 있어서,
    상기 소스 전극과 드레인 전극은 상기 게이트 전극 상에서 소정의 간격을 두고 교호로 배치되는 것을 특징으로 하는 액정 표시 장치.
  7. 청구항 6에 있어서,
    상기 게이트 전극 상에 위치되는 소스 전극은 적어도 두 개인 것을 특징으로 하는 액정 표시 장치.
  8. 청구항 5 내지 청구항 7 중 어느 한 항에 있어서,
    상기 화소 전극은 갈매기 모양으로 형성되며, 그에 대응하여 형성된 공통 전극에는 상기 갈매기 모양의 길이 방향에 대응하여 절개 패턴이 형성된 것을 특징으로 하는 액정 표시 장치.
KR1020060011272A 2006-02-06 2006-02-06 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치 KR20070080130A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011272A KR20070080130A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011272A KR20070080130A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20070080130A true KR20070080130A (ko) 2007-08-09

Family

ID=38600587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011272A KR20070080130A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20070080130A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822270B1 (ko) * 2006-12-20 2008-04-16 전자부품연구원 박막 트랜지스터 및 그 제조방법
KR20160129178A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 액정 표시장치
US10483290B2 (en) 2008-12-25 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2021227105A1 (zh) * 2020-05-09 2021-11-18 Tcl华星光电技术有限公司 阵列基板及显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822270B1 (ko) * 2006-12-20 2008-04-16 전자부품연구원 박막 트랜지스터 및 그 제조방법
US10483290B2 (en) 2008-12-25 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10720451B2 (en) 2008-12-25 2020-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11158654B2 (en) 2008-12-25 2021-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11996416B2 (en) 2008-12-25 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160129178A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 액정 표시장치
WO2021227105A1 (zh) * 2020-05-09 2021-11-18 Tcl华星光电技术有限公司 阵列基板及显示面板
US11841597B2 (en) 2020-05-09 2023-12-12 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel

Similar Documents

Publication Publication Date Title
KR100456137B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US7855767B2 (en) Transflective liquid crystal display
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
EP2741135A1 (en) Tft-lcd array substrate
CN106932984B (zh) 薄膜晶体管基板及其制造方法
US20080265254A1 (en) Thin film transistor array substrate, method of manufacturing same, and display device
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR101211087B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US20120161140A1 (en) Tft array substrate and manufacturing method thereof
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
US7800704B2 (en) Liquid crystal display comprising intersecting common lines
US8730418B2 (en) Array substrate and method for manufacturing the same
US8247817B2 (en) Liquid crystal display device
CN109416492B (zh) 液晶显示装置
EP2261880A1 (en) Active matrix substrate and liquid crystal display device
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070080130A (ko) 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
KR20090091250A (ko) 액정표시장치용 어레이 기판
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination