JP2007250804A - 薄膜トランジスタ基板及びその製造方法 - Google Patents

Abstract

【課題】 薄膜トランジスタの駆動特性を向上させることができる薄膜トランジスタ基板及びこれの製造方法が開示される。
【解決手段】 薄膜トランジスタ基板は、絶縁基板、絶縁基板上に形成されてゲートライン及びゲートラインに接続されたゲート電極を含むゲート配線、ゲート配線を覆うゲート絶縁膜、ゲート電極と対応してゲート絶縁膜上に形成された活性層、活性層上に形成された酸化防止層、並びにゲート絶縁膜及び酸化防止層上に形成され、データライン、ソース電極、及びドレイン電極を含むデータ配線を含む。ゲート配線及びデータ配線は、インジウム酸化物、銀、及びインジウム酸化物が順次積層された３層膜構造を有する。したがって、配線抵抗を減少させると共に薄膜トランジスタの駆動特性を向上させることができる。
【選択図】 図２

Description

本発明は、薄膜トランジスタ基板及びその製造方法に関し、より詳細には低抵抗配線構造を有する薄膜トランジスタ基板及びその製造方法に関する。

一般的に、薄膜トランジスタ基板は、液晶表示装置または有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などにおいて、各画素を独立して駆動するための回路基板として用いられる。

薄膜トランジスタ基板は、走査信号を伝達する走査信号配線またはゲート配線と画像信号を伝達する画像信号配線またはデータ配線とを含む。また、薄膜トランジスタ基板は、ゲート配線及びデータ配線と接続されている薄膜トランジスタ、薄膜トランジスタと接続されている画素電極、ゲート配線を絶縁するゲート絶縁膜、及び薄膜トランジスタとデータ配線とを絶縁する保護膜を含む。

薄膜トランジスタは、ゲート配線の一部であるゲート電極、チャネルを形成する活性層、データ配線の一部であるソース電極及びドレイン電極、ゲート絶縁膜、並びに保護膜などで構成される。薄膜トランジスタは、ゲート配線を通して伝達される走査信号によってデータ配線を通して伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。

液晶表示装置が次第に大型化、高精細化することに応じて、ゲート配線及びデータ配線などの長さが大きく増加し、反対にゲート配線及びデータ配線などの幅は次第に減少している。これによって、配線の抵抗及び各種寄生容量の増加によって信号が歪む問題が発生する。したがって、従来の配線材料として一般的に用いられているアルミニウム合金に比べて低い比抵抗を有する銀（Ａｇ）を用いて配線を形成する方法が注目されている。しかし、銀は、ガラス基板やシリコン層などに対して接着力が弱いという短所を有する。したがって、洗浄などの後に続く工程で薄膜が密着しないか、外れるようになって、配線が切れるなどの不良が頻発する。また、銀は、窒化珪素などからなるゲート絶縁膜をエッチングする工程において、エッチング剤によって損傷しやすいという問題点もある。

このような問題点を解決するために、最近では銀の下部及び上部にインジウムを含む酸化物を蒸着する３層膜の配線構造が開発されたことがある。しかし、インジウム酸化物に含まれている酸素が活性層に含まれている珪素と結合して酸化シリコン（ＳｉＯ_２）を形成するので、薄膜トランジスタの駆動に重要なオン電流（Ｉ_ｏｎ）が小さくなり、オフ電流（Ｉ_ｏｆｆ）が大きくなって、薄膜トランジスタの駆動が難しくなるという問題点が発生する。

したがって、本発明の目的は、低抵抗配線を用いる薄膜トランジスタの駆動特性を向上することができる薄膜トランジスタ基板を提供することにある。

また、本発明の目的は、前記薄膜トランジスタ基板の製造方法を提供することにある。

本発明の一特徴による薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成され、ゲートライン及び前記ゲートラインに接続されたゲート電極を含むゲート配線、前記ゲート配線を覆うゲート絶縁膜、前記ゲート電極と対応して前記ゲート絶縁膜上に形成された活性層、及び前記活性層上に形成された酸化防止層を含む。また、薄膜トランジスタ基板は、データライン、ソース電極、及びドレイン電極を含むデータ配線、前記データ配線を覆い前記ドレイン電極を露出させるコンタクトホールを有する保護膜、及び前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極に接続される画素電極を含む。前記データラインは、前記ゲート絶縁膜上に前記ゲートラインと交差するように形成される。前記ソース電極は、前記データラインに接続され、前記酸化防止層上に形成される。前記ドレイン電極は、前記ソース電極と離隔して前記酸化防止層上に形成される。

本発明の他の特徴による薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成され、ゲートライン及び前記ゲートラインに接続されたゲート電極を含むゲート配線、前記ゲート配線を覆うゲート絶縁膜、前記ゲート電極と対応して前記ゲート絶縁膜上に形成された活性層、及び前記活性層上に形成されたシリサイド層を含む。また、薄膜トランジスタ基板は、データライン、ソース電極、及びドレイン電極を含むデータ配線、前記データ配線を覆い前記ドレイン電極を露出させるコンタクトホールを有する保護膜、及び前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極に接続される画素電極を含む。前記データ配線は、インジウム酸化物、銀、及びインジウム酸化物が順次積層された３層膜構造を有する。前記データラインは、前記ゲート絶縁膜上に前記ゲートラインと交差するように形成される。前記ソース電極は前記データラインに接続され前記酸化防止層上に形成される。前記ドレイン電極は、前記ソース電極と離隔され、前記酸化防止層上に形成される。

本発明の一特徴による薄膜トランジスタ基板の製造方法は、ゲート配線を形成し、ゲート絶縁膜を形成し、活性層を形成し、酸化防止層を形成し、且つデータ配線を形成することを含む。前記ゲート配線は、ゲートライン及び前記ゲートラインに接続されたゲート電極を含み、絶縁基板上に形成される。前記ゲート絶縁膜は、前記ゲート配線を覆う。前記活性層は、前記ゲート電極と対応して前記ゲート絶縁膜上に形成される。前記酸化防止層は、前記活性層上に形成される。前記データ配線は、前記ゲートラインと交差するデータライン、前記データラインに接続され、前記酸化防止層上に配置されるソース電極、及び前記ソース電極と離隔されて前記酸化防止層上に配置されるドレイン電極を含む。

このような薄膜トランジスタ基板及びこれの製造方法によると、配線抵抗を減少させることと共に薄膜トランジスタの駆動特性を向上させることができる。

以下、添付した図面を参照して本発明の望ましい実施例をより詳細に説明する。

図１は、本発明の一実施例による薄膜トランジスタ基板の平面図であり、図２は、図１のＩ−Ｉ’に沿って見た断面図である。

図１及び図２を参照すると、本発明の一実施例による薄膜トランジスタ基板１００は、絶縁基板１１０、ゲート配線１２０、ゲート絶縁膜１３０、活性層１４０、酸化防止層１５０、及びデータ配線１６０を含む。

絶縁基板１１０は、光が透過される透明な物質からなる。一例として、絶縁基板１１０はガラスからなる。

ゲート配線１２０は、絶縁基板１１０上に形成され、ゲートライン１２２及びゲートライン１２２に接続されたゲート電極１２４を含む。ゲートライン１２２は横方向に延びている。ゲート電極１２４はゲートライン１２２に接続され、薄膜トランジスタ（ＴＦＴ）のゲート電極１２４に該当する。

ゲートライン１２２及びゲート電極１２４を含むゲート配線１２０は、第１ゲート配線層１２０ａ、第２ゲート配線層１２０ｂ及び第３ゲート配線層１２０ｃが順次積層された３層膜構造を有する。

第１ゲート配線層１２０ａは、インジウム（Ｉｎ）を含む酸化物からなる。例えば、第１ゲート配線層１２０ａは、インジウムスズ酸化物（以下、ＩＴＯ）またはインジウム亜鉛酸化物（以下、ＩＺＯ）からなる。第１ゲート配線層１２０ａは、絶縁基板１１０との接着力を向上させるために形成する層であって、約５０ｎｍ以下の厚さで形成されることが望ましい。

第２ゲート配線層１２０ｂは、銀（Ａｇ）または銀（Ａｇ）を含む合金からなる。第２ゲート配線層１２０ｂは、配線の本来機能である電気信号の通路の役割を果たす層であって、比抵抗が低い銀または銀合金で形成される。

第３ゲート配線層１２０ｃは、第１ゲート配線層１２０ａと同一にインジウム（Ｉｎ）を含む酸化物からなる。例えば、第３ゲート配線層１２０ｃは、ＩＴＯまたはＩＺＯからなる。第３ゲート配線層１２０ｃは、第２ゲート配線層１２０ｂを保護するために形成する層であって、後に続く工程で用いられるエッチング剤に強い物質からなる。

ゲート絶縁膜１３０は、ゲート配線１２０を覆うように絶縁基板１１０上に形成される。ゲート絶縁膜１３０は、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）からなる。

活性層１４０は、ゲート電極１２４と対応してゲート絶縁膜１３０上に形成される。活性層１４０は、半導体層１４２及びオーミックコンタクト層１４４を含む。例えば、半導体層１４２は、非晶質シリコン（以下、「ａ−Ｓｉ」と言う。）からなる。オーミックコンタクト層１４４は、ｎ型不純物が高濃度でドープされた非晶質シリコン（以下、「ｎ＋ａ−Ｓｉ」と言う。）で構成される。オーミックコンタクト層１４４は、ソース電極１６４及びドレイン電極１６６と重なる領域に形成される。

酸化防止層１５０は、活性層１４０上に形成される。即ち、酸化防止層１５０は、ｎ＋ａ−Ｓｉからなるオーミックコンタクト層１４４の上部に形成される。酸化防止層１５０は、上部に形成されるソース電極１６４及びドレイン電極１６６に含まれている酸素がオーミックコンタクト１４４に含まれたシリコン（Ｓｉ）と結合することを防止し、薄膜トランジスタ（ＴＦＴ）の駆動特性を向上させる。

本実施例で、酸化防止層１５０は、シリサイド層で構成される。シリサイド層は、オーミックコンタクト層１４４上に金属膜を蒸着して形成し、シリサイド層の形成の後、シリサイド層を除いた金属膜はエッチング工程によって除去される。シリサイド層を形成する金属としては、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、及びタングステン（Ｗ）などの金属またはこれらの合金が挙げられる。金属膜の除去は、乾式エッチング工程または湿式エッチング工程によって行われる。このように形成された酸化防止層１５０の厚さは約１ｎｍ〜５００ｎｍの範囲を有する。

データ配線１６０は、ゲート絶縁膜１３０及び酸化防止層１５０上に形成される。データ配線１６０は、データライン１６２、ソース電極１６４及びドレイン電極１６６を含む。データライン１６２は、ゲート絶縁膜１３０上にゲートライン１２２と交差するように形成される。ソース電極１６４はデータライン１６２に接続され、酸化防止層１５０の上部にまで延びるように形成される。ドレイン電極１６６は、ソース電極１６４と離隔され、ゲート電極１２４を中心としてソース電極１６４の反対側である酸化防止層１５０の上部に形成される。ソース電極１６４は、薄膜トランジスタ（ＴＦＴ）のソース電極１６４に該当し、ドレイン電極１６６は、薄膜トランジスタ（ＴＦＴ）のドレイン電極１６６に該当する。

データライン１６２、ソース電極１６４、及びドレイン電極１６６を含むデータ配線１６０は、第１データ配線１６０ａ、第２データ配線層１６０ｂ、及び第３データ配線層１６０ｃが順次に積層された３層膜構造を有する。

第１データ配線１６０ａは、インジウム（Ｉｎ）を含む酸化物からなる。例えば、第１データ配線層１６０ａは、ＩＴＯまたはＩＺＯからなる。第１データ配線層１６０ａは、ゲート絶縁膜１３０及び酸化防止層１５０との接着力を向上させるために形成する層であって、約５０ｎｍ以下の厚さに形成されることが望ましい。

第２データ配線層１６０ｂは、銀または銀（Ａｇ）を含む合金からなる。第２データ配線層１６０ｂは、配線が本来有する機能である電気信号の通路の役割を果たす層であって、比抵抗が低い銀または銀合金で形成する。

第３データ配線層１６０ｃは、第１データ配線層１６０ａと同一にインジウムを含む酸化物からなる。例えば、第３データ配線層１６０ｃは、ＩＴＯまたはＩＺＯからなる。第３データ配線層１６０ｃは、第２データ配線層１６０ｂを保護するために形成する層であって、後に続く工程で用いられるエッチング剤に強い物質で形成される。特に、保護膜１７０にコンタクトホール１７２を形成するときに用いるエッチング剤やエッチング方法に強い物質で構成される。

一方、薄膜トランジスタ基板１００は、保護膜１７０及び画素電極１８０を更に含む。

保護膜１７０は、データ配線１６０及びゲート絶縁膜１３０を覆うように絶縁基板１１０上に全面的に形成される。保護膜１７０には、ドレイン電極１６６を露出させるためのコンタクトホール１７２が形成される。

画素電極１８０は、保護膜１７０上に形成され、コンタクトホール１７２を通してドレイン電極１６６と電気的に接続される。画素電極１８０は、光が透過する透明な導電性物質からなる。例えば、画素電極１８０は、ＩＴＯまたはＩＺＯからなる。

表１は、酸化防止層１５０のある場合と酸化防止層１５０のない場合の薄膜トランジスタ基板１００の駆動特性を測定した測定データである。表１で、実験例は本実施例のように、酸化防止層が形成され、ゲート配線及びデータ配線は、ＩＴＯ／Ａｇ／ＩＴＯの３層膜構造を有する。反面、比較例１は、酸化防止層がなく、ゲート配線及びデータ配線は、ＩＴＯ／Ａｇ／ＩＴＯの３層膜構造を有する。比較例２は、酸化防止層がなく、ゲート配線及びデータ配線は、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）の３層膜構造を有する。

表１を参照すると、ＩＴＯ／Ａｇ／ＩＴＯの３層膜構造を有する実験例は、酸化防止層なしにＩＴＯ／Ａｇ／ＩＴＯの３層膜構造を有する比較例１に比べて薄膜トランジスタのオン電流（Ｉ_ｏｎ）が増加し、オフ電流（Ｉ_ｏｆｆ）が減少する。実験例は、従来の酸化防止層なしにＭｏ／Ａｌ／Ｍｏの３層膜構造を有する比較例２と比較してほぼ同一の水準のオン電流（Ｉ_ｏｎ）及びオフ電流（Ｉ_ｏｆｆ）を有する。

反面、実験例におけるデータ配線抵抗（Ｒ_ｄ）は、比較例２に比べて低くなることがわかる。したがって、本発明の一実施例による薄膜トランジスタ基板は、従来のＭｏ／Ａｌ／Ｍｏの３層膜構造を有する薄膜トランジスタ基板とほぼ同一の水準の駆動特性を有する反面、配線抵抗は顕著に減少することがわかる。

以下、本発明の一実施例による薄膜トランジスタ基板の製造方法に対して図３乃至図１０を参照して詳細に説明する。

図３乃至図１０は、図２に示した薄膜トランジスタ基板の製造過程を示した工程図である。

図３及び図４を参照すると、絶縁基板１１０上に第１ゲート配線層１２０ａ、第２ゲート配線層１２０ｂ及び第３ゲート配線層１２０ｃを次第に積層し、フォトリソグラフィ工程を通じてゲートライン１２２及びゲート電極１２４を含むゲート配線１２０を形成する。

第１ゲート配線層１２０ａは、絶縁基板１１０との接着性を向上させるためにインジウム（Ｉｎ）を含む酸化物からなる。例えば、第１ゲート配線層１２０ａはＩＴＯまたはＩＺＯからなる。第１ゲート配線層（１２０ａ）は、約５０ｎｍ以下の厚さに形成される。

第２ゲート配線層１２０ｂは、比抵抗が低い銀（Ａｇ）または銀を含む合金からなる。

第３ゲート配線層１２０ｃは、第２ゲート配線層１２０ｂを保護するためにインジウム（Ｉｎ）を含む酸化物からなる。例えば、第３ゲート配線層１２０ｃは、ＩＴＯまたはＩＺＯからなる。第３ゲート配線層１２０ｃは、約１０ｎｍ以下の厚さに形成される。

図５を参照すると、ゲート配線１２０が形成された絶縁基板１１０上にシリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）からなるゲート絶縁膜１３０を形成する。

図６及び図７を参照すると、ゲート絶縁膜１３０上に半導体層１４２及びオーミックコンタクト層１４４を次第に積層し、フォトリソグラフィ工程を通してゲート電極１２４と重なるように活性層１４０を形成する。半導体層１４２は、ａ−Ｓｉからなり、オーミックコンタクト層１４４は、ｎ型不純物が高濃度にドープされたｎ＋ａ−Ｓｉからなる。

図８を参照すると、活性層１４０及びゲート絶縁膜１３０上にスパッタリング方式を用いて金属膜１５２を蒸着する。金属膜１５２は、シリコン（Ｓｉ）と結合してシリサイドが形成可能な金属からなる。例えば、金属膜１５２は、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、及びタングステン（Ｗ）などの金属またはこれらの合金からなる。

金属膜１５２に含まれた金属はｎ＋ａ−Ｓｉからなるオーミックコンタクト層１４４に含まれたシリコン（Ｓｉ）と結合して酸化防止層１５０を形成する。本実施例で、酸化防止層１５０は、シリコン（Ｓｉ）と金属が結合されたシリサイド層で構成される。酸化防止層１５０は、上部に形成されるソース電極１６４及びドレイン電極１６６に含まれている酸素がオーミックコンタクト層１４４に含まれたシリコン（Ｓｉ）と結合することを防止して薄膜トランジスタ（ＴＦＴ）の駆動特性を向上させる。

一方、酸化防止層１５０の形成のために金属膜１５２を熱処理する工程を追加してもよい。例えば、熱処理工程は、約５００℃以下で、約１時間以内に進行する。このように形成された酸化防止層１５０の厚さは約１ｎｍ〜約５００ｎｍの範囲にある。

酸化防止層１５０の形成の後、エッチング工程によって金属膜１５２を除去する。金属膜１５２を除去するためのエッチング工程は、乾式エッチング工程または湿式エッチング工程によって行われる。金属膜１５２の除去の後には、酸化防止層１５０のみがオーミックコンタクト層１４４上に残るようになる。

図９及び図１０を参照すると、ゲート絶縁膜１３０及び酸化防止層１５０上に第１データ配線層１６０ａ、第２データ配線層１６０ｂ及び第３データ配線層１６０ｃを次第に積層し、フォトリソグラフィ工程によってデータライン１６２、ソース電極１６４及びドレイン電極１６６を含むデータ配線１６０を形成する。データライン１６２は、ゲート絶縁膜１３０上にゲートライン１２２と交差するように形成される。ソース電極１６４はデータライン１６２に接続され、酸化防止層１５０の上部にまで延びるように形成される。ドレイン電極１６６は、ソース電極１６４と離隔され、ゲート電極１２４を中心としてソース電極１６４の反対側である酸化防止層１５０の上部に形成される。

第１データ配線層１６０ａは、ゲート絶縁膜１３０及び酸化防止層１５０との接着性を向上させるために、インジウム（Ｉｎ）を含む酸化物からなる。例えば、第１データ配線層１６０ａは、ＩＴＯまたはＩＺＯからなる。第１データ配線層１６０ａは、約５０ｎｍ以下の厚さに形成される。

第２データ配線層１６０ｂは、比抵抗が低い銀（Ａｇ）または銀を含む合金からなる。

第３データ配線層１６０ｃは、第２データ配線層１６０ｂを保護するためにインジウムを含む酸化物からなる。例えば、第３データ配線層１６０ｃは、ＩＴＯまたはＩＺＯからなる。第３データ配線層１６０ｃは、約１０ｎｍ以下の厚さに形成される。

その後、データ配線１６０でカバーしない酸化防止層１５０及びオーミックコンタクト層１４４をエッチングし、オーミックコンタクト層１４４をゲート電極１２４を中心として両側に分離する一方、半導体層１４２を露出させる。

図１及び図２を参照すると、データ配線１６０及びゲート絶縁膜１３０上に無機絶縁膜からなる保護膜１７０を形成する。その後、フォトリソグラフィ工程によって保護膜１７０をパターニングしてドレイン電極１６６を露出するためのコンタクトホール１７２を形成する。コンタクトホール１７２は、角を有する形状または円形状に形成することができる。

その後、保護膜１７０上に透明な導電層（図示せず）を蒸着し、フォトリソグラフィ工程によって画素電極１８０を形成する。画素電極１８０は、コンタクトホール１７２を通してドレイン電極１６６と電気的に接続される。画素電極１８０は、光が透過可能な透明な導電性物質からなる。例えば、画素電極１８０は、ＩＴＯまたはＩＺＯからなる。

一方、本実施例では、ゲート配線及びデータ配線が全て３層膜構造を有するか、必要に応じてゲート配線とデータ配線のいずれか一つのみが３層膜構造を有してもよい。

このような薄膜トランジスタ及びこれの製造方法によると、ゲート配線及びデータや配線をインジウム酸化物、銀及びインジウム酸化物からなる３層膜構造で形成することで、配線抵抗を減少させることができる。

また、オーミックコンタクト層とデータ配線との間にシリサイドからなる酸化防止層を形成することによって、薄膜トランジスタのオン電流（Ｉ_ｏｎ）を増加させ、オフ電流（Ｉ_ｏｆｆ）を減少させて薄膜トランジスタの駆動特性を向上させることができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の一実施例による薄膜トランジスタ基板の平面図である。 図１のＩ−Ｉ’に沿って見た断面図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。 図２に示した薄膜トランジスタ基板の製造過程を示す工程図である。

符号の説明

１００ 薄膜トランジスタ基板
１１０ 絶縁基板
１２０ ゲート配線
１２２ ゲートライン
１２４ ゲート電極
１３０ ゲート絶縁膜
１４０ 活性層
１４２ アクティブ層
１４４ オーミックコンタクト層
１５０ 酸化防止層
１６０ データ配線
１６０ａ 第１データ配線層
１６０ｂ 第２データ配線層
１６０ｃ 第３データ配線層
１６２ データライン
１６４ ソース電極
１６６ ドレイン電極
１７０ 保護膜
１８０ 画素電極

Claims (23)

1. 絶縁基板と、
   前記絶縁基板上に形成され、ゲートライン及び前記ゲートラインと接続されたゲート電極を含むゲート配線と、
   前記ゲート配線を覆うゲート絶縁膜と、
   前記ゲート電極と対応して前記ゲート絶縁膜上に形成された活性層と、
   前記活性層上に形成された酸化防止層と、
   前記ゲート絶縁膜上に前記ゲートラインと交差するように形成されたデータライン、前記データラインに接続され前記酸化防止層上に形成されたソース電極、及び前記ソース電極と離隔されて前記酸化防止層上に形成されたドレイン電極を含むデータ配線と、
   前記データ配線を覆い、前記ドレイン電極を露出させるコンタクトホールを有する保護膜と、
   前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極と接続される画素電極と、を含むことを特徴とする薄膜トランジスタ基板。
2. 前記酸化防止層は、シリサイド層であることを特徴とする請求項１記載の薄膜トランジスタ基板。
3. 前記シリサイド層を形成する金属は、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、及びタングステン（Ｗ）からなる群より選択されたいずれか一つ以上の金属を含むことを特徴とする請求項２記載の薄膜トランジスタ基板。
4. 前記酸化防止層は、１ｎｍ〜５００ｎｍの厚さを有することを特徴とする請求項２記載の薄膜トランジスタ基板。
5. 前記データ配線は、
   インジウム酸化物からなる第１データ配線層と、
   前記第１データ配線層上に形成され、銀（Ａｇ）からなる第２データ配線層と、
   前記第２データ配線層上に形成され、インジウム酸化物からなる第３データ配線層と、を含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
6. 前記第１データ配線層及び前記第３データ配線層は、インジウムスズ酸化物（ＩＴＯ）からなることを特徴とする請求項５記載の薄膜トランジスタ基板。
7. 前記第１データ配線層及び前記第３データ配線層は、インジウム亜鉛酸化物（ＩＺＯ）からなることを特徴とする請求項５記載の薄膜トランジスタ基板。
8. 前記ゲート配線は、
   インジウム酸化物からなる第１ゲート配線層と、
   前記第１ゲート配線層上に形成され、銀（Ａｇ）からなる第２ゲート配線層と、
   前記第２ゲート配線層上に形成され、インジウム酸化物からなる第３ゲート配線層と、を含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
9. 前記第１ゲート配線層及び前記第３ゲート配線層は、インジウムスズ酸化物（ＩＴＯ）及びインジウム亜鉛酸化物（ＩＺＯ）より選択されたいずれか一つからなることを特徴とする請求項８記載の薄膜トランジスタ基板。
10. 前記活性層は、
    非晶質シリコンからなる半導体層と、
    前記半導体層上に形成され、ｎ型不純物が高濃度でドープされた非晶質シリコンからなるオーミックコンタクト層と、を含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
11. 絶縁基板と、
    前記絶縁基板上に形成され、ゲートライン及び前記ゲートラインに接続されたゲート電極を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート電極と対応して前記ゲート絶縁膜上に形成された活性層と、
    前記活性層上に形成されたシリサイド層と、
    前記ゲート絶縁膜上に前記ゲートラインと交差するように形成されたデータラインと、前記データラインに接続され前記シリサイド層上に形成されたソース電極、及び前記ソース電極と離隔されて前記シリサイド層上に形成されたドレイン電極を含み、インジウム酸化物、銀、及びインジウム酸化物が順次積層された３層膜構造を有するデータ配線と、
    前記データ配線を覆い、前記ドレイン電極を露出させるコンタクトホールを有する保護膜と、
    前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極と接続される画素電極と、を含むことを特徴とする薄膜トランジスタ基板。
12. 絶縁基板上にゲートライン及び前記ゲートラインに接続されたゲート電極を含むゲート配線を形成し、
    前記ゲート配線を覆うゲート絶縁膜を形成し、
    前記ゲート電極と対応して前記ゲート絶縁膜上に活性層を形成し、
    前記活性層上に酸化防止層を形成し、
    前記ゲートラインと交差するデータライン、前記データラインに接続され前記酸化防止層上に配置されるソース電極、及び前記ソース電極と離隔されて前記酸化防止層上に配置されるドレイン電極を含むデータ配線を形成すること、を含むことを特徴とする薄膜トランジスタ基板の製造方法。
13. 前記酸化防止層を形成することは、
    前記活性層上に金属膜を蒸着して前記酸化防止層を形成し、
    前記酸化防止層が残るように前記金属膜をエッチングすること、を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
14. 前記金属膜を形成する金属は、チタニウム（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、及びタングステン（Ｗ）からなる群より選択されたいずれか一つ以上の金属を含むことを特徴とする請求項１３記載の薄膜トランジスタ基板の製造方法。
15. 前記酸化防止層は、１ｎｍ〜５００ｎｍの厚さを有することを特徴とする請求項１３記載の薄膜トランジスタ基板の製造方法。
16. 前記酸化防止層は、シリサイド層であることを特徴とする請求項１３記載の薄膜トランジスタの製造方法。
17. 前記酸化防止層を形成することは、前記金属膜を熱処理することを更に含むことを特徴とする請求項１３記載の薄膜トランジスタの製造方法。
18. 前記データ配線は、
    インジウム酸化物からなる第１データ配線層と、
    前記第１データ配線層上に形成され、銀（Ａｇ）からなる第２データ配線層と、
    前記第２データ配線層上に形成され、インジウム酸化物からなる第３データ配線層と、を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
19. 前記第１データ配線層及び前記第３データ配線層は、インジウムスズ酸化物（ＩＴＯ）及びインジウム亜鉛酸化物（ＩＺＯ）より選択されたいずれか一つからなることを特徴とする請求項１８記載の薄膜トランジスタ基板。
20. 前記ゲート配線は、
    インジウム酸化物からなる第１ゲート配線層と、
    前記第１ゲート配線層上に形成され、銀（Ａｇ）からなる第２ゲート配線層と、
    前記第２ゲート配線層上に形成され、インジウム酸化物からなる第３ゲート配線層と、を含むことを特徴とする請求項１８記載の薄膜トランジスタ基板の製造方法。
21. 前記第１ゲート配線層及び前記第３ゲート配線層は、インジウムスズ酸化物（ＩＴＯ）及びインジウム亜鉛酸化物（ＩＺＯ）より選択されたいずれか一つからなることを特徴とする請求項２０記載の薄膜トランジスタ基板。
22. 前記活性層は、
    非晶質シリコンからなる半導体層と、
    前記半導体層上に形成され、ｎ型不純物が高濃度でドープされた非晶質シリコンからなるオーミックコンタクト層と、を含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
23. 前記データ配線を覆う保護膜を形成し、
    前記保護膜をパターニングして前記ドレイン電極を露出させるコンタクトホールを形成し、
    前記コンタクトホールを通して前記ドレイン電極に接続される画素電極を形成すること、を更に含むことを特徴とする請求項１２記載の薄膜トランジスタ基板の製造方法。
    

Images